專利名稱：集成電路芯片和半導(dǎo)體存儲器件的制作方法
集成電路芯片和半導(dǎo)體存儲器件
相關(guān)申請的交叉引用
本申請要求2011年10月18日提交的韓國專利申請No. 10-2011-0106580的優(yōu)先 權(quán),其全部內(nèi)容通過引用合并于此。技術(shù)領(lǐng)域
本發(fā)明的示例性實(shí)施例涉及一種能夠識別集成電路芯片的狀態(tài)的半導(dǎo)體電路芯 片，以及一種能夠識別半導(dǎo)體存儲器件的狀態(tài)的半導(dǎo)體存儲器件。
背景技術(shù)：
隨著諸如存儲器件(動態(tài)隨機(jī)存取存儲器DRAM和閃存FLASH)的集成電路芯片的 集成度增加，用于測試集成電路芯片的時間量和成本可能增加。傳統(tǒng)地，為了識別集成電路 芯片的狀態(tài)，例如內(nèi)部溫度、內(nèi)部電壓或者數(shù)據(jù)是否被正常儲存，在集成電路芯片中增加了 單獨(dú)的測試引腳以輸出與集成電路芯片的狀態(tài)有關(guān)的信息，或者，經(jīng)由數(shù)據(jù)輸入/輸出引 腳輸出集成電路芯片的狀態(tài)信息。
當(dāng)增加單獨(dú)的測試引腳來測試集成電路芯片時，因增加了測試引腳而增加了測試 時間和成本。另外，當(dāng)通過經(jīng)由數(shù)據(jù)輸入/輸出引腳輸出集成電路的狀態(tài)信息來測試集成 電路芯片時，在經(jīng)由數(shù)據(jù)輸入/輸出引腳輸出芯片的狀態(tài)信息的同時不能經(jīng)由所述數(shù)據(jù)輸 入/輸出引腳輸出儲存在儲存單元(例如，DRAM中的存儲器單元)中的數(shù)據(jù)。因此，由于 要另外地執(zhí)行數(shù)據(jù)輸出測試以識別所儲存的數(shù)據(jù)，因此測試時間和成本可能增加。發(fā)明內(nèi)容
本發(fā)明的實(shí)施例針對一種能夠在不需要額外的測試引腳的情況下識別集成電路 芯片的狀態(tài)的集成電路芯片。
根據(jù)本發(fā)明的一個實(shí)施例，一種集成電路芯片包括內(nèi)部電路，被配置成產(chǎn)生輸出 數(shù)據(jù)；反相判定單元，被配置成根據(jù)與集成電路芯片的狀態(tài)有關(guān)的狀態(tài)信息將反相信號激 活/去激活；以及信號輸出電路，被配置成響應(yīng)于所述反相信號而將所述輸出數(shù)據(jù)反相或 不將所述輸出數(shù)據(jù)反相，并輸出反相的或未反相的輸出數(shù)據(jù)。
根據(jù)本發(fā)明的另一個實(shí)施例，一種半導(dǎo)體存儲器件包括單元陣列區(qū)；多個數(shù)據(jù) 總線，被配置成傳送從所述單元陣列區(qū)輸出的多個數(shù)據(jù)比特；并行串行轉(zhuǎn)換電路，被配置成 將加載在所述多個數(shù)據(jù)總線上的并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)；反相判定單元，被配置成根據(jù) 與所述半導(dǎo)體存儲器件的狀態(tài)有關(guān)的狀態(tài)信息將反相信號激活/去激活；以及數(shù)據(jù)輸出電 路，被配置成響應(yīng)于所述反相信號而將從所述并行串行轉(zhuǎn)換電路輸出的串行數(shù)據(jù)反相，并 輸出反相的數(shù)據(jù)到數(shù)據(jù)焊盤。


圖1示出根據(jù)本發(fā)明的一個實(shí)施例的集成電路芯片。
圖2示出根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體存儲器件。
圖3A示出圖2的反相判定單元的第一實(shí)例。
圖3B示出圖2的反相判定單元的第二實(shí)例。
圖4示出根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體存儲器件。
圖5是示出圖4的半導(dǎo)體存儲器件的操作的流程圖。
圖6示出根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體存儲器件。
具體實(shí)施方式
下面將參照附圖更詳細(xì)地描述本發(fā)明的示例性實(shí)施例。但是，本發(fā)明可以以不同 的方式實(shí)施，而不應(yīng)解釋為限定為本文所列的實(shí)施例。確切地說，提供這些實(shí)施例是為了使 本說明書充分和完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在本說明書中，相同的 附圖標(biāo)記在本發(fā)明的不同附圖和實(shí)施例中表示相同的部分。
圖1示出根據(jù)本發(fā)明的一個實(shí)施例的集成電路芯片。
集成電路芯片10包括集成電路100、反相判定單元200和信號輸出電路300。圖1 示出提供了一個輸出數(shù)據(jù)信號0UT_SIG，但是本發(fā)明也可以適用于包括多個輸出數(shù)據(jù)信號 0UT_SIG的集成電路芯片。在下文，出于說明的目的，提供一個輸出數(shù)據(jù)信號0UT_SIG作為 實(shí)例。
內(nèi)部電路100被配置成產(chǎn)生輸出數(shù)據(jù)信號0UT_SIG。當(dāng)集成電路芯片10是CPU 時，內(nèi)部電路100可以包括被配置成執(zhí)行各種操作的操作電路,或者被配置成分析命令和 產(chǎn)生控制信號的控制電路。在CPU實(shí)例中，輸出數(shù)據(jù)信號0UT_SIG可以包括經(jīng)由數(shù)據(jù)總線 輸出至CPU外部電路的數(shù)據(jù)或控制信號。當(dāng)集成電路芯片10為半導(dǎo)體存儲器件時，內(nèi)部電 路100可以包括被配置成儲存輸入的數(shù)據(jù)并輸出所儲存的數(shù)據(jù)的存儲器電路。在存儲器電 路實(shí)例中，輸出數(shù)據(jù)信號0UT_SIG可以包括儲存在存儲器單元中的數(shù)據(jù)。
反相判定單元200被配置成根據(jù)集成電路芯片10的狀態(tài)信息將反相信號INV_EN 激活或去激活。更具體而言，當(dāng)測試集成電路芯片10時，反相判定單元200在集成電路芯片 10的狀態(tài)正常時將反相信號INV_EN去激活，而在集成電路芯片10的狀態(tài)異常時將反相信 號INV_EN激活。集成電路芯片的狀態(tài)信息可以包括集成電路芯片的內(nèi)部溫度信息、集成電 路芯片的內(nèi)部電壓信息、以及指示數(shù)據(jù)是否正常儲存在集成芯片10的儲存單元(未示出) 中的信息。更具體而言，狀態(tài)信息指示集成電路的特定狀態(tài)。例如，狀態(tài)信息可以指示集 成電路芯片的內(nèi)部溫度信息。在內(nèi)部溫度信息實(shí)例中，當(dāng)從溫度傳感器輸出的溫度信息偏 離預(yù)設(shè)的臨界范圍時，反相信號INV_EN可以被激活，而當(dāng)溫度信息落入所述臨界范圍之內(nèi) 時，反相信號INV_EN可以被去激活。對于另一實(shí)例，狀態(tài)信息可以包括集成電路芯片10的 內(nèi)部電壓信息。更具體而言，狀態(tài)信息可以指示CPU內(nèi)部操作電壓。在內(nèi)部操作電壓實(shí)例 中，當(dāng)CPU內(nèi)部操作電壓偏離預(yù)設(shè)的臨界范圍時，反相信號INV_EN可以被激活，而當(dāng)CPU內(nèi) 部操作電壓落入所述臨界范圍之內(nèi)時，反相信號INV_EN可以被去激活。對于另一個實(shí)例， 狀態(tài)信息可以包括指示數(shù)據(jù)是否正常儲存在集成電路芯片10的儲存單元(未示出)中的 信息。更具體而言，將測試數(shù)據(jù)儲存在集成電路芯片10的多個儲存單元(未示出)中，將 儲存在所述多個儲存單元中的數(shù)據(jù)與儲存在所有的儲存單元中的數(shù)據(jù)進(jìn)行比較。隨后，當(dāng) 儲存單元中全部的儲存數(shù)據(jù)都相同時，反相判定單元200判定數(shù)據(jù)正常儲存，并將反相信號INV_EN去激活。替代地，當(dāng)儲存單元中的儲存數(shù)據(jù)并非都相同時，反相判定單元200判 定數(shù)據(jù)的一部分沒有被正常儲存，并將反相信號INV_EN激活。
由于在測試集成電路芯片10時使用反相判定單元200，因此反相判定單元200可 以被設(shè)計(jì)成在集成電路芯片10處于執(zhí)行正常操作的正常模式時將反相信號INV_EN去激 活。
信號輸出電路300被配置成在反相信號INV_EN被激活時將輸出數(shù)據(jù)信號0UT_SIG 反相、或者被配置成在反相信號INV_EN被去激活時不將輸出數(shù)據(jù)信號OUT SIG反相，并輸 出輸出數(shù)據(jù)信號0UT_SIG。更具體而言，信號輸出電路300可以包括信號反相單元310和驅(qū) 動器320。信號反相單元310被配置成在反相信號INV_EN被激活時將輸出數(shù)據(jù)信號0UT_ SIG反相，且被配置成在反相信號INV_EN被去激活時不將輸出數(shù)據(jù)信號0UT_SIG反相。驅(qū) 動器320輸出從信號反相單兀310輸出的輸出數(shù)據(jù)信號。
出于說明的目的，圖1示出了輸入一個輸出數(shù)據(jù)信號0UT_SIG到信號輸出電路 300。然而，當(dāng)輸入多個輸出數(shù)據(jù)信號0UT_SIG時，信號輸出電路300可以被設(shè)計(jì)成響應(yīng)于 反相信號INV_EN而將所述多個輸出數(shù)據(jù)信號0UT_SIG反相或不將所述多個輸出數(shù)據(jù)信號 0UT_SIG 反相。
圖2示出根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體存儲器件。圖2示出提供了一個數(shù)據(jù) 焊盤DQ PAD。然而，本發(fā)明也可以應(yīng)用于包括多個數(shù)據(jù)焊盤DQ PAD的半導(dǎo)體存儲器件。在 下文，出于說明目的，以提供一個數(shù)據(jù)焊盤DQ PAD作為實(shí)例。
半導(dǎo)體存儲器件包括單元陣列區(qū)400、多個數(shù)據(jù)總線GI0〈0:N>、并行串行轉(zhuǎn)換電 路500、反相判定單元600、以及數(shù)據(jù)輸出電路700。
單元陣列區(qū)400包括多個單元，且每個單元儲存數(shù)據(jù)。
所述多個數(shù)據(jù)總線GI0〈0:N>被配置成將從單元陣列區(qū)400輸出的數(shù)據(jù)傳送 到并行串行轉(zhuǎn)換電路500。在本實(shí)施例中，可以相繼地將數(shù)據(jù)加載到所述多個數(shù)據(jù)總線 GI0〈0:N>。當(dāng)相繼地將數(shù)據(jù)加載到所述多個數(shù)據(jù)總線GI0〈0:N>時，并行串行轉(zhuǎn)換電路500 可以包括多個管道鎖存器(pipe latch) 510o在下文，出于說明的目的，將以在各個數(shù)據(jù)總 線GI0〈0:N>中加載一個比特的數(shù)據(jù)為例。
并行串行轉(zhuǎn)換電路500被配置成將加載在所述多個數(shù)據(jù)總線上的并行數(shù)據(jù)轉(zhuǎn)換 成串行數(shù)據(jù)PRE_DATA。具體地，并行串行轉(zhuǎn)換電路500可以包括管道鎖存器510和并行串 行轉(zhuǎn)換單元520。管道鎖存器510被配置成與第一輸入控制信號PIN同步地接收并鎖存加 載在所述多個數(shù)據(jù)總線GI0〈0:N>上的并行數(shù)據(jù)。管道鎖存器單元還被配置成與第一輸出 控制信號POUT同步地向并行串行轉(zhuǎn)換單元520輸出鎖存的數(shù)據(jù)。
并行串行轉(zhuǎn)換單元520被配置成將從管道鎖存器510輸出的并行數(shù)據(jù)PDATA〈0: N〉 轉(zhuǎn)換成串行數(shù)據(jù)，并輸出串行數(shù)據(jù)PRE_DATA到數(shù)據(jù)反相單元710。
例如，數(shù)據(jù)D0_0被加載在數(shù)據(jù)總線GI0〈0>上，數(shù)據(jù)D0_1被加載在數(shù)據(jù)總線 GI0〈1>上，數(shù)據(jù)D0_2被加載在數(shù)據(jù)總線GI0〈2>上。
當(dāng)?shù)谝惠斎肟刂菩盘朠IN被激活時，加載在各個數(shù)據(jù)總線GICKO :2>上的數(shù)據(jù)被鎖 存在管道鎖存器510中，當(dāng)?shù)谝惠敵隹刂菩盘朠OUT被激活時，鎖存的并行數(shù)據(jù)PDATA〈0:2> 被輸出到并行串行轉(zhuǎn)換單元520。并行串行轉(zhuǎn)換單元520將并行數(shù)據(jù)PDATA〈0:2>順序地排 序以產(chǎn)生串行數(shù)據(jù)PRE_DATA，并輸出串行數(shù)據(jù)PRE_DATA到反相單元710。
反相判定單元600被配置成根據(jù)半導(dǎo)體存儲器件的狀態(tài)信息將反相信號INV_EN 激活或去激活。這里，狀態(tài)信息包括半導(dǎo)體存儲器件的溫度信息、半導(dǎo)體存儲器件的電壓信 息、以及指示數(shù)據(jù)是否正常儲存在單元陣列區(qū)400中的信息。更具體而言，狀態(tài)信息指示半 導(dǎo)體存儲器件的特定狀態(tài)。具體地，當(dāng)測試半導(dǎo)體存儲器件時，反相判定單元600在指示半 導(dǎo)體存儲器件的特性(內(nèi)部溫度、內(nèi)部電壓、或數(shù)據(jù)是否正常輸入到單元陣列區(qū))的狀態(tài)信 息為正常時將反相信號INV_EN去激活，而在指示半導(dǎo)體存儲器件的特性的狀態(tài)信息為異 常時將反相信號INV_EN激活。例如，當(dāng)狀態(tài)信息是半導(dǎo)體存儲器件的溫度信息時，反相判 定單元600在溫度信息落入預(yù)設(shè)的臨界范圍之內(nèi)時將反相信號INV_EN去激活，而在溫度 信息偏離所述臨界范圍時將反相信號INV_EN激活。在內(nèi)部溫度信息實(shí)例中，參見圖3A，反 相判定單元600可以包括上限溫度比較部651、下限溫度比較部652和邏輯組合部653。具 體地，上限溫度比較部651被配置成將從溫度信息發(fā)生電路20輸出的當(dāng)前溫度信息TEMP_ CODE與對應(yīng)于預(yù)設(shè)的上限臨界溫度的數(shù)字碼進(jìn)行比較，并判定當(dāng)前的溫度信息TEMP_C0DE 是否超出上限臨界溫度。在當(dāng)前的溫度信息TEMP_C0DE超出上限臨界溫度時，上限溫度比 較部651輸出邏輯高信號，而在當(dāng)前的溫度信息TEMP_C0DE未超出上限臨界溫度時，上限 溫度比較部651輸出邏輯低信號。下限溫度比較部652被配置成將當(dāng)前的溫度信息TEMP_ CODE與對應(yīng)于預(yù)設(shè)的下限臨界溫度的數(shù)字碼進(jìn)行比較，并判定當(dāng)前的溫度信息TEMP_C0DE 是否小于下限臨界溫度。在當(dāng)前的溫度信息TEMP_C0DE小于下限臨界溫度時，下限溫度比 較部652輸出邏輯高信號，而在當(dāng)前的溫度信息TEMP_C0DE等于或大于下限臨界溫度時，下 限溫度比較部652輸出邏輯低信號。邏輯組合部653被配置成接收上限溫度比較部651的 輸出信號和下限溫度比較部652的輸出信號，并判定當(dāng)前的溫度信息TEMP_C0DE是否落入 臨界范圍之內(nèi)。更具體而言，邏輯組合部653被配置成判定當(dāng)前的溫度信息TEMP_C0DE是 否落入上限臨界溫度與下限臨界溫度之間。當(dāng)上限溫度比較部651的輸出信號和下限溫度 比較部652的輸出信號中的任何一個處于邏輯高電平時，邏輯組合部653將反相信號INV_ EN激活為邏輯高電平。當(dāng)上限溫度比較部651的輸出信號和下限溫度比較部652的輸出信 號都處于邏輯低電平時，邏輯組合部653將反相信號INV_EN去激活為邏輯低電平。這里， 溫度信息發(fā)生電路20是包括帶隙基準(zhǔn)電路和模數(shù)轉(zhuǎn)換器電路，且溫度信息發(fā)生電路20被 配置成輸出與半導(dǎo)體存儲器件的內(nèi)部溫度相對應(yīng)的數(shù)字碼。由于溫度信息發(fā)生電路20對 應(yīng)于本領(lǐng)域技術(shù)人員公知的電路，因此省略對溫度信息發(fā)生電路20的進(jìn)一步描述。
對于另一個實(shí)例，狀態(tài)信息可以指示半導(dǎo)體存儲器件的內(nèi)部電壓信息。當(dāng)利用從 半導(dǎo)體存儲器件的外部施加的電源電壓而產(chǎn)生的內(nèi)部電壓落入預(yù)設(shè)的臨界范圍之內(nèi)時，反 相判定單元600將反相信號INV_EN去激活，而當(dāng)內(nèi)部電壓偏離臨界范圍時，反相判定單元 600將反相信號INV_EN激活。在內(nèi)部電壓實(shí)例中，參照圖3B，反相判定單元600可以包括 上限電壓比較部671、下限電壓比較部672和邏輯組合部673。上限電壓比較部671被配置 成將內(nèi)部電壓發(fā)生電路30所產(chǎn)生的內(nèi)部電壓IN_V0L與預(yù)設(shè)的上限臨界電壓進(jìn)行比較，并 判定內(nèi)部電壓IN_V0L的電平是否高于上限臨界電壓。當(dāng)內(nèi)部電壓IN_V0L的電平高于上限 臨界電壓時，上限電壓比較部671輸出邏輯高信號，而當(dāng)內(nèi)部電壓IN_V0L的電平等于或小 于上限臨界電壓時，上限電壓比較部671輸出邏輯低信號。下限電壓比較部672被配置成 將內(nèi)部電壓IN_V0L與預(yù)設(shè)的下限臨界電壓進(jìn)行比較，并判定內(nèi)部電壓IN_V0L的電平是否 高于下限臨界電壓。當(dāng)內(nèi)部電壓IN_V0L的電平低于上限臨界電壓時，下限電壓比較部672輸出邏輯高信號，而當(dāng)內(nèi)部電壓IN_V0L的電平等于或高于下限臨界電壓時，下限電壓比較 部672輸出邏輯低信號。邏輯組合部673被配置成接收上限電壓比較部671的輸出信號和 下限電壓比較部672的輸出信號，并判定內(nèi)部電壓IN_V0L的電平是否落入臨界范圍之內(nèi)， 更具體而言，是否落入上限臨界電壓與下限臨界電壓之間。當(dāng)上限電壓比較部671的輸出 信號和下限電壓比較部672的輸出信號中的任何一個處于邏輯高電平時，邏輯組合部673 將反相信號INV_EN激活為邏輯高電平。當(dāng)上限電壓比較部671的輸出信號和下限電壓比 較部672的輸出信號都處于邏輯低電平時，邏輯組合部673將反相信號INV_EN去激活為邏 輯低電平。這里，內(nèi)部電壓發(fā)生電路30是被配置成產(chǎn)生半導(dǎo)體存儲器件中所使用的電壓的 電路。由于內(nèi)部電壓發(fā)生電路30對應(yīng)于本領(lǐng)域技術(shù)人員公知的電路，因此省略對內(nèi)部電壓 發(fā)生電路30的進(jìn)一步描述。
對于另一個實(shí)例，狀態(tài)信息可以指示數(shù)據(jù)是否正常儲存在單元陣列區(qū)400中。當(dāng) 數(shù)據(jù)正常儲存時，反相判定單元600將反相信號INV_EN去激活，而當(dāng)數(shù)據(jù)異常儲存時，反相 判定單元600將反相信號INV_EN激活。在此實(shí)例中，反相判定單元600可以接收來自單元 陣列區(qū)400數(shù)據(jù)、比較接收的數(shù)據(jù)、并根據(jù)接收的數(shù)據(jù)中的所有數(shù)據(jù)是否都相同來判定是 否將反相信號INV_EN激活。下面將參照圖4詳細(xì)描述此實(shí)例。
由于在測試半導(dǎo)體存儲器件時使用反相判定單元600，因此反相判定單元600可 以被設(shè)計(jì)成在半導(dǎo)體存儲器件處于執(zhí)行正常操作的正常模式時將反相信號INV_EN去激 活。
數(shù)據(jù)輸出電路700被配置成響應(yīng)于從反相判定單元600輸出的反相信號INV_EN 而將并行串行轉(zhuǎn)換電路500所輸出的串行數(shù)據(jù)PRE_DATA反相，并輸出反相的數(shù)據(jù)到數(shù)據(jù)焊 盤DQ PAD。更具體而言，當(dāng)反相信號INV_EN被激活時，數(shù)據(jù)輸出電路700將并行串行轉(zhuǎn)換 電路500所輸出的串行數(shù)據(jù)PRE_DATA反相，而當(dāng)反相信號INV_EN被去激活時，數(shù)據(jù)輸出電 路700不將并行串行轉(zhuǎn)換電路500所輸出的串行數(shù)據(jù)PRE_DATA反相，以及輸出數(shù)據(jù)到數(shù)據(jù) 焊盤DQ PAD。具體地，數(shù)據(jù)輸出電路700可以包括數(shù)據(jù)反相單元710和驅(qū)動器720。數(shù)據(jù)反 相單元710被配置成在反相信號INV_EN被激活時將并行串行轉(zhuǎn)換電路500所輸出的串行 數(shù)據(jù)PRE_DATA反相，并且數(shù)據(jù)反相單元710被配置成在反相信號INV_EN被去激活時不將 串行數(shù)據(jù)PRE_DATA反相。驅(qū)動器720被配置成輸出從數(shù)據(jù)反相單元710輸出的串行數(shù)據(jù) I_DATA。例如，從并行串行轉(zhuǎn)換電路500相繼輸出的串行數(shù)據(jù)PRE_DATA可以是10110011。 在此實(shí)例中，當(dāng)反相信號INV_EN被激活時，數(shù)據(jù)反相單元710將為01001100的反相串行數(shù) 據(jù)I_DATA輸出到驅(qū)動器720，驅(qū)動器720將為01001100的串行數(shù)據(jù)I_DATA輸出到數(shù)據(jù)焊 盤DQ PAD。替代地，當(dāng)反相信號INV_EN被去激活時，數(shù)據(jù)反相單元710輸出10110011作為 非反相串行數(shù)據(jù)I_DATA到驅(qū)動器720，且驅(qū)動器720將為10110011的串行數(shù)據(jù)I_DATA輸 出到數(shù)據(jù)焊盤DQ PAD。
圖4示出根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體存儲器件。圖4的半導(dǎo)體存儲器件是 可以應(yīng)用指示數(shù)據(jù)是否正常地儲存在單元陣列區(qū)400中的半導(dǎo)體存儲器件狀態(tài)信息的半 導(dǎo)體存儲器件的實(shí)例。為了測試數(shù)據(jù)是否正常儲存在單元陣列區(qū)400中，將測試數(shù)據(jù)儲存 在單元陣列區(qū)400中，且從單元陣列區(qū)400讀取儲存的數(shù)據(jù)并進(jìn)行比較。當(dāng)儲存的數(shù)據(jù)中 的全部數(shù)據(jù)相同時，判定單元陣列區(qū)400是正常的，而當(dāng)儲存的數(shù)據(jù)中有任何一個不同時， 判定單元陣列區(qū)400中的一些單元有缺陷。針對此操作，反相判定單元600可以包括數(shù)據(jù)比較部610、第一延遲部620、第二延遲部630、以及鎖存部640。
數(shù)據(jù)比較部610被配置成從所述多個數(shù)據(jù)總線GI0〈0:N>接收單元陣列區(qū)400所 輸出的數(shù)據(jù)，并比較接收的數(shù)據(jù)。當(dāng)接收的數(shù)據(jù)中的全部數(shù)據(jù)都相同時,數(shù)據(jù)比較部610將 反相信號INV_EN去激活，而當(dāng)接收的數(shù)據(jù)中有任何一個不同時，數(shù)據(jù)比較部610將反相信 號INV_EN激活。例如，當(dāng)從數(shù)據(jù)比較部610接收的是11101111時，數(shù)據(jù)比較部610輸出邏 輯高電平的反相信號INV_EN到鎖存部640。更具體而言，數(shù)據(jù)比較部610將反相信號INV_ EN激活為邏輯高電平。替代地，當(dāng)從數(shù)據(jù)比較部610接收的數(shù)據(jù)是11111111時，數(shù)據(jù)比較 部610輸出邏輯低電平的反相信號INV_EN到鎖存部640。更具體而言，數(shù)據(jù)比較部610將 反相信號INV_EN去激活為邏輯低電平。
第一延遲部620被配置成將第一輸入控制信號PIN延遲第一延遲值,并產(chǎn)生第二 輸入控制信號PIND。第一延遲值可以對應(yīng)于用于數(shù)據(jù)比較部610的比較操作的時間。當(dāng)鎖 存部640與第一輸入控制信號PIN同步地鎖存來自數(shù)據(jù)比較部610的反相信號INV_EN時， 鎖存部640可能在數(shù)據(jù)比較部610執(zhí)行比較操作的同時鎖存不正確的反相信號INV_EN。因 此，為了防止鎖存部640鎖存不正確的反相信號INV_EN，第一延遲部610產(chǎn)生通過將第一輸 入控制信號PIN延遲用于數(shù)據(jù)比較部610的操作的時間而獲得的第二輸入控制信號PIND， 且第一延遲部610將產(chǎn)生的第二輸入控制信號PIND輸出到鎖存部640。
第二延遲部630被配置成將第一輸出控制信號POUT延遲第二延遲值，并產(chǎn)生第二 輸出控制信號P0UTD。第二延遲值可以對應(yīng)于用于并行串行轉(zhuǎn)換單元520的操作的時間。 延遲第一輸出控制信號POUT是為了將從并行串行轉(zhuǎn)換電路500輸出串行數(shù)據(jù)PRE_DATA的 定時調(diào)整到從反相判定單元600輸出反相信號INV_EN的定時。更具體而言，將第一輸出控 制信號POUT延遲為，使得在從并行串行轉(zhuǎn)換電路500輸出串行數(shù)據(jù)PRE_DATA給數(shù)據(jù)輸出 電路700之前不從反相判定單元600輸出反相信號INV_EN給數(shù)據(jù)輸出電路700。當(dāng)反相 判定單元600與第一輸出控制信號POUT同步地輸出反相信號INV_EN時，在并行串行轉(zhuǎn)換 單元520將并行數(shù)據(jù)PDATA〈0:N>轉(zhuǎn)換成串行數(shù)據(jù)PRE_DATA之前反相信號INV_EN可能被 輸入到數(shù)據(jù)輸出電路700。如果在并行數(shù)據(jù)PDATA〈0:N>轉(zhuǎn)換成串行數(shù)據(jù)PRE_DATA之前反 相信號INV_EN被輸入到數(shù)據(jù)輸出電路700，則可能執(zhí)行異常操作。第二延遲部630產(chǎn)生通 過將第一輸出控制信號POUT延遲用于并行串行轉(zhuǎn)換單元520的操作的時間而獲得的第二 輸出控制信號P0UTD，以與串行數(shù)據(jù)PRE_DATA同步地輸出反相信號INV_EN，且第二延遲部 630輸出第二輸出控制信號POUTD到鎖存部640。
鎖存部640被配置成與第二輸入控制信號PIND同步地接收和鎖存從數(shù)據(jù)比較 部610輸出的反相信號INV_EN，并與第二輸出控制信號POUTD同步地輸出鎖存的反相信號 INV_EN到數(shù)據(jù)輸出電路700。更具體而言，鎖存部640在并行串行轉(zhuǎn)換電路500向數(shù)據(jù)輸 出電路700輸出串行數(shù)據(jù)PRE_DATA時鎖存從數(shù)據(jù)比較部610輸出的反相信號INV_EN，以輸 出反相信號INV_EN到數(shù)據(jù)輸出電路700。
將參考圖5描述圖4所示的半導(dǎo)體存儲器件的操作。首先，在步驟SlO將測試數(shù) 據(jù)O儲存在單元陣列區(qū)400的測試目標(biāo)單元中。儲存在單元陣列區(qū)400中的數(shù)據(jù)被加載到 數(shù)據(jù)總線GICKO :7>上。例如，假定加載到數(shù)據(jù)總線GICKO :7>上的并行數(shù)據(jù)為00010000。 在步驟S20，并行串行轉(zhuǎn)換電路500的管道鎖存器510與第一輸入控制信號PIN同步地接 收并鎖存加載在數(shù)據(jù)總線GI0〈0:7>上的數(shù)據(jù)。同時，在步驟S20，反相判定單元600的數(shù)據(jù)比較部610接收加載到數(shù)據(jù)總線GICKO :7>上的數(shù)據(jù)。接著，在步驟S30，數(shù)據(jù)比較部610 通過比較操作來判定接收的數(shù)據(jù)中的全部數(shù)據(jù)是否都相同。由于接收的數(shù)據(jù)00010000包 括與其它數(shù)據(jù)比特不同的一個數(shù)據(jù)比特，因此數(shù)據(jù)比較部610在步驟S42將反相信號INV_ EN激活為高電平。在數(shù)據(jù)比較部610執(zhí)行比較操作的同時，反相判定單元600的第一延遲 部620將第一輸入控制信號PIN延遲用于數(shù)據(jù)比較部610的操作的時間量、產(chǎn)生第二輸入 控制信號PIND、并輸出產(chǎn)生的第二輸入控制信號PIND到鎖存部640。鎖存部640與第二輸 入控制信號PIND被激活的時刻同步地從數(shù)據(jù)比較部610接收被激活的反相信號INV_EN，并 且鎖存部640鎖存接收的信號。
并行串行轉(zhuǎn)換電路500的管道鎖存器510與第一輸出控制信號POUT同步地輸出 鎖存的并行數(shù)據(jù)PDATA〈0:7>到并行串行轉(zhuǎn)換單元520。并行串行轉(zhuǎn)換單元520將輸入的并 行數(shù)據(jù)PDATA〈0: 7>轉(zhuǎn)換成串行數(shù)據(jù)PRE_DATA，并輸出串行數(shù)據(jù)PRE_DATA到數(shù)據(jù)輸出電路 700。
另外，反相判定單元600的第二延遲部630通過將第一輸出控制信號POUT延遲用 于并行串行轉(zhuǎn)換單元520的操作的時間量來產(chǎn)生第二輸出控制信號P0UTD，且第二延遲部 630輸出產(chǎn)生的第二輸出控制信號POUTD到鎖存部640。在步驟S42，鎖存部640與第二輸出 控制信號POUTD被激活的時刻同步地向數(shù)據(jù)輸出電路700輸出鎖存的反相信號INV_EN。更 具體而言，鎖存部640根據(jù)并行串行轉(zhuǎn)換單元520向數(shù)據(jù)輸出電路700輸出串行數(shù)據(jù)PRE_ DATA的時間而向數(shù)據(jù)輸出電路700輸出被激活的反相信號INV_EN。在步驟S62，數(shù)據(jù)輸出 電路700的數(shù)據(jù)反相單元710響應(yīng)于被激活的反相信號INV_EN而將為00010000的輸入的 串行數(shù)據(jù)PRE_DATA反相，并且數(shù)據(jù)反相單元710將為11101111的反相串行數(shù)據(jù)I_DATA輸 出到驅(qū)動器720。在步驟S62，驅(qū)動器720輸出串行數(shù)據(jù)I_DATA到數(shù)據(jù)焊盤DQ PAD。由于 輸出至數(shù)據(jù)焊盤DQ PAD的數(shù)據(jù)11101111與輸入的測試數(shù)據(jù)00000000不同，因此單元陣列 區(qū)400中的一些單元可能具有錯誤，具體地，與第三數(shù)據(jù)總線GI0〈3>耦合的存儲器單元可 能具有錯誤。這樣，可以經(jīng)由輸出至數(shù)據(jù)焊盤DQ PAD的數(shù)據(jù)來識別半導(dǎo)體器件的狀態(tài)，而 不需要增加用于輸出半導(dǎo)體存儲器件的狀態(tài)信息的測試引腳。在此實(shí)施例中，可以識別是 否存在缺陷單元。除了與是否存在缺陷單元有關(guān)的信息之外，可以具體地識別哪個單元有 缺陷。通過經(jīng)由數(shù)據(jù)引腳識別哪個單元有缺陷，可以減少測試時間。
在集成電路芯片是半導(dǎo)體存儲器件的實(shí)例中，所描述的半導(dǎo)體存儲器件的操作出 于說明的目的。然而，即使當(dāng)集成電路芯片是另一種集成電路芯片例如CPU時，其總體上的 操作原理與參照圖2至圖4描述的操作相似。更具體地，根據(jù)集成電路芯片的狀態(tài)信息來 決定是否將反相信號INV_EN激活，且數(shù)據(jù)響應(yīng)于激活的反相信號INV_EN而被反相并被輸 出至集成電路芯片外部的電路。
圖6示出根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體存儲器件。圖2和圖4所示的半導(dǎo)體 存儲器件將并行數(shù)據(jù)PDATA〈0:N>轉(zhuǎn)換成串行數(shù)據(jù)，并且隨后響應(yīng)于反相信號INV_EN而將 串行數(shù)據(jù)PRE_DATA反相。然而，圖6所示的半導(dǎo)體存儲器件響應(yīng)于反相信號INV_EN而將 并行數(shù)據(jù)PDATA〈0:N>反相，并隨后將反相的數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)。
具體地，根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體存儲器件包括單元陣列區(qū)400、多個數(shù) 據(jù)總線GI0〈0:N>、管道鎖存器510、反相判定單元600、以及并行數(shù)據(jù)反相單元800。單元陣 列區(qū)400、數(shù)據(jù)總線GI0〈0:N>、管道鎖存器510以及反相判定單元600的配置和操作與參照圖2和圖3所描述的配置和操作相同。
并行數(shù)據(jù)反相單元800被配置成在反相判定單元600所輸出的反相信號INV_ EN被激活時將管道鎖存器510所輸出的并行數(shù)據(jù)PDATA〈0:N>反相，并且并行數(shù)據(jù)反相單 元800被配置成在反相信號INV_EN被去激活時不將并行數(shù)據(jù)PDATA〈0:N>反相。并行數(shù) 據(jù)反相單元800可以包括多個反相部810。更具體地，從管道鎖存器510輸出的并行數(shù)據(jù) PDATA<0:N>被輸入到各個反相部810。當(dāng)反相信號INV_EN被激活時，各個反相部810將并 行數(shù)據(jù)PDATA〈0:N>反相，而當(dāng)反相信號INV_EN被去激活時，各個反相部810不將并行數(shù)據(jù) PDATA〈0:N> 反相。
另外，參照圖6，根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體存儲器件還可以包括并行串 行轉(zhuǎn)換單元520和驅(qū)動器720。并行串行轉(zhuǎn)換單元520的配置和操作與參照圖2描述的 并行串行轉(zhuǎn)換單元520的配置和操作相同，除了并行串行轉(zhuǎn)換單元520接收從并行數(shù)據(jù)反 相單元800輸出的并行數(shù)據(jù)IPDATA〈0:N>而不是接收從管道鎖存器510輸出的并行數(shù)據(jù) PDATA〈0:N>。
驅(qū)動器720將從并行串行轉(zhuǎn)換單元520輸出的串行數(shù)據(jù)PRE_DATA輸出到數(shù)據(jù)焊 盤DQ PAD。
根據(jù)本發(fā)明的實(shí)施例，由于可以在不需要額外的測試引腳的情況下識別集成電路 芯片的狀態(tài)，因此可以減少芯片面積。
另外，當(dāng)對數(shù)據(jù)是否正常儲存在存儲器單元中進(jìn)行測試時，可以識別存儲器單元 是否有缺陷以及缺陷單元的位置，因此可以減少測試時間。因此，可以提高產(chǎn)率。
雖然已經(jīng)參照具體的實(shí)施例描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員將會理解的是， 在不脫離所附權(quán)利要求所限定的本發(fā)明的主旨和范圍的前提下，可以進(jìn)行各種變化和修 改。
權(quán)利要求
1.一種集成電路芯片，包括內(nèi)部電路，所述內(nèi)部電路被配置成產(chǎn)生輸出數(shù)據(jù)；反相判定單元，所述反相判定單元被配置成根據(jù)與所述集成電路芯片的狀態(tài)有關(guān)的狀態(tài)信息將反相信號激活/去激活；以及信號輸出電路，所述信號輸出電路被配置成響應(yīng)于所述反相信號而將所述輸出數(shù)據(jù)反相或不將所述輸出數(shù)據(jù)反相，并輸出反相的或未反相的所述輸出數(shù)據(jù)。
2.如權(quán)利要求1所述的集成電路芯片，其中，所述信號輸出電路包括信號反相部，所述信號反相部被配置成在所述反相信號被激活時將所述輸出數(shù)據(jù)反相，而在所述反相信號被去激活時不將所述輸出數(shù)據(jù)反相；以及驅(qū)動器，所述驅(qū)動器被配置成將從所述信號反相部輸出的數(shù)據(jù)輸出。
3.如權(quán)利要求1所述的集成電路芯片，其中，所述狀態(tài)信息包括所述集成電路芯片的溫度信息。
4.如權(quán)利要求3所述的集成電路芯片，其中，所述反相判定單元在所述溫度信息處在臨界范圍之外時將所述反相信號激活，而在所述溫度信息處在所述臨界范圍之內(nèi)時將所述反相信號去激活。
5.如權(quán)利要求1所述的集成電路芯片，其中，所述狀態(tài)信息包括所述集成電路芯片的操作電壓信息。
6.如權(quán)利要求5所述的集成電路芯片，其中，所述反相判定單元在所述操作電壓信息處在臨界范圍之外時將所述反相信號激活，而在所述電壓信息處在所述臨界范圍之內(nèi)時將所述反相信號去激活。
7.如權(quán)利要求1所述的集成電路芯片，其中，所述狀態(tài)信息包括指示數(shù)據(jù)是否正常儲存在所述內(nèi)部電路的儲存單元中的信息。
8.如權(quán)利要求1所述的集成電路芯片，其中，在正常模式下，所述反相判定單元將所述反相信號保持在去激活狀態(tài)，以及在測試模式下，所述反相判定單元根據(jù)所述狀態(tài)信息將所述反相信號激活/去激活。
9.一種半導(dǎo)體存儲器件，包括單元陣列區(qū)；多個數(shù)據(jù)總線，所述多個數(shù)據(jù)總線被配置成傳送從所述單元陣列區(qū)輸出的多個數(shù)據(jù)比特；并行串行轉(zhuǎn)換電路，所述并行串行轉(zhuǎn)換電路被配置成將加載在所述多個數(shù)據(jù)總線上的并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)；反相判定單元，所述反相判定單元被配置成根據(jù)與所述半導(dǎo)體存儲器件的狀態(tài)有關(guān)的狀態(tài)信息將反相信號激活/去激活；以及數(shù)據(jù)輸出電路，所述數(shù)據(jù)輸出電路被配置成響應(yīng)于所述反相信號而將從所述并行串行轉(zhuǎn)換電路輸出的所述串行數(shù)據(jù)反相，并輸出反相的數(shù)據(jù)到數(shù)據(jù)焊盤。
10.如權(quán)利要求9所述的半導(dǎo)體存儲器件，其中，所述并行串行轉(zhuǎn)換電路包括管道鎖存器，所述管道鎖存器被配置成與第一輸入控制信號同步地鎖存加載在所述多個數(shù)據(jù)總線上的所述并行數(shù)據(jù)，并與第一輸出控制信號同步地輸出鎖存的數(shù)據(jù)；以及并行串行轉(zhuǎn)換單元，所述并行串行轉(zhuǎn)換單元被配置成將所述管道鎖存器輸出的所述并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)。
11.如權(quán)利要求9所述的半導(dǎo)體存儲器件，其中，所述狀態(tài)信息包括指示數(shù)據(jù)是否正常儲存在所述單元陣列區(qū)中的信息，以及所述反相判定單元被配置成接收并比較從所述單元陣列區(qū)輸出的所述多個數(shù)據(jù)比特， 在所述多個數(shù)據(jù)比特中的全部數(shù)據(jù)比特都具有相同的邏輯值時將所述反相信號去激活，而在所述多個數(shù)據(jù)比特不全都具有相同的邏輯值時將所述反相信號激活。
12.如權(quán)利要求10所述的半導(dǎo)體存儲器件，其中，所述狀態(tài)信息包括指示數(shù)據(jù)是否正常儲存在所述單元陣列區(qū)中的信息，以及所述反相判定單元包括數(shù)據(jù)比較部，所述數(shù)據(jù)比較部被配置成接收并比較從所述單元陣列區(qū)輸出的所述多個數(shù)據(jù)比特，在所述多個數(shù)據(jù)比特全都具有相同的邏輯值時將所述反相信號去激活，或者在所述多個數(shù)據(jù)比特不全都具有相同的邏輯值時將所述反相信號激活；第一延遲部，所述第一延遲部被配置成通過將所述第一輸入控制信號延遲第一延遲值來產(chǎn)生第二輸入控制信號；第二延遲部，所述第二延遲部被配置成通過將所述第一輸入控制信號延遲第二延遲值來產(chǎn)生第二輸出控制信號；以及鎖存部，所述鎖存部被配置成與所述第二輸入控制信號同步地鎖存從所述數(shù)據(jù)比較部輸出的所述反相信號，并且與所述第二輸出控制信號同步地輸出所述反相信號。
13.如權(quán)利要求12所述的半導(dǎo)體存儲器件，其中，所述第一延遲值包括執(zhí)行所述數(shù)據(jù)比較部的操作所花費(fèi)的時間。
14.如權(quán)利要求12所述的半導(dǎo)體存儲器件，其中，所述第二延遲值包括執(zhí)行所述并行串行轉(zhuǎn)換單元的操作所花費(fèi)的時間。
15.如權(quán)利要求9所述的半導(dǎo)體存儲器件，其中，所述狀態(tài)信息包括所述半導(dǎo)體存儲器件的溫度信息。
16.如權(quán)利要求15所述的半導(dǎo)體存儲器件，其中，所述反相判定單元在所述溫度信息處于臨界范圍之外時將所述反相信號激活，而在所述溫度信息處于所述臨界范圍之內(nèi)時將所述反相信號去激活。
17.如權(quán)利要求9所述的半導(dǎo)體存儲器件，其中，所述狀態(tài)信息包括所述半導(dǎo)體存儲器件的操作電壓信息。
18.如權(quán)利要求17所述的半導(dǎo)體存儲器件，其中，所述反相判定單元在所述操作電壓信息處于臨界范圍之外時將所述反相信號激活，而在所述電壓信息處于所述臨界范圍之內(nèi)時將所述反相信號去激活。
19.如權(quán)利要求9所述的半導(dǎo)體存儲器件，其中，在正常模式下，所述反相判定單元將所述反相信號保持在去激活狀態(tài)，以及在測試模式下，所述反相判定單元根據(jù)所述狀態(tài)信息將所述反相信號激活/去激活。
20.如權(quán)利要求9所述的半導(dǎo)體存儲器件，其中，所述數(shù)據(jù)輸出電路包括數(shù)據(jù)反相單元，所述數(shù)據(jù)反相單元被配置成在所述反相信號被激活時將從所述并行串行轉(zhuǎn)換電路輸出的所述串行數(shù)據(jù)反相，并且被配置成在所述反相信號被去激活時不將所述串行數(shù)據(jù)反相；以及驅(qū)動器，所述驅(qū)動器被配置成將從所述數(shù)據(jù)反相單元輸出的數(shù)據(jù)輸出到所述數(shù)據(jù)焊盤。
21.一種半導(dǎo)體存儲器件，包括單元陣列區(qū)；多個數(shù)據(jù)總線，所述多個數(shù)據(jù)總線被配置成傳送從所述單元陣列區(qū)輸出的多個數(shù)據(jù)比特；管道鎖存器，所述管道鎖存器被配置成鎖存加載在所述多個數(shù)據(jù)總線上的并行數(shù)據(jù)， 并輸出所述并行數(shù)據(jù)；反相判定單元，所述反相判定單元被配置成根據(jù)與所述半導(dǎo)體存儲器件的狀態(tài)有關(guān)的狀態(tài)信息將反相信號激活/去激活；以及并行數(shù)據(jù)反相單元，所述并行數(shù)據(jù)反相單元被配置成在所述反相信號被激活時將從所述管道鎖存器輸出的所述并行數(shù)據(jù)反相，而在所述反相信號被去激活時不將從所述管道鎖存器輸出的所述并行數(shù)據(jù)反相。
22.如權(quán)利要求21所述的半導(dǎo)體存儲器件，還包括并行串行轉(zhuǎn)換單元，所述并行串行轉(zhuǎn)換單元被配置成將從所述并行數(shù)據(jù)反相單元輸出的所述并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)；以及驅(qū)動器，所述驅(qū)動器被配置成將從所述并行串行轉(zhuǎn)換單元輸出的所述串行數(shù)據(jù)輸出到數(shù)據(jù)焊盤。
23.一種測試半導(dǎo)體存儲器件的方法，包括以下步驟輸入數(shù)據(jù)到單元陣列區(qū)；讀取儲存在所述單元陣列區(qū)中的多個數(shù)據(jù)比特，并且將讀取的數(shù)據(jù)加載到多個數(shù)據(jù)總線上；將加載在所述多個數(shù)據(jù)總線上的并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)；根據(jù)與所述半導(dǎo)體存儲器件的狀態(tài)有關(guān)的狀態(tài)信息將反相信號激活/去激活；響應(yīng)于所述反相信號而將所述串行數(shù)據(jù)反相/不將所述串行數(shù)據(jù)反相；以及輸出反相/未反相的數(shù)據(jù)到數(shù)據(jù)焊盤。
全文摘要
本發(fā)明公開了一種集成電路芯片和半導(dǎo)體存儲器件。所述集成電路芯片包括內(nèi)部電路，所述內(nèi)部電路被配置成產(chǎn)生輸出數(shù)據(jù)；反相判定單元，所述反相判定單元被配置成根據(jù)與所述集成電路芯片的狀態(tài)有關(guān)的狀態(tài)信息將反相信號激活/去激活；以及信號輸出電路，所述信號輸出電路被配置成響應(yīng)于所述反相信號而將所述輸出數(shù)據(jù)反相或不將所述輸出數(shù)據(jù)反相，并輸出反相的或未反相的輸出數(shù)據(jù)。
文檔編號G11C29/36GK103065689SQ20121007397
公開日2013年4月24日 申請日期2012年3月20日 優(yōu)先權(quán)日2011年10月18日
發(fā)明者都昌鎬 申請人:海力士半導(dǎo)體有限公司