專利名稱：內(nèi)容可尋址存儲(chǔ)器存儲(chǔ)單元匹配檢測(cè)方法和電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及內(nèi)容可尋址存儲(chǔ)器，尤其涉及內(nèi)容可尋址存儲(chǔ)器存儲(chǔ)單元匹配檢測(cè)方法和電路。
背景技術(shù)：
內(nèi)容可尋址存儲(chǔ)器(Content-Addressable Memory, CAM)是一種用于特定高速搜索應(yīng)用的內(nèi)容尋址存儲(chǔ)器。其工作原理為當(dāng)用戶提供一個(gè)數(shù)據(jù)時(shí)，CAM會(huì)遍歷整個(gè)存儲(chǔ)空間，搜索該數(shù)據(jù)是否存在于存儲(chǔ)器中，如果存在，CAM會(huì)返回一個(gè)或多個(gè)命中數(shù)據(jù)存在的地址。CAM作為一種特殊存儲(chǔ)器，會(huì)在單次運(yùn)算中搜索整個(gè)存儲(chǔ)器。因此，在搜索應(yīng)用中，CAM 比普通存儲(chǔ)器快很多。CAM的快速搜索特性使得CAM特別適用于網(wǎng)絡(luò)設(shè)備、中央處理器、以及視頻硬編解碼等應(yīng)用中。傳統(tǒng)的內(nèi)容可尋址存儲(chǔ)器的存儲(chǔ)單元結(jié)構(gòu)根據(jù)匹配類型的異同分為與非型存儲(chǔ)單元和或非型存儲(chǔ)單元。圖1是傳統(tǒng)9T (Transistor，晶體管)結(jié)構(gòu)的與非型存儲(chǔ)單元。與非型存儲(chǔ)單元匹配信號(hào)線(Match Line)通過與臨近的存儲(chǔ)單元相互連接形成整體的匹配線。即晶體管Tl的源極與前一存儲(chǔ)單元的漏極連接，Tl的漏極與后一存儲(chǔ)單元的源極連接。與非型存儲(chǔ)單元的結(jié)構(gòu)決定了所搜索的內(nèi)容只要有一處與存儲(chǔ)內(nèi)容不匹配，則整條匹配信號(hào)線將不會(huì)放電。與非型存儲(chǔ)單元的缺點(diǎn)是，若內(nèi)容全部匹配時(shí)，匹配信號(hào)線通過級(jí)聯(lián)的晶體管Tl進(jìn)行放電，而當(dāng)存儲(chǔ)內(nèi)容較多時(shí)放電速度將會(huì)非常的慢。圖2是或非型存儲(chǔ)單元，通過連接不同存儲(chǔ)單元中開路的漏極形成整體的匹配信號(hào)線。采用并聯(lián)的方式，避免與非型存儲(chǔ)單元內(nèi)部晶體管的級(jí)聯(lián)，使得或非型存儲(chǔ)單元非常適用于高速結(jié)構(gòu)當(dāng)中。如果搜索內(nèi)容中的某一位和存儲(chǔ)單元中的內(nèi)容不匹配，或非型存儲(chǔ)單元的匹配信號(hào)線便開始放電。當(dāng)且僅當(dāng)所尋找內(nèi)容匹配時(shí)，匹配信號(hào)線才不會(huì)放電。或非型的存儲(chǔ)單元的放電速度較快，但由于頻繁放電和充電，使得內(nèi)容可尋址存儲(chǔ)器的功率消耗很大。為了降低或非型存儲(chǔ)單元匹配信號(hào)線的功耗問題，目前出現(xiàn)了多種檢測(cè)方法。圖 3是電流競(jìng)賽檢測(cè)原理圖。如圖3所示，基于電流競(jìng)賽的檢測(cè)方法需要一組虛擬匹配信號(hào)線(Dummy ML)做對(duì)比信號(hào)。該DML始終處于匹配的狀態(tài)。該方法在進(jìn)行匹配信號(hào)線狀態(tài)檢測(cè)的時(shí)候，首先匹配信號(hào)線復(fù)位信號(hào)(MLrst)有效，將匹配信號(hào)線(ML)初始化到低電平； 然后匹配線使能信號(hào)(MLen)由低變高，開啟匹配信號(hào)線的充電路徑。當(dāng)DML充電到敏感放大器(SA)的閥值后，產(chǎn)生匹配信號(hào)線關(guān)斷信號(hào)(MLofT)，該關(guān)斷信號(hào)將關(guān)斷所有匹配信號(hào)線的充電路徑。只有匹配的匹配信號(hào)線在該充電時(shí)間內(nèi)才會(huì)使得敏感放大器(SA)產(chǎn)生輸出信號(hào)(MLout)，一旦有不匹配的匹配信號(hào)線將不會(huì)充電超過敏感放大器(SA)的閥值。該方法通過減少匹配信號(hào)線的充電擺幅降低了整體匹配信號(hào)線的功耗。圖4是節(jié)省電流檢測(cè)原理圖。該方案類似電流競(jìng)賽檢測(cè)方法，同樣利用虛擬匹配信號(hào)線(DML)和敏感放大器(SA)的閥值電壓控制匹配信號(hào)線的充電時(shí)間，降低整體功耗， 該方案的不同之處在于，通過電流節(jié)省技術(shù)在匹配信號(hào)線有丟失的情況下將減小匹配線的充電電流，從而進(jìn)一步降低整體功耗。圖5是正反饋式檢測(cè)原理圖。該方案類似節(jié)省電流的匹配線檢測(cè)方法，利用正反饋降低在丟失匹配狀態(tài)下對(duì)匹配信號(hào)線的充電電流，降低整體功耗。由上述傳統(tǒng)3種方案可知，初始化對(duì)匹配信號(hào)線的放電仍舊浪費(fèi)很大的功耗；采用電流節(jié)省技術(shù)和正反饋技術(shù)能夠減少在內(nèi)容不匹配狀態(tài)下對(duì)匹配信號(hào)線的充電電流，但需要額外的偏置電壓和在控制支路上消耗額外的靜態(tài)電流為代價(jià)。因此，如何更進(jìn)一步降低或非存儲(chǔ)單元匹配信號(hào)線的功耗是目前有待解決的重要問題。

發(fā)明內(nèi)容
本發(fā)明提供了一種能解決以上問題的內(nèi)容可尋址存儲(chǔ)器存儲(chǔ)單元匹配檢測(cè)方法和電路。在第一方面，本發(fā)明提供了一種內(nèi)容可尋址存儲(chǔ)器存儲(chǔ)單元匹配檢測(cè)方法，其中若干或非存儲(chǔ)單元并聯(lián)形成第一匹配信號(hào)線(MLA)和第二匹配信號(hào)線(MLB)，所述方法包括對(duì)所述第一匹配信號(hào)線充電的充電電路、連接在所述第二匹配線的反饋控制電路；所述若干或非存儲(chǔ)單元內(nèi)容均匹配時(shí)，所述第一匹配信號(hào)線和所述第二匹配信號(hào)線之間存在電壓差足以導(dǎo)致輸出匹配信號(hào)；所述若干或非存儲(chǔ)單元中至少一個(gè)內(nèi)容不匹配時(shí)，所述第一匹配信號(hào)線通過所述內(nèi)容不匹配的或非存儲(chǔ)單元對(duì)所述第二匹配信號(hào)線充電，并促使所述反饋控制電路關(guān)斷所述充電電路，由此所述第一匹配信號(hào)線和所述第二匹配信號(hào)線之間的電壓差不足以輸出匹配信號(hào)。在第二方面，本發(fā)明提供了一種內(nèi)容可尋址存儲(chǔ)器存儲(chǔ)單元匹配檢測(cè)電路，包括預(yù)充電電路、充電電路、反饋控制電路、均衡電路和若干或非存儲(chǔ)單元，所述預(yù)充電電路與所述充電電路以及反饋控制電路連接，由所述若干或非存儲(chǔ)單元并聯(lián)形成第一匹配信號(hào)線和第二匹配信號(hào)線，所述充電電路與所述第一匹配信號(hào)線連接，所述反饋控制電路與所述第二匹配信號(hào)線連接，所述均衡電路連接在所述第一匹配信號(hào)線和所述第二匹配信號(hào)線之間。在第三方面，本發(fā)明提供了一種互補(bǔ)式內(nèi)容可尋址存儲(chǔ)器存儲(chǔ)單元匹配檢測(cè)方法，其中若干或非存儲(chǔ)單元并聯(lián)形成第一匹配信號(hào)線(MLA)和第二匹配信號(hào)線(MLB)，所述方法包括連接在所述第一匹配信號(hào)線的反饋控制電路、對(duì)在第二匹配信號(hào)線放電的放電電路，所述若干或非存儲(chǔ)單元內(nèi)容均匹配時(shí)，所述第一匹配信號(hào)線和所述第二匹配信號(hào)線之間存在電壓差足以導(dǎo)致輸出匹配信號(hào)；所述若干或非存儲(chǔ)單元中至少一個(gè)內(nèi)容不匹配時(shí)，所述內(nèi)容不匹配的或非存儲(chǔ)單元通過所述放電電路放電，并促使所述反饋控制電路關(guān)斷所述放電電路，由此所述第一匹配信號(hào)線和所述第二匹配信號(hào)線之間的電壓差不足以輸出匹配信號(hào)。在第四方面，本發(fā)明提供了一種互補(bǔ)式內(nèi)容可尋址存儲(chǔ)器存儲(chǔ)單元匹配檢測(cè)電路，包括預(yù)放電電路、放電電路、反饋控制電路、均衡電路和若干或非存儲(chǔ)單元，所述預(yù)放電電路與所述放電電路以及反饋控制電路連接，由所述若干或非存儲(chǔ)單元并聯(lián)形成的第一匹配信號(hào)線和第二匹配信號(hào)線，所述反饋控制電路與所述第一匹配信號(hào)線連接，所述放電電路與所述第二匹配信號(hào)線連接，所述均衡電路連接在所述第一匹配信號(hào)線和所述第二匹配信號(hào)線之間。
本發(fā)明利用動(dòng)態(tài)控制匹配線的充電方法減少電流消耗，根據(jù)匹配線號(hào)線產(chǎn)生的電壓差信號(hào)檢測(cè)結(jié)果。本發(fā)明簡(jiǎn)單可靠；與傳統(tǒng)的匹配信號(hào)線檢測(cè)方法相比，降低電流消耗， 減少額外的偏置電壓和偏置電流。


圖1是傳統(tǒng)結(jié)構(gòu)與非型存儲(chǔ)單元；
圖2是或非型存儲(chǔ)單元；
圖3是電流競(jìng)賽檢測(cè)原理圖4是節(jié)省電流檢測(cè)原理圖5是正反饋式檢測(cè)原理圖6是或非存儲(chǔ)單元匹配檢測(cè)電路框圖7是或非存儲(chǔ)單元匹配檢測(cè)電路原理圖8是或非存儲(chǔ)單元匹配檢測(cè)電路時(shí)序控制圖9是互補(bǔ)式或非存儲(chǔ)單元匹配檢測(cè)電路框圖10是互補(bǔ)式或非存儲(chǔ)單元匹配檢測(cè)電路原理圖11是互補(bǔ)式或非存儲(chǔ)單元匹配檢測(cè)電路時(shí)序控制圖。
具體實(shí)施例方式下面將參照附圖對(duì)本發(fā)明的具體實(shí)施例進(jìn)行更詳盡的說明，圖6是本發(fā)明實(shí)施例或非存儲(chǔ)單元匹配檢測(cè)電路框圖，圖7是或非存儲(chǔ)單元匹配檢測(cè)電路原理圖。如圖6所示， 或非存儲(chǔ)單元匹配檢測(cè)電路包括預(yù)充電電路、充電電路、反饋控制電路、均衡電路、或非存儲(chǔ)單元、敏感放大器(SA)、電源和地，其中，或非存儲(chǔ)單元的數(shù)量大于1，第一匹配信號(hào)線 MLA和第二匹配線信號(hào)MLB由若干個(gè)或非存儲(chǔ)單元并聯(lián)而成(以下簡(jiǎn)稱匹配信號(hào)線MLA和匹配線信號(hào)MLB)。如圖7所示，該電路晶體管N1、N2、N3、N4、N5和或非存儲(chǔ)單元內(nèi)部均為NMOS晶體管；晶體管Pl和P2為PMOS管。預(yù)充電電路包括第一 P型晶體管P1。充電電路包括第二 P型晶體管P2和第四N型晶體管N4，其功能是根據(jù)反饋控制電路的變化動(dòng)態(tài)地控制對(duì)匹配信號(hào)線MLA的充電。反饋控制電路包括第二 N型晶體管N2、第三N型晶體管N3和第一 N型晶體管Ni，其中，第二 N型晶體管N2和第三N型晶體管N3構(gòu)成電流鏡，反饋控制電路的功能是根據(jù)匹配信號(hào)線MLB電壓的變化反饋控制充電電路，同時(shí)也實(shí)現(xiàn)對(duì)匹配線MLB放電的功能。在本實(shí)施例中均衡電路第五N型包括晶體管N5，其功能是對(duì)匹配信號(hào)線MLA和匹配信號(hào)線MLB初始化。預(yù)充電電路中第一 P型晶體管Pl的源極與充電電路中第二 P型晶體管P2的源極連接在電源上，且第一 P型晶體管Pl的柵極由預(yù)充電信號(hào)PRE(以下簡(jiǎn)稱PRE信號(hào))控制， 其漏極與第二 N型晶體管N2的漏極連接于A點(diǎn)；第二 P型晶體管P2的柵極由非評(píng)估信號(hào) NEVAL(以下簡(jiǎn)稱NEVAL信號(hào))控制，其漏極與充電電路中第四N型晶體管N4的漏極相連， 第二 N型晶體管N2和第四N型晶體管N4形成串聯(lián)；第四N型晶體管N4的柵極連接于A 點(diǎn)；匹配信號(hào)線MLA連接在第四N型晶體管N4的源極與均衡電路中第五N型晶體管N5的漏極之間；反饋控制電路中第三N型晶體管N 3的柵極與漏極均連接在匹配信號(hào)線MLB上；匹配信號(hào)線MLB —端與第二 N型晶體管N2和第三N型晶體管N3的柵極相連，另一端與第五N型晶體管N5的源極相連，第五N型晶體管N5的柵極由復(fù)位信號(hào)RST (以下簡(jiǎn)稱RET信號(hào))控制；第二 N型晶體管N2和第三N型晶體管N3柵極相連，且兩晶體管源極相連作為電流鏡的輸出支路；反饋控制電路中第一 N型晶體管m的漏極與第二 N型晶體管N2和第三 N型晶體管N3的源極連接，且其柵極由評(píng)估信號(hào)EVAL (以下簡(jiǎn)稱EVAL信號(hào))控制；敏感放大器的正、負(fù)輸入端分別連接在匹配信號(hào)線MLA和匹配信號(hào)線MLB上，敏感放大器的輸出端為匹配信號(hào)線輸出信號(hào)MLS0(以下簡(jiǎn)稱MLSO信號(hào))。下面結(jié)合圖8對(duì)圖7的檢測(cè)電路的工作過程做具體描述。圖8是或非存儲(chǔ)單元匹配檢測(cè)電路時(shí)序控制圖。在首次進(jìn)行比較匹配時(shí)，如圖8所示，系統(tǒng)在時(shí)鐘信號(hào)CLK下工作，RST信號(hào)高電平有效，將對(duì)匹配信號(hào)線MLA和匹配信號(hào)線MLB均衡。均衡后匹配信號(hào)線MLA和MLB為低電平。PRE信號(hào)為低電平有效，第一 P型晶體管Pl導(dǎo)通，A點(diǎn)首先預(yù)充電到電源電壓。EVAL 信號(hào)為低電平，NEval信號(hào)為高電平，使第二 P型晶體管P2和第一 N型晶體管m為關(guān)斷狀態(tài)。當(dāng)EVAL信號(hào)跳變?yōu)楦唠娖綍r(shí)，NEval信號(hào)為低電平，第二 P型晶體管P2和第一 N 型晶體管m為導(dǎo)通狀態(tài)。由于節(jié)點(diǎn)A首先預(yù)充電到電源，此刻第四N型晶體管N4為導(dǎo)通狀態(tài)，第二 P型晶體管P2將通過第四N型晶體管N4對(duì)匹配線MLA充電。此時(shí)如果或非存儲(chǔ)單元內(nèi)容不匹配，則匹配信號(hào)線不匹配，匹配信號(hào)線MLB也將通過或非單元內(nèi)部的放電路徑充電，匹配信號(hào)線MLB電壓升高。當(dāng)匹配信號(hào)線MLB的電壓超過第三N型晶體管N3的閥值后，第三N型晶體管N3和第二 N型晶體管N2導(dǎo)通。由于第二 N型晶體管N2的導(dǎo)通，節(jié)點(diǎn)A將通過反饋控制電路放電，使節(jié)點(diǎn)A的電壓下降，導(dǎo)致第四N型晶體管N4被關(guān)斷。此時(shí)，反饋控制電路將充電電路關(guān)斷，充電電路不再繼續(xù)對(duì)匹配信號(hào)線MLA充電，匹配信號(hào)線 MLA電壓不在繼續(xù)上升，整個(gè)充電過程結(jié)束。由于或非存儲(chǔ)單元內(nèi)容不匹配，使得匹配信號(hào)線MLA和匹配信號(hào)線MLB的電壓基本保持一致，從而不會(huì)使敏感放大器SA翻轉(zhuǎn)，不產(chǎn)生匹配MLSO信號(hào)。倘若或非存儲(chǔ)單元內(nèi)容匹配，則匹配信號(hào)線MLB不會(huì)被或非單元內(nèi)部放電路徑充電，此時(shí)充電電路繼續(xù)對(duì)匹配信號(hào)線MLA充電，使其電壓上升，而匹配信號(hào)線MLB的電壓保持不變，匹配信號(hào)線MLA與匹配信號(hào)線MLB之間的電壓差會(huì)使敏感放大器SA翻轉(zhuǎn)，產(chǎn)生匹配MLSO信號(hào)。需要說明的是均衡電路也可由第六N型晶體管和第三P型晶體管組成的傳輸門來實(shí)現(xiàn)其功能，第六N型晶體管的漏極與第三P型晶體管的源極均連接在第一匹配信號(hào)線上， 第六N型晶體管的源極與第三P型晶體管的漏極均連接在所述第二匹配信號(hào)線上，第六N 型晶體管的柵極連接復(fù)位信號(hào)，第三P型晶體管的柵極連接非復(fù)位信號(hào)。上文描述的是在首次進(jìn)行比較匹配時(shí)，充電的方法與匹配比較方法，在后續(xù)的充電方法與匹配比較方法體現(xiàn)出節(jié)省功耗的特點(diǎn)。具體地，第二次進(jìn)行比較匹配時(shí)，系統(tǒng)在時(shí)鐘信號(hào)下工作，RST信號(hào)高電平有效，將對(duì)匹配信號(hào)線MLA和匹配信號(hào)線MLB均衡。由于進(jìn)行第一次比較匹配后匹配信號(hào)線的電壓根據(jù)比較結(jié)果出現(xiàn)兩種情況，或非存儲(chǔ)單元內(nèi)容匹配時(shí)匹配信號(hào)線電壓不一致和或非存儲(chǔ)單元內(nèi)容不匹配時(shí)匹配信號(hào)線電壓基本一致，在均衡過程中使兩條匹配信號(hào)線電壓基本保持一致，均衡后匹配信號(hào)線MLB的電壓為稍高于第三N型晶體管N3的閥值電壓。PRE信號(hào)為低電平有效，第一 P型晶體管Pl導(dǎo)通，節(jié)點(diǎn)A預(yù)充電到電源。EVAL信號(hào)為低電平，NEval 信號(hào)為高電平，使得第二 P型晶體管P2和第一 N型晶體管m為關(guān)斷狀態(tài)。當(dāng)EVAL信號(hào)跳變?yōu)楦唠娖?，NEval信號(hào)為低電平，第二 P型晶體管P2和第一 N型晶體管m為導(dǎo)通狀態(tài)。由于節(jié)點(diǎn)A預(yù)充電到電源，此刻第四N型晶體管N4為導(dǎo)通狀態(tài)，第二 P型晶體管P2將通過第四N型晶體管N4對(duì)匹配信號(hào)線MLA充電。由于均衡后匹配信號(hào)線MLB的電壓稍高于第三N型晶體管N3的閥值電壓，所以，匹配信號(hào)線MLB通過第三N型晶體管N3放電到第三N型晶體管N3的閥值電壓，由于第三N型晶體管N3和第二 N型晶體管N2導(dǎo)通，使節(jié)點(diǎn)A通過反饋控制電路放電，節(jié)點(diǎn)A電壓下降，導(dǎo)致第四N型晶體管N4被關(guān)斷，反饋控制電路將充電電路關(guān)斷，充電電路不在繼續(xù)對(duì)匹配信號(hào)線MLA充電，匹配信號(hào)線MLA電壓不在繼續(xù)上升，充電過程結(jié)束。這樣每次充電的過程僅有對(duì)節(jié)點(diǎn)A放電的時(shí)間(Δ T)，在這段時(shí)間內(nèi)，如果或非存儲(chǔ)單元內(nèi)容匹配，則匹配信號(hào)線MLA會(huì)被充電ΔΤ時(shí)間，使得電壓升高，而匹配信號(hào)線MLB 通過反饋控制電路放電到第三N型晶體管Ν3的閥值電壓，匹配信號(hào)線MLA與匹配信號(hào)線 MLB產(chǎn)生的電壓差使敏感放大器SA翻轉(zhuǎn)；如果或非存儲(chǔ)單元內(nèi)容不匹配，則在△ T時(shí)刻對(duì)匹配信號(hào)線MLA和匹配信號(hào)線MLB同時(shí)充電，且匹配信號(hào)線MLA和匹配信號(hào)線MLB也同時(shí)通過反饋控制電路放電，使電荷基本保持平衡，從而不會(huì)使敏感放大器SA翻轉(zhuǎn)，不產(chǎn)生匹配MLSO信號(hào)。由于ΔΤ時(shí)間存在極短，所以該方案能夠有效地降低在或非存儲(chǔ)單元內(nèi)容不匹配和匹配情況下的電流消耗，而且也不需要額外的偏置電壓和偏置電流，沒有靜態(tài)功耗，同時(shí)該方案的初始化和控制簡(jiǎn)單便于實(shí)現(xiàn)。需要指出，除圖7所示的構(gòu)成電路原理圖的晶體管，還可以采用其它類型的晶體管。在互補(bǔ)式或非存儲(chǔ)單元匹配檢測(cè)電路中，如圖9所示，該互補(bǔ)式檢測(cè)電路包括預(yù)放電電路、放電電路、反饋控制電路、均衡電路、或非存儲(chǔ)單元、敏感放大器SA、電源和地，其中，或非存儲(chǔ)單元的數(shù)量大于1，第一匹配信號(hào)線MLA和第二匹配信號(hào)線MLB由若干個(gè)或非存儲(chǔ)單元并連而成(以下簡(jiǎn)稱匹配信號(hào)線MLA和匹配線信號(hào)MLB)。如圖10所示，互補(bǔ)式或非存儲(chǔ)單元匹配檢測(cè)電路中晶體管？1、？2、？3、？4、？5和或非存儲(chǔ)單元內(nèi)部均為PMOS晶體管，晶體管m和N2為NMOS晶體管。預(yù)放電電路包括第一 N型晶體管m ；放電電路中包括第五P型晶體管P5和第二 N型晶體管N2 ；反饋控制電路包括第二 P型晶體管P2、第三P型晶體管P3和第四P型晶體管P4，第三P型晶體管P3和第四P型P4構(gòu)成電流鏡，其功能是根據(jù)放電電路中第五P型晶體管P5的導(dǎo)通狀態(tài)控制放電電路，同時(shí)也實(shí)現(xiàn)對(duì)匹配線MLA充電功能；在本實(shí)施例中均衡電路包括第一 P型晶體管Pl， 其功能是對(duì)匹配信號(hào)線MLA和匹配信號(hào)線MLB初始化。反饋控制電路中第二 P型晶體管P2的柵極由NEVAL信號(hào)控制，其源極與電源連接，第三P型晶體管P3和第四P型晶體管P4構(gòu)成電流鏡，第三P型晶體管P3和第四P型晶體管P4源極連接并與第二 P型晶體管P2的漏極連接，第三P型晶體管P3的漏極與預(yù)放電電路中第一 N型晶體管m的漏極連接在節(jié)點(diǎn)A，第三P型晶體管P3和第四P型晶體管P4 的柵極相連，匹配信號(hào)線MLA連接在第三P型晶體管P3和第四P型晶體管P4的柵極上，并作為敏感放大器SA正輸入端，第四P型晶體管P4的漏極連接在匹配信號(hào)線MLA上；匹配信號(hào)線MLB —端連接在放電電路中第五P型晶體管P5的源極上，另一端作為敏感放大器的負(fù)輸入端，敏感放大器輸出端為MLSO信號(hào)；放電電路中第五P型晶體管P5的柵極連接在節(jié)點(diǎn) A，其漏極與第二 N型晶體管N2的漏極連接；第二 N型晶體管N2的柵極由EVAL信號(hào)控制， 預(yù)放電電路中第一 N型晶體管m的柵極由預(yù)放電信號(hào)DIS(以下簡(jiǎn)稱DIS信號(hào))控制，第二 N型晶體管N2的源極和預(yù)放電電路中第一 N型晶體管m的源極均連接地；均衡電路中第一 P型晶體管Pl的柵極連接RST信號(hào)，其源極和漏極分別連接在第一匹配信號(hào)線MLA和第二匹配信號(hào)線MLB上。在進(jìn)行比較匹配時(shí)，如圖11所示，系統(tǒng)在時(shí)鐘信號(hào)CLK下工作，RST信號(hào)低電平有效，將對(duì)匹配信號(hào)線MLA和匹配信號(hào)線MLB均衡，均衡后匹配線MLA和匹配線MLB電壓保持一致，DIS信號(hào)為高電平有效，第一 N型晶體管m導(dǎo)通，節(jié)點(diǎn)A首先通過第一 N型晶體管 Nl放電，被初始化到地，與節(jié)點(diǎn)A連接的第五P型晶體管P5處于導(dǎo)通狀態(tài)。EVAL信號(hào)為低電平，NEval信號(hào)為高電平，使得第二 N型晶體管N2和第二 P型晶體管P2為關(guān)斷狀態(tài)。當(dāng) EVAL信號(hào)跳變?yōu)楦唠娖綍r(shí)，NEval信號(hào)為低電平，第二 N型晶體管N2和第二 P型晶體管P2 為導(dǎo)通狀態(tài)，由于第二 P型晶體管P2導(dǎo)通，使得電流鏡導(dǎo)通，節(jié)點(diǎn)A通過第三P型晶體管P3 充電，使A點(diǎn)的電壓上升，匹配信號(hào)線MLA通過反饋電路中電流鏡充電。在圖10中可清楚地看到，匹配信號(hào)線MLB通過放電放電，由于在匹配檢測(cè)初時(shí)，節(jié)點(diǎn)A被初始化到地，第五P型晶體管P5 —直處于導(dǎo)通狀態(tài)，而節(jié)點(diǎn)A又通過電流鏡的第三P 型晶體管P3充電，節(jié)點(diǎn)A電壓從0開始上升，在節(jié)點(diǎn)A的電壓從0升高到關(guān)斷第五P型晶體管P5的時(shí)間里(ΔΤ)，如果或非存儲(chǔ)單元內(nèi)容匹配，則匹配信號(hào)線匹配，此時(shí)反饋控制電路中電流鏡繼續(xù)對(duì)匹配信號(hào)線MLA充電，使其電壓上升，而匹配信號(hào)線MLB與放電電路構(gòu)成通路，使其電壓下降，匹配信號(hào)線MLA與匹配信號(hào)線MLB之間存在電壓差，該電壓差使得敏感放大器SA翻轉(zhuǎn)，產(chǎn)生匹配MLSO信號(hào)。在節(jié)點(diǎn)A的電壓從0升高到關(guān)斷第五P型晶體管P5的時(shí)間里(Δ T)，如果或非存儲(chǔ)單元內(nèi)容不匹配，則匹配信號(hào)線不匹配，或非存儲(chǔ)單元將通過放電電路放電，使匹配信號(hào)線MLA和匹配信號(hào)線MLB電壓下降，匹配信號(hào)線之間的電壓基本保持一致，從而不會(huì)使敏感放大器SA反轉(zhuǎn)，不產(chǎn)生匹配MLSO信號(hào)。在節(jié)點(diǎn)A的電壓升高到關(guān)斷第五P型晶體管Ρ5后，即反饋控制電路關(guān)斷放電電路，放電電路不再與匹配信號(hào)線MLB構(gòu)成通路，匹配信號(hào)線MLB處于保持狀態(tài)，若或非存儲(chǔ)單元內(nèi)容匹配，則匹配信號(hào)線匹配，反饋控制電路中電流鏡繼續(xù)對(duì)匹配信號(hào)線MLA充電，使其電壓上升，而匹配信號(hào)線MLB的電壓保持，匹配線MLA與匹配線MLB之間存在電壓差，該電壓差使敏感放大器SA翻轉(zhuǎn)，產(chǎn)生匹配MLSO信號(hào)輸出。若或非存儲(chǔ)單元內(nèi)容不匹配，則匹配信號(hào)線不匹配，或非存儲(chǔ)單元放電，使匹配信號(hào)線之間的電壓基本保持一致，從而不會(huì)使敏感放大器SA翻轉(zhuǎn)，不產(chǎn)生匹配MLSO信號(hào)。需要說明的是均衡電路也可由第三N型晶體管和第六P型晶體管組成的傳輸門來實(shí)現(xiàn)其功能，第三N型晶體管的漏極與第六P型晶體管的源極均連接在第一匹配信號(hào)線上， 第三N型晶體管的源極與第六P型晶體管的漏極均連接在第二匹配信號(hào)線上，第六P型晶體管的柵極連接復(fù)位信號(hào)，所述第三N型晶體管的柵極連接非復(fù)位信號(hào)。本發(fā)明可以利用動(dòng)態(tài)控制匹配信號(hào)線的充電方法，在匹配比較過程中減少電流消耗，利用ΔΤ時(shí)刻產(chǎn)生的電壓差分信號(hào)檢測(cè)結(jié)果。本發(fā)明簡(jiǎn)單可靠；與傳統(tǒng)的匹配線檢測(cè)方法相比，降低電流消耗，減少額外的偏置電壓和偏置電流，可以應(yīng)用在不同的或非結(jié)構(gòu)匹配線的檢測(cè)場(chǎng)合。 顯而易見，在不偏離本發(fā)明的真實(shí)精神和范圍的前提下，在此描述的本發(fā)明可以有許多變化。因此，所有對(duì)于本領(lǐng)域技術(shù)人員來說顯而易見的改變，都應(yīng)包括在本權(quán)利要求書所涵蓋范圍之內(nèi)。本發(fā)明所要求保護(hù)的范圍僅由所述的權(quán)利要求書進(jìn)行限定。
權(quán)利要求
1.內(nèi)容可尋址存儲(chǔ)器存儲(chǔ)單元匹配檢測(cè)方法，其中若干或非存儲(chǔ)單元并聯(lián)形成第一匹配信號(hào)線(MLA)和第二匹配信號(hào)線(MLB)，所述方法包括對(duì)所述第一匹配信號(hào)線充電的充電電路、連接在所述第二匹配線的反饋控制電路；所述若干或非存儲(chǔ)單元內(nèi)容均匹配時(shí)，所述第一匹配信號(hào)線和所述第二匹配信號(hào)線之間存在電壓差足以導(dǎo)致輸出匹配信號(hào)；所述若干或非存儲(chǔ)單元中至少一個(gè)內(nèi)容不匹配時(shí)，所述第一匹配信號(hào)線通過所述內(nèi)容不匹配的或非存儲(chǔ)單元對(duì)所述第二匹配信號(hào)線充電，并促使所述反饋控制電路關(guān)斷所述充電電路，由此所述第一匹配信號(hào)線和所述第二匹配信號(hào)線之間的電壓差不足以輸出匹配信號(hào)。
2.內(nèi)容可尋址存儲(chǔ)器存儲(chǔ)單元匹配檢測(cè)電路，包括預(yù)充電電路、充電電路、反饋控制電路、均衡電路和若干或非存儲(chǔ)單元，所述預(yù)充電電路與所述充電電路以及反饋控制電路連接，由所述若干或非存儲(chǔ)單元并聯(lián)形成第一匹配信號(hào)線和第二匹配信號(hào)線，所述充電電路與所述第一匹配信號(hào)線連接，所述反饋控制電路與所述第二匹配信號(hào)線連接，所述均衡電路連接在所述第一匹配信號(hào)線和所述第二匹配信號(hào)線之間。
3.如權(quán)利要求2所述的檢測(cè)電路，其特征在于，所述預(yù)充電電路包括第一 P型晶體管(Pi)；所述反饋控制電路包括第一 N型晶體管(m)、第二 N型晶體管(擬)和第三N型晶體管 (N3)；所述第二 N型晶體管(擬)與所述第三N型晶體管(N； )的柵極相連，所述第二 N型晶體管(擬)與所述第三N型晶體管(N； )的源極均連接在所述第一 N型晶體管(Ni)的漏極上，所述第一 N型晶體管(Ni)的柵極連接評(píng)估信號(hào)，所述第一 N型晶體管(Ni)的源極連接地；所述充電電路包括第二 P型晶體管(P2)和第四N型晶體管(N4)；所述第一 P型晶體管(Pl)的源極與所述第二 P型晶體管(P》的源極連接高電平，所述第一 P型晶體管(Pl)的柵極連接預(yù)充電信號(hào)，所述第一 P型晶體管(Pl)的漏極與所述第二 N型晶體管(擬)的漏極連接在節(jié)點(diǎn)(A)；所述第二 P型晶體管(P》的柵極連接非評(píng)估信號(hào)，所述第二 P型晶體管(P》的漏極與所述第四N型晶體管(N4)的漏極相連；所述第四N型晶體管(N4)的柵極連接在節(jié)點(diǎn)(A)；所述第四N型晶體管(N4)的源極與所述第一匹配信號(hào)線連接，所述第二 N型晶體管(擬)與所述第三N型晶體管(N； )的柵極相連，所述第二 N型晶體管(擬)與所述第三N型晶體管(N； )的源極均連接在所述第一 N型晶體管 (Ni)的漏極上，所述第一 N型晶體管(Ni)的柵極連接評(píng)估信號(hào)，所述第一 N型晶體管(Ni) 的源極連接地；所述第二匹配信號(hào)線連接在所述第二N型晶體管(擬)和所述第三N型晶體管(N； )的柵極上，所述第三N型晶體管(N； )的漏極連接在所述第二匹配信號(hào)線上。
4.如權(quán)利要求2或3所述的檢測(cè)電路，其特征在于所述檢測(cè)電路還包括敏感放大器，所述敏感放大器與所述第一匹配信號(hào)線和所述第二匹配信號(hào)線連接，用于放大并輸出匹配或不匹配信號(hào)。
5.如權(quán)利要求2或3所述的檢測(cè)電路，其特征在于所述均衡電路包括第五N型晶體管 (N5)；所述第五N型晶體管(陽)的柵極連接復(fù)位信號(hào)，所述第五N型晶體管(陽)的漏極與所述第一匹配線號(hào)線連接，所述第五N型晶體管(N5)的源極與所述第二匹配線號(hào)線連接。
6.如權(quán)利要求2或3所述的均衡電路，其特征在于所述均衡電路包括由第六N型晶體管和第三P型晶體管組成的傳輸門；所述第六N型晶體管的漏極與所述第三P型晶體管的源極均連接在所述第一匹配信號(hào)線上，所述第六N型晶體管的源極與所述第三P型晶體管的漏極均連接在所述第二匹配信號(hào)線上，所述第六N型晶體管的柵極連接復(fù)位信號(hào)，所述第三P型晶體管的柵極連接非復(fù)位信號(hào)。
7.互補(bǔ)式內(nèi)容可尋址存儲(chǔ)器存儲(chǔ)單元匹配檢測(cè)方法，其中若干或非存儲(chǔ)單元并聯(lián)形成第一匹配信號(hào)線(MLA)和第二匹配信號(hào)線(MLB)，所述方法包括連接在所述第一匹配信號(hào)線的反饋控制電路、對(duì)在第二匹配信號(hào)線放電的放電電路，所述若干或非存儲(chǔ)單元內(nèi)容均匹配時(shí)，所述第一匹配信號(hào)線和所述第二匹配信號(hào)線之間存在電壓差足以導(dǎo)致輸出匹配信號(hào)；所述若干或非存儲(chǔ)單元中至少一個(gè)內(nèi)容不匹配時(shí)，所述內(nèi)容不匹配的或非存儲(chǔ)單元通過所述放電電路放電，并促使所述反饋控制電路關(guān)斷所述放電電路，由此所述第一匹配信號(hào)線和所述第二匹配信號(hào)線之間的電壓差不足以輸出匹配信號(hào)。
8.互補(bǔ)式內(nèi)容可尋址存儲(chǔ)器存儲(chǔ)單元匹配檢測(cè)電路，包括預(yù)放電電路、放電電路、反饋控制電路、均衡電路和若干或非存儲(chǔ)單元，所述預(yù)放電電路與所述放電電路以及反饋控制電路連接，由所述若干或非存儲(chǔ)單元并聯(lián)形成的第一匹配信號(hào)線和第二匹配信號(hào)線，所述反饋控制電路與所述第一匹配信號(hào)線連接，所述放電電路與所述第二匹配信號(hào)線連接，所述均衡電路連接在所述第一匹配信號(hào)線和所述第二匹配信號(hào)線之間。
9.如權(quán)利要求9所述的檢測(cè)電路，其特征在于，所述預(yù)放電電路包括第一 N型晶體管(Ni)；所述反饋控制電路包括第二 P型晶體管(P2)、第三P型晶體管(P； )和第四P型晶體管 (P4)；所述第二 P型晶體管(P》的柵極連接非評(píng)估信號(hào)，所述第二 P型晶體管(P》的源極連接高電平，所述第三P型晶體管(Ρ》和所述第四P型晶體管(P4)源極連接并與所述第二 P型晶體管(P》的漏極連接，所述第三P型晶體管(P； )和所述第四P型晶體管(P4)的柵極相連；所述放電電路包括第五P型晶體管(PO和第二 N型晶體管(N2)；所述第二 P型晶體管(P》的柵極連接非評(píng)估信號(hào)，所述第二 P型晶體管(P》的源極連接高電平，所述第三P型晶體管(Ρ》與所述第四P型晶體管(P4)源極連接并和所述第二 P型晶體管(P》的漏極連接，所述第三P型晶體管(P； )的漏極與所述第一 N型晶體管 (Ni)的漏極連接在節(jié)點(diǎn)(A)，所述第三P型晶體管(P3)與所述第四P型晶體管(P4)的柵極相連，所述第一匹配信號(hào)線連接在所述第三P型晶體管(P； )和所述第四P型晶體管(P4) 的柵極上，所述第四P型晶體管(P4)的漏極與所述第一匹配信號(hào)線連接；所述第二匹配信號(hào)線與所述第五P型晶體管(PO的源極連接，所述第五P型晶體管(PO的柵極連接在節(jié)點(diǎn)(A)，所述第五P型晶體管(PO的漏極與所述第二 N型晶體管(擬)的漏極連接；所述第二 N型晶體管(擬)的柵極連接評(píng)估信號(hào)，所述第一 N型晶體管(Ni)的柵極連接預(yù)放電信號(hào)，所述第二 N型晶體管(擬)的源極與所述第一 N型晶體管(Ni)的源極均連接低電平。
10.如權(quán)利要求2或3所述的互補(bǔ)式檢測(cè)電路，其特征在于所述檢測(cè)電路還包括敏感放大器，所述敏感放大器與所述第一匹配信號(hào)線和所述第二匹配信號(hào)線連接，用于放大并輸出匹配或不匹配信號(hào)。
11.如權(quán)利要求2或3所述的互補(bǔ)式檢測(cè)電路，其特征在于所述均衡電路包括第一P型晶體管，所述第一 P型晶體管(Pi)的柵極連接復(fù)位信號(hào)，所述第一 P型晶體管(Pi)的漏極連接在所述第一匹配線號(hào)線上，所述第一P型晶體管(Pi)的源極連接在所述第二匹配線號(hào)線上。
12.如權(quán)利要求2或3所述的互補(bǔ)式檢測(cè)電路，其特征在于所述均衡電路包括由第六P 型晶體管和第三N型晶體管組成的傳輸門；所述第三N型晶體管的漏極與所述第六P型晶體管的源極均連接在所述第一匹配信號(hào)線上，所述第三N型晶體管的源極與所述第六P型晶體管的漏極均連接在所述第二匹配信號(hào)線上，所述第六P型晶體管的柵極連接復(fù)位信號(hào)，所述第三N型晶體管的柵極連接非復(fù)位信號(hào)。
全文摘要
本發(fā)明涉及內(nèi)容可尋址存儲(chǔ)器存儲(chǔ)單元匹配檢測(cè)方法和電路。本發(fā)明通過對(duì)第一匹配信號(hào)線的充電電路、對(duì)第二匹配信號(hào)線的反饋控制電路進(jìn)行充電或控制充電；或非存儲(chǔ)單元內(nèi)容匹配，匹配信號(hào)線之間存在電壓差則輸出匹配信號(hào)；或非存儲(chǔ)單元內(nèi)容不匹配，匹配信號(hào)線之間不存在電壓差則不輸出匹配信號(hào)。本發(fā)明簡(jiǎn)單可靠；與傳統(tǒng)的存儲(chǔ)單元匹配檢測(cè)方法相比，減少額外的偏置電壓和偏置電流，進(jìn)一步降低功耗。
文檔編號(hào)G11C7/06GK102403018SQ201110347928
公開日2012年4月4日 申請(qǐng)日期2011年11月7日 優(yōu)先權(quán)日2011年11月7日
發(fā)明者侯朝煥, 洪纓, 王東輝, 閆浩 申請(qǐng)人:中國科學(xué)院聲學(xué)研究所