專利名稱：半導(dǎo)體集成電路和包括半導(dǎo)體集成電路的半導(dǎo)體系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實(shí)施例涉及一種半導(dǎo)體設(shè)計(jì)，更具體而言，涉及一種半導(dǎo)體集成電路和包括此半導(dǎo)體集成電路的半導(dǎo)體系統(tǒng)。
背景技術(shù)：
、
在此說(shuō)明書(shū)中，以半導(dǎo)體存儲(chǔ)器件為例描述本發(fā)明的技術(shù)。通常，諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的半導(dǎo)體存儲(chǔ)器件是通過(guò)層疊并封裝多個(gè)半導(dǎo)體芯片或裸片而制造出來(lái)的，以便以相同的面積較以往獲得更大的容量。這里，層疊并封裝一個(gè)半導(dǎo)體芯片的半導(dǎo)體存儲(chǔ)器件被稱作單裸片封裝(SDP)，而層疊并封裝兩個(gè)半導(dǎo)體芯片的半導(dǎo)體存儲(chǔ)器件被稱作雙裸片封裝(DDP)。層疊并封裝四個(gè)半導(dǎo)體芯片的半導(dǎo)體存儲(chǔ)器件被稱作四裸片封裝(QDP)。同時(shí)，基于從外部控制器向每個(gè)半導(dǎo)體芯片施加的芯片選擇信號(hào)來(lái)控制是否驅(qū)動(dòng)被層疊并封裝的半導(dǎo)體芯片。圖IA示出根據(jù)現(xiàn)有技術(shù)的包括單裸片封裝的半導(dǎo)體系統(tǒng)，且圖IB示出根據(jù)現(xiàn)有技術(shù)的包括雙裸片封裝的半導(dǎo)體系統(tǒng)。圖IC示出根據(jù)現(xiàn)有技術(shù)的包括四裸片封裝的半導(dǎo)體系統(tǒng)。參見(jiàn)圖1A，半導(dǎo)體系統(tǒng)10包括第一外部控制器11以及第一至第四單裸片封裝
13、15、17和19。第一外部控制器11產(chǎn)生第一至第四芯片選擇信號(hào)CSO#、CS1#、CS2#和CS3#。同時(shí)，每個(gè)都具有半導(dǎo)體芯片(未示出)的第一至第四單裸片封裝13、15、17和19分別響應(yīng)于第一至第四芯片選擇信號(hào)CSO#、CS1#、CS2#和CS3#而被驅(qū)動(dòng)。這里，第一外部控制器11通過(guò)分別經(jīng)由第一至第四通道CS_CH#0、CS_CH#1、CS_CH#2和CS_CH#3獨(dú)立地施加第一至第四芯片選擇信號(hào)CSO#、CS1#、CS2#和CS3#來(lái)獨(dú)立地控制第一至第四單裸片封裝13、15、17和19中所包括的半導(dǎo)體芯片中的哪個(gè)被驅(qū)動(dòng)。典型地，第一至第四芯片選擇信號(hào)CSO#、CS1#、CS2#和CS3#是低電平激活信號(hào)。第一至第四單裸片封裝13、15、17和19每個(gè)都包括用于分別接收第一至第四芯片選擇信號(hào)CSO#、CS1#、CS2#和CS3#的一個(gè)焊盤(pán)CS_PIN0。由于第一至第四單裸片封裝13、
15、17和19處于第一外部控制器11的控制下，因此第一至第四單裸片封裝13、15、17和19將各種信號(hào)傳送至第一外部控制器11/從第一外部控制器11接收各種信號(hào)。例如，第一至第四單裸片封裝13、15、17和19中的每個(gè)所包括的半導(dǎo)體芯片根據(jù)相應(yīng)的芯片選擇信號(hào)CSO#、CS1#、CS2#或CS3#而被驅(qū)動(dòng)，并響應(yīng)于從第一外部控制器11傳送來(lái)的命令和地址(未示出)來(lái)執(zhí)行用于儲(chǔ)存從第一外部控制器11施加來(lái)的數(shù)據(jù)(未示出)的寫(xiě)入操作，或執(zhí)行用于將儲(chǔ)存的數(shù)據(jù)(未示出)提供給第一外部控制器11的讀取操作。
參見(jiàn)圖1B，半導(dǎo)體系統(tǒng)20包括第二外部控制器21、第一雙裸片封裝23和第二四裸片封裝25。第二外部控制器21產(chǎn)生第一至第四芯片選擇信號(hào)CS0#、CS1#、CS2#和CS3#。第一雙裸片封裝23響應(yīng)于第一和第二芯片選擇信號(hào)CS0#和CS1#而獨(dú)立地驅(qū)動(dòng)其中所包括的兩個(gè)半導(dǎo)體芯片(未示出)。同樣，第二雙裸片封裝25響應(yīng)于第三和第四芯片選擇信號(hào)CS2#和CS3#而獨(dú)立地驅(qū)動(dòng)其中所包括的兩個(gè)半導(dǎo)體芯片(未示出)。這里，正如圖IA所示的第一外部控制器11 一樣，第二外部控制器21通過(guò)經(jīng)由第一至第四通道CS_CH#0、CS_CH#I、CS_CH#2和CS_CH#3獨(dú)立地施加第一至第四芯片選擇信號(hào)CS0#、CS1#、CS2#和CS3#來(lái)獨(dú)立地控制是否驅(qū)動(dòng)第一和第二雙裸片封裝23和25中的每個(gè)所包括的兩個(gè)半導(dǎo)體芯片。而且，第一和第二雙裸片封裝23和25每個(gè)都包括用于分別接收兩個(gè)芯片選擇信號(hào)CS0#和CS1#、或CS2#和CS3#的兩個(gè)焊盤(pán)CS_PIN0和CS_PIN1。同時(shí)，由于第一和第二雙裸片封裝23和25處于第二外部控制器21的控制下，因此第一和第二雙裸片封裝23和25將各種信號(hào)傳送到第二外部控制器21/從第二外部控制器21接收各種信號(hào)。例如，第一 雙裸片封裝23和第二雙裸片封裝25中每個(gè)所包括的兩個(gè)半導(dǎo)體芯片基于第一至第四芯片選擇信號(hào)CSO#、CS1#、CS2#和CS3#中的相應(yīng)芯片選擇信號(hào)而被驅(qū)動(dòng)，并且半導(dǎo)體芯片響應(yīng)于從第二外部控制器21傳送來(lái)的命令和地址(未示出)來(lái)執(zhí)行用于儲(chǔ)存從第二外部控制器21施加來(lái)的數(shù)據(jù)(未示出)的寫(xiě)入操作，或執(zhí)行用于將儲(chǔ)存的數(shù)據(jù)(未示出)提供給第二外部控制器21的讀取操作。參見(jiàn)圖1C，半導(dǎo)體系統(tǒng)30包括用于產(chǎn)生第一至第四芯片選擇信號(hào)CSO#、CS1#、CS2#和CS3#的第三外部控制器31，以及響應(yīng)于第一至第四芯片選擇信號(hào)CS0#、CS1#、CS2#和CS3#而獨(dú)立地驅(qū)動(dòng)其中所包括的四個(gè)半導(dǎo)體芯片(未示出)的四裸片封裝33。這里，正如圖IA所示的第一外部控制器11 一樣，第三外部控制器31通過(guò)經(jīng)由第一至第四通道CS_CH#0、CS_CH#I、CS_CH#2和CS_CH#3獨(dú)立地施加第一至第四芯片選擇信號(hào)CSO#、CS1#、CS2#和CS3#來(lái)獨(dú)立地控制是否驅(qū)動(dòng)四裸片封裝33中所包括的四個(gè)半導(dǎo)體芯片。而且，四裸片封裝33還包括用于接收第一至第四芯片選擇信號(hào)CSO#、CS1#、CS2#和CS3#的四個(gè)焊盤(pán)CS_PIN0、CS_PIN1、CS_PIN2和CS_PIN3。同時(shí)，由于四裸片封裝33處于第三外部控制器31的控制下，因此四裸片封裝33將各種信號(hào)傳送至第三外部控制器31/從第三外部控制器31接收各種信號(hào)。例如，四裸片封裝33中所包括的四個(gè)半導(dǎo)體芯片基于相應(yīng)的芯片選擇信號(hào)CS0#、CS1#、CS2#和CS3#而被驅(qū)動(dòng)，并且響應(yīng)于從第三外部控制器31傳送來(lái)的命令和地址(未示出)來(lái)執(zhí)行用于儲(chǔ)存從第三外部控制器31施加來(lái)的數(shù)據(jù)(未示出)的寫(xiě)入操作，或執(zhí)行用于將儲(chǔ)存的數(shù)據(jù)(未示出)提供給第三外部控制器31的讀取操作。具有以上結(jié)構(gòu)的已知半導(dǎo)體系統(tǒng)10、20和30具有下列缺點(diǎn)。首先，用于施加芯片選擇信號(hào)的通道數(shù)量隨著系統(tǒng)內(nèi)所包括的半導(dǎo)體芯片數(shù)量的增加而增加。例如，第一外部控制器11需要第一通道CS_CH#0來(lái)控制第一單裸片封裝13，第二外部控制器21需要第一和第二信號(hào)CS_CH#0和CS_CH#1來(lái)控制第一雙裸片封裝23。第三外部控制器31需要第一至第四通道CS_CH#0、CS_CH#UCS_CH#2和CS_CH#3來(lái)控制四裸片封裝33。相應(yīng)地，當(dāng)半導(dǎo)體封裝中層疊并封裝8個(gè)、16個(gè)或32個(gè)半導(dǎo)體芯片時(shí)，外部控制器需要與半導(dǎo)體芯片數(shù)量一樣多的通道?？紤]到半導(dǎo)體器件的集成度的增加，通道數(shù)量上的增加是顯著的限制。此外，半導(dǎo)體封裝13，15，17，19，23，25和33需要與其內(nèi)所包括的半導(dǎo)體芯片數(shù)量一樣多的焊盤(pán)。例如，第一單裸片封裝13包括用于接收第一芯片選擇信號(hào)CS0#的一個(gè)焊盤(pán)CS_PIN0，而第一雙裸片封裝23包括用于接收第一和第二芯片選擇信號(hào)CS0#和CS1#的兩個(gè)焊盤(pán)CS_PIN0和CS_PIN1。四裸片封裝33包括用于接收第一至第四芯片選擇信號(hào)CS0#、CS1#、CS2# 和 CS3# 的四個(gè)焊盤(pán) CS_PIN0、CS_PIN1、CS_PIN2 和 CS_PIN3。當(dāng)層疊并封裝 8 個(gè)、16個(gè)或32個(gè)半導(dǎo)體芯片時(shí)，要有與半導(dǎo)體芯片數(shù)量一樣多的焊盤(pán)。然而，隨著層疊和封裝技術(shù)的進(jìn)步，即隨著層疊并封裝的半導(dǎo)體芯片數(shù)量的增加，焊盤(pán)數(shù)量的增加是不可避免的。因此，需要一種方法來(lái)解決供焊盤(pán)使用的面積增加的問(wèn)題
發(fā)明內(nèi)容
本發(fā)明的示例性實(shí)施例針對(duì)一種半導(dǎo)體集成電路，其具有減少數(shù)量的用于接收芯片選擇信號(hào)的焊盤(pán)。本發(fā)明的其它示例性實(shí)施例針對(duì)一種半導(dǎo)體系統(tǒng)，在所述半導(dǎo)體系統(tǒng)中，受外部控制器控制的半導(dǎo)體集成電路的面積減小，同時(shí)外部控制器的通道數(shù)量也減少。在根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例中，一種半導(dǎo)體集成電路包括多個(gè)半導(dǎo)體芯片，所述多個(gè)半導(dǎo)體芯片響應(yīng)于多個(gè)芯片選擇信號(hào)而分別被選擇；以及芯片選擇信號(hào)發(fā)生器，所述芯片選擇信號(hào)發(fā)生器被配置為響應(yīng)于用于決定是否驅(qū)動(dòng)半導(dǎo)體芯片的一個(gè)第一控制信號(hào)和用于從半導(dǎo)體芯片中選擇至少一個(gè)半導(dǎo)體芯片的至少一個(gè)第二控制信號(hào)，來(lái)產(chǎn)生芯片選擇信號(hào)。半導(dǎo)體集成電路還可以包括多個(gè)焊盤(pán)，所述多個(gè)焊盤(pán)被配置為接收第一控制信號(hào)和所述至少一個(gè)第二控制信號(hào)。焊盤(pán)的數(shù)量可以小于或等于半導(dǎo)體芯片的數(shù)量。根據(jù)本發(fā)明的另一個(gè)示例性實(shí)施例，一種半導(dǎo)體集成電路包括多個(gè)半導(dǎo)體芯片，所述多個(gè)半導(dǎo)體芯片響應(yīng)于多個(gè)芯片選擇信號(hào)而分別被選擇；以及芯片選擇信號(hào)發(fā)生器，所述芯片選擇信號(hào)發(fā)生器被配置為響應(yīng)于用于決定是否驅(qū)動(dòng)半導(dǎo)體芯片的至少一個(gè)第一控制信號(hào)和用于從半導(dǎo)體芯片中選擇至少一個(gè)半導(dǎo)體芯片的一個(gè)第二控制信號(hào)，來(lái)產(chǎn)生芯片選擇信號(hào)。半導(dǎo)體集成電路還可以包括多個(gè)焊盤(pán)，所述多個(gè)焊盤(pán)被配置為接收第二控制信號(hào)和所述至少一個(gè)第一控制信號(hào)。焊盤(pán)的數(shù)量可以小于或等于半導(dǎo)體芯片的數(shù)量。根據(jù)本發(fā)明的又一個(gè)示例性實(shí)施例，一種半導(dǎo)體系統(tǒng)包括控制器，所述控制器被配置為產(chǎn)生用于控制是否驅(qū)動(dòng)半導(dǎo)體芯片的多個(gè)第一控制信號(hào)和用于控制選擇哪個(gè)半導(dǎo)體芯片的至少一個(gè)第二控制信號(hào)；以及多個(gè)半導(dǎo)體集成電路，所述多個(gè)半導(dǎo)體集成電路中的每個(gè)包括多個(gè)半導(dǎo)體芯片并且被配置為響應(yīng)于所述至少一個(gè)第二控制信號(hào)和所述多個(gè)第一控制信號(hào)中的與選中的半導(dǎo)體芯片相對(duì)應(yīng)的第一控制信號(hào)，來(lái)從半導(dǎo)體芯片中選擇至少一個(gè)半導(dǎo)體芯片。半導(dǎo)體集成電路中的每個(gè)還可以包括第一焊盤(pán)，所述第一焊盤(pán)用于接收所述多個(gè)第一控制信號(hào)之中的與選中的半導(dǎo)體芯片相對(duì)應(yīng)的第一控制信號(hào)；以及至少一個(gè)第二焊盤(pán)，所述至少一個(gè)第二焊盤(pán)用于接收所述至少一個(gè)第二控制信號(hào)。
根據(jù)本發(fā)明的另一個(gè)示例性實(shí)施例，一種半導(dǎo)體系統(tǒng)包括控制器，所述控制器被配置為產(chǎn)生用于控制是否驅(qū)動(dòng)半導(dǎo)體芯片的至少一個(gè)第一控制信號(hào)和用于控制選擇哪個(gè)半導(dǎo)體芯片的至少一個(gè)第二控制信號(hào)；以及半導(dǎo)體集成電路，所述半導(dǎo)體集成電路包括多個(gè)半導(dǎo)體芯片，并且被配置為響應(yīng)于所述至少一個(gè)第一控制信號(hào)和所述至少一個(gè)第二控制信號(hào)而從半導(dǎo)體芯片中選擇至少一個(gè)半導(dǎo)體芯片。此外，半導(dǎo)體集成電路還可以包括至少一個(gè)第一焊盤(pán)，所述至少一個(gè)第一焊盤(pán)用于接收所述至少一個(gè)第一控制信號(hào)；以及至少一個(gè)第二焊盤(pán)，所述至少一個(gè)第二焊盤(pán)用于接收所述至少一個(gè)第二控制信號(hào)。


圖IA至IC是說(shuō)明已知半導(dǎo)體系統(tǒng)的框圖。圖2是說(shuō)明根據(jù)本發(fā)明第一示例性實(shí)施例的半導(dǎo)體系統(tǒng)的框圖。圖3是示例性地說(shuō)明圖2所示的第一半導(dǎo)體封裝的內(nèi)部框圖。圖4是示例性地說(shuō)明圖3所示的第一譯碼器的內(nèi)部電路圖。圖5是說(shuō)明根據(jù)本發(fā)明第二示例性實(shí)施例的半導(dǎo)體系統(tǒng)的框圖。圖6是示例性地說(shuō)明圖5所示的第一半導(dǎo)體封裝的內(nèi)部框圖。圖7是示例性地說(shuō)明圖6所示的第一譯碼器的內(nèi)部電路圖。圖8是說(shuō)明根據(jù)本發(fā)明第三示例性實(shí)施例的半導(dǎo)體系統(tǒng)的框圖。圖9是示例性地說(shuō)明圖8所示的第一半導(dǎo)體封裝的內(nèi)部框圖。圖10是示例性地說(shuō)明圖9所示的第一譯碼器的內(nèi)部電路圖。圖11是根據(jù)本發(fā)明第四示例性實(shí)施例的半導(dǎo)體系統(tǒng)的框圖。圖12是示例性地說(shuō)明圖11所示的第一半導(dǎo)體封裝的內(nèi)部框圖。圖13是示例性地說(shuō)明圖12所示的第一譯碼器的內(nèi)部電路圖。
具體實(shí)施例方式下面將參照附圖更加詳細(xì)地描述本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可以用不同的方式來(lái)實(shí)施，并且不應(yīng)當(dāng)被理解為限于本文所提出的實(shí)施例。確切地說(shuō)，提供這些實(shí)施例是為了使本說(shuō)明書(shū)清楚且完整，并且將會(huì)向本領(lǐng)域技術(shù)人員完全傳達(dá)本發(fā)明的范圍。在本說(shuō)明書(shū)中，相同的附圖標(biāo)記在本發(fā)明的各個(gè)附圖和實(shí)施例中表示相同的部件。在本文中，將層疊并封裝有多個(gè)半導(dǎo)體芯片以具有三維(3D)層疊封裝結(jié)構(gòu)的半導(dǎo)體集成電路被稱作半導(dǎo)體封裝。此外，在本文中，以提供兩個(gè)半導(dǎo)體封裝的情況為例，但是應(yīng)當(dāng)理解可以提供任何數(shù)量的半導(dǎo)體封裝。圖2是說(shuō)明根據(jù)本發(fā)明第一示例性實(shí)施例的半導(dǎo)體系統(tǒng)的框圖。參見(jiàn)圖2，半導(dǎo)體系統(tǒng)100包括外部控制器110、第一半導(dǎo)體封裝120和第二半導(dǎo)體封裝130。外部控制器110產(chǎn)生用于控制是否驅(qū)動(dòng)半導(dǎo)體芯片的第一芯片驅(qū)動(dòng)控制信號(hào)CS0#和第二芯片驅(qū)動(dòng)控制信號(hào)CS1#，并產(chǎn)生用于控制是否選擇半導(dǎo)體芯片的公共芯片選擇控制信號(hào)KA0。第一半導(dǎo)體封裝120中包括兩個(gè)半導(dǎo)體芯片。可以響應(yīng)于第一芯片驅(qū)動(dòng)控制信號(hào)CS0#和公共芯片選擇控制信號(hào)KAO來(lái)選擇這兩個(gè)半導(dǎo)體芯片中的任何一個(gè)。類似地，第二半導(dǎo)體封裝130中包括兩個(gè)半導(dǎo)體芯片，可以響應(yīng)于第二芯片驅(qū)動(dòng)控制信號(hào)CS1#和公共芯片選擇控制信號(hào)KAO來(lái)選擇這兩個(gè)半導(dǎo)體芯片中的任何一個(gè)。如上所述，為每個(gè)半導(dǎo)體封裝(例如，第一半導(dǎo)體封裝120和第二半導(dǎo)體封裝130)提供相應(yīng)的芯片驅(qū)動(dòng)控制信號(hào)(例如，CS0#和CS1#)。這里，外部控制器110分別經(jīng)由獨(dú)立的通道CS_CH0、CS_CH1和CS_CH2來(lái)輸出第一芯片驅(qū)動(dòng)控制信號(hào)CS0#、第二芯片驅(qū)動(dòng)控制信號(hào)CS1#和公共芯片選擇控制信號(hào)KA0。外部控制器110可以利用編碼方法來(lái)產(chǎn)生第一芯片驅(qū)動(dòng)控制信號(hào)CS0#、第二芯片驅(qū)動(dòng)控制信號(hào)CS1#和公共芯片選擇控制信號(hào)KA0。換言之，第一 芯片驅(qū)動(dòng)控制信號(hào)CS0#、第二芯片驅(qū)動(dòng)控制信號(hào)CSW和公共芯片選擇控制信號(hào)KAO可以是經(jīng)編碼的信號(hào)。第一半導(dǎo)體封裝120和第二半導(dǎo)體封裝130是雙裸片封裝(DDP)，所述雙裸片封裝中的每個(gè)封裝包括層疊并封裝的兩個(gè)半導(dǎo)體芯片。因此，第一半導(dǎo)體封裝120和第二半導(dǎo)體封裝130每個(gè)都具有2個(gè)存儲(chǔ)列(rank)?；诿總€(gè)半導(dǎo)體封裝中的存儲(chǔ)列的數(shù)量，可以確定每個(gè)半導(dǎo)體封裝中的焊盤(pán)的數(shù)量。存儲(chǔ)列的數(shù)量與焊盤(pán)的數(shù)量之間的關(guān)系由以下的等式I表不。等式I :焊盤(pán)的數(shù)量=(l0g2x)+l，其中“X”是半導(dǎo)體封裝的存儲(chǔ)列的數(shù)量。 如圖2所示，第一半導(dǎo)體封裝120和第二半導(dǎo)體封裝130每個(gè)都包括兩個(gè)焊盤(pán)CS_PINO和CS_PIN1。在第一半導(dǎo)體封裝120中，使用兩個(gè)焊盤(pán)CS_PIN0和CS_PIN1來(lái)接收第一芯片驅(qū)動(dòng)控制信號(hào)CS0#和公共芯片選擇控制信號(hào)KA0。另外，在第二半導(dǎo)體封裝130中，使用兩個(gè)焊盤(pán)CS_PIN0和CS_PIN1來(lái)接收第二芯片驅(qū)動(dòng)控制信號(hào)CS1#和公共芯片選擇控制信號(hào)KA0。因此,第一半導(dǎo)體封裝120可以基于譯碼方法來(lái)讀取第一芯片驅(qū)動(dòng)控制信號(hào)CS0#和公共芯片選擇控制信號(hào)KA0，以產(chǎn)生內(nèi)部化信號(hào)并使用所述內(nèi)部化信號(hào)作為第一芯片選擇信號(hào)LRA_CS0B和第二芯片選擇信號(hào)LRA_CS1B。同樣地，第二半導(dǎo)體封裝130可以基于譯碼方法來(lái)讀取第二芯片驅(qū)動(dòng)控制信號(hào)CSW和公共芯片選擇控制信號(hào)KA0，以產(chǎn)生用于選擇其中的兩個(gè)半導(dǎo)體芯片中的任何一個(gè)的其自身的內(nèi)部化信號(hào)。圖3是示例性地說(shuō)明圖2所示的第一半導(dǎo)體封裝120的內(nèi)部框圖。圖4是示例性地說(shuō)明圖3所示的第一譯碼器121的內(nèi)部電路圖。參見(jiàn)圖3，第一半導(dǎo)體封裝120包括第一譯碼器121以及第一和第二半導(dǎo)體芯片123和125。第一譯碼器121被配置為通過(guò)將第一芯片驅(qū)動(dòng)控制信號(hào)CS0#和公共芯片選擇控制信號(hào)KAO譯碼來(lái)產(chǎn)生第一芯片選擇信號(hào)LRA_CS0B和第二芯片選擇信號(hào)LRA_CS1B。分別基于第一芯片選擇信號(hào)LRA_CS0B和第二芯片選擇信號(hào)LRA_CS1B來(lái)選擇第一和第二半導(dǎo)體芯片123和125。如圖4所示，第一譯碼器121包括反相單元121A和邏輯組合單元121B。反相單兀121A將第一芯片驅(qū)動(dòng)控制信號(hào)CS0#和公共芯片選擇控制信號(hào)KAO反相，并輸出反相的信號(hào)CSOD和KA0B。邏輯組合單元121B將公共芯片選擇控制信號(hào)KAO以及反相單元121A的輸出信號(hào)CSOD和KAOB進(jìn)行邏輯組合，并輸出第一芯片選擇信號(hào)LRA_CS0B和第二芯片選擇信號(hào)LRA_CS1B。反相單元121A包括用于分別將第一芯片驅(qū)動(dòng)控制信號(hào)CS0#和公共芯片選擇控制信號(hào)KAO反相的第一和第二反相電路INVll和INV12。邏輯組合單元121B可以包括第一與非門(mén)NANDll和第二與非門(mén)NAND12。第一與非門(mén)NANDll可以被配置為對(duì)反相的第一芯片驅(qū)動(dòng)控制信號(hào)CSOD以及反相的公共芯片選擇控制信號(hào)KAOB執(zhí)行“與非”操作，并輸出第一芯片選擇信號(hào)LRA_CSOB。另外，第二與非門(mén)NAND12可以被配置為對(duì)反相的第一芯片驅(qū)動(dòng)控制信號(hào)CSOD以及公共芯片選擇控制信號(hào)KAO執(zhí)行“與非”操作，并輸出第二芯片選擇信號(hào)LRA_CS1B。由于第二半導(dǎo)體封裝130與上述第一半導(dǎo)體封裝120具有相同的結(jié)構(gòu)，因此在此省略對(duì)第二半導(dǎo)體封裝130的詳細(xì)描述。下文中，將根據(jù)本發(fā)明第一示例性實(shí)施例來(lái)描述具有上述結(jié)構(gòu)的半導(dǎo)體系統(tǒng)100的操作。外部控制器110產(chǎn)生第一芯片驅(qū)動(dòng)控制信號(hào)CS0#、第二芯片驅(qū)動(dòng)控制信號(hào)
公共芯片選擇控制信號(hào)KA0，并將它們輸出至第一半導(dǎo)體封裝120和第二半導(dǎo)體封裝130。首先，關(guān)于第一半導(dǎo)體封裝120，第一譯碼器121通過(guò)將作為經(jīng)編碼的信號(hào)的第一 芯片驅(qū)動(dòng)控制信號(hào)CS0#和公共芯片選擇控制信號(hào)KAO譯碼來(lái)產(chǎn)生第一芯片選擇信號(hào)LRA_CSOB和第二芯片選擇信號(hào)LRA_CS1B，并分別將它們輸出至第一半導(dǎo)體芯片123和第二半導(dǎo)體芯片125。這里，第一芯片選擇信號(hào)LRA_CS0B和第二芯片選擇信號(hào)LRA_CS1B如下列表I所示。表I
CSO#KAO~LAR—CSOB LAR—CSlB~
LLH
HHL
~LHH
~HHH參見(jiàn)表1，當(dāng)?shù)谝恍酒?qū)動(dòng)控制信號(hào)CS0#處于邏輯低電平且公共芯片選擇控制信號(hào)KAO處于邏輯低電平時(shí),第一芯片選擇信號(hào)LRA_CS0B被使能為邏輯低電平。當(dāng)?shù)谝恍酒?qū)動(dòng)控制信號(hào)CS0#處于邏輯低電平且公共芯片選擇控制信號(hào)KAO處于邏輯高電平時(shí)，第二芯片選擇信號(hào)LRA_CS1B被使能為邏輯低電平。換言之，當(dāng)?shù)谝恍酒?qū)動(dòng)控制信號(hào)CS0#被使能為邏輯低電平時(shí)，第一譯碼器121根據(jù)公共芯片選擇控制信號(hào)KAO的邏輯電平來(lái)選擇性地將第一芯片選擇信號(hào)LRA_CS0B和第二芯片選擇信號(hào)LRA_CS1B使能。當(dāng)然，在第一芯片驅(qū)動(dòng)控制信號(hào)CS0#被禁止為邏輯高電平時(shí)，無(wú)論公共芯片選擇控制信號(hào)KAO的邏輯電平如何，第一譯碼器121都將第一芯片選擇信號(hào)LRA_CS0B和第二芯片選擇信號(hào)LRA_CS1B禁止。根據(jù)被選擇性地使能的第一芯片選擇信號(hào)LRA_CS0B和第二芯片選擇信號(hào)LRA_CSlB來(lái)選擇性地將第一半導(dǎo)體芯片123和第二半導(dǎo)體芯片125使能。并且，當(dāng)?shù)谝话雽?dǎo)體芯片123和第二半導(dǎo)體芯片125被使能時(shí)，它們?cè)谕獠靠刂破?10的控制下執(zhí)行期望的操作。簡(jiǎn)言之，第二半導(dǎo)體封裝130接收第二芯片驅(qū)動(dòng)控制信號(hào)CSW而不接收第一芯片驅(qū)動(dòng)控制信號(hào)CS0#，故相應(yīng)地，第二半導(dǎo)體封裝130中所包括的兩個(gè)半導(dǎo)體芯片響應(yīng)于第二芯片驅(qū)動(dòng)控制信號(hào)CS1#和公共芯片選擇控制信號(hào)KAO而被選擇性地使能。由于第二半導(dǎo)體封裝130的操作與第一半導(dǎo)體封裝120的操作相同，因此省略對(duì)第二半導(dǎo)體封裝130的操作的進(jìn)一步描述。圖5是說(shuō)明根據(jù)本發(fā)明第二示例性實(shí)施例的半導(dǎo)體系統(tǒng)的框圖。在根據(jù)本發(fā)明第二示例性實(shí)施例中，以相同的附圖標(biāo)記來(lái)表示與第一示例性實(shí)施例的信號(hào)執(zhí)行相似功能的信號(hào)、以及與所述信號(hào)有關(guān)的結(jié)構(gòu)。參見(jiàn)圖5，半導(dǎo)體系統(tǒng)200包括外部控制器210、第一半導(dǎo)體封裝220和第二半導(dǎo)體封裝230。這里，與圖2相似的是，具有兩個(gè)半導(dǎo)體封裝(例如，第一和第二半導(dǎo)體封裝220和230)，因此使用兩個(gè)分別的芯片驅(qū)動(dòng)控制信號(hào)。相應(yīng)地，外部控制器210產(chǎn)生用于控
制是否驅(qū)動(dòng)半導(dǎo)體芯片的第一芯片驅(qū)動(dòng)控制信號(hào)CS0#和第二芯片驅(qū)動(dòng)控制信號(hào)csm并產(chǎn)生用于控制何時(shí)選擇半導(dǎo)體芯片的第一公共芯片選擇控制信號(hào)KAO和第二公共芯片選擇控制信號(hào)KA1。第一半導(dǎo)體封裝220中包括四個(gè)半導(dǎo)體芯片?？梢皂憫?yīng)于第一芯片驅(qū)動(dòng)控制信號(hào)CS0#以及第一公共芯片選擇控制信號(hào)KAO和第二公共芯片選擇控制信號(hào)KAl來(lái)選擇第一半導(dǎo)體封裝220的四個(gè)半導(dǎo)體芯片中的任何一個(gè)。類似地，第二半導(dǎo)體封裝230中包括四個(gè)半導(dǎo)體芯片，可以響應(yīng)于第二芯片驅(qū)動(dòng)控制信號(hào)CS1#以及第一公共芯片選擇控制信號(hào)KAO和第二公共芯片選擇控制信號(hào)KAl來(lái)選擇這四個(gè)半導(dǎo)體芯片中的任何一個(gè)。這里，外部控制器210經(jīng)由獨(dú)立的通道CS_CH0、CS_CH1、CS_CH2和CS_CH3來(lái)輸出第一芯片驅(qū)動(dòng)控制信號(hào)CS0#、第二芯片驅(qū)動(dòng)控制信號(hào)CS1#、第一公共芯片選擇控制信號(hào)KAO和第二公共芯片選擇控制信號(hào)KA1。外部控制器210可以利用編碼方法來(lái)產(chǎn)生第一芯片驅(qū)動(dòng)控制信號(hào)CS0#、第二芯片驅(qū)動(dòng)控制信號(hào)CS1#、第一公共芯片選擇控制信號(hào)KAO和第二公共芯片選擇控制信號(hào)KAl。換言之，第一芯片驅(qū)動(dòng)控制信號(hào)CS0#、第二芯片驅(qū)動(dòng)控制信號(hào)CS1#、第一公共芯片選擇控制信號(hào)KAO和第二公共芯片選擇控制信號(hào)KAl可以是經(jīng)編碼的信號(hào)。第一半導(dǎo)體封裝220和第二半導(dǎo)體封裝230是四裸片封裝(QDP)，所述四裸片封裝中的每個(gè)封裝包括層疊并封裝的四個(gè)半導(dǎo)體芯片。因此，第一和第二半導(dǎo)體封裝220和230每個(gè)具有四個(gè)存儲(chǔ)列，因此，依照等式1，第一和第二半導(dǎo)體封裝220和230中每個(gè)所需的焊盤(pán)數(shù)量為三(3)。這里，如圖5所示，第一半導(dǎo)體封裝220和第二半導(dǎo)體封裝230每個(gè)都包括三個(gè)焊盤(pán)CS_PIN0、CS_PIN1和CS_PIN2。在第一半導(dǎo)體封裝220中，使用三個(gè)焊盤(pán)CS_PIN0、CS_PIN1和CS_PIN2來(lái)接收第一芯片驅(qū)動(dòng)控制信號(hào)CS0#以及第一公共芯片選擇控制信號(hào)KAO和第二公共芯片選擇控制信號(hào)KA1。另外，在第二半導(dǎo)體封裝230中，使用三個(gè)焊盤(pán)CS_PIN0、CS_PIN1和CS_PIN2來(lái)接收第二芯片驅(qū)動(dòng)控制信號(hào)CS1#以及第一公共芯片選擇控制信號(hào)KAO和第二公共芯片選擇控制信號(hào)KAl。因此，第一半導(dǎo)體封裝220可以基于譯碼方法來(lái)讀取第一芯片驅(qū)動(dòng)控制信號(hào)CS0#以及第一公共芯片選擇控制信號(hào)KAO和第二公共芯片選擇控制信號(hào)KA1，以產(chǎn)生內(nèi)部化信號(hào)并使用所述內(nèi)部化信號(hào)作為第一至第四芯片選擇信號(hào)LRA_CS0B、LRA_CS1B、LRA_CS2B和LRA_CS3B。同樣地，第二半導(dǎo)體封裝230可以基于譯碼方法來(lái)讀取第二芯片驅(qū)動(dòng)控制信號(hào)CS1#以及第一公共芯片選擇控制信號(hào)KAO和第二公共芯片選擇控制信號(hào)KA1，以產(chǎn)生用于選擇其中四個(gè)半導(dǎo)體芯片中的任何芯片的內(nèi)部化信號(hào)。圖6是示例性地說(shuō)明圖5所示的第一半導(dǎo)體封裝220的內(nèi)部框圖。圖7是示例性地說(shuō)明圖6所示的第一譯碼器221的內(nèi)部電路圖。參見(jiàn)圖6，第一半導(dǎo)體封裝220包括第一譯碼器221以及第一至第四半導(dǎo)體芯片223、225、227和229。第一譯碼器221被配置為通過(guò)將第一芯片驅(qū)動(dòng)控制信號(hào)CS0#以及第一公共芯片選擇控制信號(hào)KAO和第二公共芯片選擇控制信號(hào)KAl譯碼來(lái)產(chǎn)生第一至第四芯片選擇信號(hào)LRA_CS0B、LRA_CS1B、LRA_CS2B和LRA_CS3B。分別基于第一至第四芯片選擇信號(hào) LRA_CS0B、LRA_CS1B、LRA_CS2B 和 LRA_CS3B 來(lái)選擇第一至第四半導(dǎo)體芯片 223、225、227和 229。如圖7所示，第一譯碼器221包括反相單元221A和邏輯組合單元221B。反相單兀221A將第一芯片驅(qū)動(dòng)控制信號(hào)CS0#以及第一公共芯片選擇控制信號(hào)KAO和第二公共芯片選擇控制信號(hào)KAl反相，并輸出反相的信號(hào)CSOD、KAOB和KA1B。邏輯組合單元221B將第一和第二公共芯片選擇控制信號(hào)KAO和KAl以及反相單元221A的輸出信號(hào)CSOD、KAOB和KAlB進(jìn)行邏輯組合，并輸出第一至第四芯片選擇信號(hào)LRA_CS0B、LRA_CS1B、LRA_CS2B和 LRA_CS3B0反相單元221A包括用于分別將第一芯片驅(qū)動(dòng)控制信號(hào)CSO#以及第一公共芯片選擇控制信號(hào)KAO和第二公共芯片選擇控制信號(hào)KAl反相的第一至第三反相電路INV21、INV22 和 INV23。邏輯組合單元2218可以包括第一與門(mén)4冊(cè)21、第二與門(mén)么冊(cè)22、第三與門(mén)么冊(cè)23和第四與門(mén)AND24。第一與門(mén)AND21可以被配置為對(duì)反相的第一和第二公共芯片選擇控制信號(hào)KAOB和KAlB執(zhí)行“與”操作，并輸出第一邏輯信號(hào)KA00。第二與門(mén)AND22可以被配置為對(duì)第一公共芯片選擇控制信號(hào)KAO以及反相的第二公共芯片選擇控制信號(hào)KAlB執(zhí)行“與”操作，并輸出第二邏輯信號(hào)KA01。第三與門(mén)AND23可以被配置為對(duì)反相的第一公共芯片選擇控制信號(hào)KAOB以及第二公共芯片選擇控制信號(hào)KAl執(zhí)行“與”操作，并輸出第三邏輯信號(hào)KA10。第四與門(mén)AND24可以被配置為對(duì)第一和第二公共芯片選擇控制信號(hào)KAO和KAl執(zhí)行“與”操作，并輸出第四邏輯信號(hào)KA11。此外，邏輯組合單元221B還可以包括第一與非門(mén)NAND21、第二與非門(mén)NAND22、第三與非門(mén)NAND23和第四與非門(mén)NAND24。第一與非門(mén)NAND21可以被配置為對(duì)反相的第一芯片驅(qū)動(dòng)控制信號(hào)CSOD以及第一邏輯信號(hào)KAOO執(zhí)行“與非”操作，并輸出第一芯片選擇信號(hào)LRA_CS0B。第二與非門(mén)NAND22可以被配置為對(duì)反相的第一芯片驅(qū)動(dòng)控制信號(hào)CSOD以及第二邏輯信號(hào)KAOl執(zhí)行“與非”操作，并輸出第二選擇信號(hào)LRA_CSlB。第三與非門(mén)NAND23可以被配置為對(duì)反相的第一芯片驅(qū)動(dòng)控制信號(hào)CSOD以及第三邏輯信號(hào)KAlO執(zhí)行“與非”操作，并輸出第三芯片選擇信號(hào)LRA_CS2B。第四與非門(mén)NAND24可以被配置為對(duì)反相的第一芯片驅(qū)動(dòng)控制信號(hào)CSOD以及第四邏輯信號(hào)KAll執(zhí)行“與非”操作，并輸出第四芯片選擇信號(hào)LRA_CS3B。由于第二半導(dǎo)體封裝230與上述第一半導(dǎo)體封裝220具有相同的結(jié)構(gòu)，因此在此省略對(duì)第二半導(dǎo)體封裝230的詳細(xì)描述。下文中，將根據(jù)本發(fā)明第二示例性實(shí)施例來(lái)描述具有上述結(jié)構(gòu)的半導(dǎo)體系統(tǒng)200的操作。外部控制器210產(chǎn)生作為經(jīng)編碼的信號(hào)的第一和第二芯片驅(qū)動(dòng)控制信號(hào)CS0#和CS1#，以及第一和第二公共芯片選擇控制信號(hào)KAO和KAl，并將它們輸出至第一半導(dǎo)體封裝220和第二半導(dǎo)體封裝230。
首先，關(guān)于第一半導(dǎo)體封裝220,第一譯碼器221通過(guò)將作為編碼信號(hào)的第一芯片驅(qū)動(dòng)控制信號(hào)CS0#以及第一和第二公共芯片選擇控制信號(hào)KAO和KAl譯碼來(lái)產(chǎn)生第一至第四芯片選擇信號(hào)LRA_CS0B、LRA_CS1B、LRA_CS2B和LRA_CS3B，并分別將它們輸出至第一至第四半導(dǎo)體芯片223、225、227和229。這里，第一至第四芯片選擇信號(hào)LRA_CS0B、LRA_CS1B、LRA_CS2B和LRA_CS3B如下列的表2所示。表權(quán)利要求
1.一種半導(dǎo)體集成電路，包括 多個(gè)半導(dǎo)體芯片，所述多個(gè)半導(dǎo)體芯片響應(yīng)于多個(gè)芯片選擇信號(hào)而分別被選擇；以及 芯片選擇信號(hào)發(fā)生器，所述芯片選擇信號(hào)發(fā)生器被配置為響應(yīng)于用于決定是否驅(qū)動(dòng)所述半導(dǎo)體芯片的一個(gè)第一控制信號(hào)和用于從所述半導(dǎo)體芯片中選擇至少一個(gè)半導(dǎo)體芯片的至少一個(gè)第二控制信號(hào)，來(lái)產(chǎn)生所述芯片選擇信號(hào)。
2.如權(quán)利要求I所述的半導(dǎo)體集成電路，還包括多個(gè)焊盤(pán)，所述多個(gè)焊盤(pán)被配置為接收所述第一控制信號(hào)和所述至少一個(gè)第二控制信號(hào)。
3.如權(quán)利要求2所述的半導(dǎo)體集成電路，其中，所述焊盤(pán)的數(shù)量小于或等于所述半導(dǎo)體芯片的數(shù)量。
4.如權(quán)利要求I所述的半導(dǎo)體集成電路，其中，所述第一控制信號(hào)和所述至少一個(gè)第 二控制信號(hào)是經(jīng)編碼的信號(hào)。
5.如權(quán)利要求4所述的半導(dǎo)體集成電路，其中，所述芯片選擇信號(hào)發(fā)生器通過(guò)將所述第一控制信號(hào)和所述至少一個(gè)第二控制信號(hào)譯碼來(lái)產(chǎn)生所述芯片選擇信號(hào)。
6.如權(quán)利要求5所述的半導(dǎo)體集成電路，其中，所述芯片選擇信號(hào)發(fā)生器包括 反相單元，所述反相單元用于將所述第一控制信號(hào)和所述至少一個(gè)第二控制信號(hào)反相，并輸出反相的信號(hào)；以及 邏輯組合單元，所述邏輯組合單元用于對(duì)所述至少一個(gè)第二控制信號(hào)和所述反相單元的輸出信號(hào)執(zhí)行邏輯組合，并輸出所述芯片選擇信號(hào)。
7.如權(quán)利要求I所述的半導(dǎo)體集成電路，其中，當(dāng)為雙裸片封裝DDP提供所述半導(dǎo)體芯片時(shí)，所述芯片選擇信號(hào)發(fā)生器響應(yīng)于所述第一控制信號(hào)和一個(gè)第二控制信號(hào)來(lái)產(chǎn)生兩個(gè)芯片選擇信號(hào)。
8.如權(quán)利要求I所述的半導(dǎo)體集成電路，其中，當(dāng)為四裸片封裝QDP提供所述半導(dǎo)體芯片時(shí)，所述芯片選擇信號(hào)發(fā)生器響應(yīng)于所述第一控制信號(hào)和兩個(gè)第二控制信號(hào)來(lái)產(chǎn)生四個(gè)芯片選擇信號(hào)。
9.一種半導(dǎo)體集成電路,包括 多個(gè)半導(dǎo)體芯片，所述多個(gè)半導(dǎo)體芯片響應(yīng)于多個(gè)芯片選擇信號(hào)而分別被選擇；以及 芯片選擇信號(hào)發(fā)生器，所述芯片選擇信號(hào)發(fā)生器被配置為響應(yīng)于用于決定是否驅(qū)動(dòng)所述半導(dǎo)體芯片的至少一個(gè)第一控制信號(hào)和用于從所述半導(dǎo)體芯片中選擇至少一個(gè)半導(dǎo)體芯片的一個(gè)第二控制信號(hào)，來(lái)產(chǎn)生所述芯片選擇信號(hào)。
10.如權(quán)利要求9所述的半導(dǎo)體集成電路，還包括 多個(gè)焊盤(pán)，所述多個(gè)焊盤(pán)被配置為接收所述至少一個(gè)第一控制信號(hào)和所述第二控制信號(hào)。
11.如權(quán)利要求10所述的半導(dǎo)體集成電路，其中，所述焊盤(pán)的數(shù)量小于或等于所述半導(dǎo)體芯片的數(shù)量。
12.如權(quán)利要求9所述的半導(dǎo)體集成電路，其中，所述至少一個(gè)第一控制信號(hào)和所述第二控制信號(hào)是經(jīng)編碼的信號(hào)。
13.如權(quán)利要求12所述的半導(dǎo)體集成電路，其中，所述芯片選擇信號(hào)發(fā)生器通過(guò)將所述至少一個(gè)第一控制信號(hào)和所述第二控制信號(hào)譯碼來(lái)產(chǎn)生所述芯片選擇信號(hào)。
14.如權(quán)利要求13所述的半導(dǎo)體集成電路，其中，所述芯片選擇信號(hào)發(fā)生器包括反相單元，所述反相單元用于將所述至少一個(gè)第一控制信號(hào)和所述第二控制信號(hào)反相，并輸出反相的信號(hào)；以及 邏輯組合單元，所述邏輯組合單元用于對(duì)所述第二控制信號(hào)和所述反相單元的輸出信號(hào)執(zhí)行邏輯組合，并輸出所述芯片選擇信號(hào)。
15.如權(quán)利要求9所述的半導(dǎo)體集成電路，其中，當(dāng)所述半導(dǎo)體芯片被設(shè)置為雙裸片封裝DDP時(shí)，所述芯片選擇信號(hào)發(fā)生器響應(yīng)于一個(gè)第一控制信號(hào)和所述第二控制信號(hào)來(lái)產(chǎn)生兩個(gè)芯片選擇信號(hào)。
16.如權(quán)利要求9所述的半導(dǎo)體集成電路，其中，當(dāng)所述半導(dǎo)體芯片被設(shè)置為四裸片封裝QDP時(shí)，所述芯片選擇信號(hào)發(fā)生器響應(yīng)于兩個(gè)第一控制信號(hào)和所述第二控制信號(hào)來(lái)產(chǎn)生 四個(gè)芯片選擇信號(hào)。
17.—種半導(dǎo)體系統(tǒng),包括 控制器，所述控制器被配置為產(chǎn)生用于控制是否驅(qū)動(dòng)半導(dǎo)體芯片的多個(gè)第一控制信號(hào)和用于控制選擇哪個(gè)半導(dǎo)體芯片的至少一個(gè)第二控制信號(hào)；以及 多個(gè)半導(dǎo)體集成電路，所述多個(gè)半導(dǎo)體集成電路中的每個(gè)包括多個(gè)半導(dǎo)體芯片，并且被配置為響應(yīng)于所述多個(gè)第一控制信號(hào)之中的與選中的半導(dǎo)體芯片相對(duì)應(yīng)的第一控制信號(hào)、以及所述至少一個(gè)第二控制信號(hào)，來(lái)從所述半導(dǎo)體芯片中選擇至少一個(gè)半導(dǎo)體芯片。
18.如權(quán)利要求17所述的半導(dǎo)體系統(tǒng)，其中，所述半導(dǎo)體集成電路中的每個(gè)還包括 第一焊盤(pán)，所述第一焊盤(pán)用于接收所述多個(gè)第一控制信號(hào)之中的與選中的半導(dǎo)體芯片相對(duì)應(yīng)的第一控制信號(hào)；以及 至少一個(gè)第二焊盤(pán)，所述至少一個(gè)第二焊盤(pán)用于接收所述至少一個(gè)第二控制信號(hào)。
19.如權(quán)利要求18所述的半導(dǎo)體系統(tǒng)，其中，如果有多個(gè)第二控制信號(hào)，則所述多個(gè)半導(dǎo)體集成電路中的每個(gè)分別經(jīng)由多個(gè)第二焊盤(pán)來(lái)接收所述第二控制信號(hào)中的每個(gè)。
20.如權(quán)利要求18所述的半導(dǎo)體系統(tǒng)，其中，所述第一焊盤(pán)與所述第二焊盤(pán)的總數(shù)小于或等于所述半導(dǎo)體芯片的數(shù)量。
21.如權(quán)利要求20所述的半導(dǎo)體系統(tǒng)，其中，當(dāng)所述半導(dǎo)體芯片被設(shè)置為雙裸片封裝DDP時(shí)，所述半導(dǎo)體集成電路中的每個(gè)包括一個(gè)第一焊盤(pán)和一個(gè)第二焊盤(pán)。
22.如權(quán)利要求20所述的半導(dǎo)體系統(tǒng)，其中，當(dāng)所述半導(dǎo)體芯片被設(shè)置為四裸片封裝QDP時(shí)，所述半導(dǎo)體集成電路中的每個(gè)包括一個(gè)第一焊盤(pán)和兩個(gè)第二焊盤(pán)。
23.如權(quán)利要求17所述的半導(dǎo)體系統(tǒng)，其中，所述控制器基于編碼方法來(lái)產(chǎn)生所述第一控制信號(hào)和所述至少一個(gè)第二控制信號(hào)，并且， 所述半導(dǎo)體集成電路中的每個(gè)通過(guò)將所述多個(gè)第一控制信號(hào)之中的與選中的半導(dǎo)體芯片相對(duì)應(yīng)的第一控制信號(hào)和所述至少一個(gè)第二控制信號(hào)譯碼，來(lái)從所述半導(dǎo)體芯片之中選擇一個(gè)半導(dǎo)體芯片。
24.如權(quán)利要求23所述的半導(dǎo)體系統(tǒng)，其中，所述半導(dǎo)體集成電路中的每個(gè)還包括 芯片選擇信號(hào)發(fā)生器，所述芯片選擇信號(hào)發(fā)生器被配置為產(chǎn)生用于從所述半導(dǎo)體芯片之中選擇一個(gè)半導(dǎo)體芯片的多個(gè)芯片選擇信號(hào)，并且 所述芯片選擇信號(hào)發(fā)生器包括 反相單元，所述反相單元用于將所述多個(gè)第一控制信號(hào)之中的與選中的半導(dǎo)體芯片相對(duì)應(yīng)的第一控制信號(hào)和所述至少一個(gè)第二控制信號(hào)反相，并輸出反相的信號(hào)；以及邏輯組合單元，所述邏輯組合單元用于對(duì)所述至少一個(gè)第二控制信號(hào)和所述反相單元的輸出信號(hào)執(zhí)行邏輯組合，并輸出所述芯片選擇信號(hào)。
25.—種半導(dǎo)體系統(tǒng)，包括 控制器，所述控制器被配置為產(chǎn)生用于控制是否驅(qū)動(dòng)半導(dǎo)體芯片的至少一個(gè)第一控制信號(hào)和用于控制選擇哪個(gè)半導(dǎo)體芯片的至少一個(gè)第二控制信號(hào)；以及 半導(dǎo)體集成電路，所述半導(dǎo)體集成電路包括多個(gè)半導(dǎo)體芯片并且被配置為響應(yīng)于所述至少一個(gè)第一控制信號(hào)和所述至少一個(gè)第二控制信號(hào)而從所述半導(dǎo)體芯片中選擇至少一個(gè)半導(dǎo)體芯片。
26.如權(quán)利要求25所述的半導(dǎo)體系統(tǒng)，其中，所述半導(dǎo)體集成電路還包括 至少一個(gè)第一焊盤(pán)，所述至少一個(gè)第一焊盤(pán)用于接收所述至少一個(gè)第一控制信號(hào)；以、及 至少一個(gè)第二焊盤(pán)，所述至少一個(gè)第二焊盤(pán)用于接收所述至少一個(gè)第二控制信號(hào)。
27.如權(quán)利要求26所述的半導(dǎo)體系統(tǒng)，其中，所述第一焊盤(pán)與所述第二焊盤(pán)的總數(shù)小于或等于所述半導(dǎo)體芯片的數(shù)量。
28.如權(quán)利要求27所述的半導(dǎo)體系統(tǒng)，其中，當(dāng)所述半導(dǎo)體芯片被設(shè)置為雙裸片封裝DDP時(shí)，所述半導(dǎo)體集成電路包括一個(gè)第一焊盤(pán)和一個(gè)第二焊盤(pán)。
29.如權(quán)利要求27所述的半導(dǎo)體系統(tǒng)，其中，當(dāng)所述半導(dǎo)體芯片被設(shè)置為四裸片封裝QDP時(shí)，所述半導(dǎo)體集成電路包括兩個(gè)第一焊盤(pán)和一個(gè)第二焊盤(pán)。
30.如權(quán)利要求25所述的半導(dǎo)體系統(tǒng)，其中，所述控制器基于編碼方法來(lái)產(chǎn)生所述至少一個(gè)第一控制信號(hào)和所述至少一個(gè)第二控制信號(hào)，并且， 所述半導(dǎo)體集成電路通過(guò)將所述至少一個(gè)第一控制信號(hào)和所述至少一個(gè)第二控制信號(hào)譯碼，而從所述半導(dǎo)體芯片之中選擇一個(gè)半導(dǎo)體芯片。
全文摘要
本發(fā)明提供一種半導(dǎo)體集成電路和包括半導(dǎo)體集成電路的半導(dǎo)體系統(tǒng)。所述半導(dǎo)體集成電路包括多個(gè)半導(dǎo)體芯片，所述多個(gè)半導(dǎo)體芯片響應(yīng)于多個(gè)芯片選擇信號(hào)而分別被選擇；以及芯片選擇信號(hào)發(fā)生器，所述芯片選擇信號(hào)發(fā)生器被配置為響應(yīng)于用于決定是否驅(qū)動(dòng)半導(dǎo)體芯片的一個(gè)第一控制信號(hào)和用于從半導(dǎo)體芯片中選擇至少一個(gè)半導(dǎo)體芯片的至少一個(gè)第二控制信號(hào)，來(lái)產(chǎn)生芯片選擇信號(hào)。
文檔編號(hào)G11C7/22GK102737703SQ20111031608
公開(kāi)日2012年10月17日 申請(qǐng)日期2011年10月18日 優(yōu)先權(quán)日2011年3月30日
發(fā)明者李鍾天, 邊相鎮(zhèn), 高在范 申請(qǐng)人:海力士半導(dǎo)體有限公司