專利名稱：半導(dǎo)體存儲(chǔ)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器件，尤其涉及利用于使用了電阻變化器件的非易失性半導(dǎo)體存儲(chǔ)器件等有效的技術(shù)。
背景技術(shù)：
近年來，半導(dǎo)體集成電路的技術(shù)，其制造工藝的微型化在不斷發(fā)展，柵極氧化膜的薄膜化或柵極電極材料等的改變不斷發(fā)展。并且，F(xiàn)LASH、EEPROM等的可改寫器件等也實(shí)現(xiàn)了大規(guī)?；透呒苫灰暈榧夹g(shù)性的進(jìn)展。在使用半導(dǎo)體器件的系統(tǒng)領(lǐng)域，必要的裝置的用途正在改變，有時(shí)，在內(nèi)部混裝安全用途的存儲(chǔ)元件、IC TAG等非易失存儲(chǔ)元件或OTP元件，而且，混裝可改寫的大容量非易失存儲(chǔ)器的傾向也在增加。最近，作為一般的 FLASH、EEPR0M等TO型非易失存儲(chǔ)器，出現(xiàn)了嘗試進(jìn)一步縮小面積，新的非易失存儲(chǔ)器并被受到關(guān)注。其代表性的存儲(chǔ)器存在使用強(qiáng)電介質(zhì)的i^RAM、使用磁力的MRAM、或作為相變存儲(chǔ)器的PRAM、電阻變化型存儲(chǔ)器等多種。上述新的非易失存儲(chǔ)器中的電阻變化型存儲(chǔ)器的存儲(chǔ)元件，作為其氧化膜，使用具有鈣鈦礦結(jié)構(gòu)的材料或二價(jià)過渡金屬氧化物等的材料，通過使其存儲(chǔ)元件的電阻值為高電阻值(置位時(shí))、或?yàn)榈碗娮柚?擦除或復(fù)位時(shí))，進(jìn)行非易失存儲(chǔ)。這樣的電阻變化型存儲(chǔ)器的置位時(shí)和復(fù)位時(shí)的電壓偏置條件，以往使用了士兩極性的電壓。例如，作為施加在電阻變化型存儲(chǔ)元件的電阻兩端的偏置電壓，例如在寫入時(shí)使用預(yù)定值的+電壓，在擦除時(shí)使用與上述+電壓絕對值為相同值、僅符號(hào)不同的預(yù)定值的-電壓。并且，上述士兩極性的電壓值從5V到IV左右，有很寬的范圍。這種技術(shù)例如在專利文獻(xiàn)1種記載過。[專利文獻(xiàn)1]日本特開2004-158119號(hào)公報(bào)

發(fā)明內(nèi)容
但是，在上述以往的電阻變化型存儲(chǔ)器中，作為偏置電壓而使用士兩極性的電壓，因此存在以下的問題。圖2表示以往的半導(dǎo)體存儲(chǔ)器件的數(shù)據(jù)寫入時(shí)(置位、復(fù)位)的偏置電壓的施加狀態(tài)。在該圖中，203表示電阻變化型存儲(chǔ)元件，201表示上述電阻變化型存儲(chǔ)元件203 的一個(gè)端子，202表示上述電阻變化型存儲(chǔ)元件203的另一個(gè)端子，204表示在上述電阻變化型存儲(chǔ)元件203的置位時(shí)施加了置位偏置電壓的狀態(tài)的施加狀態(tài)，205表示在上述電阻變化型存儲(chǔ)元件203的復(fù)位時(shí)施加了復(fù)位偏置電壓的狀態(tài)的施加狀態(tài)。如由該圖可理解的那樣，使進(jìn)行電阻變化型存儲(chǔ)元件203的數(shù)據(jù)寫入時(shí)的置位和儲(chǔ)元件203的兩端子201、202間的電壓差為設(shè)定值Vd進(jìn)行說明，另一個(gè)端子202始終為接地電位GND，而一個(gè)端子201在置位時(shí)被施加正值的設(shè)定值+Vd，在復(fù)位時(shí)被施加負(fù)值的設(shè)定值-Vd，使得該端子201的電位在正電壓+Vd和復(fù)電壓-Vd之間轉(zhuǎn)變。在這種情況下，該端子201的電壓的轉(zhuǎn)變呈2XVd，需要大的振幅差，并且需要使負(fù)值的設(shè)定值-Vd發(fā)生的負(fù)電位發(fā)生電路。但是，在實(shí)際的半導(dǎo)體裝置中，雙阱等情況下，不允許發(fā)生負(fù)電位，該技術(shù)的采用較為困難。因此，能考慮到作為不需要負(fù)電位發(fā)生電路的結(jié)構(gòu)，例如，將固定電位的端子202 的電壓設(shè)定為+Vd，但一個(gè)端子201的電壓為2 X Vd的升壓電壓和接地電壓GND這2種，端子201的電壓振幅還與上述同樣地為2XVd的大振幅。而且，即使在內(nèi)部發(fā)生了其電位的情況下，其升壓電位發(fā)生電路的電流供給能力也有降低的傾向，因此產(chǎn)生寫入時(shí)的比特?cái)?shù)被限制得很少等的缺點(diǎn)。本發(fā)明是鑒于上述問題而做出的，其目的在于，在具有電阻變化型存儲(chǔ)元件的半導(dǎo)體存儲(chǔ)器件中，使數(shù)據(jù)寫入所需的存儲(chǔ)元件兩端子間的電位差為設(shè)定值Vd，將其存儲(chǔ)元件的各端子的電壓振幅限制為上述設(shè)定值Vd，能高速進(jìn)行向其存儲(chǔ)元件的數(shù)據(jù)寫入和讀
出O為了實(shí)現(xiàn)上述目的，在本發(fā)明中，采用以下結(jié)構(gòu)，即、準(zhǔn)備設(shè)定電壓Vd等的高電位和接地電位等的低電位，只使用該高電位和低電位這兩種，在電阻變化型存儲(chǔ)元件的兩端子以正向和反向施加預(yù)定值的偏置電壓，使得更高速地進(jìn)行數(shù)據(jù)讀出時(shí)的數(shù)據(jù)讀出。具體來說，技術(shù)方案1的發(fā)明的半導(dǎo)體存儲(chǔ)器件，包括具有第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電阻變化型存儲(chǔ)元件、連接到上述電阻變化型存儲(chǔ)元件的第一節(jié)點(diǎn)的第一選擇線、以及連接到上述電阻變化型存儲(chǔ)元件的第二節(jié)點(diǎn)的第二選擇線，其中，上述電阻變化型存儲(chǔ)元件，在上述第一節(jié)點(diǎn)和第二節(jié)點(diǎn)間施加正向和反向的偏置電壓，進(jìn)行數(shù)據(jù)的置位和復(fù)位，該半導(dǎo)體存儲(chǔ)器件的特征在于，還包括預(yù)充電單元，準(zhǔn)備時(shí)，將上述電阻變化型存儲(chǔ)元件的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)分別預(yù)充電到基準(zhǔn)電位；偏置施加單元，在數(shù)據(jù)寫入的置位時(shí)在上述電阻變化型存儲(chǔ)元件的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的一個(gè)節(jié)點(diǎn)上施加設(shè)定高電位，并且在另一個(gè)節(jié)點(diǎn)上施加設(shè)定低電位，在數(shù)據(jù)寫入的復(fù)位時(shí)在上述電阻變化型存儲(chǔ)元件的上述一個(gè)節(jié)點(diǎn)上施加上述設(shè)定低電位，并且在上述另一個(gè)節(jié)點(diǎn)上施加上述設(shè)定高電位；以及讀出單元，在數(shù)據(jù)讀出時(shí)，在上述電阻變化型存儲(chǔ)元件的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)上施加上述基準(zhǔn)電位。技術(shù)方案2的發(fā)明，其特征在于，在上述技術(shù)方案1的半導(dǎo)體存儲(chǔ)器件中，上述讀出單元，在上述電阻變化型存儲(chǔ)元件的第二節(jié)點(diǎn)或第一節(jié)點(diǎn)上施加比上述設(shè)定低電位或比上述基準(zhǔn)電位高出數(shù)據(jù)讀出所需電位的電位。技術(shù)方案3的發(fā)明，其特征在于，在上述技術(shù)方案1的半導(dǎo)體存儲(chǔ)器件中，上述基準(zhǔn)電位是比上述設(shè)定高電位低的電位。技術(shù)方案4的發(fā)明，是一種半導(dǎo)體集成電路系統(tǒng)，包含上述技術(shù)方案1的半導(dǎo)體存儲(chǔ)器件，其特征在于，具有對內(nèi)部電路供給電壓的系統(tǒng)用低電壓源、和使用于數(shù)據(jù)輸入輸出的數(shù)據(jù)輸入輸出用高電壓源，使用于上述半導(dǎo)體存儲(chǔ)器件的上述基準(zhǔn)電位與上述系統(tǒng)用低電壓源的電源電位相同，使用于上述半導(dǎo)體存儲(chǔ)器件的上述設(shè)定高電位與上述數(shù)據(jù)輸入輸出用高電壓源的電源電位相同，使用于上述半導(dǎo)體存儲(chǔ)器件的上述設(shè)定低電位是接地電位。
技術(shù)方案5的發(fā)明，其特征在于，在上述技術(shù)方案1的半導(dǎo)體存儲(chǔ)器件中，具有包括多個(gè)上述電阻變化型存儲(chǔ)元件的存儲(chǔ)單元陣列，上述偏置施加單元，被分為在上述電阻變化型存儲(chǔ)元件的第一節(jié)點(diǎn)上施加偏置電壓的第一偏置施加單元、和在第二節(jié)點(diǎn)上施加偏置電壓的第二偏置施加單元，上述第一偏置施加單元配置在上述存儲(chǔ)單元陣列的一端，上述第二偏置施加單元配置在上述存儲(chǔ)單元陣列的另一端。技術(shù)方案6的發(fā)明，其特征在于，在上述技術(shù)方案5的半導(dǎo)體存儲(chǔ)器件中，上述第一偏置施加單元和第二偏置施加單元，由偏置電壓施加用的同一控制信號(hào)共同地控制。技術(shù)方案7的發(fā)明的半導(dǎo)體存儲(chǔ)器件，包括具有第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電阻變化型存儲(chǔ)元件、連接到上述電阻變化型存儲(chǔ)元件的第一節(jié)點(diǎn)的第一選擇線、以及連接到上述電阻變化型存儲(chǔ)元件的第二節(jié)點(diǎn)的第二選擇線，其中，上述電阻變化型存儲(chǔ)元件，在上述第一節(jié)點(diǎn)和第二節(jié)點(diǎn)間施加正向和反向的偏置電壓，進(jìn)行數(shù)據(jù)的置位和復(fù)位，該半導(dǎo)體存儲(chǔ)器件的特征在于，還包括讀出放大器，放大設(shè)定參考電位和根據(jù)上述電阻變化型存儲(chǔ)元件的電阻值而生成的電位之間的電位差；放大控制單元，使上述讀出放大器進(jìn)行放大工作； 寫入單元，開始向上述電阻變化型存儲(chǔ)元件的數(shù)據(jù)的置位或復(fù)位工作，并且，接收上述讀出放大器的輸出信號(hào)，根據(jù)該接收的輸出信號(hào)停止上述數(shù)據(jù)的置位和復(fù)位工作。技術(shù)方案8的發(fā)明，其特征在于，在上述技術(shù)方案7的半導(dǎo)體存儲(chǔ)器件中，上述讀出放大器，兼用在數(shù)據(jù)讀出時(shí)使用的數(shù)據(jù)讀出用讀出放大器，還包括置位用、復(fù)位用以及數(shù)據(jù)讀出用的參考電位生成單元，將上述設(shè)定參考電位分別生成為數(shù)據(jù)寫入時(shí)的置位用的參考電位、復(fù)位用的參考電位、以及數(shù)據(jù)讀出時(shí)的參考電位。技術(shù)方案9的發(fā)明，其特征在于，在技術(shù)方案8的半導(dǎo)體存儲(chǔ)器件中，上述寫入單元，根據(jù)上述數(shù)據(jù)讀出用讀出放大器的輸出信號(hào)停止上述數(shù)據(jù)的置位和復(fù)位工作。技術(shù)方案10的發(fā)明，其特征在于，在上述技術(shù)方案8的半導(dǎo)體存儲(chǔ)器件中，具有讀出數(shù)據(jù)輸出電路，將上述數(shù)據(jù)讀出用讀出放大器的輸出信號(hào)向外部輸出，上述寫入單元，經(jīng)由上述讀出數(shù)據(jù)輸出電路接收上述數(shù)據(jù)讀出用讀出放大器的輸出信號(hào)，在數(shù)據(jù)寫入的置位和復(fù)位時(shí)，上述數(shù)據(jù)讀出用讀出放大器和上述讀出數(shù)據(jù)輸出電路，在與數(shù)據(jù)讀出工作相同的時(shí)刻啟動(dòng)。技術(shù)方案11的發(fā)明，其特征在于，在上述技術(shù)方案8的半導(dǎo)體存儲(chǔ)器件中，上述數(shù)據(jù)寫入的置位用、復(fù)位用以及數(shù)據(jù)讀出用的3個(gè)參考電位生成單元，在數(shù)據(jù)寫入的置位時(shí)、 復(fù)位時(shí)以及數(shù)據(jù)讀出時(shí)，具有與其數(shù)據(jù)寫入或讀出對象的電阻變化型存儲(chǔ)元件中流過的電流路徑相同的電流路徑，并且，在其電流路徑具有電壓分壓用的多個(gè)電阻元件，根據(jù)置位指令、復(fù)位指令以及讀出指令進(jìn)行選擇。技術(shù)方案12的發(fā)明，其特征在于，在上述技術(shù)方案7的半導(dǎo)體存儲(chǔ)器件中，還包括發(fā)生上述設(shè)定參考電位的參考電位發(fā)生電路，上述參考電位發(fā)生電路包括第一 P溝道晶體管，其源極連接到使用于數(shù)據(jù)寫入的電源；第二 P溝道晶體管，其源極連接到使用于數(shù)據(jù)讀出的電源；電壓分壓用的多個(gè)電阻元件，共同連接到上述第一 P溝道晶體管和第二 P溝道晶體管；以及選擇單元，選擇上述第一 P溝道晶體管和第二 P溝道晶體管中的一個(gè)。技術(shù)方案13的發(fā)明，其特征在于，在上述技術(shù)方案7的半導(dǎo)體存儲(chǔ)器件中，上述放大控制單元在第一狀態(tài)下使上述讀出放大器始終進(jìn)行放大工作，上述寫入單元在第二狀態(tài)下開始對上述電阻變化型存儲(chǔ)元件進(jìn)行數(shù)據(jù)的置位或復(fù)位工作，并且接收上述讀出放大器的輸出信號(hào)，根據(jù)該接收到的輸出信號(hào)來停止上述數(shù)據(jù)的置位和復(fù)位工作。技術(shù)方案14的發(fā)明，其特征在于，在上述技術(shù)方案13的半導(dǎo)體存儲(chǔ)器件中，上述第一狀態(tài)是指數(shù)據(jù)寫入時(shí)，上述第二狀態(tài)是指數(shù)據(jù)寫入的置位和復(fù)位時(shí)。如上所述，在技術(shù)方案1 14的發(fā)明中，在將數(shù)據(jù)寫入所需的電位取為設(shè)定電壓 Vd的情況下，將電阻變化型存儲(chǔ)元件的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)間的電位差固定為+Vd或-Vd 時(shí)，各節(jié)點(diǎn)的電壓振幅僅為施加于位線的設(shè)定電壓Vd，因此，不必額外生成寫入電壓。并且， 在準(zhǔn)備時(shí)，電阻變化型存儲(chǔ)元件的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)被預(yù)充電到預(yù)定電位，因此不用施加未準(zhǔn)備的偏置電壓，就能夠有效地抑制由Disturb等引起的電阻變化的發(fā)生，并且，在從準(zhǔn)備時(shí)轉(zhuǎn)變到數(shù)據(jù)讀出時(shí)的時(shí)候，預(yù)充電電位原樣成為數(shù)據(jù)讀出電位，因此，與將不同于預(yù)充電電位的電位設(shè)定為數(shù)據(jù)讀出電位的情況相比較，不必在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)上施加額外的偏置電壓，能使讀出工作高速化，并且控制也變得簡單。特別地，在技術(shù)方案2的發(fā)明中，例如在數(shù)據(jù)寫入的置位時(shí)在電阻變化型存儲(chǔ)元件的第一節(jié)點(diǎn)和第二節(jié)點(diǎn)間施加正向的偏置電壓而設(shè)定為高電阻值的情況下，保持其電阻變化型存儲(chǔ)元件的高電阻值的狀態(tài)在可靠性方面較為困難，在這種情況下，在數(shù)據(jù)讀出時(shí)在電阻變化型存儲(chǔ)元件的兩節(jié)點(diǎn)間施加正向的偏置電壓，可進(jìn)行數(shù)據(jù)讀出，因此，能夠較高地保持可靠性。在保持?jǐn)?shù)據(jù)寫入的復(fù)位狀態(tài)、即電阻變化型存儲(chǔ)元件的低電阻值的狀態(tài)在可靠性方面較為困難的情況下，也能在數(shù)據(jù)讀出時(shí)，對該電阻變化型存儲(chǔ)元件施加與數(shù)據(jù)寫入的復(fù)位時(shí)相同方向的偏置電壓，因此，能夠確保高可靠性。此外，在技術(shù)方案3的發(fā)明中，不必將數(shù)據(jù)讀出時(shí)施加在電阻變化型存儲(chǔ)元件的兩節(jié)點(diǎn)間的偏置電壓提高到數(shù)據(jù)寫入所需的偏置電壓，因此容易控制。并且，在技術(shù)方案4的發(fā)明中，能使用半導(dǎo)體集成電路系統(tǒng)的數(shù)據(jù)輸入輸出用高電壓源進(jìn)行半導(dǎo)體存儲(chǔ)器件的電阻變化型存儲(chǔ)元件的數(shù)據(jù)寫入，因此，不必像以往那樣在數(shù)據(jù)寫入中使用2Vd的升壓電壓源，作為數(shù)據(jù)寫入用的電壓源，能夠確保高的電流供給能力，并且，作為進(jìn)行數(shù)據(jù)寫入的置位和復(fù)位工作的偏置施加單元等的電路的構(gòu)成晶體管，能夠以低電位使用，因而能采用面積小的晶體管。而且，作為半導(dǎo)體集成電路系統(tǒng)，不必另行設(shè)置半導(dǎo)體存儲(chǔ)器件用的電源端子。另外，在技術(shù)方案5的發(fā)明中，在數(shù)據(jù)寫入的置位和復(fù)位時(shí)，無論作為其寫入對象的電阻變化型存儲(chǔ)元件的位置如何，都能夠使電流路徑的長短沒有變化，因此能夠抑制偏置電壓的偏差，能良好地進(jìn)行置位和復(fù)位工作。另外，在技術(shù)方案6的發(fā)明中，由同一控制信號(hào)共同控制位于存儲(chǔ)單元陣列的一端和另一端的第一偏置施加單元和第二偏置施加單元，因此，能夠在同一時(shí)刻對作為數(shù)據(jù)寫入對象的電阻變化型存儲(chǔ)元件的兩節(jié)點(diǎn)施加偏置電壓。另外，在技術(shù)方案7的發(fā)明中，在數(shù)據(jù)寫入時(shí)，使讀出放大器始終進(jìn)行放大工作， 根據(jù)基于作為數(shù)據(jù)寫入對象的電阻變化型存儲(chǔ)元件的電阻值變化的讀出放大器的輸出變化，停止其數(shù)據(jù)寫入工作，因此，能夠在數(shù)據(jù)寫入結(jié)束的同時(shí)停止其數(shù)據(jù)寫入工作，能夠縮短數(shù)據(jù)寫入時(shí)間。而且，在像多值等那樣對電阻變化型存儲(chǔ)元件的數(shù)據(jù)擦除后的電阻值要求精度等的情況下，能夠容易并自動(dòng)地進(jìn)行其電阻值的電平控制。另外，在技術(shù)方案8的發(fā)明中，不必另行準(zhǔn)備數(shù)據(jù)寫入結(jié)束檢測用的讀出放大器， 對縮小面積有貢獻(xiàn)。并且，能夠?qū)?yīng)于置位和復(fù)位的各指令的讀出放大器的參考電位供給到在列方向所選擇的激活位中的行方向的指定位。另外，在技術(shù)方案9的發(fā)明中，使用數(shù)據(jù)讀出用讀出放大器的輸出信號(hào)進(jìn)行數(shù)據(jù)寫入工作的停止控制，因此，不必生成其停止控制用的新的信號(hào)。另外，在技術(shù)方案10的發(fā)明中，將已具備的數(shù)據(jù)讀出用讀出放大器和讀出數(shù)據(jù)輸出電路利用于數(shù)據(jù)寫入結(jié)束的檢測時(shí)，將其數(shù)據(jù)寫入時(shí)的啟動(dòng)時(shí)刻設(shè)定為與讀出時(shí)刻相同的時(shí)刻，因此，不必增加與時(shí)刻發(fā)生相關(guān)的多余的電路。另外，在技術(shù)方案11的發(fā)明中，對寫入或讀出對象的電阻變化型存儲(chǔ)元件進(jìn)行寫入或讀出時(shí)，能夠根據(jù)其寫入或讀出電壓的變動(dòng)使讀出放大器的參考電位可變，因此，能夠消除位于在其電阻變化型存儲(chǔ)元件中流過的電流的路徑的晶體管的制造過程的偏差。另外，在技術(shù)方案12的發(fā)明中，根據(jù)寫入電壓和讀出電壓的電壓差使讀出放大器的參考電位發(fā)生相對變化，因此，能夠以更簡單的結(jié)構(gòu)發(fā)生讀出放大器的參考電位。如以上所說明的，根據(jù)技術(shù)方案1 6的發(fā)明，在具有電阻變化型存儲(chǔ)元件的半導(dǎo)體存儲(chǔ)器件中，將數(shù)據(jù)寫入的置位和復(fù)位所需的寫入電壓抑制得比以往低，能夠不需要生壓電源或不需要負(fù)電壓發(fā)生電路，并且，能夠謀求數(shù)據(jù)讀出工作的高速化和數(shù)據(jù)可靠性的提尚。此外，根據(jù)技術(shù)方案7 14的發(fā)明的半導(dǎo)體存儲(chǔ)器件，能夠在數(shù)據(jù)寫入結(jié)束的同時(shí)停止其數(shù)據(jù)寫入工作，能夠謀求數(shù)據(jù)寫入時(shí)間的縮短。


圖1是表示本發(fā)明的第1實(shí)施方式的半導(dǎo)體存儲(chǔ)器件具有的電阻變化型存儲(chǔ)元件及其偏置電位的圖。圖2是表示對以往的電阻變化型存儲(chǔ)元件的偏置電位的圖。圖3是表示本發(fā)明的半導(dǎo)體存儲(chǔ)器件的整個(gè)塊結(jié)構(gòu)的圖。圖4是本發(fā)明的第1實(shí)施方式的半導(dǎo)體集成電路的讀出放大器周邊的結(jié)構(gòu)圖。圖5是本發(fā)明的第2實(shí)施方式的半導(dǎo)體集成電路的讀出放大器周邊的結(jié)構(gòu)圖。圖6是表示本發(fā)明的第3實(shí)施方式的半導(dǎo)體集成電路的主要部分的結(jié)構(gòu)的框圖。圖7是表示該半導(dǎo)體集成電路所具有的參考電位發(fā)生電路的結(jié)構(gòu)的圖。圖8是表示該參考電位發(fā)生電路的變形例的圖。圖9是表示該半導(dǎo)體集成電路所具有的寫入/讀出電路的內(nèi)部結(jié)構(gòu)的圖。圖10是表示本發(fā)明的第1實(shí)施方式的半導(dǎo)體集成電路的復(fù)位指令時(shí)的各種波形的圖。圖11是表示本發(fā)明的第1實(shí)施方式的半導(dǎo)體集成電路的置位指令時(shí)的各種波形的圖。圖12是表示本發(fā)明的第1實(shí)施方式的半導(dǎo)體集成電路的數(shù)據(jù)讀出時(shí)的各種波形的圖。圖13是表示本發(fā)明的第3實(shí)施方式的半導(dǎo)體集成電路的置位指令時(shí)的各種波形的圖。圖14是表示本發(fā)明的第3實(shí)施方式的半導(dǎo)體集成電路的復(fù)位指令時(shí)的各種波形的圖。
具體實(shí)施例方式以下，參照

本發(fā)明的實(shí)施方式。另外，為了便于說明，定義以下事項(xiàng)。在以下的說明中，所謂置位，是指使電阻變化型存儲(chǔ)元件的電阻值上升，輸出Low電平作為非易失性半導(dǎo)體存儲(chǔ)器件的輸出的工作，所謂復(fù)位，是指使電阻變化型存儲(chǔ)元件的電阻值下降，輸出High電平作為半導(dǎo)體存儲(chǔ)器件的輸出的工作。此外，將電阻變化型存儲(chǔ)元件的連接在位線側(cè)的端子為高電位的情況稱為置位，而將電阻變化型存儲(chǔ)元件的連接在位線側(cè)的端子為低電位的情況稱為復(fù)位。并且，將用于數(shù)據(jù)寫入的電位取為設(shè)定值Vd、將使用于讀出的電位取為讀出電位Vp來進(jìn)行記述。(第1實(shí)施方式)以下，說明本發(fā)明的第1實(shí)施方式的半導(dǎo)體存儲(chǔ)器件。在本實(shí)施方式中，首先，說明在向電阻變化型存儲(chǔ)元件進(jìn)行數(shù)據(jù)寫入時(shí)的置位工作和復(fù)位工作。圖1表示本半導(dǎo)體存儲(chǔ)裝置所具有的電阻變化型存儲(chǔ)元件、及其在寫入工作時(shí)的偏置電壓的施加狀態(tài)。在該圖中，103表示電阻變化型存儲(chǔ)元件，101表示上述電阻變化型存儲(chǔ)元件103的一個(gè)端子(第1節(jié)點(diǎn))，102表示上述電阻變化型存儲(chǔ)元件103的另一個(gè)端子(第2節(jié)點(diǎn))，104表示在對該存儲(chǔ)元件103的數(shù)據(jù)寫入的置位時(shí)施加了正向的偏置電壓的施加狀態(tài)，105表示在對該存儲(chǔ)元件103的數(shù)據(jù)寫入的復(fù)位時(shí)施加了反向的偏置電壓的施加狀態(tài)。在圖1的電阻變化型元件103中，當(dāng)將數(shù)據(jù)寫入所需的兩端子101、102間的電位差取為設(shè)定值+Vd時(shí)，準(zhǔn)備時(shí)(在本實(shí)施方式中，包括具有多個(gè)電阻變化型存儲(chǔ)元件的存儲(chǔ)單元陣列內(nèi)的全部電阻變化型存儲(chǔ)元件未被選擇的狀態(tài)，和關(guān)注的電阻變化型存儲(chǔ)元件未被選擇而其他的電阻變化型存儲(chǔ)元件被選擇了的非選擇時(shí)的狀態(tài))，兩端子101、102被預(yù)充電到比設(shè)定值Vd小的基準(zhǔn)電位Vp。在置位時(shí)，使端子101為設(shè)定值Vd，使另一個(gè)端子 102為GND電位，由此，以另一個(gè)端子102的GND電位為基準(zhǔn)在存儲(chǔ)元件103的兩端子間施加設(shè)定電壓Vd的正向的偏置電壓。而在復(fù)位時(shí)，與上述置位時(shí)相反，使端子101為GND電位，將另一個(gè)端子102設(shè)定為設(shè)定值Vd，由此，以端子102的設(shè)定電壓Vd為基準(zhǔn)在存儲(chǔ)元件 103的兩端子間施加負(fù)值的設(shè)定電壓-Vd即反向的偏置電壓。圖4表示本實(shí)施方式的半導(dǎo)體集成電路的主要部分的結(jié)構(gòu)。在該圖中，作為1個(gè)存儲(chǔ)單元的電阻變化型存儲(chǔ)元件403，由電阻值根據(jù)偏置電壓的正向施加或反向施加而變化的存儲(chǔ)元件主體M、和由取字線(行選擇線)WL的電位為柵極電位的Nch晶體管構(gòu)成的選擇晶體管Ts連接而成。上述電阻變化型存儲(chǔ)元件403連接在位線(列選擇線)BL上，并且選擇晶體管Ts的源極與源極線SL連接。該電阻變化型存儲(chǔ)元件403，在該圖中僅圖示1 個(gè)，但在字線WL和位線BL方向配置有多行和多列。在圖4中，401表示位線寫入偏置電路，402表示位線預(yù)充電電路，407表示源極線寫入偏置發(fā)生電路，406表示源極線預(yù)充電電路，405表示讀出偏置發(fā)生電路。404表示讀出放大器，根據(jù)讀出放大器啟動(dòng)信號(hào)SAE來放大設(shè)定參考電位Vref和電阻變化型存儲(chǔ)元件 403的輸出電位的電位差，將輸出信號(hào)IDO輸出。上述位線預(yù)充電電路402和源極線預(yù)充電電路406構(gòu)成預(yù)充電單元420。此外，由上述位線寫入偏置發(fā)生電路401和源極線寫入偏置發(fā)生電路407構(gòu)成偏置施加單元421，由上述位線預(yù)充電電路402和讀出偏置電路405 構(gòu)成讀出單元422。在圖10中示出上述圖4的電路的復(fù)位工作時(shí)的波形圖。在該圖中，Stanby時(shí)，互補(bǔ)的信號(hào)ST、/ST分別是Low、High電平，其他的互補(bǔ)信號(hào)RST、/RST分別處于Low、High電平，位線寫入偏置電路401和位線寫入偏置發(fā)生電路407停止在切斷狀態(tài)。另一方面，2個(gè)信號(hào)BLP、SLP是Low電平，位線預(yù)充電電路402和源極線預(yù)充電電路406，內(nèi)部的Pch晶體管進(jìn)行導(dǎo)通工作，將位線BL和源極線SL的各電位預(yù)充電到預(yù)充電電位Vp。然后，當(dāng)復(fù)位時(shí)，圖4的互補(bǔ)信號(hào)RST、/RST，信號(hào)RST呈High電平，其反相信號(hào)/ RST呈Low電平。并且，2個(gè)信號(hào)BLP、SLP呈High電平。由此，2個(gè)預(yù)充電電路402、406停止。而且，字線WL的電位上升，選擇晶體管Ts導(dǎo)通，形成在電阻變化型存儲(chǔ)元件403的兩端子施加偏置電壓的狀態(tài)。位線寫入偏置發(fā)生電路401，因?yàn)樾盘?hào)RTS呈High電平，所以使位線BL的電位為Low電平(GND電平)。另一方面，源極線寫入偏置發(fā)生電路407，因?yàn)樾盘?hào)/RTS呈Low電平，所以使源極線SL的電位上升為設(shè)定值Vd。因此，電阻變化型存儲(chǔ)元件 403的位線BL側(cè)呈GND電平，源極線SL側(cè)呈設(shè)定值Vd，電阻變化型存儲(chǔ)元件403的存儲(chǔ)元件主體M的電阻值變低。然后，即使解除位線BL側(cè)為GND電平和源極線SL側(cè)為設(shè)定電位 Vd這樣的偏置狀態(tài)，存儲(chǔ)元件主體M的低電阻狀態(tài)也能被保持。在圖11中示出上述圖4的電路的置位工作時(shí)的波形圖。在該圖中，與圖10所示的復(fù)位時(shí)相反，關(guān)于互補(bǔ)的信號(hào)ST、/ST,信號(hào)ST呈High電平，其反相信號(hào)/ST呈Low電平， 并且，2個(gè)信號(hào)BLP、SLP都呈High電平。由此，2個(gè)預(yù)充電電路402、406停止。而且，字線 WL的電位上升，形成在電阻變化型存儲(chǔ)元件403的兩端子施加偏置電壓的狀態(tài)。位線寫入偏置發(fā)生電路402，因?yàn)樾盘?hào)/ST呈Low電平，所以使位線BL的電位上升為設(shè)定值Vd。另一方面，源極線寫入偏置發(fā)生電路407，因?yàn)樾盘?hào)ST呈High電平，所以使源極線SL的電位下降為Low電平(GND電平)。上述位線寫入偏置發(fā)生電路401的設(shè)定電壓Vd是向電阻變化型存儲(chǔ)元件403寫入數(shù)據(jù)所需的電位。結(jié)果，電阻變化型存儲(chǔ)元件403的位線BL側(cè)呈設(shè)定電位Vd，源極線SL側(cè)呈GND電平，電阻變化型存儲(chǔ)元件403的存儲(chǔ)元件主體M的電阻值變高。然后，即使解除位線BL側(cè)為設(shè)定電位Vd和源極線SL側(cè)為GND電平這樣的偏置狀態(tài)， 存儲(chǔ)元件主體M的高電阻狀態(tài)也能被保持。接下來，在圖12中示出圖4的電路的讀出工作時(shí)的波形圖。在該圖所示的讀出工作中，互補(bǔ)信號(hào)ST、/ST分別被設(shè)定為Low、High電平，其他的互補(bǔ)信號(hào)RST、/RST也分別被設(shè)定為Low、High電平。因此，2個(gè)偏置發(fā)生電路401、407停止。并且，信號(hào)BLP與stanby 時(shí)同樣地被保持為Low電平，位線BL的電位被設(shè)定為預(yù)充電電位Vp。此外，在本實(shí)施方式中，在該讀出時(shí)也兼用了位線預(yù)充電電路402，但當(dāng)在該讀出工作時(shí)與預(yù)充電時(shí)之間有電壓變化的速度差異時(shí)，另行添加與位線預(yù)充電電路402同樣結(jié)構(gòu)的讀出用電路即可。信號(hào)SLP 轉(zhuǎn)移至High電平，源極線預(yù)充電電路406停止。進(jìn)而，讀出信號(hào)RD呈High電平，源極線SL 降低為Low電平。同時(shí)，字線WL轉(zhuǎn)移至High電平。結(jié)果，電阻變化型存儲(chǔ)元件403的位線側(cè)處于與stanby時(shí)同樣的施加了預(yù)充電電位Vp的狀態(tài)，同時(shí)，其源極線側(cè)降低為GND電平。在此，預(yù)充電電位Vp設(shè)定得比設(shè)定電壓Vd低。因此，當(dāng)比較在數(shù)據(jù)寫入中的置位時(shí)的偏置關(guān)系，即比較電阻變化型存儲(chǔ)元件403的位線側(cè)為設(shè)定電壓Vd、其源極線側(cè)為GND電位的偏置關(guān)系時(shí)，因?yàn)槲痪€BL側(cè)為預(yù)充電電位Vp ( < Vd)，并且低于設(shè)定電壓，所以不在電阻變化型存儲(chǔ)元件403的兩端子間施加置位時(shí)的偏置電壓以上的偏置電壓，因此，能良好地維持電阻變化型存儲(chǔ)元件403的高電阻狀態(tài)的同時(shí)讀出數(shù)據(jù)。在此，設(shè)寫入所需的電位為設(shè)定電壓Vd時(shí)，在電阻變化型存儲(chǔ)元件403的各端子施加的電壓，在置位時(shí)和復(fù)位時(shí)的任何情況下都是+Vd或GND，在各端子的電壓變化(振幅)被限制為+Vd，能夠與向位線BL施加的設(shè)定電壓Vd相等。因此，不像以往那樣需要負(fù)電位發(fā)生電路，不需要額外的寫入電壓的發(fā)生電路，可使本實(shí)施方式良好地應(yīng)用于使用了雙阱等的半導(dǎo)體裝置的半導(dǎo)體集成電路中。此外，在具有的所有電阻變化型存儲(chǔ)元件403未被選擇的狹義的Manby時(shí)、連接在1條位線BL上的電阻變化型存儲(chǔ)元件403未被選擇的非選擇時(shí)，那些電阻變化型存儲(chǔ)元件403的兩端被預(yù)充電到比上述設(shè)定電壓Vd低的預(yù)定電位Vp (Vp < Vd)，因此，不必在這些電阻變化型存儲(chǔ)元件403的兩端施加未準(zhǔn)備的偏置電壓，就能夠抑制在這些電阻變化型存儲(chǔ)元件403的兩端發(fā)生由Disturb等引起的電阻值變化。 此外，從狹義的Manby狀態(tài)或非選擇狀態(tài)讀出時(shí)，在其狹義的Manby狀態(tài)或非選擇狀態(tài)下的預(yù)充電電位Vp立刻呈讀出電位，因此，與在該讀出時(shí)將與預(yù)充電電位不同的電位設(shè)定為讀出電位相比，不必等到額外的偏置電壓的施加結(jié)束，就能實(shí)現(xiàn)簡單的控制。另外，在本實(shí)施方式中，在讀出時(shí)，分別在位線BL施加了預(yù)充電電位Vp，在源極線 SL施加了 GND電位，該電壓施加狀態(tài)(對電阻變化型存儲(chǔ)元件403的偏置電壓的施加條件)，是與置位時(shí)相同的電壓施加狀態(tài)，在置位時(shí)，在位線BL施加設(shè)定電位Vd、在源極線SL 施加GND電位。因此，即使是從可靠性方面講很難保持電阻變化型存儲(chǔ)元件403置位時(shí)的高電阻值，并且由于長年使用造成其高電阻值漸漸降低的情況下，也能夠使在電阻變化型存儲(chǔ)元件403的兩端施加的電壓關(guān)系與置位時(shí)相同，而良好地保持其高電阻值。此外，在復(fù)位狀態(tài)下的電阻變化型存儲(chǔ)元件403的低電阻值的保持能力弱的情況下，也可以與本實(shí)施方式相反地，在讀出時(shí)使源極線預(yù)充電電路406工作，將源極線SL的電位設(shè)定為預(yù)充電電位Vp，并且，在位線BL側(cè)配置讀出偏置發(fā)生電路405并使之工作，或者設(shè)位線BL的電位為預(yù)充電電位Vp，并且向源極線SL施加比預(yù)充電電位Vp高出數(shù)據(jù)讀出所需的電壓大小的電位。并且，在具有該半導(dǎo)體存儲(chǔ)器件的半導(dǎo)體集成電路系統(tǒng)中，具有在其半導(dǎo)體集成電路系統(tǒng)內(nèi)進(jìn)行低電壓工作的半導(dǎo)體裝置(內(nèi)部電路)，在內(nèi)裝使這些半導(dǎo)體裝置工作的低電壓的系統(tǒng)核心電源(系統(tǒng)用低電壓源)和與外部的數(shù)據(jù)輸入輸出用的高電壓的數(shù)據(jù)輸入輸出用高電壓源的情況下，構(gòu)成為從上述數(shù)據(jù)輸入輸出用高壓源供給本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的設(shè)定電壓Vd、并且從上述系統(tǒng)核心電源供給上述預(yù)充電電壓Vp，由此能提高電流供給能力，并且，不需要設(shè)定電壓Vd生成用的內(nèi)部升壓電路。(第2實(shí)施方式)圖5是表示本發(fā)明的第2實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的主要部分的結(jié)構(gòu)的圖。對與圖4相同的結(jié)構(gòu)要素標(biāo)記有與圖4相同的符號(hào)。在圖5的半導(dǎo)體存儲(chǔ)器件中，與圖4的半導(dǎo)體存儲(chǔ)器件不同的是，改變源極線寫入偏置發(fā)生電路(第2偏置施加單元)407、源極線預(yù)充電電路406、讀出偏置發(fā)生電路405的配置位置，在上述圖4的半導(dǎo)體集成電路中配置在與位線寫入偏置電路(第1偏置施加單元)401和位線預(yù)充電電路402相同的一側(cè)(圖4左側(cè)的一端)，但在本實(shí)施方式中，是配置在其相反側(cè)、即配置在由在行方向和列方向配置了多個(gè)電阻變化型存儲(chǔ)元件403構(gòu)成的存儲(chǔ)單元陣列408的圖5右側(cè)(另一端)的結(jié)構(gòu)。控制信號(hào)的信號(hào)線ST、/ST、RST、/RST是在存儲(chǔ)單元陣列408的上方沿橫方向全局走線的相同控制信號(hào)線，因此即使采用這樣的配置也沒問題。另外，置位時(shí)、復(fù)位時(shí)以及讀出時(shí)的各信號(hào)的施加波形也與第1實(shí)施方式相同。一般來說，在如上述第1實(shí)施方式那樣，在存儲(chǔ)單元陣列408的一端配置位線寫入偏置電路401和源極線寫入偏置電路407，將位線預(yù)充電電路402和讀出偏置電路405也配置在同一側(cè)的情況下，置位時(shí)、復(fù)位時(shí)或讀出時(shí)，當(dāng)在位線BL、電阻變化型存儲(chǔ)元件403以及源極線SL的串聯(lián)電路中流過電流時(shí)，根據(jù)成為置位、復(fù)位或讀出的對象的電阻變化型存儲(chǔ)元件403的配置位置，電流路徑的長度發(fā)生變化，在存在于離上述偏置電路401等遠(yuǎn)的位置的電阻變化型存儲(chǔ)元件403中，其電流路徑長，在位于附近的電阻變化型存儲(chǔ)元件403中的電流路徑短。其結(jié)果，依賴于構(gòu)成位線BL和源極線SL的金屬布線的電阻值，而對各電阻變化型存儲(chǔ)元件403施加的偏壓電壓值產(chǎn)生偏差。但是，在本實(shí)施方式中，無論成為置位、復(fù)位或讀出的對象的電阻變化型存儲(chǔ)元件 403的配置位置如何，由位線BL和源極線SL的金屬布線電阻引起的電壓降在位線BL側(cè)和源極線SL側(cè)相抵消，因此，在單元陣列內(nèi)的施加偏置電壓值的偏差能被自動(dòng)地調(diào)整。因此，在本實(shí)施方式中，無論存儲(chǔ)單元陣列408內(nèi)的電阻變化型存儲(chǔ)元件403的配置位置如何，都能夠?qū)⒁┘釉谄涓麟娮枳兓痛鎯?chǔ)元件403的兩端的偏置電壓大致保持為作為預(yù)定值的固定值，而在各電阻變化型存儲(chǔ)元件403間均勻地進(jìn)行各電阻變化型存儲(chǔ)元件403的置位、復(fù)位、數(shù)據(jù)讀出。(第3實(shí)施方式)接下來，說明本發(fā)明的第3實(shí)施方式。圖6是表示本發(fā)明的第3實(shí)施方式的半導(dǎo)體存儲(chǔ)器件的整體結(jié)構(gòu)的圖。對與圖4 相同的結(jié)構(gòu)要素標(biāo)記有與圖4相同的符號(hào)。在圖6中，602表示在內(nèi)部含有寫入緩沖器的寫入/讀出電路，603表示將電阻變化型存儲(chǔ)元件403在行方向和列方向內(nèi)裝多個(gè)的存儲(chǔ)單元陣列，604表示讀出放大器塊，在其內(nèi)部包括圖4所示的讀出放大器404、位線和源極線的預(yù)充電電路402、406、位線和源極線的各寫入偏置發(fā)生電路401、407、以及讀出偏置電路405。該讀出放大器塊604在字線WL 的方向具有多個(gè)而構(gòu)成讀出放大器串605。上述讀出放大器塊604的電路工作已經(jīng)敘述過。 另外，601是生成參考電位Vref并供給到讀出放大器塊604的參考電位生成電路。以下，說明使讀出放大器塊604工作的塊結(jié)構(gòu)。在圖6中，寫入/讀出電路602被從外部輸入讀出控制信號(hào)RD、寫入控制信號(hào)WT、輸入數(shù)據(jù)D，并且從讀出放大器塊604輸入輸出信號(hào)ID0。該寫入/讀出電路602將輸出數(shù)據(jù)DO輸出，并且根據(jù)所輸入的寫入控制信號(hào)WT和輸入數(shù)據(jù)DI向讀出放大器塊604輸出、供給置位信號(hào)(ST、/ST)和復(fù)位信號(hào)(RST、 /RST)。這些置位信號(hào)和復(fù)位信號(hào)中的信號(hào)ST、RST以及讀出控制信號(hào)RD，被供給到參考電位生成電路601，該參考電位生成電路601根據(jù)這些輸入信號(hào)生成參考電位Vref并供給到上述讀出放大器塊604。使用圖7說明上述參考電位生成電路601。該參考電位生成電路601作為置位時(shí)、 復(fù)位時(shí)以及讀出時(shí)分別生成參考電位Vref的結(jié)構(gòu)，包括置位用生成電路(置位用參考電位生成單元)601s、復(fù)位用生成電路(復(fù)位用參考電位生成單元)601r、讀出用生成電路(讀出用參考電位生成單元)601R。這些生成電路601s 601R的結(jié)構(gòu)，具有與在數(shù)據(jù)寫入的置位時(shí)、復(fù)位時(shí)以及讀出時(shí)分別形成流過電阻變化型存儲(chǔ)元件403的電流路徑的結(jié)構(gòu)大致相同的結(jié)構(gòu)。即、在置位用生成電路601s中，Pch晶體管705相當(dāng)于圖4的位線寫入偏置發(fā)生電路401的Pch晶體管，Nch晶體管702相當(dāng)于電阻變化型存儲(chǔ)元件403內(nèi)的選擇晶體管Ts，Nch晶體管703相當(dāng)于源極線寫入偏置發(fā)生電路407的Nch晶體管，作為選擇信號(hào)采用置位信號(hào)(置位指令)ST。同樣，在復(fù)位用生成電路6011 中，Pch晶體管711相當(dāng)于圖4 的源極線寫入偏置發(fā)生電路407的Pch晶體管，Nch晶體管710相當(dāng)于電阻變化型存儲(chǔ)元件403內(nèi)的選擇晶體管Ts，Nch晶體管709相當(dāng)于位線寫入偏置發(fā)生電路401的Nch晶體管，作為選擇信號(hào)采用復(fù)位信號(hào)(復(fù)位指令)RST。并且，在讀出用生成電路601R中，Pch晶體管701相當(dāng)于圖4的位線預(yù)充電電路402的Pch晶體管，Nch晶體管702相當(dāng)于電阻變化型存儲(chǔ)元件403內(nèi)的選擇晶體管Ts，Nch晶體管703相當(dāng)于讀出偏置電路405的Nch晶體管，作為選擇信號(hào)采用讀出控制信號(hào)(讀出指令)RD。通過這樣構(gòu)成，能夠消除位于電流路徑的晶體管的影響，并根據(jù)每2個(gè)電阻元件(Re、Rd)、(Re、Rf)、(Ra、Rb)的電阻分配生成置位時(shí)、復(fù)位時(shí)以及讀出時(shí)的各參考電位 Vref0此外，在將對應(yīng)于電阻變化型存儲(chǔ)元件403的電阻值的位線BL的電位唯一地固定為讀出時(shí)的參考電位，利用數(shù)據(jù)的讀出電壓和寫入電壓的相對變化進(jìn)行數(shù)據(jù)寫入和讀出的情況下，能夠使用圖8所示的參考電位發(fā)生電路601’。在圖8的參考電位發(fā)生電路601’中，當(dāng)輸入控制信號(hào)ST、RST中的任意信號(hào)時(shí)， 經(jīng)由NOR電路(選擇單元)803，第IP溝道晶體管801進(jìn)行導(dǎo)通工作，將連接在其源極上的用于數(shù)據(jù)寫入的電壓源的設(shè)定電壓Vd供給到2個(gè)串聯(lián)連接的電壓分壓用的電阻Rgjh，將根據(jù)其電阻分割所得的電位作為參考電位Vref輸出，另一方面，在不是置位或復(fù)位時(shí)的時(shí)候，即讀出時(shí)，使另一個(gè)P溝道晶體管802進(jìn)行導(dǎo)通工作，根據(jù)預(yù)充電電位Vp，根據(jù)上述2個(gè)電阻Rg、Rh的電阻分配生成讀出時(shí)的參考電位Vref。以上參考電位生成電路601、601’，也可以根據(jù)1個(gè)數(shù)據(jù)輸入在每1條位線BL上配置1個(gè)，也可以這樣構(gòu)成，即、共用1個(gè)，由選擇信號(hào)選擇傳輸門使之工作，選擇多條位線BL 中的預(yù)定的1條。接下來，在圖9示出上述寫入/讀出電路(寫入單元)602的內(nèi)部結(jié)構(gòu)例，在圖13 和圖14示出其工作時(shí)的信號(hào)波形。該寫入/讀出電路602，簡而言之是這樣構(gòu)成的，即、 在數(shù)據(jù)寫入工作時(shí)，根據(jù)放大工作中的讀出放大器的輸出信號(hào)的變化來停止其數(shù)據(jù)寫入工作。以下，具體地進(jìn)行說明。在圖9的寫入/讀出電路602中，901表示讀放大器(讀出數(shù)據(jù)輸出電路)，輸入來自圖6所示的讀出放大器塊604的輸出信號(hào)ID0，向外部輸出輸出信號(hào)DO。該讀放大器 901的輸出信號(hào)D0，與來自讀出放大器塊604的輸出信號(hào)IDO有預(yù)定的相位差關(guān)系。這里，在數(shù)據(jù)寫入時(shí)，圖6所示的讀出放大器塊604內(nèi)的讀出放大器(參照圖4的符號(hào)404)，與數(shù)據(jù)讀出時(shí)相同，在與其數(shù)據(jù)讀出時(shí)的啟動(dòng)時(shí)刻相同的啟動(dòng)時(shí)刻從放大控制電路(放大控制單元)606接收讀出放大器啟動(dòng)信號(hào)SAE，進(jìn)行控制使得該數(shù)據(jù)寫入時(shí)的期間始終進(jìn)行放大工作。上述讀放大器901，接收延遲調(diào)整電路902的輸出信號(hào)作為讀放大器啟動(dòng)信號(hào)
1RAEN而被激活，其中，上述延遲調(diào)整電路902使讀出指令RD或?qū)懭胫噶頦T的設(shè)定時(shí)間延遲。因此，讀放大器901，在由延遲調(diào)整電路902進(jìn)行了設(shè)定延遲時(shí)間量的延遲后啟動(dòng)，其中，上述延遲調(diào)整電路902在基于寫入指令WT的寫入工作時(shí)和基于讀出指令RD的讀出工作中共用，因此，讀放大器901的寫入工作時(shí)的啟動(dòng)時(shí)刻與在讀出工作時(shí)的啟動(dòng)時(shí)刻相同。來自上述延遲調(diào)整電路902的讀放大器啟動(dòng)信號(hào)RAEN，由另一個(gè)延遲調(diào)整電路 903延遲預(yù)定時(shí)間。該延遲時(shí)間大于或等于直到由讀放大器啟動(dòng)信號(hào)RAEN確定讀放大器 901的輸出信號(hào)的值為止的期間。直到確定該延遲調(diào)整電路903的輸出為止的期間，由充電電路905，將節(jié)點(diǎn)A、節(jié)點(diǎn)B預(yù)充電到高電平的設(shè)定電壓Vdd。該狀態(tài)是等待寫入指令WT輸入的狀態(tài)。此外，在圖9中，解碼電路906，內(nèi)裝2個(gè)NAND電路906a、906b，并且根據(jù)輸入數(shù)據(jù) DI和寫入指令WT將置位狀態(tài)和復(fù)位狀態(tài)解碼。置位/復(fù)位指令發(fā)生電路907內(nèi)裝2個(gè)NAND 電路907a、907b，根據(jù)來自上述解碼電路906的解碼信號(hào)、節(jié)點(diǎn)A和節(jié)點(diǎn)B的High (Vdd)預(yù)充電狀態(tài)，確定對應(yīng)于輸入數(shù)據(jù)DI的置位指令SC或復(fù)位指令RC。該置位指令SC或復(fù)位指令RC，在電位反相的同時(shí)由電平移位電路908進(jìn)行了電平移位后，根據(jù)該指令SC、RC生成上述2種互補(bǔ)的信號(hào)(ST、/ST)、(RST、/RST)。當(dāng)如上所述圖4的電阻可變型存儲(chǔ)元件403 的電阻值根據(jù)這2種互補(bǔ)信號(hào)變化時(shí)，讀出放大器404的輸出值變化。當(dāng)激活上述讀放大器啟動(dòng)信號(hào)RAEN，確定接收了上述讀出放大器404的輸出信號(hào)IDO的讀放大器901的輸出信號(hào)DO時(shí)，傳輸門904將上述讀放大器901的輸出信號(hào)DO傳輸?shù)街梦?復(fù)位指令發(fā)生電路907，使在該置位/復(fù)位指令發(fā)生電路907發(fā)生的置位指令SC或復(fù)位指令RC停止。以下，使用圖13的信號(hào)波形具體地說明從發(fā)生置位指令SC至其置位指令SC自動(dòng)停止的過程。在寫入指令WT轉(zhuǎn)變?yōu)镠igh，輸入數(shù)據(jù)DI為Low電平的情況下，在解碼電路 906中，互補(bǔ)信號(hào)ST、/ST側(cè)的NAND電路906b工作，輸出要成為High信號(hào)的置位指令的解碼結(jié)果。節(jié)點(diǎn)A被預(yù)充電到High(Vdd)，因此，在置位/復(fù)位指令發(fā)生電路907中，互補(bǔ)信號(hào)ST、/ST側(cè)的NAND電路907b工作，發(fā)生High信號(hào)的置位指令SC，信號(hào)ST轉(zhuǎn)變?yōu)镠igh 輸出，信號(hào)/ST轉(zhuǎn)變?yōu)長ow輸出。該狀態(tài)維持到讀放大器啟動(dòng)信號(hào)RAEN啟動(dòng)。然后，當(dāng)該放大器啟動(dòng)信號(hào)RAEN處于激活狀態(tài)時(shí)，讀放大器901的輸出信號(hào)D0，在作為數(shù)據(jù)寫入對象的電阻變化型存儲(chǔ)元件403的初始狀態(tài)為復(fù)位狀態(tài)的情況下，初始為High電平，但當(dāng)作為該數(shù)據(jù)寫入對象的電阻變化型存儲(chǔ)元件403變化為置位狀態(tài)時(shí)，呈Low電平。該Low電平的輸出信號(hào)DO經(jīng)由傳輸門904傳輸?shù)焦?jié)點(diǎn)A，該節(jié)點(diǎn)A的電位呈Low電平，因此，在置位/ 復(fù)位指令發(fā)生電路907中，互補(bǔ)信號(hào)ST、/ST側(cè)的NAND電路907b的輸出從High電平變化成Low電平，而停止置位指令SC的輸出。此外，在作為數(shù)據(jù)寫入對象的電阻變化型存儲(chǔ)元件403的初始狀態(tài)為置位狀態(tài)的情況下，在讀放大器901的激活時(shí)其讀放大器901的輸出立即呈Low電平，因此，節(jié)點(diǎn)A呈Low電平，置位/復(fù)位指令發(fā)生電路907的置位指令SC立即自動(dòng)停止。接下來，用圖14的信號(hào)波形說明從發(fā)生復(fù)位指令RC至其復(fù)位指令RC自動(dòng)停止的過程。在寫入指令WT轉(zhuǎn)變?yōu)镠igh，輸入數(shù)據(jù)DI為High電平的情況下，在解碼電路906中， 互補(bǔ)信號(hào)RST、/RST側(cè)的NAND電路906a工作，輸出要成為High信號(hào)的復(fù)位指令的解碼結(jié)果。節(jié)點(diǎn)B被預(yù)充電到High (Vdd)，因此，在置位/復(fù)位指令發(fā)生電路907中，互補(bǔ)信號(hào)RST、 /RST側(cè)的NAND電路907a工作，發(fā)生High信號(hào)的復(fù)位指令RC，信號(hào)RST轉(zhuǎn)變?yōu)镠igh輸出，信號(hào)/RST轉(zhuǎn)變?yōu)長ow輸出。該狀態(tài)維持到讀放大器啟動(dòng)信號(hào)RAEN啟動(dòng)。然后，當(dāng)該放大器啟動(dòng)信號(hào)RAEN處于激活狀態(tài)時(shí)，讀放大器901的輸出信號(hào)D0，在作為數(shù)據(jù)寫入對象的電阻變化型存儲(chǔ)元件403的初始狀態(tài)為置位狀態(tài)的情況下，初始為Low電平，但當(dāng)作為該數(shù)據(jù)寫入對象的電阻變化型存儲(chǔ)元件403變化為復(fù)位狀態(tài)時(shí)，呈High電平。該High電平的輸出信號(hào)DO經(jīng)由傳輸門904傳輸?shù)焦?jié)點(diǎn)B，該節(jié)點(diǎn)B的電位呈Low電平，因此，在置位/復(fù)位指令發(fā)生電路907中，來自互補(bǔ)信號(hào)RST、/RST側(cè)的NAND電路907a的High輸出變化成Low 輸出，停止復(fù)位指令RC。此外，在作為數(shù)據(jù)寫入對象的電阻變化型存儲(chǔ)元件403的初始狀態(tài)為復(fù)位狀態(tài)的情況下，在讀放大器901被激活時(shí)其讀放大器901的輸出立即呈Low電平，因此，節(jié)點(diǎn)B呈Low電平，置位/復(fù)位指令發(fā)生電路907的復(fù)位指令RC立即自動(dòng)停止。另一方面，在數(shù)據(jù)讀出時(shí)，寫入指令WT呈Low電平，因此，在解碼電路906中2個(gè) NAND電路906a、906b的輸出呈Low電平，在置位/復(fù)位指令發(fā)生電路907中，2個(gè)NAND電路907a、907b的輸出呈Low電平，置位指令SC和復(fù)位指令RC不被輸出。如上所述，在本實(shí)施方式中，根據(jù)輸入數(shù)據(jù)DI和寫指令WT發(fā)生置位指令SC或復(fù)位指令RC，將電阻變化型存儲(chǔ)元件403控制在置位或復(fù)位狀態(tài)，并且根據(jù)上述輸入數(shù)據(jù)DI 和寫指令WT可變地設(shè)定讀出放大器塊604內(nèi)的讀出放大器404的參考電位Vref，同時(shí)等待伴隨著上述電阻變化型存儲(chǔ)元件403的置位或復(fù)位狀態(tài)的轉(zhuǎn)移的上述讀出放大器404的輸出信號(hào)IDO的變化，根據(jù)該輸出信號(hào)IDO自動(dòng)地使置位SC或復(fù)位指令RC停止，因此，構(gòu)成可高精度地進(jìn)行電阻變化型存儲(chǔ)元件403的電阻調(diào)整的半導(dǎo)體存儲(chǔ)器件，同時(shí)，其置位或復(fù)位指令SC、RC的自動(dòng)停止使用通常的數(shù)據(jù)讀出用的讀出放大器404和讀放大器901，不必單獨(dú)準(zhǔn)備特殊的電路，就能夠使半導(dǎo)體存儲(chǔ)器件的結(jié)構(gòu)簡單，能進(jìn)一步實(shí)現(xiàn)低成本。接下來，在圖3中示出作為核心構(gòu)成了以上所說明的一系列電路的情況的框圖。在該圖中，進(jìn)行數(shù)據(jù)輸入輸出、指令輸入以及地址信號(hào)輸入的數(shù)據(jù)輸入輸出電路 301，將地址信號(hào)傳送到地址發(fā)生電路307，地址發(fā)生電路307進(jìn)一步將上述地址信號(hào)傳送至行解碼電路305，生成字線WL的選擇信號(hào)。輸入到數(shù)據(jù)輸入輸出電路301的指令，被傳送至指令發(fā)生電路306，指令發(fā)生電路306，將其被傳送的指令傳送至行解碼器305、讀出放大器303、參考電位發(fā)生電路308、寫入/讀出電路302。被輸入到數(shù)據(jù)輸入輸出電路301的數(shù)據(jù)被傳送至寫入/讀出電路302之后，由讀出放大器303放大，并寫入到具有多個(gè)電阻變化型存儲(chǔ)元件403的存儲(chǔ)單元陣列304。此外，在本實(shí)施方式中，作為在數(shù)據(jù)寫入時(shí)始終進(jìn)行放大工作的讀出放大器，兼用了數(shù)據(jù)讀出用的讀出放大器404，但也可以另行設(shè)置數(shù)據(jù)寫入專用的讀出放大器。并且，在上述第1 第3實(shí)施方式中，作為電阻變化型存儲(chǔ)元件403，采用了由連接到位線(列選擇線)BL的存儲(chǔ)元件主體M、和字線(行選擇線)WL連接到柵極的選擇晶體管 Ts的串聯(lián)電路構(gòu)成的結(jié)構(gòu)，但本發(fā)明并不限于此，除此之外，顯然也可以采用在1條列選擇線和1條行選擇線之間直接、或經(jīng)由二極管連接的電阻變化型存儲(chǔ)元件。[工業(yè)可利用性]如以上所說明的，本發(fā)明能將施加在電阻變化型存儲(chǔ)元件的各端子的偏置振幅電壓抑制得較小，并且，將在準(zhǔn)備時(shí)施加在電阻變化型存儲(chǔ)元件的兩端的預(yù)充電電壓作為讀出電壓，因此，能夠不需要負(fù)電位發(fā)生電路，并且，能夠謀求數(shù)據(jù)讀出的高速化，作為使用了電阻變化型存儲(chǔ)元件的半導(dǎo)體存儲(chǔ)器件在實(shí)用方面是有效的。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器件，包括具有第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電阻變化型存儲(chǔ)元件； 連接到上述電阻變化型存儲(chǔ)元件的第一節(jié)點(diǎn)上的第一選擇線；以及連接到上述電阻變化型存儲(chǔ)元件的第二節(jié)點(diǎn)上的第二選擇線， 其中，上述電阻變化型存儲(chǔ)元件在上述第一節(jié)點(diǎn)和上述第二節(jié)點(diǎn)之間施加正向和反向的偏置電壓來進(jìn)行數(shù)據(jù)的置位和復(fù)位， 該半導(dǎo)體存儲(chǔ)器件還包括讀出放大器，放大設(shè)定參考電位和由上述電阻變化型存儲(chǔ)元件的電阻值產(chǎn)生的電位之間的電位差；放大控制單元，使上述讀出放大器進(jìn)行放大工作；寫入單元，開始對上述電阻變化型存儲(chǔ)元件進(jìn)行數(shù)據(jù)的置位或復(fù)位工作，并且接收上述讀出放大器的輸出信號(hào)，根據(jù)該接收到的輸出信號(hào)來停止上述數(shù)據(jù)的置位和復(fù)位工作。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述讀出放大器兼用作在數(shù)據(jù)讀出時(shí)使用的數(shù)據(jù)讀出用讀出放大器， 還包括置位用、復(fù)位用以及數(shù)據(jù)讀出用的參考電位生成單元，分別將上述設(shè)定參考電位生成為數(shù)據(jù)寫入時(shí)的置位用的參考電位、復(fù)位用的參考電位以及數(shù)據(jù)讀出時(shí)的參考電位。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述寫入單元根據(jù)上述數(shù)據(jù)讀出用讀出放大器的輸出信號(hào)來停止上述數(shù)據(jù)的置位和復(fù)位工作。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，具有讀出數(shù)據(jù)輸出電路，該讀出數(shù)據(jù)輸出電路將上述數(shù)據(jù)讀出用讀出放大器的輸出信號(hào)向外部輸出，上述寫入單元經(jīng)由上述讀出數(shù)據(jù)輸出電路來接收上述數(shù)據(jù)讀出用讀出放大器的輸出信號(hào)，在數(shù)據(jù)寫入的置位和復(fù)位時(shí)，上述數(shù)據(jù)讀出用讀出放大器和上述讀出數(shù)據(jù)輸出電路在與數(shù)據(jù)讀出工作相同的時(shí)刻被啟動(dòng)。
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述數(shù)據(jù)寫入的置位用、復(fù)位用以及數(shù)據(jù)讀出用的3個(gè)參考電位生成單元，在數(shù)據(jù)寫入的置位時(shí)、復(fù)位時(shí)以及數(shù)據(jù)讀出時(shí)具有與該數(shù)據(jù)寫入或讀出對象的電阻變化型存儲(chǔ)元件中流過的電流路徑相同的電流路徑，并且在其電流路徑上具有電壓分壓用的多個(gè)電阻元件，基于置位指令、復(fù)位指令以及讀出指令而被選擇。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于， 還包括發(fā)生上述設(shè)定參考電位的參考電位發(fā)生電路， 上述參考電位發(fā)生電路包括第一 P溝道晶體管，其源極連接著用于數(shù)據(jù)寫入的電源； 第二 P溝道晶體管，其源極連接著用于數(shù)據(jù)讀出的電源；電壓分壓用的多個(gè)電阻元件，其與上述第一 P溝道晶體管和上述第二 P溝道晶體管共同連接；以及選擇單元，其選擇上述第一 P溝道晶體管和上述第二 P溝道晶體管中的一個(gè)。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述放大控制單元在第一狀態(tài)下使上述讀出放大器始終進(jìn)行放大工作， 上述寫入單元在第二狀態(tài)下開始對上述電阻變化型存儲(chǔ)元件進(jìn)行數(shù)據(jù)的置位或復(fù)位工作，并且接收上述讀出放大器的輸出信號(hào)，根據(jù)該接收到的輸出信號(hào)來停止上述數(shù)據(jù)的置位和復(fù)位工作。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述第一狀態(tài)為數(shù)據(jù)寫入時(shí)，上述第二狀態(tài)為數(shù)據(jù)寫入的置位和復(fù)位時(shí)。
全文摘要
本發(fā)明提供一種半導(dǎo)體存儲(chǔ)器件。在具有電阻變化型存儲(chǔ)元件的半導(dǎo)體存儲(chǔ)器件中，不需要負(fù)電位發(fā)生電路，并且縮短數(shù)據(jù)讀出時(shí)間。在準(zhǔn)備時(shí)，電阻變化型存儲(chǔ)元件(403)的兩端、即位線(BL)和源極線(SL)由位線和源極線的各預(yù)充電電路(402)設(shè)定為預(yù)充電電位Vp。在置位時(shí)，位線(BL)由位線寫入偏置發(fā)生電路(401)設(shè)置為比上述預(yù)充電電位Vp高的設(shè)定電位Vd，源極線(SL)由源極線寫入偏置發(fā)生電路接地。在復(fù)位時(shí)，與置位時(shí)相反，位線(BL)接地，源極線(SL)被設(shè)定為設(shè)定電壓Vd。在數(shù)據(jù)讀出時(shí)，例如將位線(BL)保持為上述預(yù)充電電位Vp，由讀出偏置電路(405)將源極線(SL)接地。
文檔編號(hào)G11C16/06GK102354529SQ201110219399
公開日2012年2月15日 申請日期2007年3月1日 優(yōu)先權(quán)日2006年3月1日
發(fā)明者縣泰宏, 山本安衛(wèi), 白濱政則, 菊川博仁 申請人:松下電器產(chǎn)業(yè)株式會(huì)社