專(zhuān)利名稱(chēng)：切換電路和快閃存儲(chǔ)器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及本發(fā)明是關(guān)于一種切換電路，特別是關(guān)于適用于快閃存儲(chǔ)器(flashmemory)的切換電路。
背景技術(shù)：
圖I為顯示現(xiàn)有的快閃存儲(chǔ)器的扇區(qū)(sector) 100的電路圖。如圖I所示，快閃存儲(chǔ)器的扇區(qū)100包括感測(cè)放大器(sense amplifier) SA1、SA1、SA2、…、SAN;位元線解碼器(bit line decoder)BLDl、BLD2、...、BLDN ;記憶單兀陣列(cell array) CA ;以及切換電路(source switch) SW1，其中N為一正整數(shù)，通常是128。記憶單元陣列CA包括多個(gè)晶體管、字元線(word line)WL1、 …、WLM，以及位元線(bit line)BLl、BL2、BL3、…、BLN，其中N為一正整數(shù)，通常是128，而M亦為一正整數(shù)，通常是512。切換電路SWl電連接到記憶單元陣列CA的陣列電位(array source I inevoltage) VSSA，而切換電路SW包括晶體管Ml。在扇區(qū)100進(jìn)行抹除的過(guò)程中，晶體管Ml的源極接收接地電位Vss ;而在扇區(qū)100進(jìn)行讀取或程式化的過(guò)程中，晶體管Ml的柵極接收工作電位Vdd。在讀取或程式化的過(guò)程中，位元線BL1、BL2、BL3、…、BLN的電流皆流經(jīng)晶體管Ml。若晶體管Ml導(dǎo)通時(shí)的等效電阻值過(guò)大,將造成陣列電位(array source line voltage)VSSA上升,對(duì)感測(cè)放大器的讀取感測(cè)邊界(read sensing margin)有不好的影響。此現(xiàn)象在較低的快閃存儲(chǔ)器的工作電位Vdd(例如1.8V)時(shí)將更為明顯。

發(fā)明內(nèi)容
為了解決以上問(wèn)題，本發(fā)明提供一種新的切換電路以及快閃存儲(chǔ)器裝置，可以降低讀取過(guò)程中的陣列電位，并使感測(cè)放大器取得更好的讀取感測(cè)邊界。本發(fā)明提供一種切換電路，適用于一,決閃存儲(chǔ)器的一扇區(qū)，包括一電壓位準(zhǔn)移位器，用以接收一泵電位和一使能信號(hào)，并根據(jù)上述使能信號(hào)產(chǎn)生一輸出信號(hào)，其中上述泵電位高于上述快閃存儲(chǔ)器的一工作電位；以及一第一晶體管，包括一第一柵極，接收上述輸出信號(hào)；一第一源極，接收一接地電位；以及一第一漏極，耦接到上述扇區(qū)的一記憶單元陣列的多個(gè)位元線。另外，本發(fā)明提供一種快閃存儲(chǔ)器裝置，包括多個(gè)感測(cè)放大器；多個(gè)位元線解碼器；一記憶單元陣列，包括多個(gè)晶體管、多個(gè)字元線，以及多個(gè)位元線；一電壓位準(zhǔn)移位器，用以接收一泵電位和一使能信號(hào)，并根據(jù)上述使能信號(hào)產(chǎn)生一輸出信號(hào)，其中上述泵電位高于上述快閃存儲(chǔ)器的一工作電位；以及一第一晶體管，包括一第一柵極，接收上述輸出信號(hào)；一第一源極，接收一接地電位；以及一第一漏極，耦接到所有上述位元線。本發(fā)明實(shí)施例的切換電路以及快閃存儲(chǔ)器裝置，可以降低讀取過(guò)程中的陣列電位，并使感測(cè)放大器取得更好的讀取感測(cè)邊界。


此處所說(shuō)明的附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分，并不構(gòu)成對(duì)本發(fā)明的限定。在附圖中圖I為顯示現(xiàn)有的快閃存儲(chǔ)器的扇區(qū)的電路圖；圖2為顯示根據(jù)本發(fā)明一實(shí)施例所述的快閃存儲(chǔ)器裝置的電路圖；圖3為顯示根據(jù)本發(fā)明一實(shí)施例所述的電壓位準(zhǔn)移位器的電路圖。附圖標(biāo)號(hào)·
100 扇區(qū)；200 快閃存儲(chǔ)器裝置；220 電壓位準(zhǔn)移位器；240 主動(dòng)讀取泵；310 反相器；BL1、BL2、BL3、…、BLN 位元線；BLD1、BLD2、BLD3、…、BLDN 位元線解碼器；CA 記憶單元陣列；EN 使能信號(hào)；M1、M2、M3、M4、M5 晶體管；NI 內(nèi)部節(jié)點(diǎn)；OUT 輸出節(jié)點(diǎn)；SI 輸出信號(hào)；SA1、SA2、SA3、…、SAN 感測(cè)放大器；Sffl、SW2 切換電路；Vdd 工作電位；Vss 接地電位；VSSA 陣列電位；WLU ...、WLM 字元線；WPPI 泵電位。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下面結(jié)合附圖對(duì)本發(fā)明實(shí)施例做進(jìn)一步詳細(xì)說(shuō)明。在此，本發(fā)明的示意性實(shí)施例及其說(shuō)明用于解釋本發(fā)明，但并不作為對(duì)本發(fā)明的限定。圖2為顯示根據(jù)本發(fā)明一實(shí)施例所述的快閃存儲(chǔ)器裝置200的電路圖。根據(jù)本發(fā)明一實(shí)施例，快閃存儲(chǔ)器裝置200的結(jié)構(gòu)代表快閃存儲(chǔ)器的一扇區(qū)。如圖2所示，快閃存儲(chǔ)器裝置200包括感測(cè)放大器SA1、SA1、SA2、.'SAN ;位元線解碼器BLD1、BLD2、…、BLDN ；記憶單元陣列CA ;以及本發(fā)明的新切換電路SW2。N為一正整數(shù)，通常是128。記憶單元陣列CA包括多個(gè)晶體管、字元線WL1、...、WLM，以及位元線BL1、BL2、BL3、…、BLN，N為一正整數(shù)，通常是128，而M亦為一正整數(shù)，通常是512。切換電路SW2可以包括電壓位準(zhǔn)移位器(level shifter) 220和晶體管Ml。電壓位準(zhǔn)移 位器220可以接收泵電位WPPI和使能信號(hào)EN，并根據(jù)使能信號(hào)EN產(chǎn)生輸出信號(hào)SI，經(jīng)由輸出節(jié)點(diǎn)OUT輸出。晶體管Ml可以是NMOS晶體管(N-channelMetal-Oxide-Semiconductor Field-Effect Transistor),包括柵極、源極和漏極，其中，柵極接收輸出信號(hào)SI，源極接收接地電位Vss，而漏極電連接到快閃存儲(chǔ)器裝置200的記憶單元陣列CA的陣列電位VSSA。電壓位準(zhǔn)移位器220可以電連接到快閃存儲(chǔ)器裝置200的主動(dòng)讀取泵(activeread pump) 240。主動(dòng)讀取泵240可以提供高于快閃存儲(chǔ)器裝置200的工作電位Vdd的泵電位WPPI。例如，快閃存儲(chǔ)器裝置200的工作電位Vdd通常是I. 8V，但泵電位WPPI可以高達(dá)約4. 5V到5. 5V。在快閃存儲(chǔ)器裝置200進(jìn)行讀取或程式化的過(guò)程中，電壓位準(zhǔn)移位器220接收到等于工作電位Vdd的使能信號(hào)EN，并產(chǎn)生等于泵電位WPPI的輸出信號(hào)SI ;而在快閃存儲(chǔ)器裝置200進(jìn)行抹除的過(guò)程中，電壓位準(zhǔn)移位器220接收到等于接地電位Vss的使能信號(hào)EN，并產(chǎn)生等于接地電位Vss的輸出信號(hào)SI。以上關(guān)系可以詳見(jiàn)表一。
權(quán)利要求
1.一種切換電路，其特征在于，適用于一,決閃存儲(chǔ)器的一扇區(qū)，包括 一電壓位準(zhǔn)移位器，用以接收一泵電位和一使能信號(hào)，并根據(jù)所述使能信號(hào)產(chǎn)生一輸出信號(hào)，其中所述泵電位高于所述快閃存儲(chǔ)器的一工作電位；以及一第一晶體管，包括 一第一柵極，接收所述輸出信號(hào)； 一第一源極，接收一接地電位；以及 一第一漏極，耦接到所述扇區(qū)的一記憶單元陣列的一陣列電位。
2.如權(quán)利要求I所述的切換電路，其特征在于，當(dāng)所述使能信號(hào)為所述工作電位時(shí)，所述輸出信號(hào)為所述泵電位。
3.如權(quán)利要求I所述的切換電路，其特征在于，當(dāng)所述使能信號(hào)為所述接地電位時(shí)，所述輸出信號(hào)為所述接地電位。
4.如權(quán)利要求I所述的切換電路，其特征在于，所述泵電位由所述扇區(qū)的一主動(dòng)讀取泵所提供。
5.如權(quán)利要求I所述的切換電路，其特征在于，所述泵電位介于4.5V到5. 5V之間。
6.一種快閃存儲(chǔ)器裝置，其特征在于，包括 多個(gè)感測(cè)放大器； 多個(gè)位元線解碼器； 一記憶單元陣列，包括多個(gè)晶體管、多個(gè)字元線，以及多個(gè)位元線； 一電壓位準(zhǔn)移位器，用以接收一泵電位和一使能信號(hào)，并根據(jù)所述使能信號(hào)產(chǎn)生一輸出信號(hào)，其中所述泵電位高于所述快閃存儲(chǔ)器的一工作電位；以及一第一晶體管，包括 一第一柵極，接收所述輸出信號(hào)； 一第一源極，接收一接地電位；以及 一第一漏極，耦接到所述記憶單元陣列的一陣列電位。
7.如權(quán)利要求6所述的快閃存儲(chǔ)器裝置，其特征在于，當(dāng)所述使能信號(hào)為所述工作電位時(shí)，所述輸出信號(hào)為所述泵電位。
8.如權(quán)利要求6所述的快閃存儲(chǔ)器裝置，其特征在于，當(dāng)所述使能信號(hào)為所述接地電位時(shí)，所述輸出信號(hào)為所述接地電位。
9.如權(quán)利要求6所述的快閃存儲(chǔ)器裝置，其特征在于，所述泵電位由所述扇區(qū)的一主動(dòng)讀取泵所提供。
10.如權(quán)利要求6所述的快閃存儲(chǔ)器裝置，其特征在于，所述泵電位介于4.5V到5. 5V之間。
全文摘要
本發(fā)明公開(kāi)了一種切換電路，適用于快閃存儲(chǔ)器的扇區(qū)，包括電壓位準(zhǔn)移位器和晶體管。電壓位準(zhǔn)移位器用以接收泵電位和使能信號(hào)，并根據(jù)使能信號(hào)產(chǎn)生輸出信號(hào)，其中上述泵電位高于上述快閃存儲(chǔ)器的一工作電位。晶體管包括接收輸出信號(hào)的柵極、接收接地電位的源極，以及耦接到扇區(qū)的記憶單元陣列的陣列電位的漏極。本發(fā)明實(shí)施例的切換電路以及快閃存儲(chǔ)器裝置，可以降低讀取過(guò)程中的陣列電位，并使感測(cè)放大器取得更好的讀取感測(cè)邊界。
文檔編號(hào)G11C16/26GK102881330SQ201110197320
公開(kāi)日2013年1月16日 申請(qǐng)日期2011年7月14日 優(yōu)先權(quán)日2011年7月14日
發(fā)明者柳弼相 申請(qǐng)人:華邦電子股份有限公司