專利名稱：存儲元件以及內(nèi)存結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總的涉及存儲元件。
背景技術(shù)：
常規(guī)的熔絲和反熔絲元件提供一次性可編程存儲元件。換言之，該元件以默認(rèn)的或初始的狀態(tài)起始，并且僅僅一次編程即至最終狀態(tài)。一旦編程至最終狀態(tài)，該元件不可以重編程至其他狀態(tài)。通常，為了使能多次可編程性，基于希望的可編程性復(fù)制熔絲或反熔絲元件。因此，當(dāng)需要大容量存儲器時，常規(guī)的熔絲和反熔絲元件可以是面積效率不高的解決方案 (area inefficient solutions)。因此，需要多次可編程存儲元件。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面，提供一種存儲元件，包括與所述存儲元件的N-區(qū)(N-doped region)耦合的第一終端；與所述存儲元件的P-區(qū)耦合的第二終端；其中所述N-區(qū)和P-區(qū)產(chǎn)生多晶硅二極體反熔絲(poly diode anti-fuse)；以及覆蓋所述N-區(qū)和P-區(qū)的硅化物層，其中在所述存儲元件的初始編程狀態(tài)中，所述硅化物層產(chǎn)生與所述多晶硅二極體反熔絲并聯(lián)(in parallel with)的多晶硅熔絲(poly fuse)ο優(yōu)選地，所述存儲元件是多次可編程的。優(yōu)選地，所述存儲元件是至少三次可編程的。優(yōu)選地，在所述初始編程狀態(tài)中，與所述多晶硅二極體反熔絲并聯(lián)的所述多晶硅熔絲提供非常低的阻抗。優(yōu)選地，在所述初始編程狀態(tài)中，所述存儲元件充當(dāng)所述第一終端和所述第二終端之間的短路。優(yōu)選地，所述存儲元件提供第一編程狀態(tài)，其中，所述第一編程狀態(tài)中所述存儲元件的第一阻抗高于所述初始編程狀態(tài)中所述存儲元件的初始阻抗。優(yōu)選地，通過應(yīng)用所述存儲元件的所述第一終端與所述第二終端之間的第一電流實現(xiàn)所述第一編程狀態(tài)。優(yōu)選地，所述第一電流斷開(open)所述硅化物層。優(yōu)選地，所述多晶硅二極體反熔絲提供所述第一編程狀態(tài)中所述存儲元件的所述
第一阻抗。優(yōu)選地，所述存儲元件提供第二編程狀態(tài)，其中，所述第二編程狀態(tài)中所述存儲元件的第二阻抗低于所述第一編程狀態(tài)中所述存儲元件的所述第一阻抗。優(yōu)選地，通過應(yīng)用所述存儲元件的穿過所述第一終端與所述第二終端的第一電壓實現(xiàn)所述第二編程狀態(tài)。優(yōu)選地，所述第一電壓導(dǎo)致所述多晶硅二極體反熔絲至高度反向偏置的狀態(tài)。優(yōu)選地，在所述第二編程狀態(tài)中，所述多晶硅二極體反熔絲充當(dāng)具有低阻抗的電阻元件并且提供所述存儲元件的所述第二阻抗。優(yōu)選地，所述存儲元件提供第三編程狀態(tài)，其中，所述第三編程狀態(tài)中所述存儲元件的第三阻抗高于所述第二編程狀態(tài)中所述存儲元件的所述第二阻抗。優(yōu)選地，通過應(yīng)用所述存儲元件的所述第一終端與所述第二終端之間的第二電流實現(xiàn)所述第三編程狀態(tài)。優(yōu)選地，所述第二電流開路由所述存儲元件的所述N-區(qū)和P-區(qū)形成n-p結(jié)。優(yōu)選地，在所述第三編程狀態(tài)中，所述存儲元件充當(dāng)所述第一終端與所述第二終端之間的開路。根據(jù)本發(fā)明的一個方面，內(nèi)存結(jié)構(gòu)包括多個可編程的存儲元件，所述多個存儲元件的每個存儲元件包括與N-區(qū)耦合的第一終端；與P-區(qū)耦合的第二終端；以及覆蓋所述N-區(qū)和所述P-區(qū)的硅化物層；其中所述每個存儲單元獨立于所述多個可編程的存儲單元的其他存儲單元是可編程的。優(yōu)選地，僅僅當(dāng)所述多個可編程的存儲元件的其中一個已經(jīng)耗盡它所有可利用的編程狀態(tài)時，所述內(nèi)存結(jié)構(gòu)需要完整的重寫。優(yōu)選地，每個所述多個可編程的存儲元件是至少三次可編程的。優(yōu)選地，所述N-區(qū)和所述P-區(qū)產(chǎn)生多晶硅二極體反熔絲。優(yōu)選地，在所述存儲元件的初始編程狀態(tài)中，所述硅化物層產(chǎn)生與所述多晶硅二極體反熔絲并聯(lián)的多晶硅熔絲。


此處包含的并且形成部分說明書的附圖闡述了本發(fā)明，并與說明書一起進(jìn)一步用于解釋本發(fā)明的原則以及使相關(guān)領(lǐng)域的技術(shù)人員能夠制造和使用本發(fā)明。圖1-4是各種一次性可編程存儲元件的示意圖；圖5是根據(jù)本發(fā)明實施例的、存儲元件的實例的示意圖；圖6A-D是根據(jù)本發(fā)明實施例的、存儲單元的編程狀態(tài)的實例的示意圖；將參照附圖描述本發(fā)明。通常地，以相應(yīng)的標(biāo)號中最左邊的數(shù)字代表性地表明元件首次出現(xiàn)的附圖。
具體實施例方式熔絲和反熔絲元件可以用作存儲元件。通常地，反熔絲元件是初始處于斷開或高阻抗?fàn)顟B(tài)的元件，并且可以一次編程至短路或低阻抗?fàn)顟B(tài)。熔絲元件是初始位于短路或低阻抗?fàn)顟B(tài)的元件，并且可以一次編程至斷開或高阻抗?fàn)顟B(tài)。因此，熔絲和反熔絲元件通常是一次性可編程存儲元件。初始的或默認(rèn)的狀態(tài)可能對應(yīng)于邏輯0或邏輯1，隨后的編程狀態(tài)分別對應(yīng)于邏輯1或邏輯0。圖1是NMOS反熔絲元件的實例的示意圖。NMOS反熔絲元件是以斷開或高阻抗?fàn)顟B(tài)起始的柵氧化層，并且可以編程至短路或低阻抗?fàn)顟B(tài)。NMOS反熔絲元件的編程通過提供橫跨它終端m和N2的高電壓完成。高電壓絕緣擊穿該氧化物，將其變成m與N2間的電阻型短路。在共同擁有的U. S.專利7，649，798中可以發(fā)現(xiàn)NMOS反熔絲元件的其他描述， 該專利在此處全文引用，以作參考。圖2是多晶硅二極體反熔絲元件的實例的示意圖。多晶硅二極體反熔絲元件是具有高度N-區(qū)和高度P-區(qū)的非自對準(zhǔn)多晶硅化物的多晶硅，該多晶硅二極體反熔絲產(chǎn)生反向偏置結(jié)(或有效地二極管)。多晶硅二極體反熔絲以斷開或高阻抗的狀態(tài)起始，并且可以編程至短路或低阻抗?fàn)顟B(tài)。多晶硅二極體反熔絲的編程通過提供橫跨它終端m和N2的高電壓完成，以使它成為最終使元件短路的高度反向偏置的狀態(tài)。圖3是3T(三-晶體管)反熔絲的實例的示意圖。與NMOS反熔絲和多晶硅二極體反熔絲一樣，3T反熔絲以斷開或高阻抗?fàn)顟B(tài)起始，并且可以編程至短路或低阻抗?fàn)顟B(tài)。圖4是多晶硅熔絲元件的實例的示意圖。多晶硅熔絲元件是具有自對準(zhǔn)多晶硅化物(自對準(zhǔn)的硅化物)頂層的多晶硅電阻器。多晶硅熔絲元件以短路或低阻抗?fàn)顟B(tài)起始， 并且可以編程至斷開或高阻抗?fàn)顟B(tài)。多晶硅熔絲元件的編程通過應(yīng)用通過它的高電流完成，所述高電流導(dǎo)致自對準(zhǔn)多晶硅化物頂層的熔化，因此造成多晶硅熔絲元件的阻抗的改變(從低阻抗到高阻抗)。在共同擁有的U. S.專利7，561，456中可以發(fā)現(xiàn)可編程的多晶硅熔絲元件的其他描述，該專利在此處全文引用，以作參考。常規(guī)的熔絲和反熔絲元件，比如圖1-4中闡述的元件，提供一次性可編程的存儲元件。換言之，所述元件以默認(rèn)的或初始的狀態(tài)起始，并且可以僅僅一次編程至最終狀態(tài)。 一旦編程至最終狀態(tài)，所述元件不可以重新編程至其他狀態(tài)。通常，為了使能多次可編程性，基于希望的可編程性復(fù)制熔絲或反熔絲元件。例如，為了使能兩次可編程的k_位反熔絲內(nèi)存結(jié)構(gòu)，需要兩個反熔絲元件的k_位存儲區(qū)位， 第一區(qū)位對應(yīng)于內(nèi)存結(jié)構(gòu)的初始狀態(tài)，第二區(qū)位對應(yīng)于最終狀態(tài)。因此，當(dāng)需要大容量存儲器時，常規(guī)的熔絲和反熔絲元件可以是面積效率不高的解決方案。另外，為了使能多次可編程性，需要例如包括多路復(fù)用和/或邏輯電路的控制電路，以在任一給定的時間確定應(yīng)該讀取元件的哪一個區(qū)位，以使能正在編程的區(qū)位的讀取。此外，因為內(nèi)存結(jié)構(gòu)每個附加的編程狀態(tài)(在第一編程之后)對應(yīng)于單獨的元件區(qū)位，甚至當(dāng)正在修改k_位內(nèi)存結(jié)構(gòu)的單位數(shù)據(jù)時(也就是正在編程單個熔絲或反熔絲元件)，整個k_位內(nèi)存結(jié)構(gòu)必須重新寫入至對應(yīng)于附加的編程狀態(tài)的區(qū)位中。實施例擴(kuò)展了熔絲元件、反熔絲元件以及其結(jié)合使能多次可編程存儲元件的能力。同時，實施例顯著降低了面積要求和控制電路復(fù)雜性。實施例可以用于例如非易失的存儲器，并且適合于在片上系統(tǒng)(SoC)產(chǎn)品中使用。在以下將提供示范性的實施例?；诖颂幍慕虒?dǎo)，本領(lǐng)域技術(shù)人員將明白，實施例并不受限于此處提供的示范性實施例，而是擴(kuò)展至對本領(lǐng)域技術(shù)人員而言明顯的任一變形和/或改進(jìn)。圖5是根據(jù)本發(fā)明實施例的、存儲元件的實例的示意圖。尤其地，圖5是多晶硅元件的實例的示意圖。多晶硅元件包括在自對準(zhǔn)多晶硅化物頂層下面、產(chǎn)生多晶硅二極管的 N-禾口 P-區(qū)。
如以下進(jìn)一步描述，多晶硅元件是多次可編程元件。在實施例中，多晶硅元件可以設(shè)計為三次可編程元件。雖然多晶硅元件可能比常規(guī)的多晶硅熔絲或常規(guī)的多晶硅二極反熔絲稍大，但是通過提供多次可編程性(例如，總共三次)，顯著的面積節(jié)約仍然可以實現(xiàn)。 此外，當(dāng)在內(nèi)存結(jié)構(gòu)(例如，k_位內(nèi)存)中使用時，可以獨立于其他存儲元件重編程存儲元件，因此每次重編程存儲元件時，消除重寫整個k_位內(nèi)存結(jié)構(gòu)的需要。因此，當(dāng)給定的存儲元件已經(jīng)耗盡它的可重編程能力(re-programmability ability)時，僅僅需要k_位內(nèi)存結(jié)構(gòu)的重寫。在實施例中，圖5中所示的多晶硅元件提供三次可編程存儲元件，將參照圖6A-D 進(jìn)一步描述。基于此處的教導(dǎo)，本領(lǐng)域技術(shù)人員將明白，實施例可能設(shè)計為具有多于三次的編程狀態(tài)。 在它的初始或默認(rèn)狀態(tài)(例如，對應(yīng)于邏輯0)，如圖6A中所示，多晶硅元件可以概要表示為與多晶硅二極體反熔絲元件(N-和P-區(qū))并聯(lián)的多晶硅熔絲元件(自對準(zhǔn)多晶硅化物層)。因為與多晶硅二極體反熔絲并聯(lián)的多晶硅熔絲提供非常低的阻抗，多晶硅元件是有效的短路。如圖6B中所示，多晶硅元件提供第一編程狀態(tài)(例如，將元件從邏輯0重編程至邏輯1)。為了到達(dá)第一編程狀態(tài)，高電流應(yīng)用于它的終端m和N2之間的多晶硅元件，以斷開自對準(zhǔn)多晶硅化物層。作為m和N2之間的傳導(dǎo)通路消除的自對準(zhǔn)多晶硅化物層與下面的多晶硅二極體反熔絲產(chǎn)生了高阻抗。例如，低至高阻抗的變化對應(yīng)于邏輯0至邏輯1的元件重編程。當(dāng)需要進(jìn)一步重編程時，如圖6C中所示，多晶硅元件提供第二編程狀態(tài)(例如，將元件從邏輯1重編程至邏輯0)。通過提供橫跨終端m和N2之間的高電壓達(dá)到第二編程狀態(tài)，從而導(dǎo)致多晶硅二極體反熔絲至高度反向偏置的狀態(tài)，有效地使它充當(dāng)具有低阻抗的電阻元件。當(dāng)需要進(jìn)一步重編程時，如圖6D中所示，多晶硅元件提供第三和最終的編程狀態(tài) (例如，將元件從邏輯0重編程至邏輯1)。通過提供通過Π-Ρ結(jié)的高電流達(dá)到第三編程狀態(tài)，有效斷開該結(jié)點以充當(dāng)W和N2之間的開路或高阻抗。以上在闡述特定功能和其關(guān)系的實現(xiàn)的功能構(gòu)件的幫助下已經(jīng)描述實施例。此處，為了描述的便利，這些功能構(gòu)件的邊界已經(jīng)確定。只要適當(dāng)?shù)貓?zhí)行特定的功能和其關(guān)系，可以確定替代性的邊界。特定實施例的前述描述將充分揭示本發(fā)明的一般性，以致于通過應(yīng)用本領(lǐng)域技術(shù)人員的知識，在沒有過多的實驗的情況下、其他人可以為各種應(yīng)用容易地修改和/或適應(yīng)性調(diào)整上述特定的實施例，而不背離本發(fā)明的一般概念。因此，基于此處呈現(xiàn)的教導(dǎo)和引導(dǎo)，這些調(diào)整和修改應(yīng)該在公開實施例的含義和等效變換范圍內(nèi)。應(yīng)該理解的是，此處的措辭和術(shù)語用于說明目的而不是限制目的，從而本說明書的術(shù)語或措辭將由技術(shù)人員根據(jù)教導(dǎo)和引導(dǎo)作出解釋。本發(fā)明的實施例的寬度和范圍不應(yīng)該受任一上述示范性實施例的限制，而應(yīng)該僅僅依照權(quán)利要求和它們的等效變換來確定。相關(guān)申請的交叉引用本專利申請享有2010年7月14日申請的美國臨時專利申請的益處，申請?zhí)枮镹o. 61/364，M8，此處該專利申請全文引用，以作參考。
權(quán)利要求
1.一種存儲元件，其特征在于，包括與所述存儲元件的N-區(qū)耦合的第一終端；與所述存儲元件的P-區(qū)耦合的第二終端；其中所述N-區(qū)和P-區(qū)產(chǎn)生多晶硅二極體反熔絲；以及覆蓋所述N-區(qū)和P-區(qū)的硅化物層，其中在所述存儲元件的初始編程狀態(tài)中，所述硅化物層產(chǎn)生與所述多晶硅二極體反熔絲并聯(lián)的多晶硅熔絲。
2.根據(jù)權(quán)利要求1所述的存儲元件，其特征在于，在所述初始編程狀態(tài)中，與所述多晶硅二極體反熔絲并聯(lián)的所述多晶硅熔絲提供非常低的阻抗。
3.根據(jù)權(quán)利要求2所述的存儲元件，其特征在于，在所述初始編程狀態(tài)中，所述存儲元件充當(dāng)所述第一終端和所述第二終端之間的短路。
4.根據(jù)權(quán)利要求1所述的存儲元件，其特征在于，所述存儲元件提供第一編程狀態(tài)，其中，所述第一編程狀態(tài)中所述存儲元件的第一阻抗高于所述初始編程狀態(tài)中所述存儲元件的初始阻抗。
5.根據(jù)權(quán)利要求4所述的存儲元件，其特征在于，通過應(yīng)用所述存儲元件的所述第一終端與所述第二終端之間的第一電流實現(xiàn)所述第一編程狀態(tài)。
6.根據(jù)權(quán)利要求4所述的存儲元件，其特征在于，所述存儲元件提供第二編程狀態(tài)，其中，所述第二編程狀態(tài)中所述存儲元件的第二阻抗低于所述第一編程狀態(tài)中所述存儲元件的所述第一阻抗。
7.根據(jù)權(quán)利要求6所述的存儲元件，其特征在于，通過應(yīng)用所述存儲元件的橫跨所述第一終端與所述第二終端的第一電壓實現(xiàn)所述第二編程狀態(tài)。
8.根據(jù)權(quán)利要求7所述的存儲元件，其特征在于，所述第一電壓導(dǎo)致所述多晶硅二極體反熔絲至高度反向偏置的狀態(tài)。
9.根據(jù)權(quán)利要求8所述的存儲元件，其特征在于，在所述第二編程狀態(tài)中，所述多晶硅二極體反熔絲充當(dāng)具有低阻抗的電阻元件并且提供所述存儲元件的所述第二阻抗。
10.一種內(nèi)存結(jié)構(gòu)，其特征在于，包括多個可編程的存儲元件，所說多個存儲元件的每個存儲元件包括 與N-區(qū)耦合的第一終端； 與P-區(qū)耦合的第二終端；以及覆蓋所述N-區(qū)和所述P-區(qū)的硅化物層；其中所述每個存儲單元獨立于所述多個可編程的存儲單元的其他存儲單元是可編程的。
全文摘要
本發(fā)明涉及存儲元件以及內(nèi)存結(jié)構(gòu)，實施例擴(kuò)展了熔絲元件、反熔絲元件以及其結(jié)合使能多次可編程存儲元件的能力。因此，實施例顯著降低了存儲元件的面積要求和控制電路復(fù)雜性。實施例可以在例如非易失的存儲器中使用，并且適合于在片上系統(tǒng)(SoC)的產(chǎn)品中使用。
文檔編號G11C17/16GK102347080SQ201110196968
公開日2012年2月8日 申請日期2011年7月14日 優(yōu)先權(quán)日2010年7月14日
發(fā)明者邁倫·布爾 申請人:美國博通公司