專利名稱：：存儲器儲存裝置、其存儲器控制器與數(shù)據(jù)寫入方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種將數(shù)據(jù)寫入可復(fù)寫式非揮發(fā)性存儲器芯片的方法，尤其涉及一種將數(shù)據(jù)寫入可復(fù)寫式非揮發(fā)性存儲器芯片所包括的可復(fù)寫式非揮發(fā)性存儲器模塊的方法，及實行該方法的存儲器儲存裝置與存儲器控制器。
背景技術(shù)：
：閃存(FlashMemory)具有數(shù)據(jù)非揮發(fā)性、省電、體積小與無機(jī)械結(jié)構(gòu)等的特性，因此被廣泛地應(yīng)用于各種電子裝置。也有越來越多如記憶卡或U盤等可攜式儲存裝置是以閃存作為其中的儲存媒體。某些存儲器儲存裝置中的閃存芯片包括多個閃存模塊，每個閃存模塊具有多個實體區(qū)塊(physicalblock)，且每一實體區(qū)塊具有多個實體頁面(physicalpage)。為了方便管理，這類存儲器儲存裝置中的存儲器控制器會將所有閃存模塊中的該些實體區(qū)塊邏輯地分組為數(shù)個實體單元以進(jìn)行管理。且存儲器控制器是通過多條數(shù)據(jù)輸入/輸出總線分別連接至這些閃存模塊。因此，當(dāng)主機(jī)系統(tǒng)欲存取閃存芯片時，便有機(jī)會通過上述數(shù)據(jù)輸入/輸出總線同時對一實體單元中的多個實體區(qū)塊進(jìn)行存取。在此架構(gòu)中，當(dāng)主機(jī)系統(tǒng)欲將數(shù)據(jù)寫入閃存芯片時，存儲器控制器將根據(jù)寫入指令所對應(yīng)的邏輯地址將數(shù)據(jù)寫入至對應(yīng)的閃存模塊。假設(shè)一個實體頁面具有4個扇區(qū)(sector)的容量。倘若主機(jī)系統(tǒng)依序分段下達(dá)三個寫入指令，其中第一個寫入指令欲寫入的邏輯地址是對應(yīng)第一閃存模塊的第0與第3個實體扇區(qū)，第二個寫入指令欲寫入的邏輯地址是對應(yīng)第一閃存模塊的第2個實體扇區(qū)，且第三個寫入指令欲寫入的邏輯地址是對應(yīng)第一閃存模塊的第1個實體扇區(qū)，由于這三個寫入指令所欲寫入的數(shù)據(jù)都屬于相同的閃存模塊，因此存儲器控制器會依序分段將這三個寫入指令的數(shù)據(jù)寫入至第一閃存模塊的不同實體頁面。而在主機(jī)系統(tǒng)欲讀取上述數(shù)據(jù)時，存儲器控制器必須分三次從第一閃存模塊中讀出數(shù)據(jù)。也就是說，存儲器控制器必須對第一閃存模塊進(jìn)行三次讀取操作才能完整地讀出數(shù)據(jù)，據(jù)此會降低數(shù)據(jù)讀取的速度。
發(fā)明內(nèi)容有鑒于此，本發(fā)明提供一種數(shù)據(jù)寫入方法，其能確保日后讀取數(shù)據(jù)時的速度不會變慢。本發(fā)明提供一種存儲器控制器，其能確保日后讀取數(shù)據(jù)時的速度不會變慢。本發(fā)明提供一種存儲器儲存裝置，其能確保日后讀取數(shù)據(jù)時的速度不會變慢。本發(fā)明提出一種數(shù)據(jù)寫入方法，用于具有可復(fù)寫式非揮發(fā)性存儲器芯片的存儲器儲存裝置，其中可復(fù)寫式非揮發(fā)性存儲器芯片包括多個可復(fù)寫式非揮發(fā)性存儲器模塊，且各可復(fù)寫式非揮發(fā)性存儲器模塊具有多個實體區(qū)塊。此方法包括配置多個邏輯區(qū)塊，且上述邏輯區(qū)塊對映上述可復(fù)寫式非揮發(fā)性存儲器模塊中的部份實體區(qū)塊。此方法包括接收主機(jī)系統(tǒng)下達(dá)的一寫入指令，此寫入指令所對應(yīng)的邏輯地址屬于一預(yù)設(shè)邏輯地址范圍。此方法還包括判斷在所有的可復(fù)寫式非揮發(fā)性存儲器模塊中是否存在至少一適用存儲器模塊，其中至少一適用存儲器模塊為并未儲存屬于預(yù)設(shè)邏輯地址范圍的數(shù)據(jù)。此方法還包括若有至少一適用存儲器模塊存在，則將寫入指令所對應(yīng)的寫入數(shù)據(jù)寫入至上述至少一適用存儲器模塊。從另一觀點來看，本發(fā)明提出一種存儲器控制器，用于管理多個可復(fù)寫式非揮發(fā)性存儲器模塊，其中各可復(fù)寫式非揮發(fā)性存儲器模塊具有多個實體區(qū)塊。此存儲器控制器包括主機(jī)系統(tǒng)接口、存儲器接口，以及存儲器管理電路。其中，主機(jī)系統(tǒng)接口用以耦接主機(jī)系統(tǒng)。存儲器接口用以經(jīng)由多條數(shù)據(jù)輸入/輸出總線耦接至上述可復(fù)寫式非揮發(fā)性存儲器模塊。存儲器管理電路耦接至主機(jī)系統(tǒng)接口與存儲器接口，存儲器管理電路用以配置多個邏輯區(qū)塊，且上述邏輯區(qū)塊對映上述可復(fù)寫式非揮發(fā)性存儲器模塊中的部份實體區(qū)塊。其中，存儲器管理電路還用以經(jīng)由主機(jī)系統(tǒng)接口接收主機(jī)系統(tǒng)下達(dá)的一寫入指令，其中寫入指令所對應(yīng)的邏輯地址屬于一預(yù)設(shè)邏輯地址范圍。存儲器管理電路還用以判斷在上述可復(fù)寫式非揮發(fā)性存儲器模塊中是否存在至少一適用存儲器模塊，其中各適用存儲器模塊為并未儲存屬于預(yù)設(shè)邏輯地址范圍的數(shù)據(jù)。若有至少一適用存儲器模塊存在，存儲器管理電路還用以將寫入指令所對應(yīng)的寫入數(shù)據(jù)寫入至上述至少一適用存儲器模塊。從又一觀點來看，本發(fā)明提出一種存儲器儲存裝置，其包括可復(fù)寫式非揮發(fā)性存儲器芯片、存儲器控制器，以及連接器。其中，可復(fù)寫式非揮發(fā)性存儲器芯片包括多個可復(fù)寫式非揮發(fā)性存儲器模塊，各可復(fù)寫式非揮發(fā)性存儲器模塊具有多個實體區(qū)塊。存儲器控制器經(jīng)由多條數(shù)據(jù)輸入/輸出總線耦接至可復(fù)寫式非揮發(fā)性存儲器芯片，存儲器控制器用以配置多個邏輯區(qū)塊，且上述邏輯區(qū)塊對映上述可復(fù)寫式非揮發(fā)性存儲器模塊中的部分實體區(qū)塊。連接器耦接至存儲器控制器并用以耦接主機(jī)系統(tǒng)。其中，存儲器控制器用以經(jīng)由連接器接收主機(jī)系統(tǒng)下達(dá)的寫入指令，其中寫入指令所對應(yīng)的邏輯地址屬于一預(yù)設(shè)邏輯地址范圍。存儲器控制器還用以判斷在上述可復(fù)寫式非揮發(fā)性存儲器模塊中是否存在至少一適用存儲器模塊，其中至少一適用存儲器模塊為并未儲存屬于預(yù)設(shè)邏輯地址范圍的數(shù)據(jù)。若有至少一適用存儲器模塊存在，存儲器控制器更用以將寫入指令所對應(yīng)的寫入數(shù)據(jù)寫入至上述至少一適用存儲器模塊?；谏鲜觯景l(fā)明在將數(shù)據(jù)寫入具有多個可復(fù)寫式非揮發(fā)性存儲器模塊的可復(fù)寫式非揮發(fā)性存儲器芯片時，會盡可能地令屬于同一個預(yù)設(shè)邏輯地址范圍的數(shù)據(jù)不要被寫入至相同的可復(fù)寫式非揮發(fā)性存儲器模塊。如此一來，日后當(dāng)主機(jī)系統(tǒng)欲連續(xù)讀取屬于該預(yù)設(shè)邏輯地址范圍的數(shù)據(jù)時，便能從不同的可復(fù)寫式非揮發(fā)性存儲器模塊讀出數(shù)據(jù)，以確保數(shù)據(jù)讀取的速度不會變慢。為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細(xì)說明如下。圖IA是根據(jù)本發(fā)明一具體實施例繪出的使用存儲器儲存裝置的主機(jī)系統(tǒng)的示意圖。圖IB是根據(jù)本發(fā)明具體實施例所繪出的計算機(jī)、輸入/輸出裝置與存儲器儲存裝置的示意圖。圖IC是根據(jù)本發(fā)明另一具體實施例所繪出的主機(jī)系統(tǒng)與存儲器儲存裝置的示意圖。圖2為圖IA所示的存儲器儲存裝置的概要方塊圖。圖3是根據(jù)本發(fā)明一具體實施例繪出的存儲器控制器的概要方塊圖。圖4是根據(jù)本發(fā)明一具體實施例所繪出的可復(fù)寫式非揮發(fā)性存儲器芯片的概要方塊圖。圖5A與圖5B是根據(jù)本發(fā)明一具體實施例所繪出的管理實體區(qū)塊的具體示意圖。圖6是根據(jù)本發(fā)明一具體實施例所繪出的數(shù)據(jù)寫入方法的流程圖。主要組件符號說明1000主機(jī)系統(tǒng)1100:計算機(jī)1102:微處理器1104:隨機(jī)存取存儲器1106:輸入/輸出裝置1108:系統(tǒng)總線1110:數(shù)據(jù)傳輸接口1202:鼠標(biāo)1204鍵盤1206顯示器1208打印機(jī)1212:U盤1214記憶卡1216:固態(tài)硬盤1310數(shù)位相機(jī)1312=SD卡1314:MMC卡1316記憶棒I3I8=CF卡1320:嵌入式儲存裝置100存儲器儲存裝置102連接器104存儲器控制器106可復(fù)寫式非揮發(fā)性存儲器芯片1041:主機(jī)系統(tǒng)接口1043存儲器管理電路1045:存儲器接口3002緩沖存儲器3004:電源管理電路3006錯誤檢查與校正電路410、420、430、440可復(fù)寫式非揮發(fā)性存儲器模塊410a、420a、430a、440a數(shù)據(jù)輸入/輸出總線410(0)-410(N)、420(0)-420(N)、430(0)-430(N)、440(0)-440(N)實體區(qū)塊510數(shù)據(jù)區(qū)520:閑置區(qū)530系統(tǒng)區(qū)540取代區(qū)710(0)-710(H)邏輯區(qū)塊S605S640本發(fā)明一實施例所述的數(shù)據(jù)寫入方法的各步驟具體實施例方式一般而言，存儲器儲存裝置(也稱，存儲器儲存系統(tǒng))包括存儲器芯片與控制器(也稱，控制電路)。通常存儲器儲存裝置會與主機(jī)系統(tǒng)一起使用，以使主機(jī)系統(tǒng)可將數(shù)據(jù)寫入至存儲器儲存裝置或從存儲器儲存裝置中讀取數(shù)據(jù)。另外，也有存儲器儲存裝置是包括嵌入式存儲器與可執(zhí)行于主機(jī)系統(tǒng)上以實質(zhì)地作為此嵌入式存儲器的控制器的軟件。圖IA是根據(jù)本發(fā)明一具體實施例所繪出的使用存儲器儲存裝置的主機(jī)系統(tǒng)的示意圖。主機(jī)系統(tǒng)1000包括計算機(jī)1100與輸入/輸出anput/Output，I/O)裝置1106。計算機(jī)1100包括微處理器1102、隨機(jī)存取存儲器(RandomAccessMemory，RAM)1104、系統(tǒng)總線1108以及數(shù)據(jù)傳輸接口1110。輸入/輸出裝置1106包括如圖IB所示的鼠標(biāo)1202、鍵盤1204、顯示器1206與打印機(jī)1208。必須了解的是，圖2B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可還包括其它裝置。在本發(fā)明具體實施例中，存儲器儲存裝置100是通過數(shù)據(jù)傳輸接口1110與主機(jī)系統(tǒng)1000的其它組件耦接。藉由微處理器1102、隨機(jī)存取存儲器1104以及輸入/輸出裝置1106的運(yùn)作，主機(jī)系統(tǒng)1000可將數(shù)據(jù)寫入至存儲器儲存裝置100，或從存儲器儲存裝置100中讀取數(shù)據(jù)。例如，存儲器儲存裝置100可以是如圖IB所示的記憶卡1214、隨身碟1212、或固態(tài)硬盤(SolidStateDrive,SSD)1216。一般而言，主機(jī)系統(tǒng)1000為可儲存數(shù)據(jù)的任意系統(tǒng)。雖然在本具體實施例中主機(jī)系統(tǒng)1000是以計算機(jī)系統(tǒng)來作說明，然而，在本發(fā)明另一具體實施例中，主機(jī)系統(tǒng)1000也可以是手機(jī)、數(shù)字相機(jī)、攝影機(jī)、通訊裝置、音訊播放器或視訊播放器等系統(tǒng)。例如，在主機(jī)系統(tǒng)為數(shù)位相機(jī)1310時，存儲器儲存裝置則為其所使用的安全數(shù)字(SecureDigital,SD)卡1312、多媒體記憶(MultimediaCard,MMC)卡1314、記憶棒(MemoryMick)1316、小型快閃(CompactFlash,CF)卡1318或嵌入式儲存裝置1320(如圖IC所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(EmbeddedMMC，eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接于主機(jī)系統(tǒng)的基板上。圖2為圖IA所示的存儲器儲存裝置100的概要方塊圖。請參照圖2，存儲器儲存裝置100包括連接器102、存儲器控制器104與可復(fù)寫式非揮發(fā)性存儲器芯片106。連接器102耦接至存儲器控制器104，并且用以耦接主機(jī)系統(tǒng)1000。在本具體實施例中，連接器102所支持的傳輸接口種類為序列先進(jìn)附件(SerialAdvancedTechnologyAttachment,SATA)接口。然而在其它具體實施例中，連接器102的傳輸接口種類也可以是通用序列總線(UniversalSerialBus,USB)接口、多媒體儲存卡(MultimediaCard,MMC)接口、平行先進(jìn)附件(ParallelAdvancedTechnologyAttachment,PATA)接口、電氣和電子工程師協(xié)會GnstituteofElectricalandElectronicEngineers,IEEE)1394接口、高速周邊零件連接接口(PeripheralComponentInterconnectExpress,PCIExpress)接口、安全數(shù)字(SecureDigital,SD)接口、記憶棒(MemoryStick,MS)接口、小型快閃(CompactFlash,CF)接口，或整合驅(qū)動電子(IntegratedDriveElectronics,IDE)接口等任何適用的接口，在此并不加以限制。存儲器控制器104會執(zhí)行以硬件型式或韌體型式實作的多個邏輯門或控制指令，并根據(jù)主機(jī)系統(tǒng)1000的指令在可復(fù)寫式非揮發(fā)性存儲器芯片106中進(jìn)行數(shù)據(jù)的寫入、讀取與抹除等運(yùn)作。其中，存儲器控制器104還特別用以根據(jù)本具體實施例的數(shù)據(jù)寫入方法，在收到來自主機(jī)系統(tǒng)1000的寫入指令后決定數(shù)據(jù)應(yīng)被寫入之處。本具體實施例的數(shù)據(jù)寫入方法將于后配合附圖再作說明?？蓮?fù)寫式非揮發(fā)性存儲器芯片106耦接至存儲器控制器104?？蓮?fù)寫式非揮發(fā)性存儲器芯片106系用以儲存如檔案配置表(FileAllocationTable,FAT)或增強(qiáng)型文件系統(tǒng)(NewTechnologyFileSystem,NTFS)等檔案系統(tǒng)信息，以及儲存如文字、影像或聲音檔案等一般性數(shù)據(jù)。舉例來說，可復(fù)寫式非揮發(fā)性存儲器芯片106為多階記憶胞(MultiLevelCe11,MLC)NAND閃存芯片，但本發(fā)明不限于此，可復(fù)寫式非揮發(fā)性存儲器芯片106也可以是單階記憶胞(SingleLevelCell,SLC)NAND閃存芯片、其它閃存芯片或任何具有相同特性的存儲器芯片。圖3是根據(jù)本發(fā)明一具體實施例所繪出的存儲器控制器的概要方塊圖。請參照圖3，存儲器控制器104包括主機(jī)系統(tǒng)接口1041、存儲器管理電路1043，以及存儲器接口1045。主機(jī)系統(tǒng)接口1041耦接至存儲器管理電路1043，并通過連接器102以耦接主機(jī)系統(tǒng)1000。主機(jī)系統(tǒng)接口1041是用以接收與識別主機(jī)系統(tǒng)1000所傳送的指令與數(shù)據(jù)。據(jù)此，主機(jī)系統(tǒng)1000所傳送的指令與數(shù)據(jù)會通過主機(jī)系統(tǒng)接口1041而傳送至存儲器管理電路1043。在本具體實施例中，主機(jī)系統(tǒng)接口1041對應(yīng)連接器102而為SATA接口，而在其它具體實施例中，主機(jī)系統(tǒng)接口1041也可以是USB接口、匪C接口、PATA接口、IEEE1394接口、PCIExpress接口、SD接口、MS接口、CF接口、IDE接口或符合其它接口標(biāo)準(zhǔn)的接口。存儲器管理電路1043是用以控制存儲器控制器104的整體運(yùn)作。具體來說，存儲器管理電路1043具有多個控制指令，在存儲器儲存裝置100運(yùn)作時，上述控制指令會被執(zhí)行以實現(xiàn)本具體實施例的數(shù)據(jù)寫入方法。在一具體實施例中，存儲器管理電路1043的控制指令是以韌體型式來實作。例如，存儲器管理電路1043具有微處理器單元(未示出)與只讀存儲器(未示出)，且上述控制指令是被燒錄在只讀存儲器中。當(dāng)存儲器儲存裝置100運(yùn)作時，上述控制指令會由微處理器單元來執(zhí)行以完成本具體實施例的數(shù)據(jù)寫入方法。在本發(fā)明另一具體實施例中，存儲器管理電路1043的控制指令也可以程序代碼型式儲存于可復(fù)寫式非揮發(fā)性存儲器芯片106的特定區(qū)域(例如，可復(fù)寫式非揮發(fā)性存儲器芯片106中專用于存放系統(tǒng)數(shù)據(jù)的系統(tǒng)區(qū))中。此外，存儲器管理電路1043具有微處理器單元(未示出)、只讀存儲器(未示出)及隨機(jī)存取存儲器(未示出)。其中，只讀存儲器具有驅(qū)動碼段，并且當(dāng)存儲器控制器104被致能時，微處理器單元會先執(zhí)行此驅(qū)動碼段來將儲存于可復(fù)寫式非揮發(fā)性存儲器芯片106中的控制指令加載至存儲器管理電路1043的隨機(jī)存取存儲器中。之后，微處理器單元會運(yùn)轉(zhuǎn)上述控制指令以執(zhí)行本具體實施例的數(shù)據(jù)寫入方法。此外，在本發(fā)明另一具體實施例中，存儲器管理電路1043的控制指令也可以一硬件型式來實作。存儲器接口1045耦接至存儲器管理電路1043，用以使存儲器控制器104與可復(fù)寫式非揮發(fā)性存儲器芯片106相耦接。據(jù)此，存儲器控制器104可對可復(fù)寫式非揮發(fā)性存儲器芯片106進(jìn)行相關(guān)運(yùn)作。也就是說，欲寫入至可復(fù)寫式非揮發(fā)性存儲器芯片106的數(shù)據(jù)會經(jīng)由存儲器接口1045轉(zhuǎn)換為可復(fù)寫式非揮發(fā)性存儲器芯片106所能接受的格式。在本發(fā)明的一具體實施例中，存儲器控制器104還包括緩沖存儲器3002，緩沖存儲器3002耦接至存儲器管理電路1043，用以暫存來自于主機(jī)系統(tǒng)1000的數(shù)據(jù)，或暫存來自于可復(fù)寫式非揮發(fā)性存儲器芯片106的數(shù)據(jù)。在本發(fā)明另一具體實施例中，存儲器控制器104還包括電源管理電路3004。電源管理電路3004耦接至存儲器管理電路1043，用以控制存儲器儲存裝置100的電源。在本發(fā)明又一具體實施例中，存儲器控制器104還包括錯誤檢查與校正電路3006。錯誤檢查與校正電路3006耦接至存儲器管理電路1043，用以執(zhí)行錯誤檢查與校正程序以確保數(shù)據(jù)的正確性。具體而言，當(dāng)存儲器管理電路1043接收到來自主機(jī)系統(tǒng)1000的寫入指令時，錯誤檢查與校正電路3006會為對應(yīng)此寫入指令的數(shù)據(jù)產(chǎn)生對應(yīng)的錯誤檢查與校正碼(ErrorCheckingandCorrectingCode,ECCCode)，且存儲器管理電路1043會將對應(yīng)此寫入指令的數(shù)據(jù)與對應(yīng)的錯誤檢查與校正碼寫入至可復(fù)寫式非揮發(fā)性存儲器芯片106。之后當(dāng)存儲器管理電路1043從可復(fù)寫式非揮發(fā)性存儲器芯片106中讀取數(shù)據(jù)時，會同時讀取此數(shù)據(jù)對應(yīng)的錯誤檢查與校正碼，且錯誤檢查與校正電路3006會依據(jù)此錯誤檢查與校正碼對所讀取的數(shù)據(jù)執(zhí)行錯誤檢查與校正程序。圖4是根據(jù)本發(fā)明一具體實施例所繪出的可復(fù)寫式非揮發(fā)性存儲器芯片的概要方塊圖。請參閱圖4，可復(fù)寫式非揮發(fā)性存儲器芯片106包括可復(fù)寫式非揮發(fā)性存儲器模塊410、可復(fù)寫式非揮發(fā)性存儲器模塊420、可復(fù)寫式非揮發(fā)性存儲器模塊430與可復(fù)寫式非揮發(fā)性存儲器模塊440。其中，可復(fù)寫式非揮發(fā)性存儲器模塊410至440分別透過獨立的數(shù)據(jù)輸入/輸出總線410a至440a耦接至存儲器控制器104。然而，在本發(fā)明的另一具體實施例中，可復(fù)寫式非揮發(fā)性存儲器模塊410至440也可僅通過一個數(shù)據(jù)輸入/輸出總線與存儲器控制器104耦接?？蓮?fù)寫式非揮發(fā)性存儲器模塊410具有實體區(qū)塊410(0)_410(N)、可復(fù)寫式非揮發(fā)性存儲器模塊420具有實體區(qū)塊420(0)-420(N)、可復(fù)寫式非揮發(fā)性存儲器模塊430具有實體區(qū)塊430(0)-430(N)，而可復(fù)寫式非揮發(fā)性存儲器模塊440具有實體區(qū)塊440(0)-440(N)。其中，可復(fù)寫式非揮發(fā)性存儲器模塊410至440的每一實體區(qū)塊分別具有數(shù)個實體頁面，且每一實體頁面具有至少一實體扇區(qū)(sector)。在一具體實施例中，每一實體區(qū)塊是由1個實體頁面所組成，且每一實體頁面具有8個實體扇區(qū)。因此在每一實體扇區(qū)為512字節(jié)(byte)的例子中，每一實體頁面的容量為4千字節(jié)(Kilobyte，KB)。然而本發(fā)明不限于此，每一實體區(qū)塊也可由64個實體頁面、256個實體頁面或其它任意個實體頁面所組成。每一實體頁面通常包括數(shù)據(jù)位區(qū)與冗余位區(qū)。數(shù)據(jù)位區(qū)用以儲存使用者的數(shù)據(jù)，而冗余位區(qū)用以儲存系統(tǒng)的數(shù)據(jù)(例如，錯誤檢查與校正碼)。更詳細(xì)來說，屬于同一個實體區(qū)塊的實體頁面可被獨立地寫入且被同時地抹除。也就是說，實體區(qū)塊為數(shù)據(jù)抹除時的最小單位(每一實體區(qū)塊含有最小數(shù)目之一并被抹除的記憶胞)。實體頁面則為數(shù)據(jù)寫入時的最小單位。然而在本發(fā)明另一具體實施例中，寫入數(shù)據(jù)的最小單位也可以是實體扇區(qū)或其它大小。在本具體實施例中，存儲器管理電路1043在執(zhí)行主機(jī)系統(tǒng)1000下達(dá)的寫入指令時，同時利用數(shù)據(jù)輸入/輸出總線410a至440a來以平行方式寫入數(shù)據(jù)。而在執(zhí)行主機(jī)系統(tǒng)1000下達(dá)的讀取指令時，亦同時利用數(shù)據(jù)輸入/輸出總線410a至440a而以平行方式進(jìn)行讀取動作。必須說明的是，雖然本具體實施例中可復(fù)寫式非揮發(fā)性存儲器芯片106是包括4個可復(fù)寫式非揮發(fā)性存儲器模塊，但本發(fā)明并不限于此。在本發(fā)明的另一具體實施例中，可復(fù)寫式非揮發(fā)性存儲器芯片106也可以包括2個或8個可復(fù)寫式非揮發(fā)性存儲器模塊。圖5A與圖5B是根據(jù)本發(fā)明的一具體實施例所繪出的管理實體區(qū)塊的具體示意圖。請參照圖5A，存儲器控制器104中的存儲器管理電路1043會將可復(fù)寫式非揮發(fā)性存儲器模塊410至440中的實體區(qū)塊410(0)-410(N)、實體區(qū)塊420(0)-420(N)、實體區(qū)塊430(0)-430(N)，以及實體區(qū)塊440(0)-440(N)邏輯地分組為數(shù)據(jù)區(qū)510、閑置區(qū)520、系統(tǒng)區(qū)530與取代區(qū)M0。圖5A中所標(biāo)示的F、S、R與N為正整數(shù)，代表各區(qū)配置的實體區(qū)塊數(shù)量，其可由存儲器儲存裝置100的制造商依據(jù)所使用的可復(fù)寫式非揮發(fā)性存儲器芯片106的容量而設(shè)定。邏輯上屬于數(shù)據(jù)區(qū)510與閑置區(qū)520的實體區(qū)塊是用以儲存來自于主機(jī)系統(tǒng)1000的數(shù)據(jù)。具體來說，屬于數(shù)據(jù)區(qū)510的實體區(qū)塊是被視為已儲存有數(shù)據(jù)的實體區(qū)塊，而閑置區(qū)520中的實體區(qū)塊則是用以替換數(shù)據(jù)區(qū)510的實體區(qū)塊。換句話說，閑置區(qū)520的實體區(qū)塊為空或可使用的實體區(qū)塊(無記錄數(shù)據(jù)或標(biāo)記為已沒用的無效數(shù)據(jù))。一般來說，當(dāng)從主機(jī)系統(tǒng)1000接收到寫入指令與欲寫入的數(shù)據(jù)時，存儲器管理電路1043會從閑置區(qū)520中提取實體區(qū)塊，并且將數(shù)據(jù)寫入至所提取的實體區(qū)塊中，以替換數(shù)據(jù)區(qū)510的實體區(qū)塊。邏輯上屬于系統(tǒng)區(qū)530的實體區(qū)塊是用以記錄系統(tǒng)數(shù)據(jù)。例如，系統(tǒng)數(shù)據(jù)包括關(guān)于可復(fù)寫式非揮發(fā)性存儲器芯片106的制造商與型號、可復(fù)寫式非揮發(fā)性存儲器芯片106的實體區(qū)塊數(shù)，以及每一實體區(qū)塊的實體頁面數(shù)等。邏輯上屬于取代區(qū)MO中的實體區(qū)塊是用以在數(shù)據(jù)區(qū)510、閑置區(qū)520或系統(tǒng)區(qū)530中的實體區(qū)塊損毀時，取代損壞的實體區(qū)塊。具體而言，倘若取代區(qū)MO中仍存有正常的實體區(qū)塊且數(shù)據(jù)區(qū)510的實體區(qū)塊損壞時，存儲器管理電路1043會從取代區(qū)540中提取正常的實體區(qū)塊來更換損壞的實體區(qū)塊。其中，存儲器管理電路1043是以取代區(qū)540中屬于可復(fù)寫式非揮發(fā)性存儲器模塊410的正常實體區(qū)塊來取代可復(fù)寫式非揮發(fā)性存儲器模塊410中的壞實體區(qū)塊，并且以取代區(qū)MO中屬于可復(fù)寫式非揮發(fā)性存儲器模塊420的正常實體區(qū)塊來取代可復(fù)寫式非揮發(fā)性存儲器模塊420中的壞實體區(qū)塊，以此類推。請參照圖5B，在本具體實施例中，存儲器管理電路1043會配置數(shù)個邏輯區(qū)塊710(0)-710(H)，且邏輯區(qū)塊710(0)-710(H)會對映至可復(fù)寫式非揮發(fā)性存儲器模塊410至440中的部份實體區(qū)塊。詳言之，各邏輯區(qū)塊所包括的邏輯頁面會依序地對映至相對應(yīng)的實體區(qū)塊中的實體頁面，且各邏輯頁面所具有的多個邏輯扇區(qū)會映像至對應(yīng)的實體頁面中的實體扇區(qū)。存儲器管理電路1043將所配置的邏輯區(qū)塊提供給主機(jī)系統(tǒng)1000，并且維護(hù)一邏輯區(qū)塊-實體區(qū)塊映像表(logicalblock-physicalblockmappingtable)，以記錄與邏輯區(qū)塊710(0)-710(H)與數(shù)據(jù)區(qū)510的實體區(qū)塊之間的對映關(guān)系。因此當(dāng)主機(jī)系統(tǒng)1000欲讀取某一邏輯地址時，存儲器管理電路1043可將主機(jī)系統(tǒng)1000所欲讀取的邏輯地址轉(zhuǎn)換為對應(yīng)的邏輯區(qū)塊、邏輯頁面或邏輯扇區(qū)，并且通過邏輯區(qū)塊-實體區(qū)塊映像表于對應(yīng)的實體區(qū)塊的實體頁面中讀取數(shù)據(jù)。在本具體實施例中，主機(jī)系統(tǒng)1000下達(dá)寫入指令時，存儲器管理電路1043會將屬于同一個預(yù)設(shè)邏輯地址范圍的數(shù)據(jù)盡可能地分散寫入至不同的可復(fù)寫式非揮發(fā)性存儲器模塊中。詳細(xì)地說，主機(jī)系統(tǒng)1000下達(dá)的每一寫入指令包括欲寫入的扇區(qū)地址以及扇區(qū)數(shù)量，存儲器管理電路1043在將扇區(qū)地址與扇區(qū)數(shù)量轉(zhuǎn)換為對應(yīng)的邏輯地址后，便能判斷該邏輯地址所屬的預(yù)設(shè)邏輯地址范圍。在每一邏輯頁面具有8個邏輯扇區(qū)的例子中，若預(yù)設(shè)邏輯地址范圍是一個邏輯頁面，那么任何欲將數(shù)據(jù)寫入邏輯扇區(qū)0至7的寫入指令所對應(yīng)的邏輯地址便屬于相同的預(yù)設(shè)邏輯地址范圍。據(jù)此，假設(shè)主機(jī)系統(tǒng)1000下達(dá)的第一寫入指令欲將第一寫入數(shù)據(jù)寫入至第0及第1個邏輯扇區(qū)，且存儲器管理電路1043將第一寫入數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊410。接著，倘若主機(jī)系統(tǒng)1000下達(dá)的第二寫入指令欲將第二寫入數(shù)據(jù)寫入至第2及第3個邏輯扇區(qū)，由于第0、1、2、3個邏輯扇區(qū)均屬于同一個邏輯頁面(也就是說，屬于相同的預(yù)設(shè)邏輯地址范圍)，因此存儲器管理電路1043會選擇將第二寫入數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊410之外的可復(fù)寫式非揮發(fā)性存儲器模塊(例如寫入至可復(fù)寫式非揮發(fā)性存儲器模塊420、可復(fù)寫式非揮發(fā)性存儲器模塊430，或可復(fù)寫式非揮發(fā)性存儲器模塊440)。假設(shè)存儲器管理電路1043選擇將第二寫入數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊420后，且倘若主機(jī)系統(tǒng)1000又下達(dá)的第三寫入指令欲將第三寫入數(shù)據(jù)寫入至第4個邏輯扇區(qū)，因第三寫入指令的邏輯地址與第一、第二寫入指令的邏輯地址都屬于同一預(yù)設(shè)邏輯地址范圍(即，第0、1、2、3、4個邏輯扇區(qū)系屬于同一個邏輯頁面)，因此存儲器管理電路1043會設(shè)法將第三寫入數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊410、420之外的可復(fù)寫式非揮發(fā)性存儲器模塊。在本具體實施例中，假設(shè)存儲器管理電路1043將第三寫入數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊430。爾后，當(dāng)主機(jī)系統(tǒng)1000下達(dá)一讀取指令且其對應(yīng)的邏輯地址是要讀取第0至4個邏輯扇區(qū)的數(shù)據(jù)時，因第0至4個邏輯扇區(qū)屬于同一個預(yù)設(shè)邏輯地址范圍(即，同一邏輯頁面)，如前述具體實施例所述，該些數(shù)據(jù)是被存放在不同的可復(fù)寫式非揮發(fā)性存儲器模塊之中。因此，存儲器管理電路1043會通過數(shù)據(jù)輸入/輸出總線410a、420a以及430a，分別從可復(fù)寫式非揮發(fā)性存儲器模塊410、420與430中平行地讀出數(shù)據(jù)，從而確保數(shù)據(jù)讀取的速度不會因為需要對同一個可復(fù)寫式非揮發(fā)性存儲器模塊進(jìn)行多次讀取而變慢。換言之，對于主機(jī)系統(tǒng)1000下達(dá)的數(shù)個寫入指令來說，若有不同寫入指令對應(yīng)的邏輯地址是屬于同一個預(yù)設(shè)邏輯地址范圍，存儲器管理電路1043會盡可能將這些寫入指令分別對應(yīng)的寫入數(shù)據(jù)分散存放在不同的可復(fù)寫式非揮發(fā)性存儲器模塊，以避免在主機(jī)系統(tǒng)1000欲連續(xù)讀取上述數(shù)據(jù)時，需要對同一可復(fù)寫式非揮發(fā)性存儲器模塊進(jìn)行多次讀取而降低數(shù)據(jù)讀取的速度。以下是說明存儲器管理電路1043將屬于同一個預(yù)設(shè)邏輯地址范圍的數(shù)據(jù)分散寫入至不同可復(fù)寫式非揮發(fā)性存儲器模塊的實體區(qū)塊的方式。為了方便說明，假設(shè)預(yù)設(shè)邏輯地址范圍為一個邏輯頁面。在本具體實施例中，若存儲器管理電路1043經(jīng)由主機(jī)系統(tǒng)接口1041接收主機(jī)系統(tǒng)1000下達(dá)的寫入指令，且此寫入指令所對應(yīng)的邏輯地址屬于一特定邏輯頁面。存儲器管理電路1043首先判斷在可復(fù)寫式非揮發(fā)性存儲器模塊410至440中，是否存在并未儲存任何屬于該特定邏輯頁面的數(shù)據(jù)的可復(fù)寫式非揮發(fā)性存儲器模塊。以下將符合上述條件的可復(fù)寫式非揮發(fā)性存儲器模塊稱之為適用存儲器模塊。倘若有至少一適用存儲器模塊存在，那么存儲器管理電路1043將優(yōu)先選擇適用存儲器模塊來儲存寫入指令所對應(yīng)的寫入數(shù)據(jù)。具體來說，若適用存儲器模塊的數(shù)量大于1，存儲器管理電路1043會隨機(jī)選擇其中一個適用存儲器模塊，并將寫入指令所對應(yīng)的寫入數(shù)據(jù)寫入至所選擇的適用存儲器模塊。舉例來說，假設(shè)目前只有可復(fù)寫式非揮發(fā)性存儲器模塊410已存有同樣屬于特定邏輯頁面的數(shù)據(jù)，那么可復(fù)寫式非揮發(fā)性存儲器模塊420至440便為適用存儲器模塊，存儲器管理電路1043會選擇將寫入數(shù)據(jù)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊420至440其中之一。倘若存儲器管理電路1043無法在可復(fù)寫式非揮發(fā)性存儲器模塊410至440中找到任何適用存儲器模塊，表示在每個可復(fù)寫式非揮發(fā)性存儲器模塊中都已儲存了屬于該特定邏輯頁面的數(shù)據(jù)。據(jù)此，存儲器管理電路1043會隨機(jī)地從可復(fù)寫式非揮發(fā)性存儲器模塊410至440中擇一來儲存寫入數(shù)據(jù)?；蛘?，存儲器管理電路1043會在可復(fù)寫式非揮發(fā)性存儲器模塊410至440中，找出目前儲存最少筆屬于該特定邏輯頁面的數(shù)據(jù)的可復(fù)寫式非揮發(fā)性存儲器模塊來儲存寫入數(shù)據(jù)。如此一來，就能避免對應(yīng)屬于該特定邏輯頁面之邏輯地址的多個寫入指令的寫入數(shù)據(jù)都被集中儲存在同一個可復(fù)寫式非揮發(fā)性存儲器模塊。之后，當(dāng)主機(jī)系統(tǒng)1000下達(dá)一讀取指令要讀取屬于該特定邏輯頁面的連續(xù)數(shù)據(jù)時，存儲器管理電路1043便可從不同的可復(fù)寫式非揮發(fā)性存儲器模塊中平行地讀出對應(yīng)的讀取數(shù)據(jù)。換句話說，在預(yù)設(shè)邏輯地址范圍為一個邏輯頁面的例子中，當(dāng)屬于某一邏輯頁面的數(shù)據(jù)已被寫入至一個可復(fù)寫式非揮發(fā)性存儲器模塊，在主機(jī)系統(tǒng)1000欲再次寫入同樣屬于該邏輯頁面的數(shù)據(jù)時，存儲器管理電路1043會盡可能地將數(shù)據(jù)寫入至其它的可復(fù)寫式非揮發(fā)性存儲器模塊。由于主機(jī)系統(tǒng)1000存取存儲器儲存裝置100的行為經(jīng)常會多次寫入小檔案，然后再將該些小檔案一并讀出，因此只要通過上述方式便不會降低主機(jī)系統(tǒng)1000讀取檔案的速度。必須特別說明的是，在上述具體實施例中雖然是以一個邏輯頁面作為預(yù)設(shè)邏輯地址范圍來做說明，但在本發(fā)明的其它具體實施例中，預(yù)設(shè)邏輯地址范圍也可以是符合特定數(shù)量的多個連續(xù)邏輯地址(例如邏輯地址0至邏輯地址7)。圖6是根據(jù)本發(fā)明的一具體實施例所繪出的數(shù)據(jù)寫入方法的流程圖。請參閱圖6，在步驟S605中，存儲器管理電路1043配置多個邏輯區(qū)塊，且各邏輯區(qū)塊對映可復(fù)寫式非揮發(fā)性存儲器模塊410至440中的部份實體區(qū)塊。如步驟S610所示，存儲器管理電路1043經(jīng)由主機(jī)系統(tǒng)接口1041接收主機(jī)系統(tǒng)1000下達(dá)的一寫入指令，其中寫入指令所對應(yīng)的邏輯地址屬于一預(yù)設(shè)邏輯地址范圍。在步驟S620中，存儲器管理電路1043判斷在可復(fù)寫式非揮發(fā)性存儲器模塊410至440中是否存在至少一適用存儲器模塊。其中，適用存儲器模塊是指并未儲存屬于該預(yù)設(shè)邏輯地址范圍的數(shù)據(jù)的可復(fù)寫式非揮發(fā)性存儲器模塊。若有至少一適用存儲器模塊存在，則如步驟S630所示，存儲器管理電路1043選擇其中一個適用存儲器模塊，并且將寫入指令所對應(yīng)的寫入數(shù)據(jù)寫入至所選擇的適用存儲器模塊。若沒有任何適用存儲器模塊存在，則如步驟S640所示，存儲器管理電路1043將寫入數(shù)據(jù)隨機(jī)寫入至可復(fù)寫式非揮發(fā)性存儲器模塊410至440其中之一。綜上所述，本發(fā)明所述的存儲器儲存裝置、其存儲器控制器與數(shù)據(jù)寫入方法是在處理寫入指令時，盡可能地避免將屬于同一預(yù)設(shè)邏輯地址范圍的數(shù)據(jù)儲存至相同的可復(fù)寫式非揮發(fā)性存儲器模塊。如此一來，當(dāng)主機(jī)系統(tǒng)欲對該預(yù)設(shè)邏輯地址范圍中的連續(xù)數(shù)據(jù)進(jìn)行讀取時，便能從不同的可復(fù)寫式非揮發(fā)性存儲器模塊中平行地讀出數(shù)據(jù)，從而確保數(shù)據(jù)讀取的速度不會變慢。雖然本發(fā)明已以實施例揭示如上，然其并非用以限定本發(fā)明，任何所屬
技術(shù)領(lǐng)域：
中的普通技術(shù)人員，當(dāng)可作些許之的更動與潤飾，而不脫離本發(fā)明的精神和范圍。權(quán)利要求1.一種數(shù)據(jù)寫入方法，用于具有一可復(fù)寫式非揮發(fā)性存儲器芯片的一存儲器儲存裝置，其中該可復(fù)寫式非揮發(fā)性存儲器芯片包括多個可復(fù)寫式非揮發(fā)性存儲器模塊，且各該些可復(fù)寫式非揮發(fā)性存儲器模塊具有多個實體區(qū)塊，該方法包括配置多個邏輯區(qū)塊，且該些邏輯區(qū)塊對映該些可復(fù)寫式非揮發(fā)性存儲器模塊中的部分該些實體區(qū)塊；接收一主機(jī)系統(tǒng)下達(dá)的一寫入指令，其中該寫入指令所對應(yīng)的一邏輯地址屬于一預(yù)設(shè)邏輯地址范圍；判斷在該些可復(fù)寫式非揮發(fā)性存儲器模塊中是否存在至少一適用存儲器模塊，其中該至少一適用存儲器模塊為并未儲存屬于該預(yù)設(shè)邏輯地址范圍的數(shù)據(jù)；以及若存在該至少一適用存儲器模塊，則將該寫入指令所對應(yīng)的一寫入數(shù)據(jù)寫入至該至少一適用存儲器模塊。2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)寫入方法，其中將該寫入指令所對應(yīng)的該寫入數(shù)據(jù)寫入至該至少一適用存儲器模塊的步驟包括隨機(jī)選擇該至少一適用存儲器模塊來寫入該寫入數(shù)據(jù)。3.根據(jù)權(quán)利要求1所述的數(shù)據(jù)寫入方法，其中在判斷在該些可復(fù)寫式非揮發(fā)性存儲器模塊中是否存在該至少一適用存儲器模塊的步驟之后，該方法還包括若不存在該至少一適用存儲器模塊，則將該寫入數(shù)據(jù)隨機(jī)寫入至該些可復(fù)寫式非揮發(fā)性存儲器模塊的其中之一。4.根據(jù)權(quán)利要求1所述的數(shù)據(jù)寫入方法，其中該預(yù)設(shè)邏輯地址范圍包括一邏輯頁面，或符合一特定數(shù)量的多個連續(xù)邏輯地址。5.一種存儲器控制器，用于管理多個可復(fù)寫式非揮發(fā)性存儲器模塊，其中各該些可復(fù)寫式非揮發(fā)性存儲器模塊具有多個實體區(qū)塊，該存儲器控制器包括一主機(jī)系統(tǒng)接口，用以耦接一主機(jī)系統(tǒng)；一存儲器接口，用以經(jīng)由多條數(shù)據(jù)輸入/輸出總線耦接至該些可復(fù)寫式非揮發(fā)性存儲器模塊；以及一存儲器管理電路，耦接至該主機(jī)系統(tǒng)接口與該存儲器接口，該存儲器管理電路用以配置多個邏輯區(qū)塊，且該些邏輯區(qū)塊對映該些可復(fù)寫式非揮發(fā)性存儲器模塊中的部分該些實體區(qū)塊，其中該存儲器管理電路用以經(jīng)由該主機(jī)系統(tǒng)接口接收該主機(jī)系統(tǒng)下達(dá)的一寫入指令，其中該寫入指令所對應(yīng)的一邏輯地址屬于一預(yù)設(shè)邏輯地址范圍，該存儲器管理電路還用以判斷在該些可復(fù)寫式非揮發(fā)性存儲器模塊中是否存在至少一適用存儲器模塊，其中該至少一適用存儲器模塊為并未儲存屬于該預(yù)設(shè)邏輯地址范圍的數(shù)據(jù)，若存在該至少一適用存儲器模塊，該存儲器管理電路還用以將該寫入指令所對應(yīng)的一寫入數(shù)據(jù)寫入至該至少一適用存儲器模塊。6.根據(jù)權(quán)利要求5所述的存儲器控制器，其中該存儲器管理電路還用以隨機(jī)選擇該至少一適用存儲器模塊來寫入該寫入數(shù)據(jù)。7.根據(jù)權(quán)利要求5所述的存儲器控制器，其中該存儲器管理電路還用以在判斷不存在該至少一適用存儲器模塊時，將該寫入數(shù)據(jù)隨機(jī)寫入至該些可復(fù)寫式非揮發(fā)性存儲器模塊的其中之一。8.根據(jù)權(quán)利要求5所述的存儲器控制器，其中該預(yù)設(shè)邏輯地址范圍包括一邏輯頁面，或符合一特定數(shù)量的多個連續(xù)邏輯地址。9.根據(jù)權(quán)利要求5所述的存儲器控制器，其中該存儲器管理電路還用以經(jīng)由該主機(jī)系統(tǒng)接口接收該主機(jī)系統(tǒng)下達(dá)的一讀取指令，并且當(dāng)該讀取指令所對應(yīng)的該邏輯地址屬于該預(yù)設(shè)邏輯地址范圍時，分別從該些可復(fù)寫式非揮發(fā)性存儲器模塊中讀出對應(yīng)的一讀取數(shù)據(jù)。10.一種存儲器儲存裝置，包括一可復(fù)寫式非揮發(fā)性存儲器芯片，包括多個可復(fù)寫式非揮發(fā)性存儲器模塊，其中各該些可復(fù)寫式非揮發(fā)性存儲器模塊具有多個實體區(qū)塊；一存儲器控制器，經(jīng)由多條數(shù)據(jù)輸入/輸出總線耦接至該可復(fù)寫式非揮發(fā)性存儲器芯片，該存儲器控制器用以配置多個邏輯區(qū)塊，且該些邏輯區(qū)塊對映該些可復(fù)寫式非揮發(fā)性存儲器模塊中的部分該些實體區(qū)塊；以及一連接器，耦接至該存儲器控制器并用以耦接一主機(jī)系統(tǒng)，其中該存儲器控制器用以經(jīng)由該連接器接收該主機(jī)系統(tǒng)下達(dá)的一寫入指令，其中該寫入指令所對應(yīng)的一邏輯地址屬于一預(yù)設(shè)邏輯地址范圍，該存儲器控制器還用以判斷在該些可復(fù)寫式非揮發(fā)性存儲器模塊中是否存在至少一適用存儲器模塊，其中該至少一適用存儲器模塊為并未儲存屬于該預(yù)設(shè)邏輯地址范圍的數(shù)據(jù)，若存在該至少一適用存儲器模塊，該存儲器控制器還用以將該寫入指令所對應(yīng)的一寫入數(shù)據(jù)寫入至該至少一適用存儲器模塊。11.根據(jù)權(quán)利要求10所述的存儲器儲存裝置，其中該存儲器控制器還用以隨機(jī)選擇該至少一適用存儲器模塊來寫入該寫入資料。12.根據(jù)權(quán)利要求10所述的存儲器儲存裝置，其中該存儲器控制器還用以在判斷不存在該至少一適用存儲器模塊時，將該寫入數(shù)據(jù)隨機(jī)寫入至該些可復(fù)寫式非揮發(fā)性存儲器模塊的其中之一。13.根據(jù)權(quán)利要求10所述的存儲器儲存裝置，其中該預(yù)設(shè)邏輯地址范圍包括一邏輯頁面，或符合一特定數(shù)量的多個連續(xù)邏輯地址。全文摘要本發(fā)明涉及一種存儲器儲存裝置、其存儲器控制器與數(shù)據(jù)寫入方法。存儲器儲存裝置具有可復(fù)寫式非揮發(fā)性存儲器芯片，其包括多個可復(fù)寫式非揮發(fā)性存儲器模塊，各可復(fù)寫式非揮發(fā)性存儲器模塊具有多個實體區(qū)塊。此方法包括接收主機(jī)系統(tǒng)下達(dá)的寫入指令，此寫入指令所對應(yīng)的邏輯地址屬于一預(yù)設(shè)邏輯地址范圍。此方法還包括判斷在所有的可復(fù)寫式非揮發(fā)性存儲器模塊中是否存在并未儲存屬于預(yù)設(shè)邏輯地址范圍的數(shù)據(jù)的適用存儲器模塊。若是，則此方法還包括將寫入指令所對應(yīng)的寫入數(shù)據(jù)寫入至適用存儲器模塊。文檔編號G11C16/02GK102543184SQ20101061000公開日2012年7月4日申請日期2010年12月22日優(yōu)先權(quán)日2010年12月22日發(fā)明者葉志剛申請人:群聯(lián)電子股份有限公司