專利名稱：半導(dǎo)體裝置、芯片及修改比特?cái)?shù)據(jù)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及芯片設(shè)計(jì)技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體裝置、芯片及修改比特?cái)?shù)據(jù)的方法。
背景技術(shù)：
在實(shí)際芯片項(xiàng)目中，經(jīng)常會(huì)遇到實(shí)現(xiàn)記錄芯片版本號(hào)(chip version)的要求。為了實(shí)現(xiàn)上述記錄芯片版本號(hào)要求，需要在芯片內(nèi)單獨(dú)做一個(gè)模塊，用于記錄芯片版本號(hào)。這樣做的缺點(diǎn)是用于記錄芯片版本號(hào)的模塊需要占用芯片面積，同時(shí)也會(huì)占用額外的走線資源?？紤]到嵌入式只讀存儲(chǔ)器(embedded ROM)的特點(diǎn)，可以將記錄芯片版本號(hào)的功能收入到只讀存儲(chǔ)器(ROM)中去，即利用ROM中的任意地址來記錄芯片版本號(hào)。如圖1所示，為ROM中的部分電路示意圖，在此電路中，NMOS被預(yù)先布置在ROM中， 每一個(gè)代碼(code)表現(xiàn)為NMOS的漏端(drain)與位線(bitline)之間的連線存在與否。 例如，在NMOS的漏端與位線通過連接層(via)相連時(shí)，在該地址存儲(chǔ)的數(shù)據(jù)為“1”;在NMOS 的漏端與位線不存在連接層，漏端與位線處于斷開狀態(tài)時(shí)，在該地址存儲(chǔ)的數(shù)據(jù)為“0”。圖1為芯片版本號(hào)為1比特(bit)數(shù)據(jù)時(shí)的電路示意圖，在芯片版本號(hào)為η bit 的數(shù)據(jù)時(shí)，需要畫出η個(gè)下拉NMOS及η個(gè)NMOS的漏端與各自對應(yīng)位線之間的連線。如圖2 所示，以芯片版本號(hào)為一個(gè)4bit的數(shù)據(jù)為例，需要畫出4個(gè)下拉NMOS及4個(gè)NMOS的漏端與各自對應(yīng)位線之間的連線。在圖1和圖2中，不同的字線(wordline)以及位線通過地址信號(hào)的譯碼來控制， 一次只可能有一個(gè)字線有效和一個(gè)位線被選通。根據(jù)ROM中的電路結(jié)構(gòu)，利用ROM中已有的一個(gè)上拉和下拉電路，實(shí)現(xiàn)輸出芯片版本號(hào)的功能。假設(shè)芯片版本號(hào)為“0”時(shí)，芯片版本號(hào)對應(yīng)存儲(chǔ)地址處的位線與NMOS的漏端斷開，當(dāng)ROM處于讀出狀態(tài)時(shí)，根據(jù)ROM讀出數(shù)據(jù)的原理，位線都先會(huì)被預(yù)充電到VDD，芯片版本號(hào)對應(yīng)地址被選通時(shí)，N管打開，漏端為接地(GND)，由于漏端與位線之間不存在通路，位線上仍為預(yù)充電的VDD，經(jīng)過讀出電路后，ROM輸出“0”。假設(shè)芯片版本號(hào)為“ 1 ”時(shí)，芯片版本號(hào)對應(yīng)存儲(chǔ)地址處的位線與NMOS的漏端通過via相連，當(dāng)ROM處于讀出狀態(tài)時(shí)，NMOS會(huì)將位線上預(yù)充電的VDD下拉至GND，位線的電平經(jīng)過讀出電路后，ROM輸出“1”。目前，每一個(gè)NMOS的漏端與對應(yīng)位線之間的連線的版圖(layout)如圖3所示，位線被固化在金屬層(Metal)I中，漏端被固化在金屬層2中，若漏端與位線之間需要存在通路，則在金屬層1與金屬層2之間設(shè)置連接層，否則不在金屬層1與金屬層2之間設(shè)置連接層。在實(shí)現(xiàn)本發(fā)明的過程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中存在以下技術(shù)問題按照上述方式布署NMOS的漏端與對應(yīng)位線之間的連線的版圖時(shí)，若需要修改漏端與位線之間的連接狀態(tài)，則只能修改連接層來實(shí)現(xiàn)，例如，若需要將漏端與位線之間的連接狀態(tài)由連接改為斷開，則需要?jiǎng)h除金屬層1與金屬層2之間已有的連接層，若需要將漏端與位線之間的連接狀態(tài)由斷開改為連接，則需要在金屬層1與金屬層2之間增加連接層，修改方式比較單一。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供一種半導(dǎo)體裝置、芯片及修改比特?cái)?shù)據(jù)的方法，用于增加對芯片中記錄的比特?cái)?shù)據(jù)進(jìn)行修改的修改方式。一種半導(dǎo)體裝置，該裝置具有能夠?qū)崿F(xiàn)兩個(gè)節(jié)點(diǎn)之間多次切換連接與斷開狀態(tài)的結(jié)構(gòu)，通過在兩個(gè)節(jié)點(diǎn)之間多次切換連接與斷開的狀態(tài)，實(shí)現(xiàn)更改連接狀態(tài)所需要更改的版圖層的數(shù)目最小。一種包括版本號(hào)的芯片，具有能夠?qū)崿F(xiàn)兩個(gè)節(jié)點(diǎn)之間多次切換連接與斷開狀態(tài)的結(jié)構(gòu)，通過在兩個(gè)節(jié)點(diǎn)之間多次切換連接與斷開的狀態(tài)，實(shí)現(xiàn)更改連接狀態(tài)所需要更改的版圖層的數(shù)目最小。一種記錄比特?cái)?shù)據(jù)的芯片，該芯片包括N列金屬層，每一列包括M層金屬層，N和M為不小于2的整數(shù)；用于記錄所述比特?cái)?shù)據(jù)的NMOS管的位線固化在N列金屬層中邊緣列的底層或頂層金屬層中，所述NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；N列M層金屬層中存在Kl對位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層， Kl為大于0并且不大于(N-I) *M的整數(shù)；N列M層金屬層中存在L對位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層，使得所述位線與所述漏端之間存在通路；或者，N列M層金屬層中存在K2對位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層， K2為不小于0并且小于(N-I) *M的整數(shù)；N列M層金屬層中存在L對位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層，使得所述位線與所述漏端之間不存在通路，L為不小于 0并且不大于(M-I)*N的整數(shù)。一種修改芯片中記錄的比特?cái)?shù)據(jù)的方法，該芯片中包括N列金屬層，每一列包括M 層金屬層，N和M為不小于2的整數(shù)；用于記錄所述比特?cái)?shù)據(jù)的NMOS管的位線固化在N列金屬層中邊緣列的底層或頂層金屬層中，所述NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；N列M層金屬層中存在K2對位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層，K2為不小于0并且小于(N-1)*M的整數(shù)；N列M層金屬層中存在L對位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層，使得所述位線與所述漏端之間不存在通路，L為不小于0并且不大于(M-I) *N的整數(shù)；所述方法包括選取處于同一層并且相鄰的兩個(gè)處于斷開狀態(tài)的金屬層，將該兩個(gè)處于斷開狀態(tài)的金屬層進(jìn)行連接，使得所述位線與所述漏端之間存在通路；或者，選取處于同一列并且相鄰的兩個(gè)金屬層，該兩個(gè)金屬層之間未設(shè)置有連接層，在該兩個(gè)金屬層之間設(shè)置連接層，使得所述位線與所述漏端之間存在通路。一種修改芯片中記錄的比特?cái)?shù)據(jù)的方法，該芯片中包括N列金屬層，每一列包括M 層金屬層，N和M為不小于2的整數(shù)；用于記錄所述比特?cái)?shù)據(jù)的NMOS管的位線固化在N列金屬層中邊緣列的底層或頂層金屬層中，所述NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；N列M層金屬層中存在K2對位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層，K2為不小于0并且小于(N-1)*M的整數(shù)；N列M層金屬層中存在L對位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層，使得所述位線與所述漏端之間不存在通路，L為不小于0并且不大于(M-I) *N的整數(shù)；在N列金屬層中存在滿足以下條件并且相鄰的第S列金屬層和第T列金屬層第S列金屬層中的第i層金屬層，與第T列金屬層中的第i_l層和第i+Ι層金屬層存在相互重疊的部分，該相互重疊的部分之間設(shè)置有或未設(shè)置有連接層；其中i在大于0 并且小于M的偶數(shù)中取值；第S列金屬層中的第M層金屬層，與第T列金屬層中的第M-I層金屬層存在相互重疊的部分，該相互重疊的部分之間設(shè)置有或未設(shè)置有連接層；所述方法包括選取處于同一層并且相鄰的兩個(gè)處于斷開狀態(tài)的金屬層，將該兩個(gè)處于斷開狀態(tài)的金屬層進(jìn)行連接，使得所述位線與所述漏端之間存在通路；或者，選取處于同一列并且相鄰的兩個(gè)金屬層，該兩個(gè)金屬層之間未設(shè)置有連接層，在該兩個(gè)金屬層之間設(shè)置連接層，使得所述位線與所述漏端之間存在通路或者，選取處于相鄰列并且相鄰層的兩個(gè)金屬層，該兩個(gè)金屬層之間未設(shè)置有連接層， 在該兩個(gè)金屬層的重疊部分之間設(shè)置連接層，使得所述位線與所述漏端之間存在通路。一種修改芯片中記錄的比特?cái)?shù)據(jù)的方法，該芯片中包括N列金屬層，每一列包括M 層金屬層，N和M為不小于2的整數(shù)；用于記錄所述比特?cái)?shù)據(jù)的NMOS管的位線固化在N列金屬層中邊緣列的底層或頂層金屬層中，所述NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；N列M層金屬層中存在Kl對位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層，Kl為大于0并且不大于(N-I) *M的整數(shù)；N列M層金屬層中存在L對位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層，使得所述位線與所述漏端之間存在通路，L為不小于0并且不大于(M-I) *N的整數(shù)；所述方法包括選取處于同一層并且相鄰的兩個(gè)處于連接狀態(tài)的金屬層，將該兩個(gè)處于連接狀態(tài)的金屬層斷開，使得所述位線與所述漏端之間不存在通路；或者，選取一個(gè)金屬層，將該金屬層斷開，使得所述位線與所述漏端之間不存在通路；或者，選取處于同一列并且相鄰的兩個(gè)金屬層，該兩個(gè)金屬層之間設(shè)置有連接層，去除該連接層，使得所述位線與所述漏端之間不存在通路。一種修改芯片中記錄的比特?cái)?shù)據(jù)的方法，該芯片中包括N列金屬層，每一列包括M 層金屬層，N和M為不小于2的整數(shù)；用于記錄所述比特?cái)?shù)據(jù)的NMOS管的位線固化在N列金屬層中邊緣列的底層或頂層金屬層中，所述NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；N列M層金屬層中存在Kl對位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層，Kl為大于0并且不大于(N-1)*M的整數(shù)；N列M層金屬層中存在L對位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層，使得所述位線與所述漏端之間存在通路，L為不小于0并且不大于(M-I)*N的整數(shù)；在N列金屬層中存在滿足以下條件并且相鄰的第S列金屬層和第T列金屬層第S列金屬層中的第i層金屬層，與第T列金屬層中的第i_l層和第i+Ι層金屬層存在相互重疊的部分，該相互重疊的部分之間設(shè)置有或未設(shè)置有連接層，其中i在大于0并且小于M的偶數(shù)中取值；第S列金屬層中的第M層金屬層，與第T列金屬層中的第M-I層金屬層存在相互重疊的部分，該相互重疊的部分之間設(shè)置有或未設(shè)置有連接層；所述方法包括選取處于同一層并且相鄰的兩個(gè)處于連接狀態(tài)的金屬層，將該兩個(gè)處于連接狀態(tài)的金屬層斷開，使得所述位線與所述漏端之間不存在通路；或者，選取處于同一列并且相鄰的兩個(gè)金屬層，該兩個(gè)金屬層之間設(shè)置有連接層，去除該連接層，使得所述位線與所述漏端之間不存在通路；或者，選取一個(gè)金屬層，將該金屬層斷開，使得所述位線與所述漏端之間不存在通路；或者，選取處于相鄰列并且相鄰層的兩個(gè)金屬層，該兩個(gè)金屬層之間設(shè)置有連接層，去除該連接層，使得所述位線與所述漏端之間不存在通路。本發(fā)明中，NMOS管的位線與漏端之間設(shè)置有N列M層金屬層，由于N和M為不小于2的整數(shù)，因此本發(fā)明與如圖3所示的現(xiàn)有技術(shù)中位線與漏端之間的金屬層結(jié)構(gòu)相比，能夠通過修改N列M層金屬層中任何兩個(gè)金屬層的連接狀態(tài)來修改對應(yīng)的比特?cái)?shù)據(jù)，即可以通過將原本處于連接狀態(tài)的兩個(gè)處于同一層并且相鄰的金屬層斷開、或者將原本處于斷開狀態(tài)的兩個(gè)處于同一層并且相鄰的金屬層連接，來改變這兩個(gè)金屬層的連接狀態(tài)，進(jìn)而使得NMOS管的位線與漏端之間是否存在通路的情況發(fā)生變化；還可以通過在處于同一列并且相鄰的金屬層之間增加設(shè)置連接層或去除已有的連接層，來改變這兩個(gè)金屬層的連接狀態(tài)，進(jìn)而使得NMOS管的位線與漏端之間是否存在通路的情況發(fā)生變化?？梢?，采用本發(fā)明能夠增加對比特?cái)?shù)據(jù)的修改方式的選擇性，解決了現(xiàn)有技術(shù)中對芯片中記錄的比特?cái)?shù)據(jù)進(jìn)行修改的修改方式比較單一的問題。


圖1為現(xiàn)有技術(shù)中的Ibit版本號(hào)信息的ROM版圖示意圖；圖2為現(xiàn)有技術(shù)中的4bit版本號(hào)信息的ROM版圖示意圖；圖3為現(xiàn)有技術(shù)中的NMOS管的位線與漏端的連接示意圖；圖4為本發(fā)明實(shí)施例提供的芯片內(nèi)位線與漏端的連接示意圖；圖5為本發(fā)明實(shí)施例提供的另一芯片內(nèi)位線與漏端的連接示意圖；圖6為本發(fā)明實(shí)施例提供的修改金屬層連接狀態(tài)的示意圖；圖7為本發(fā)明實(shí)施例提供的另一修改金屬層連接狀態(tài)的示意圖；圖8為本發(fā)明實(shí)施例提供的另一修改金屬層連接狀態(tài)的示意圖；圖9為本發(fā)明實(shí)施例提供的另一修改金屬層連接狀態(tài)的示意圖；圖10為本發(fā)明實(shí)施例提供的方法流程示意圖；圖11為本發(fā)明實(shí)施例中多次修改比特?cái)?shù)據(jù)的示意圖。
具體實(shí)施例方式為了增加對芯片中記錄的比特?cái)?shù)據(jù)進(jìn)行修改的修改方式，以解決對芯片中記錄的比特?cái)?shù)據(jù)進(jìn)行修改的修改方式比較單一的問題，本發(fā)明實(shí)施例提供一種記錄比特?cái)?shù)據(jù)的芯片，本芯片包括N列金屬層，每一列包括M層金屬層；用于記錄比特?cái)?shù)據(jù)的NMOS管的位線固化在N列金屬層中邊緣列的底層或頂層金屬層中，NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；處于同一層并且相鄰的金屬層處于連接或斷開狀態(tài)，處于同一列并且相鄰的金屬層之間設(shè)置有或未設(shè)置有連接層，使得NMOS管的位線與漏端之間存在通路或不存在通路。N和M為不小于2的整數(shù)。NMOS管的位線與漏端之間不存在通路時(shí)，N列M層金屬層的連接情況具體如下N列M層金屬層中存在K2對位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層， K2為不小于0并且小于(N-I) *M的整數(shù)；N列M層金屬層中存在L對位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層，使得所述位線與所述漏端之間不存在通路，L為不小于 0并且不大于(M-I)*N的整數(shù)。NMOS管的位線與漏端之間存在通路時(shí)，N列M層金屬層的連接情況具體如下N列M層金屬層中存在Kl對位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層， Kl為大于0并且不大于(N-I) *M的整數(shù)；N列M層金屬層中存在L對位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層，使得所述位線與所述漏端之間存在通路，L為不小于0 并且不大于(M-I) *N的整數(shù)。若NMOS管的位線與漏端之間存在通路，則可表示相應(yīng)的比特?cái)?shù)據(jù)為1，若NMOS管的位線與漏端之間不存在通路，則可表示相應(yīng)的比特?cái)?shù)據(jù)為0。當(dāng)然，也可以是在NMOS管的位線與漏端之間存在通路時(shí)表示相應(yīng)的比特?cái)?shù)據(jù)為0，在NMOS管的位線與漏端之間不存在通路時(shí)表示相應(yīng)的比特?cái)?shù)據(jù)為1。采用上述結(jié)構(gòu)，可以通過將原本處于連接狀態(tài)的兩個(gè)處于同一層并且相鄰的金屬層斷開、或者將原本處于斷開狀態(tài)的兩個(gè)處于同一層并且相鄰的金屬層連接，來改變這兩個(gè)金屬層的連接狀態(tài)，進(jìn)而使得NMOS管的位線與漏端之間是否存在通路的情況發(fā)生變化；采用上述結(jié)構(gòu)，還可以通過在處于同一列并且相鄰的金屬層之間增加設(shè)置連接層或去除已有的連接層，來改變這兩個(gè)金屬層的連接狀態(tài)，進(jìn)而使得NMOS管的位線與漏端之間是否存在通路的情況發(fā)生變化。舉例說明如圖4所示，在N為3，M為6，并且所述位線固化在第一列的底層金屬層中，所述漏端固化在最后一列的底層金屬層中時(shí)，處于同一列并且相鄰的金屬層之間均設(shè)置有連接層；最后一列的頂層金屬層與中間一列的頂層金屬層處于連接狀態(tài)，其他處于同一層并且相鄰的金屬層處于斷開狀態(tài)，所述位線與所述漏端之間不存在通路。較佳的，N列金屬層中的兩列相鄰金屬層可以呈鋸齒狀，也即在N列金屬層中存在滿足以下條件并且相鄰的第S列金屬層和第T列金屬層第S列金屬層中的第i層金屬層，與第T列金屬層中的第i_l層和第i+Ι層金屬層存在相互重疊的部分，該相互重疊的部分之間設(shè)置有或未設(shè)置有連接層；其中i在大于0 并且小于M的偶數(shù)中取值；第S列金屬層中的第M層金屬層，與第T列金屬層中的第M-I層金屬層存在相互重疊的部分，該相互重疊的部分之間設(shè)置有或未設(shè)置有連接層。這樣，還可以通過在相互重疊的部分之間增加設(shè)置連接層或去除已有的連接層， 來改變具有相互重疊部分的兩個(gè)金屬層的連接狀態(tài)，進(jìn)而使得NMOS管的位線與漏端之間是否存在通路的情況發(fā)生變化，從而進(jìn)一步提高了修改比特?cái)?shù)據(jù)的選擇性。
本發(fā)明中的比特?cái)?shù)據(jù)可以是芯片版本號(hào)，當(dāng)然也可以是其它任何需要記錄在芯片中的數(shù)據(jù)。舉例說明如圖5所示，在N為3，M為6，并且所述位線固化在第一列的底層金屬層中，所述漏端固化在最后一列的底層金屬層中時(shí)處于同一列并且相鄰的金屬層之間均設(shè)置有連接層；第S列金屬層中的第i層金屬層與第T列金屬層中的第i_l層金屬層的相互重疊的部分之間未設(shè)置有連接層；第S列金屬層中的第i層金屬層與第T列金屬層中的第i+1 層金屬層的相互重疊的部分之間未設(shè)置有連接層；第S列金屬層中的第M層金屬層與第T 列金屬層中的第M-I層金屬層的相互重疊的部分之間未設(shè)置有連接層；S的取值為1，T的取值為2，i在大于0并且小于M的偶數(shù)中取值；最后一列的頂層金屬層與中間一列的頂層金屬層處于連接狀態(tài)，其他處于同一層并且相鄰的金屬層處于斷開狀態(tài)，所述位線與所述漏端之間不存在通路。下面給出修改具有上述結(jié)構(gòu)的芯片中記錄的比特?cái)?shù)據(jù)的方法，具體如下本發(fā)明實(shí)施例提供第一種修改芯片中記錄的比特?cái)?shù)據(jù)的方法，本方法通過修改金屬層的連接狀態(tài)，將NMOS管的位線與漏端之間原本不存在通路的狀態(tài)，改變?yōu)榇嬖谕返臓顟B(tài)，本方法應(yīng)用的芯片具有如下結(jié)構(gòu)該芯片中包括N列金屬層，每一列包括M層金屬層；用于記錄所述比特?cái)?shù)據(jù)的 NMOS管的位線固化在N列金屬層中邊緣列的底層或頂層金屬層中，所述NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；N列M層金屬層中部分處于同一層并且相鄰的金屬層處于連接狀態(tài)或者全部處于同一層并且相鄰的金屬層處于斷開狀態(tài)；N列M層金屬層中全部或部分處于同一列并且相鄰的金屬層之間設(shè)置有連接層，或者全部處于同一列并且相鄰的金屬層之間未設(shè)置有連接層，使得所述位線與所述漏端之間不存在通路；具體修改該芯片中記錄的比特?cái)?shù)據(jù)時(shí)，可以采用如下兩種方法第一種，選取處于同一層并且相鄰的兩個(gè)處于斷開狀態(tài)的金屬層，將該兩個(gè)處于斷開狀態(tài)的金屬層進(jìn)行連接，使得所述位線與所述漏端之間存在通路；第二種，選取處于同一列并且相鄰的兩個(gè)金屬層，該兩個(gè)金屬層之間未設(shè)置有連接層，在該兩個(gè)金屬層之間設(shè)置連接層，使得所述位線與所述漏端之間存在通路。本發(fā)明實(shí)施例提供第二種修改芯片中記錄的比特?cái)?shù)據(jù)的方法，本方法通過修改金屬層的連接狀態(tài)，將NMOS管的位線與漏端之間原本不存在通路的狀態(tài)，改變?yōu)榇嬖谕返臓顟B(tài)，本方法應(yīng)用的芯片具有如下結(jié)構(gòu)該芯片中包括N列金屬層，每一列包括M層金屬層；用于記錄所述比特?cái)?shù)據(jù)的 NMOS管的位線固化在N列金屬層中邊緣列的底層或頂層金屬層中，所述NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；N列M層金屬層中部分處于同一層并且相鄰的金屬層處于連接狀態(tài)或者全部處于同一層并且相鄰的金屬層處于斷開狀態(tài)；N列M層金屬層中全部或部分處于同一列并且相鄰的金屬層之間設(shè)置有連接層，或者全部處于同一列并且相鄰的金屬層之間未設(shè)置有連接層，使得所述位線與所述漏端之間不存在通路；并且，在N列金屬層中存在滿足以下條件并且相鄰的第S列金屬層和第T列金屬層第S列金屬層中的第i層金屬層，與第T列金屬層中的第i_l層和第i+Ι層金屬層存在相互重疊的部分，該相互重疊的部分之間設(shè)置有或未設(shè)置有連接層；其中i在大于0 并且小于M的偶數(shù)中取值；第S列金屬層中的第M層金屬層，與第T列金屬層中的第M-I層金屬層存在相互重疊的部分，該相互重疊的部分之間設(shè)置有或未設(shè)置有連接層；具體修改該芯片中記錄的比特?cái)?shù)據(jù)時(shí)，可以采用如下三種方法第一種，選取處于同一層并且相鄰的兩個(gè)處于斷開狀態(tài)的金屬層，將該兩個(gè)處于斷開狀態(tài)的金屬層進(jìn)行連接，使得所述位線與所述漏端之間存在通路；第二種，選取處于同一列并且相鄰的兩個(gè)金屬層，該兩個(gè)金屬層之間未設(shè)置有連接層，在該兩個(gè)金屬層之間設(shè)置連接層，使得所述位線與所述漏端之間存在通路；第三種，選取處于相鄰列并且相鄰層的兩個(gè)金屬層，該兩個(gè)金屬層之間未設(shè)置有連接層，在該兩個(gè)金屬層的重疊部分之間設(shè)置連接層，使得所述位線與所述漏端之間存在通路。下面舉例對上述第二種方法進(jìn)行說明如圖6所示，N為3，M為6，S為1，T為2，所述位線固化在第一列的底層金屬層中， 所述漏端固化在最后一列的底層金屬層中，并且處于同一列并且相鄰的金屬層之間均設(shè)置有連接層，每對相互重疊的部分之間未設(shè)置有連接層，最后一列的頂層金屬層與中間一列的頂層金屬層處于連接狀態(tài)，其他處于同一層并且相鄰的金屬層處于斷開狀態(tài)；此時(shí)，所述位線與所述漏端之間不存在通路，可以采用如下修改方式，使得所述位線與所述漏端之間存在通路選取第一列的第三層金屬層與第二列的第三層金屬層，將選取的兩個(gè)金屬層連接。下面舉例對上述第三種方法進(jìn)行說明如圖8所示，N為3，Μ為6，S為1，Τ為2，所述位線固化在第一列的底層金屬層中， 所述漏端固化在最后一列的底層金屬層中，并且處于同一列并且相鄰的金屬層之間均設(shè)置有連接層，每對相互重疊的部分之間未設(shè)置有連接層，最后一列的頂層金屬層與中間一列的頂層金屬層處于連接狀態(tài)，其他處于同一層并且相鄰的金屬層處于斷開狀態(tài)；此時(shí)，所述位線與所述漏端之間不存在通路，可以采用如下修改方式，使得所述位線與所述漏端之間存在通路選取第一列的第三層金屬層與第二列的第二層金屬層，在選取的兩個(gè)金屬層的重疊部分之間設(shè)置連接層。本發(fā)明實(shí)施例提供第三種修改芯片中記錄的比特?cái)?shù)據(jù)的方法，本方法通過修改金屬層的連接狀態(tài)，將NMOS管的位線與漏端之間原本存在通路的狀態(tài)，改變?yōu)椴淮嬖谕返臓顟B(tài)，本方法應(yīng)用的芯片具有如下結(jié)構(gòu)該芯片中包括N列金屬層，每一列包括M層金屬層；用于記錄所述比特?cái)?shù)據(jù)的 NMOS管的位線固化在N列金屬層中邊緣列的底層或頂層金屬層中，所述NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；N列M層金屬層中全部或部分處于同一層并且相鄰的金屬層處于連接狀態(tài)；N列M層金屬層中全部或部分處于同一列并且相鄰的金屬層之間設(shè)置有連接層或者全部處于同一列并且相鄰的金屬層之間未設(shè)置有連接層，使得所述位線與所述漏端之間存在通路；具體修改該芯片中記錄的比特?cái)?shù)據(jù)時(shí)，可以采用如下三種方法
第一種，選取處于同一層并且相鄰的兩個(gè)處于連接狀態(tài)的金屬層，將該兩個(gè)處于連接狀態(tài)的金屬層斷開，使得所述位線與所述漏端之間不存在通路；第二種，選取一個(gè)金屬層，將該金屬層斷開，使得所述位線與所述漏端之間不存在通路；第三種，選取處于同一列并且相鄰的兩個(gè)金屬層，該兩個(gè)金屬層之間設(shè)置有連接層，去除該連接層，使得所述位線與所述漏端之間不存在通路。本發(fā)明實(shí)施例提供第四種修改芯片中記錄的比特?cái)?shù)據(jù)的方法，本方法通過修改金屬層的連接狀態(tài)，將NMOS管的位線與漏端之間原本存在通路的狀態(tài)，改變?yōu)椴淮嬖谕返臓顟B(tài)，本方法應(yīng)用的芯片具有如下結(jié)構(gòu)該芯片中包括N列金屬層，每一列包括M層金屬層；用于記錄所述比特?cái)?shù)據(jù)的 NMOS管的位線固化在N列金屬層中邊緣列的底層或頂層金屬層中，所述NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；N列M層金屬層中全部或部分處于同一層并且相鄰的金屬層處于連接狀態(tài)；N列M層金屬層中全部或部分處于同一列并且相鄰的金屬層之間設(shè)置有連接層或者全部處于同一列并且相鄰的金屬層之間未設(shè)置有連接層，使得所述位線與所述漏端之間存在通路；并且，在N列金屬層中存在滿足以下條件并且相鄰的第S列金屬層和第T列金屬層第S列金屬層中的第i層金屬層，與第T列金屬層中的第i_l層和第i+Ι層金屬層存在相互重疊的部分，該相互重疊的部分之間設(shè)置有或未設(shè)置有連接層，其中i在大于0 并且小于M的偶數(shù)中取值；第S列金屬層中的第M層金屬層，與第T列金屬層中的第M-I層金屬層存在相互重疊的部分，該相互重疊的部分之間設(shè)置有或未設(shè)置有連接層；具體修改該芯片中記錄的比特?cái)?shù)據(jù)時(shí)，可以采用如下四種方法第一種，選取處于同一層并且相鄰的兩個(gè)處于連接狀態(tài)的金屬層，將該兩個(gè)處于連接狀態(tài)的金屬層斷開，使得所述位線與所述漏端之間不存在通路；第二種，選取處于同一列并且相鄰的兩個(gè)金屬層，該兩個(gè)金屬層之間設(shè)置有連接層，去除該連接層，使得所述位線與所述漏端之間不存在通路；第三種，選取一個(gè)金屬層，將該金屬層斷開，使得所述位線與所述漏端之間不存在通路；第四種，選取處于相鄰列并且相鄰層的兩個(gè)金屬層，該兩個(gè)金屬層之間設(shè)置有連接層，去除該連接層，使得所述位線與所述漏端之間不存在通路。下面舉例對上述第三種方法進(jìn)行說明如圖7所示，N為3，M為6，S為1，T為2，所述位線固化在第一列的底層金屬層中，所述漏端固化在最后一列的底層金屬層中；并且處于同一列并且相鄰的金屬層之間均設(shè)置有連接層，第一列的第三層金屬層與第二列的第二層金屬層的重疊部分之間設(shè)置有連接層，其它重疊部分之間未設(shè)置有連接層；最后一列的頂層金屬層與中間一列的頂層金屬層處于連接狀態(tài)，第一列的第三層金屬層與第二列的第三層金屬層處于連接狀態(tài)，其他處于同一層并且相鄰的金屬層處于斷開狀態(tài)；此時(shí)，所述位線與所述漏端之間存在通路，可以采用如下修改方式，使得所述位線與所述漏端之間不存在通路選取第二列的第四層金屬層，將該金屬層斷開，斷開后的左半部分金屬層通過連接層與第二列的第五層金屬層相連，右半部分金屬層通過連接層與第二列的第三層金屬層相連。下面舉例對上述第二種方法進(jìn)行說明如圖9所示，N為3，M為6，S為1，T為2，所述位線固化在第一列的底層金屬層中，所述漏端固化在最后一列的底層金屬層中；并且處于同一列并且相鄰的金屬層之間均設(shè)置有連接層，第一列的第三層金屬層與第二列的第二層金屬層的重疊部分之間設(shè)置有連接層，其它重疊部分之間未設(shè)置有連接層；最后一列的頂層金屬層與中間一列的頂層金屬層處于連接狀態(tài)，第一列的第三層金屬層與第二列的第三層金屬層處于連接狀態(tài)，其他處于同一層并且相鄰的金屬層處于斷開狀態(tài)；此時(shí)，所述位線與所述漏端之間存在通路，可以采用如下修改方式，使得所述位線與所述漏端之間不存在通路選取第二列的第三層金屬層與第二列的第四層金屬層，去除選取的兩個(gè)金屬層之間的連接層。本發(fā)明實(shí)施例還提供一種半導(dǎo)體裝置，該裝置具有能夠?qū)崿F(xiàn)兩個(gè)節(jié)點(diǎn)之間多次切換連接與斷開狀態(tài)的結(jié)構(gòu)，通過在兩個(gè)節(jié)點(diǎn)之間多次切換連接與斷開的狀態(tài)，實(shí)現(xiàn)更改連接狀態(tài)所需要更改的版圖層的數(shù)目最小。所述半導(dǎo)體裝置包括N列金屬層，每一列包括M層金屬層，N和M為不小于2的整數(shù)；同一列中的金屬層通過連接層連接；通過連接相鄰列之間的同層金屬層，來實(shí)現(xiàn)兩個(gè)節(jié)點(diǎn)之間連接狀態(tài)的更改。所述同一列中的金屬層之間的連接層，采用交錯(cuò)連接方式。所述不同列的相鄰層的金屬層之間設(shè)置成交疊形式。本發(fā)明實(shí)施例還提供一種包括版本號(hào)的芯片，具有能夠?qū)崿F(xiàn)兩個(gè)節(jié)點(diǎn)之間多次切換連接與斷開狀態(tài)的結(jié)構(gòu)，通過在兩個(gè)節(jié)點(diǎn)之間多次切換連接與斷開的狀態(tài)，實(shí)現(xiàn)更改連接狀態(tài)所需要更改的版圖層的數(shù)目最小。如圖10所示，本發(fā)明實(shí)施例還提供一種信息存儲(chǔ)方法，具體包括以下步驟步驟101 確定只讀存儲(chǔ)器ROM中的邏輯地址；步驟102 根據(jù)物理地址與邏輯地址的對應(yīng)圖，找出邏輯地址在版圖上的物理地址；步驟103 根據(jù)ROM電路的邏輯關(guān)系以及所要存儲(chǔ)的信息，確定NMOS管的漏端與位線之間的連接狀態(tài)；步驟104 根據(jù)所確定的連接狀態(tài)，在所確定的版圖上的物理地址上存儲(chǔ)所要存儲(chǔ)的信息。步驟104的一種實(shí)施方式如下在步驟103中確定NMOS管的漏端與位線處于連接狀態(tài)時(shí)，在所確定的版圖上的物理地址上設(shè)置具有如下結(jié)構(gòu)的版圖層該結(jié)構(gòu)包括N列金屬層，每一列包括M層金屬層，N和M為不小于2的整數(shù)；用于記錄所述比特?cái)?shù)據(jù)的NMOS管的位線，固化在N列金屬層中邊緣列的底層或頂層金屬層中， 所述NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；并且，N列M層金屬層中存在Kl對位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層， Kl為大于0并且不大于(N-I) *M的整數(shù)；N列M層金屬層中存在L對位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層，使得所述位線與所述漏端之間存在通路，L為不小于0 并且不大于(M-I)*N的整數(shù)。
步驟104的另一種實(shí)施方式如下在步驟103中確定NMOS管的漏端與位線處于斷開狀態(tài)時(shí)，在所確定的版圖上的物理地址上設(shè)置具有如下結(jié)構(gòu)的版圖層該結(jié)構(gòu)包括N列金屬層，每一列包括M層金屬層，N和M為不小于2的整數(shù)；用于記錄所述比特?cái)?shù)據(jù)的NMOS管的位線，固化在N列金屬層中邊緣列的底層或頂層金屬層中， 所述NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；并且，N列M層金屬層中存在K2對位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層， K2為不小于0并且小于(N-I) *M的整數(shù)；N列M層金屬層中存在L對位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層，使得所述位線與所述漏端之間不存在通路，L為不小于 0并且不大于(M-I)*N的整數(shù)。下面對本發(fā)明進(jìn)行具體說明根據(jù)ROM中的電路結(jié)構(gòu)，利用ROM中已有的一個(gè)上拉和下拉電路(ROM利用0、1來存儲(chǔ)信息)，實(shí)現(xiàn)輸出特定芯片版本號(hào)(chip version)的功能，并通過版圖(layout)的特定畫法，達(dá)到修改特定一層版圖層(layer)，即可實(shí)現(xiàn)芯片版本號(hào)(chip version)更改的功能。在此電路中，NMOS為預(yù)先做好，每一個(gè)代碼(code)表現(xiàn)為NMOS的漏端(drain) 與位線(bitline)之間的連線存在與否。在本例中，ROM的輸出‘1’體現(xiàn)為NMOS的漏端(drain)與位線(bitline)通過連接層(via)相連，ROM的輸出‘0’體現(xiàn)為NMOS的漏端(drain)與位線(bitline)之間不存在連接層(via)，屬于斷開狀態(tài)。不同的字線(wordline)以及位線(bitline)通過地址信號(hào)的譯碼來控制，一次只可能有一個(gè)字線(wordline)有效和一個(gè)位線(bitline)被選通。為了得到想要的芯片版本號(hào)(chip version)，就需要在約定的地址上填上特定的代碼(code)。同時(shí)控制好漏端(drain)與位線(bitline)之間的連線的版圖(layout)，達(dá)到易于修改的目的。如果芯片版本號(hào)(chip version)為一個(gè)η bit的數(shù)據(jù)，即畫出η個(gè)下拉NMOS及 η個(gè)NMOS的漏端(drain)與各自對應(yīng)位線(bitline)之間的連線。以芯片版本號(hào)(chip version)為一個(gè)4bit的數(shù)據(jù)為例，即畫出4個(gè)下拉NMOS及4個(gè)NMOS的漏端(drain)與各自對應(yīng)位線(bitline)之間的連線。此種畫法可以通過多次修改任意一層版圖層次(layer，包括連接層，擴(kuò)散層，金屬層等)，在每一個(gè)bit上實(shí)現(xiàn)多次‘0，- ‘1，- ‘0，- ‘1，的轉(zhuǎn)換。如圖5所示，默認(rèn)狀態(tài)芯片版本號(hào)(chip version)為‘0’時(shí)，特定芯片版本號(hào) (chip version)代碼code的位線(bitline)與NMOS的漏端(drain)斷開。當(dāng)ROM處于讀出狀態(tài)，根據(jù)ROM讀出數(shù)據(jù)的原理，位線(bitline)都先會(huì)被預(yù)充電到VDD。芯片版本號(hào)(chip version)對應(yīng)地址被選通時(shí)，N管打開，漏端(drain)為接地(GND)時(shí)，但漏端 (drain)與位線(bitline)之間不存在通路，位線(bitline)上仍為預(yù)充電的VDD，經(jīng)過讀出電路后，ROM輸出‘0’。此為連接只讀存儲(chǔ)器(via ROM)的工作原理。如圖6所示，舉metal3為例。只將metal3修改，連接在一起，實(shí)現(xiàn)位線(bitline) 到NMOS的漏端(drain)的通路，當(dāng)ROM讀操作時(shí)，NMOS會(huì)將位線(bitline)上預(yù)充電的VDD 下拉至GND，位線(bitline)的電平經(jīng)過讀出電路后，ROM輸出‘1’。如果再通過任意一層將ROM讀出的‘1’再改為‘0’，則通過修改任意一層就可以實(shí)現(xiàn)，舉metal4(第4層金屬)為例，如圖7所示，將‘X’位置的metal4從中間斷開，即實(shí)現(xiàn)了位線(bitline)與NMOS的漏端(drain)的分離，這樣ROM讀出的數(shù)據(jù)又將變?yōu)椤?’。同理，通過連接層(via)的修改方法如圖8所示，以第2第3金屬連接層(via2) 為例，相對于圖5，增加了一個(gè)第2第3金屬連接層(via2)實(shí)現(xiàn)了位線(bitline)與NMOS 的漏端(drain)的連接；要斷開該連接，可如圖9所示，在‘X’位置拿掉一個(gè)第3第4金屬連接層(via3)， 即可斷開位線(bitline)與NMOS的漏端(drain)最終，再用參數(shù)抽取工具抽取出版圖的參數(shù)，同時(shí)用仿真工具來保證此種版圖改法不會(huì)對電路造成影響，保證仿真結(jié)果的正確性。相對于現(xiàn)有技術(shù)，本專利提供的layout方法增加了修改的選擇機(jī)會(huì)，如圖11所示。
本例是以常見的6層metal工藝為例，更據(jù)此原理，可類推至多晶硅(poly)，擴(kuò)散層(diffusion)以及各種層次的metal上去。這種layout結(jié)構(gòu)不僅可以用于各種mask ROM 的code實(shí)現(xiàn)，也可用于普通電路的layout option。綜上，本發(fā)明的有益效果包括本發(fā)明實(shí)施例提供的方案中，記錄比特?cái)?shù)據(jù)的芯片包括N列M層金屬層，用于記錄所述比特?cái)?shù)據(jù)的NMOS管的位線固化在N列金屬層中邊緣列的底層或頂層金屬層中，所述 NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；處于同一層并且相鄰的金屬層處于連接或斷開狀態(tài)，處于同一列并且相鄰的金屬層之間設(shè)置有或未設(shè)置有連接層，使得所述位線與所述漏端之間存在通路或不存在通路。本發(fā)明中NMOS管的位線與漏端之間設(shè)置有N列M層金屬層，由于N和M為不小于 2的整數(shù)，因此本發(fā)明與如圖3所示的現(xiàn)有技術(shù)中位線與漏端之間的金屬層結(jié)構(gòu)相比，能夠通過修改N列M層金屬層中任何兩個(gè)金屬層的連接狀態(tài)來修改對應(yīng)的比特?cái)?shù)據(jù)，即可以通過將原本處于連接狀態(tài)的兩個(gè)處于同一層并且相鄰的金屬層斷開、或者將原本處于斷開狀態(tài)的兩個(gè)處于同一層并且相鄰的金屬層連接，來改變這兩個(gè)金屬層的連接狀態(tài)，進(jìn)而使得NMOS管的位線與漏端之間是否存在通路的情況發(fā)生變化；還可以通過在處于同一列并且相鄰的金屬層之間增加設(shè)置連接層或去除已有的連接層，來改變這兩個(gè)金屬層的連接狀態(tài)，進(jìn)而使得NMOS管的位線與漏端之間是否存在通路的情況發(fā)生變化。通過上述分析，采用本發(fā)明能夠增加對比特?cái)?shù)據(jù)的修改方式的選擇性。同時(shí)，采用本發(fā)明能夠?qū)Ρ忍財(cái)?shù)據(jù)進(jìn)行多次修改，增加了對比特?cái)?shù)據(jù)的修改機(jī)會(huì)。本發(fā)明是參照根據(jù)本發(fā)明實(shí)施例的方法、設(shè)備(系統(tǒng))、和計(jì)算機(jī)程序產(chǎn)品的流程圖和/或方框圖來描述的。應(yīng)理解可由計(jì)算機(jī)程序指令實(shí)現(xiàn)流程圖和/或方框圖中的每一流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結(jié)合?？商峁┻@些計(jì)算機(jī)程序指令到通用計(jì)算機(jī)、專用計(jì)算機(jī)、嵌入式處理機(jī)或其他可編程數(shù)據(jù)處理設(shè)備的處理器以產(chǎn)生一個(gè)機(jī)器，使得通過計(jì)算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備的處理器執(zhí)行的指令產(chǎn)生用于實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能的裝置。這些計(jì)算機(jī)程序指令也可存儲(chǔ)在能引導(dǎo)計(jì)算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備以特定方式工作的計(jì)算機(jī)可讀存儲(chǔ)器中，使得存儲(chǔ)在該計(jì)算機(jī)可讀存儲(chǔ)器中的指令產(chǎn)生包括指令裝置的制造品，該指令裝置實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能。這些計(jì)算機(jī)程序指令也可裝載到計(jì)算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備上，使得在計(jì)算機(jī)或其他可編程設(shè)備上執(zhí)行一系列操作步驟以產(chǎn)生計(jì)算機(jī)實(shí)現(xiàn)的處理，從而在計(jì)算機(jī)或其他可編程設(shè)備上執(zhí)行的指令提供用于實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能的步驟。盡管已描述了本發(fā)明的優(yōu)選實(shí)施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實(shí)施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實(shí)施例以及落入本發(fā)明范圍的所有變更和修改。顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，該裝置具有能夠?qū)崿F(xiàn)兩個(gè)節(jié)點(diǎn)之間多次切換連接與斷開狀態(tài)的結(jié)構(gòu)，通過在兩個(gè)節(jié)點(diǎn)之間多次切換連接與斷開的狀態(tài)，實(shí)現(xiàn)更改連接狀態(tài)所需要更改的版圖層的數(shù)目最小。
2.如權(quán)利要求1所述的裝置，其特征在于，所述裝置包括N列金屬層，每一列包括M層金屬層，N和M為不小于2的整數(shù)；同一列中的金屬層通過連接層連接；通過連接相鄰列之間的同層金屬層，來實(shí)現(xiàn)兩個(gè)節(jié)點(diǎn)之間連接狀態(tài)的更改。
3.如權(quán)利要求2所述的裝置，其特征在于，所述同一列中的金屬層之間的連接層，采用交錯(cuò)連接方式。
4.如權(quán)利要求3所述的裝置，其特征在于，所述不同列的相鄰層的金屬層之間設(shè)置成交疊形式。
5.一種包括版本號(hào)的芯片，其特征在于，具有能夠?qū)崿F(xiàn)兩個(gè)節(jié)點(diǎn)之間多次切換連接與斷開狀態(tài)的結(jié)構(gòu)，通過在兩個(gè)節(jié)點(diǎn)之間多次切換連接與斷開的狀態(tài)，實(shí)現(xiàn)更改連接狀態(tài)所需要更改的版圖層的數(shù)目最小。
6.一種記錄比特?cái)?shù)據(jù)的芯片，其特征在于，該芯片包括N列金屬層，每一列包括M層金屬層，N和M為不小于2的整數(shù)；用于記錄所述比特?cái)?shù)據(jù)的NMOS管的位線，固化在N列金屬層中邊緣列的底層或頂層金屬層中，所述NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；N列M層金屬層中存在Kl對位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層，Kl為大于0并且不大于(N-I) *M的整數(shù)；N列M層金屬層中存在L對位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層，使得所述位線與所述漏端之間存在通路；或者，N列M層金屬層中存在K2對位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層，K2為不小于0并且小于(N-I) *M的整數(shù)；N列M層金屬層中存在L對位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層，使得所述位線與所述漏端之間不存在通路，L為不小于0并且不大于(M-I) *N的整數(shù)。
7.如權(quán)利要求6所述的芯片，其特征在于，在N列金屬層中存在滿足以下條件并且相鄰的第S列金屬層和第T列金屬層第S列金屬層中的第i層金屬層，與第T列金屬層中的第i-1層和第i+Ι層金屬層存在相互重疊的部分，該相互重疊的部分之間設(shè)置有或未設(shè)置有連接層；其中i在大于0并且小于M的偶數(shù)中取值；第S列金屬層中的第M層金屬層，與第T列金屬層中的第M-I層金屬層存在相互重疊的部分，該相互重疊的部分之間設(shè)置有或未設(shè)置有連接層。
8.如權(quán)利要求6所述的芯片，其特征在于，在N為3，M為6，并且所述位線固化在第一列的底層金屬層中，所述漏端固化在最后一列的底層金屬層中時(shí)處于同一列并且相鄰的金屬層之間均設(shè)置有連接層；最后一列的頂層金屬層與中間一列的頂層金屬層處于連接狀態(tài)，其他處于同一層并且相鄰的金屬層處于斷開狀態(tài)，所述位線與所述漏端之間不存在通路。
9.如權(quán)利要求7所述的芯片，其特征在于，在N為3，M為6，并且所述位線固化在第一列的底層金屬層中，所述漏端固化在最后一列的底層金屬層中時(shí)處于同一列并且相鄰的金屬層之間均設(shè)置有連接層；第S列金屬層中的第i層金屬層與第T列金屬層中的第i-1層金屬層的相互重疊的部分之間未設(shè)置有連接層；第S列金屬層中的第i層金屬層與第T列金屬層中的第i+Ι層金屬層的相互重疊的部分之間未設(shè)置有連接層；第S列金屬層中的第M層金屬層與第T列金屬層中的第M-I層金屬層的相互重疊的部分之間未設(shè)置有連接層；S的取值為1，T的取值為2;最后一列的頂層金屬層與中間一列的頂層金屬層處于連接狀態(tài)，其他處于同一層并且相鄰的金屬層處于斷開狀態(tài)，所述位線與所述漏端之間不存在通路。
10.一種修改芯片中記錄的比特?cái)?shù)據(jù)的方法，其特征在于，該芯片中包括N列金屬層， 每一列包括M層金屬層，N和M為不小于2的整數(shù)；用于記錄所述比特?cái)?shù)據(jù)的NMOS管的位線固化在N列金屬層中邊緣列的底層或頂層金屬層中，所述NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；N列M層金屬層中存在K2對位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層，K2為不小于0并且小于(N-I) *M的整數(shù)；N列M層金屬層中存在L對位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層，使得所述位線與所述漏端之間不存在通路，L為不小于0并且不大于(M-I) *N的整數(shù)；所述方法包括選取處于同一層并且相鄰的兩個(gè)處于斷開狀態(tài)的金屬層，將該兩個(gè)處于斷開狀態(tài)的金屬層進(jìn)行連接，使得所述位線與所述漏端之間存在通路；或者，選取處于同一列并且相鄰的兩個(gè)金屬層，該兩個(gè)金屬層之間未設(shè)置有連接層，在該兩個(gè)金屬層之間設(shè)置連接層，使得所述位線與所述漏端之間存在通路。
11.一種修改芯片中記錄的比特?cái)?shù)據(jù)的方法，其特征在于，該芯片中包括N列金屬層， 每一列包括M層金屬層，N和M為不小于2的整數(shù)；用于記錄所述比特?cái)?shù)據(jù)的NMOS管的位線固化在N列金屬層中邊緣列的底層或頂層金屬層中，所述NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；N列M層金屬層中存在K2對位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層，K2為不小于0并且小于(N-I) *M的整數(shù)；N列M層金屬層中存在L對位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層，使得所述位線與所述漏端之間不存在通路，L為不小于0并且不大于(M-I) *N的整數(shù)；在N列金屬層中存在滿足以下條件并且相鄰的第S列金屬層和第T列金屬層第S列金屬層中的第i層金屬層，與第T列金屬層中的第i-Ι層和第i+Ι層金屬層存在相互重疊的部分，該相互重疊的部分之間設(shè)置有或未設(shè)置有連接層；其中i在大于0并且小于M的偶數(shù)中取值；第S列金屬層中的第M層金屬層，與第T列金屬層中的第M-I層金屬層存在相互重疊的部分，該相互重疊的部分之間設(shè)置有或未設(shè)置有連接層；所述方法包括選取處于同一層并且相鄰的兩個(gè)處于斷開狀態(tài)的金屬層，將該兩個(gè)處于斷開狀態(tài)的金屬層進(jìn)行連接，使得所述位線與所述漏端之間存在通路；或者，選取處于同一列并且相鄰的兩個(gè)金屬層，該兩個(gè)金屬層之間未設(shè)置有連接層，在該兩個(gè)金屬層之間設(shè)置連接層，使得所述位線與所述漏端之間存在通路或者，選取處于相鄰列并且相鄰層的兩個(gè)金屬層，該兩個(gè)金屬層之間未設(shè)置有連接層，在該兩個(gè)金屬層的重疊部分之間設(shè)置連接層，使得所述位線與所述漏端之間存在通路。
12.如權(quán)利要求11所述的方法，其特征在于，在N為3，M為6，S為1，T為2，所述位線固化在第一列的底層金屬層中，所述漏端固化在最后一列的底層金屬層中，并且處于同一列并且相鄰的金屬層之間均設(shè)置有連接層，每對相互重疊的部分之間未設(shè)置有連接層，最后一列的頂層金屬層與中間一列的頂層金屬層處于連接狀態(tài)，其他處于同一層并且相鄰的金屬層處于斷開狀態(tài)時(shí)，所述選取處于同一列并且相鄰的兩個(gè)金屬層，該兩個(gè)金屬層之間未設(shè)置有連接層，在該兩個(gè)金屬層之間設(shè)置連接層包括選取第一列的第三層金屬層與第二列的第三層金屬層，將選取的兩個(gè)金屬層連接。
13.如權(quán)利要求11所述的方法，其特征在于，在N為3，M為6，S為1，T為2，所述位線固化在第一列的底層金屬層中，所述漏端固化在最后一列的底層金屬層中，并且處于同一列并且相鄰的金屬層之間均設(shè)置有連接層，每對相互重疊的部分之間未設(shè)置有連接層，最后一列的頂層金屬層與中間一列的頂層金屬層處于連接狀態(tài)，其他處于同一層并且相鄰的金屬層處于斷開狀態(tài)時(shí)，所述選取處于相鄰列并且相鄰層的兩個(gè)金屬層，該兩個(gè)金屬層之間未設(shè)置有連接層，在該兩個(gè)金屬層的重疊部分之間設(shè)置連接層包括選取第一列的第三層金屬層與第二列的第二層金屬層，在選取的兩個(gè)金屬層的重疊部分之間設(shè)置連接層。
14.一種修改芯片中記錄的比特?cái)?shù)據(jù)的方法，其特征在于，該芯片中包括N列金屬層， 每一列包括M層金屬層，N和M為不小于2的整數(shù)；用于記錄所述比特?cái)?shù)據(jù)的NMOS管的位線固化在N列金屬層中邊緣列的底層或頂層金屬層中，所述NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；N列M層金屬層中存在Kl對位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層，Kl為大于0并且不大于(N-I) *M的整數(shù)；N列M層金屬層中存在L對位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層，使得所述位線與所述漏端之間存在通路，L為不小于0并且不大于(M-I) *N的整數(shù)；所述方法包括選取處于同一層并且相鄰的兩個(gè)處于連接狀態(tài)的金屬層，將該兩個(gè)處于連接狀態(tài)的金屬層斷開，使得所述位線與所述漏端之間不存在通路；或者，選取一個(gè)金屬層，將該金屬層斷開，使得所述位線與所述漏端之間不存在通路；或者，選取處于同一列并且相鄰的兩個(gè)金屬層，該兩個(gè)金屬層之間設(shè)置有連接層，去除該連接層，使得所述位線與所述漏端之間不存在通路。
15.一種修改芯片中記錄的比特?cái)?shù)據(jù)的方法，其特征在于，該芯片中包括N列金屬層， 每一列包括M層金屬層，N和M為不小于2的整數(shù)；用于記錄所述比特?cái)?shù)據(jù)的NMOS管的位線固化在N列金屬層中邊緣列的底層或頂層金屬層中，所述NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；N列M層金屬層中存在Kl對位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層，Kl為大于0并且不大于(N-I) *M的整數(shù)；N列M層金屬層中存在L對位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層，使得所述位線與所述漏端之間存在通路，L為不小于0并且不大于(M-I) *N的整數(shù)；在N列金屬層中存在滿足以下條件并且相鄰的第S列金屬層和第T列金屬層第S列金屬層中的第i層金屬層，與第T列金屬層中的第i_l層和第i+Ι層金屬層存在相互重疊的部分，該相互重疊的部分之間設(shè)置有或未設(shè)置有連接層，其中i在大于0并且小于M的偶數(shù)中取值；第S列金屬層中的第M層金屬層，與第T列金屬層中的第M-I層金屬層存在相互重疊的部分，該相互重疊的部分之間設(shè)置有或未設(shè)置有連接層；所述方法包括選取處于同一層并且相鄰的兩個(gè)處于連接狀態(tài)的金屬層，將該兩個(gè)處于連接狀態(tài)的金屬層斷開，使得所述位線與所述漏端之間不存在通路；或者，選取處于同一列并且相鄰的兩個(gè)金屬層，該兩個(gè)金屬層之間設(shè)置有連接層，去除該連接層，使得所述位線與所述漏端之間不存在通路；或者，選取一個(gè)金屬層，將該金屬層斷開，使得所述位線與所述漏端之間不存在通路；或者，選取處于相鄰列并且相鄰層的兩個(gè)金屬層，該兩個(gè)金屬層之間設(shè)置有連接層，去除該連接層，使得所述位線與所述漏端之間不存在通路。
16.如權(quán)利要求15所述的方法，其特征在于，在N為3，M為6，S為1，T為2，所述位線固化在第一列的底層金屬層中，所述漏端固化在最后一列的底層金屬層中；并且處于同一列并且相鄰的金屬層之間均設(shè)置有連接層，第一列的第三層金屬層與第二列的第二層金屬層的重疊部分之間設(shè)置有連接層，其它重疊部分之間未設(shè)置有連接層；最后一列的頂層金屬層與中間一列的頂層金屬層處于連接狀態(tài)，第一列的第三層金屬層與第二列的第三層金屬層處于連接狀態(tài)，其他處于同一層并且相鄰的金屬層處于斷開狀態(tài)時(shí)，所述選取一個(gè)金屬層，將該金屬層斷開包括選取第二列的第四層金屬層，將該金屬層斷開，斷開后的左半部分金屬層通過連接層與第二列的第五層金屬層相連，右半部分金屬層通過連接層與第二列的第三層金屬層相連。
17.如權(quán)利要求15所述的方法，其特征在于，在N為3，M為6，S為1，T為2，所述位線固化在第一列的底層金屬層中，所述漏端固化在最后一列的底層金屬層中；并且處于同一列并且相鄰的金屬層之間均設(shè)置有連接層，第一列的第三層金屬層與第二列的第二層金屬層的重疊部分之間設(shè)置有連接層，其它重疊部分之間未設(shè)置有連接層；最后一列的頂層金屬層與中間一列的頂層金屬層處于連接狀態(tài)，第一列的第三層金屬層與第二列的第三層金屬層處于連接狀態(tài)，其他處于同一層并且相鄰的金屬層處于斷開狀態(tài)時(shí)，所述選取處于同一列并且相鄰的兩個(gè)金屬層，該兩個(gè)金屬層之間設(shè)置有連接層，去除該連接層包括選取第二列的第三層金屬層與第二列的第四層金屬層，去除選取的兩個(gè)金屬層之間的連接層。
18.一種信息存儲(chǔ)方法，其特征在于，該方法包括確定只讀存儲(chǔ)器ROM中的邏輯地址；根據(jù)物理地址與邏輯地址的對應(yīng)圖，找出邏輯地址在版圖上的物理地址；根據(jù)ROM電路的邏輯關(guān)系以及所要存儲(chǔ)的信息，確定NMOS管的漏端與位線之間的連接狀態(tài)；根據(jù)所確定的連接狀態(tài)，在所確定的版圖上的物理地址上存儲(chǔ)所要存儲(chǔ)的信息。
19.如權(quán)利要求18所述的方法，其特征在于，所述根據(jù)所確定的連接狀態(tài)，在所確定的版圖上的物理地址上存儲(chǔ)所要存儲(chǔ)的信息包括在NMOS管的漏端與位線處于連接狀態(tài)時(shí)，在所確定的版圖上的物理地址上設(shè)置具有如下結(jié)構(gòu)的版圖層該結(jié)構(gòu)包括N列金屬層，每一列包括M層金屬層，N和M為不小于2的整數(shù)；用于記錄所述比特?cái)?shù)據(jù)的NMOS管的位線，固化在N列金屬層中邊緣列的底層或頂層金屬層中，所述 NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；并且，N列M層金屬層中存在Kl對位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層，Kl為大于0并且不大于(N-I) *M的整數(shù)；N列M層金屬層中存在L對位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層，使得所述位線與所述漏端之間存在通路，L為不小于0并且不大于(M-I) *N的整數(shù)。
20.如權(quán)利要求18所述的方法，其特征在于，所述根據(jù)所確定的連接狀態(tài)，在所確定的版圖上的物理地址上存儲(chǔ)所要存儲(chǔ)的信息包括在NMOS管的漏端與位線處于斷開狀態(tài)時(shí)，在所確定的版圖上的物理地址上設(shè)置具有如下結(jié)構(gòu)的版圖層該結(jié)構(gòu)包括N列金屬層，每一列包括M層金屬層，N和M為不小于2的整數(shù)；用于記錄所述比特?cái)?shù)據(jù)的NMOS管的位線，固化在N列金屬層中邊緣列的底層或頂層金屬層中，所述 NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；并且，N列M層金屬層中存在K2對位于同一層并且處于連接狀態(tài)的兩個(gè)相鄰的金屬層，K2為不小于0并且小于(N-I) *M的整數(shù)；N列M層金屬層中存在L對位于同一列并且其間設(shè)置有連接層的兩個(gè)相鄰的金屬層，使得所述位線與所述漏端之間不存在通路，L為不小于0并且不大于(M-I)*N的整數(shù)。
全文摘要
本發(fā)明實(shí)施例公開了一種半導(dǎo)體裝置、芯片及修改比特?cái)?shù)據(jù)的方法，涉及芯片設(shè)計(jì)技術(shù)領(lǐng)域，用于增加對芯片中記錄的比特?cái)?shù)據(jù)進(jìn)行修改的修改方式。本發(fā)明中的記錄比特?cái)?shù)據(jù)的芯片包括N列金屬層，每一列包括M層金屬層，N和M為不小于2的整數(shù)；用于記錄所述比特?cái)?shù)據(jù)的NMOS管的位線固化在N列金屬層中邊緣列的底層或頂層金屬層中，所述NMOS管的漏端固化在另一邊緣列的底層或頂層金屬層中；處于同一層并且相鄰的金屬層處于連接或斷開狀態(tài)，處于同一列并且相鄰的金屬層之間設(shè)置有或未設(shè)置有連接層，使得所述位線與所述漏端之間存在通路或不存在通路。采用本發(fā)明，能夠增加對芯片中記錄的比特?cái)?shù)據(jù)進(jìn)行修改的修改方式。
文檔編號(hào)G11C16/08GK102543190SQ20101060960
公開日2012年7月4日 申請日期2010年12月28日 優(yōu)先權(quán)日2010年12月28日
發(fā)明者王小樂 申請人:炬力集成電路設(shè)計(jì)有限公司