專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有熔絲程序(fuse program)電路的半導(dǎo)體器件，該熔絲程序電 路包含存儲固定信息的熔絲元件，尤其涉及一種用于實現(xiàn)低功耗且低占有面積的熔絲程序 電路的結(jié)構(gòu)。
背景技術(shù)：
半導(dǎo)體集成電路器件對應(yīng)于各種用途使用熔絲程序電路。該熔絲程序電路利用熔 絲元件的熔斷或非熔斷，固定設(shè)定其輸出信號的狀態(tài)。例如，為了微調(diào)(trimming)模擬電 路的常數(shù)，使用這種熔絲元件。例如，為了進行晶體管元件的電流驅(qū)動力調(diào)整、基準電流源 的提供電流量的調(diào)整、或基準電壓源生成的基準電壓的調(diào)整等，進行熔絲元件的編程(熔 斷或非熔斷)。另外，為了微調(diào)電阻元件的電阻值，也使用這種熔絲程序電路。數(shù)字電路中也進行同樣的調(diào)整。另外，半導(dǎo)體存儲器中為了利用冗余單元置換故 障單元，為了存儲故障地址，使用熔絲程序電路。通過利用這種熔絲程序電路，可改善基于 電路工作特性的最優(yōu)化和故障單元的救濟(impair)的成品率。以往，這種熔絲程序電路中廣泛使用利用激光束照射來熔斷的LT (激光微調(diào))熔 絲。使用激光裝置，根據(jù)程序信息，熔斷該LT熔絲，進行熔絲編程。將熔絲程序電路用作冗余單元救濟的故障地址存儲電路的結(jié)構(gòu)如特開 2003-016797號公報(文獻1)所示。在該文獻1所示的結(jié)構(gòu)中，設(shè)置對故障地址進行熔 絲編程的熔絲塊、從外部串行輸入故障地址并在內(nèi)部并行輸出的掃描移位(scan shift)電 路、和根據(jù)模式指示信號來選擇熔絲塊和掃描移位電路的輸出之一的切換電路。在內(nèi)部熔絲元件編程前，判定是否確實進行冗余救濟，以謀求改善成品率。與熔絲元件分層于下部配置元件或布線的結(jié)構(gòu)如特開平11-340434號公報所示 (文獻幻。通過在熔絲元件下部配置元件，可降低設(shè)備芯片面積。文獻2中，為了防止熔絲 元件熔斷時對下層元件的熱和物理沖擊，在熔絲元件下層配置由熔點比熔絲元件高的材料 構(gòu)成的沖擊截斷層。使用散熱片(heat sink)層和熱阻層的層疊構(gòu)造，作為該沖擊截斷層。利用電流切斷熔絲元件的熔絲電路的結(jié)構(gòu)在特開平5467464號公報(文獻3)中 示出。在該文獻3中，利用響應(yīng)于控制信號的選擇電路，將包含熔絲元件的熔絲微調(diào)電路與 內(nèi)部電路之一連接于共同的電源焊盤上?？山档秃副P數(shù)量、降低芯片面積、和降低焊盤與管 腳連接故障的發(fā)生概率。另外，與內(nèi)部電路的電源共享熔絲元件的電源的結(jié)構(gòu)如特開2002-042482號公報 (文獻4)所示。在該文獻4中，將連接熔絲程序電路的熔絲元件的輸出信號線耦合在內(nèi)部電路電源焊盤之外的焊盤上，外部可檢測熔絲元件的微小電流，檢測熔絲切斷故障。在這種熔絲元件的程序中利用激光束的情況下，必需有熔絲編程用的激光裝置， 另外，產(chǎn)生從檢查裝置向激光裝置搬運晶片的工序，會產(chǎn)生晶片污染等問題。另外，在基于激光束照射的熔絲編程的情況下，在模制半導(dǎo)體芯片的狀態(tài)下，由于 不能向熔絲元件照射激光束，所以必需在裸片狀態(tài)下進行熔絲編程。因此，難以在封裝安裝 后，實施故障救濟等激光編程。另外，SOC (片上系統(tǒng)system on chip)等系統(tǒng)LSI上的片上存儲器的存儲容量增 大，從成品率的觀點看，必需有故障單元救濟。另外，即便在SIP(封裝中系統(tǒng))等使用多個 芯片來構(gòu)成系統(tǒng)的情況下，為了最終使成品率提高，也必需增加模制后的救濟。例如，在層 疊廉價的芯片與高價的芯片來構(gòu)成SIP的情況下，在廉價的芯片中于封裝安裝后發(fā)現(xiàn)故障 的情況下，該封裝整體不好，高價的芯片也被處理成次品。另外，就SIP而言，由于每個芯片 的最佳預(yù)燒(burn in)電壓不同，所以要求省略這種封裝安裝后的預(yù)燒工序。因此，期望使 用K⑶(已知最佳沖模(known good die)在未裝配狀態(tài)下保證品質(zhì)的芯片)，進行各芯片 的裝配。另外，LT熔絲由于利用來自外部的激光束照射來物理切斷，所以如上所述，必需有 微調(diào)專用裝置和救濟工序，裝置投資引起的成本增加和TAT (turn arounds time 周轉(zhuǎn)時 間)的增大是不可避免的。代替這種進行基于激光微調(diào)的熔絲編程的結(jié)構(gòu)，例如實用化了使用作為柵電極材 料的多晶硅的電熔絲。但是，熔絲元件伴隨著細微化的工藝的進展，必需以小占有面積來配 置熔絲元件。柵電極材料的多晶硅是最下層的布線，難以將熔絲元件的電流提供用和輸出 電平判定用的外圍電路高密度地配置在熔絲元件附近。因此，難以縮小包含熔絲元件的熔 絲電路的占有面積。文獻1中，熔絲元件由激光束熔斷。為了消除熔絲元件熔斷后不能變更熔絲元件 的程序狀態(tài)的問題，使用掃描移位電路，在熔絲元件的程序之前，根據(jù)程序信息，設(shè)定內(nèi)部 電路的狀態(tài)，執(zhí)行電路工作測試。當產(chǎn)生故障時，容易分析故障原因是否是熔絲程序故障。 但是，該文獻1僅示出利用激光束照射熔斷的LT熔絲元件作為熔絲元件，根本未考慮電熔 斷的熔絲元件。文獻2在熔絲元件下層配置布線或元件。但是，該文獻2伴隨著熔絲元件的細微 化，激光波長變短，相應(yīng)地，為了緩和激光能量的增大引起的對下層部的沖擊，在熔絲元件 下層配置高熔點的沖擊截斷層，以避免下層元件的破壞。但是，該文獻2也根本未考慮電熔 斷熔絲元件的結(jié)構(gòu)。文獻3使連接熔絲元件的焊盤與連接內(nèi)部電路的焊盤共同化，使用切換電路，根 據(jù)控制信號來切換其連接路徑。熔絲元件利用電流來有選擇地熔斷。但是，在該文獻3所 示的結(jié)構(gòu)中，根據(jù)來自焊盤的信號，有選擇地在熔絲元件中流過電流，從而熔斷。盡管進行 焊盤的共同化，但也存在不共享的焊盤，半導(dǎo)體器件實際使用時未被利用的空焊盤的數(shù)量 增大。另外，盡管公開了利用電流熔斷熔絲元件，但根本未公開熔絲元件的具體布局和功耗等。文獻4中共享熔絲元件的電流提供用的電源與內(nèi)部電路的電源。熔絲元件也可以 是電流熔斷型。但是，該文獻4中根本未考慮熔絲元件的電流引起的熔斷時的消耗電流，另外，也未具體公開熔絲元件的配置布線。另外，還提出有使用反轉(zhuǎn)柵極構(gòu)造的閃存來對固定信息進行電編程的結(jié)構(gòu)。但是， 在這種情況下，會使用閃存單元，將產(chǎn)生該程序用的電路結(jié)構(gòu)變大并難以實現(xiàn)小占有面積 的固定信息程序電路的問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種由小占有面積且低消耗電流的布線熔斷型電氣熔絲 元件構(gòu)成的熔絲程序電路。本發(fā)明的另一目的在于提供一種具備包含可靠性高的布線熔斷型電氣熔絲元件 的熔絲程序電路的半導(dǎo)體器件，該布線熔斷型電氣熔絲元件不需要追加的布線加工就可以 小切斷電流來進行熔絲程序。本發(fā)明的半導(dǎo)體器件是一種具有多個金屬布線層的半導(dǎo)體器件，其中，具備內(nèi)部 電路；以及至少一個熔絲程序電路，根據(jù)熔絲程序信息，按照熔絲元件的熔斷或非熔斷狀 態(tài)，固定地存儲與內(nèi)部電路相關(guān)聯(lián)的信息。內(nèi)部電路包含使用多個布線層布線來進行布線 連接的晶體管元件。熔絲程序電路包含熔絲元件、和與該熔絲元件串聯(lián)連接的熔絲晶體管。熔絲元件 使用多個金屬布線層最下層的金屬布線層之上層的布線層的布線來形成。熔絲晶體管有選 擇地流過用于進行熔絲元件熔斷的電流。例如在使用銅(Cu)布線的半導(dǎo)體器件中，第1層金屬布線由最細微的圖案描繪。 即，最下層的金屬布線由于布線幅度細且膜厚也薄，所以適用切斷。但是，就亞(Sub)IOOnm 以后的片上系統(tǒng)而言，還存在上層的例如第4層至第6層的細微金屬布線，與第1層金屬 布線一樣，存在膜厚和布線幅度也未大變化的布線。因此，利用其它上層金屬布線而非第1 金屬布線層的布線來作為該布線熔斷型電氣熔絲元件。即便利用該上層金屬布線，如上所 述，膜厚和布線幅度也沒有大的差別，另外，雜質(zhì)濃度也沒有差別。因此，上層金屬布線與第 1金屬布線在切斷容易性上無大的差別，即便將上層金屬布線用作熔絲元件，也不特別產(chǎn)生 問題?？稍谌劢z元件的下層配置提供熔絲元件熔斷用電流的晶體管等元件，可抑制熔絲 程序電路的布局面積增大。另外，例如在切斷銅布線的情況下，用于防止破斷的銅擴散的阻擋金屬和SiCN和 SiCO等絕緣膜被破壞。在這種情況下，要求用于防止熔斷后的銅切片的銅原子擴散的布局 上的工序。通過利用上層第3或第4金屬布線，從而布線布局有余裕，容易進行布局上的設(shè) 計。由此，可實現(xiàn)具備可靠性高的布線熔斷型電氣熔絲元件的熔絲程序電路。本發(fā)明的上述和其它目的、特征、方面和優(yōu)點可從涉及參照附圖理解的本發(fā)明的 以下詳細說明變得顯而易見。


圖1是概略表示本發(fā)明的半導(dǎo)體器件的整體結(jié)構(gòu)的圖。圖2是表示圖1所示內(nèi)部電路的一例結(jié)構(gòu)的圖。圖3是概略表示包含根據(jù)本發(fā)明的熔絲的布線構(gòu)造的圖。
圖4是概略表示根據(jù)本發(fā)明的熔絲程序電路中的熔絲熔斷部的結(jié)構(gòu)的圖。圖5是表示根據(jù)本發(fā)明的熔絲程序電路的具體結(jié)構(gòu)的圖。圖6是表示圖5所示的觸發(fā)器(flip flop)的一例結(jié)構(gòu)的圖。圖7是表示圖6所示觸發(fā)器的工作的定時圖。圖8是表示圖5所示的AND(與門)電路的結(jié)構(gòu)例的圖。圖9是表示圖5所示的熔絲程序電路串中的電壓施加序列(sequence)的圖。圖10是表示圖5所示的熔斷電流提供晶體管的一例平面布局的圖。圖11是概略表示沿圖10所示的線Lll-Lll的截面構(gòu)造的圖。圖12是示意性表示圖11所示的布線構(gòu)造的電流路徑的圖。圖13是表示根據(jù)本發(fā)明的熔絲程序電路的變更例的圖。圖14是概略表示圖13中的熔絲驅(qū)動電流測定系統(tǒng)的結(jié)構(gòu)的圖。圖15是表示圖5所示熔絲程序電路串的變更例的圖。圖16是表示圖5所示切斷判定電路的一例結(jié)構(gòu)的圖。圖17是表示圖16所示切斷判定電路的工作的定時圖。圖18是示意性表示圖17所示的電壓應(yīng)力施加時的熔絲元件的狀態(tài)的圖。圖19A和圖19B分別是表示圖5所示兩個輸入多路復(fù)用器的電氣記號和電氣等效 電路的一例的圖。圖20是表示根據(jù)本發(fā)明的半導(dǎo)體器件的熔絲程序序列的流程圖。圖21是表示圖20所示的熔斷電流測定序列的工作的定時圖。圖22是表示圖20所示的FS切斷信息程序序列的工作的信號波形圖。圖23是表示圖20所示的FS切斷序列的工作的定時圖。圖M是表示圖20所示的FS切斷確認序列的工作的定時圖。圖25是表示圖20所示的偏置應(yīng)力施加序列的工作的定時圖。圖沈是概略表示根據(jù)本發(fā)明的熔絲程序電路的平面布局的圖。圖27是概略表示沿圖沈所示的線L27-L27的截面構(gòu)造的圖。圖28是概略表示沿圖沈的熔絲FU的截面構(gòu)造的圖。圖29A是表示熔絲與擴散防護壁構(gòu)造的一例的圖，圖29B是表示圖29k的熔絲構(gòu) 造切斷前后的熔絲電流分布的圖。圖30A是表示熔絲與擴散防護壁構(gòu)造的另一例的圖，圖30B是表示圖30A的熔絲 構(gòu)造切斷前后的熔絲電流分布的圖。圖31A是表示熔絲與擴散防護壁構(gòu)造的又一例的圖，圖31B是表示圖31A的熔絲 構(gòu)造切斷前后的熔絲電流分布的圖。圖32是概略表示圖沈中的熔絲元件的晶體管形成區(qū)域的構(gòu)造的圖。圖33是概略表示根據(jù)本發(fā)明的熔絲程序電路的電源控制系統(tǒng)的結(jié)構(gòu)的圖。圖34是表示圖33所示的熔絲程序電路切斷時的工作的信號波形圖。圖35是表示圖33所示的熔絲程序電路在熔絲切斷判定時的工作的信號波形圖。圖36是示意性表示圖33所示結(jié)構(gòu)的熔絲切斷時的效果的圖。圖37是示意性表示圖33所示熔絲程序電路的結(jié)構(gòu)效果的圖。圖38是表示根據(jù)本發(fā)明的熔絲程序電路的電源控制系統(tǒng)的變更例的結(jié)構(gòu)的圖。
圖39是表示根據(jù)本發(fā)明的熔絲程序電路的電源控制系統(tǒng)的另一變更例的結(jié)構(gòu)的 圖。圖40是表示圖39所示熔絲程序電路切斷時的工作的信號波形圖。圖41是表示圖39所示的熔絲程序電路在熔絲切斷判定時的工作的信號波形圖。圖42是表示根據(jù)本發(fā)明的熔絲程序電路的電源控制系統(tǒng)的又一變更例的結(jié)構(gòu)的 圖。
具體實施例方式[實施方式1]圖1是概略表示根據(jù)本發(fā)明實施方式1的半導(dǎo)體器件的整體結(jié)構(gòu)的圖。圖1中， 半導(dǎo)體集成電路器件1包含實現(xiàn)規(guī)定功能的內(nèi)部電路(核心(core)電路)2、以及固定存 儲規(guī)定該內(nèi)部電路2的工作狀態(tài)或工作方式的信息(與內(nèi)部電路關(guān)聯(lián)的信息)的布線熔斷 程序電路4。該半導(dǎo)體集成電路器件1既可以形成于一個半導(dǎo)體芯片上，也可與其它處理器或 存儲器等功能塊集成于同一芯片上。內(nèi)部電路2接受來自電源節(jié)點(n0de)5的電源電壓VDD，作為工作電源電壓，實現(xiàn) 規(guī)定的功能。該內(nèi)部電路2是半導(dǎo)體集成電路器件的核心電路，既可以是例如包含存儲單 元陣列的存儲器電路，或者也可以是處理器等處理裝置。該內(nèi)部電路(核心電路)2可使用 銅(Cu)的多層布線層來進行內(nèi)部布線。圖1中，作為一例，示出內(nèi)部電路2是包含存儲單 元陣列的存儲器電路并包含用于故障單元救濟的冗余解碼器的結(jié)構(gòu)。該冗余解碼器根據(jù)布 線熔斷程序電路的存儲信息，進行冗余置換，進行故障單元的救濟。布線熔斷程序電路4使用該內(nèi)部核心電路2的布線與金屬布線(銅(Cu)布線)的 上層金屬布線(Cu布線)，實現(xiàn)熔絲元件，電熔斷該熔絲元件。布線熔斷程序電路4接受來 自電源節(jié)點5的電源電壓VDD、和來自熔絲電源節(jié)點6的熔絲柵極電源(fuse gate power supply)電壓FGVDD。該熔絲柵極電源電壓FGVDD被用作熔斷時在熔絲元件中流過電流的 控制電壓。該布線熔斷程序電路4如后詳細所述，包含多個并聯(lián)排列的熔絲元件，設(shè)置掃描 通道(scan pass)，以進行各熔絲元件的熔斷或非熔斷的選擇程序。掃描通道對應(yīng)于熔絲元 件而設(shè)置觸發(fā)器。經(jīng)由用觸發(fā)器串構(gòu)成的掃描通道，傳輸來自節(jié)點7的串行輸入SIN，對與 各熔絲元件對應(yīng)的觸發(fā)器，設(shè)定熔絲程序信息，從輸出節(jié)點8輸出觸發(fā)器的存儲信息，作為 串行輸出SOUT。該布線熔斷程序電路4通常利用由與半導(dǎo)體集成電路器件中使用的界限掃描寄 存器一樣的寄存器(觸發(fā)器)串構(gòu)成的掃描通道，設(shè)定該熔絲元件的熔斷或非熔斷的程序 信息。根據(jù)該設(shè)定信息，電熔斷熔絲元件。包含于該布線熔斷程序電路4中的熔絲元件數(shù) 量可以是任意數(shù)量，對應(yīng)于熔絲元件的數(shù)量來設(shè)定掃描通道的觸發(fā)器(寄存器)的數(shù)量。
圖2是表示圖1所示內(nèi)部電路2的一例結(jié)構(gòu)的圖。圖2中，內(nèi)部電路2是半導(dǎo)體存 儲器件。該半導(dǎo)體存儲器件可與其它處理器等集成于集成電路1內(nèi)，構(gòu)成SOC(片上系統(tǒng))， 也可在半導(dǎo)體集成電路1內(nèi)，作為內(nèi)部電路，配置半導(dǎo)體存儲器件單體。 圖2中，內(nèi)部電路(半導(dǎo)體存儲器件)2分別包含將多個標準存儲單元配置成矩陣狀的標準存儲單元陣列NMAa和NMAb ；置換標準存儲單元陣列NMAa和NMAb各自的故障 單元行的冗余字線RWa和RWb ；以及置換標準存儲單元陣列NMAa和NMAb各自的故障單元 列的冗余列RCa和RCb。冗余字線RWa和RWb分別包含多個冗余字線，置換包含故障單元行的多個存儲單 元行，救濟故障單元行。冗余列RCa和RCb也同樣利用多列的并列置換，救濟故障單元列。內(nèi)部電路(半導(dǎo)體存儲器件)還包含選擇標準存儲單元陣列NMAa和NMAb的標 準存儲單元行(字線)的行解碼器RD ；分別選擇冗余字線RWa和RWb的冗余行解碼器RRD ； 以及選擇存儲單元列的列/冗余解碼器CRCDa和CRCDb。該列/冗余解碼器CRCDa和CRCDb 分別包含從對應(yīng)的標準存儲單元陣列NMWa和NMWb中選擇標準存儲單元列的標準列解碼 器、和選擇對應(yīng)的冗余列RCa和RCb的冗余列解碼器。內(nèi)部電路(半導(dǎo)體存儲器件)2還包含對標準存儲單元陣列NMAa和NMAb分別進 行數(shù)據(jù)輸入或輸出的I/O電路DPKa和DPKb、和外圍電路PH。外圍電路PH包含行冗余判定電路，判定布線熔斷程序電路4輸出的程序信息與 未圖示的被提供的地址信號一致或不一致；控制電路，根據(jù)該行冗余判定電路的輸出信號， 激活行解碼器RD和冗余行解碼器RRD之一，并且進行內(nèi)部工作的控制；以及預(yù)解碼被提供 的地址信號的預(yù)解碼器。行解碼器RD和冗余行解碼器RRD在激活時，解碼來自預(yù)解碼器的 列預(yù)解碼信號，選擇一條字線。I/O電路DPKa和DPKb分別包含在讀出時進行存儲單元數(shù)據(jù)檢測的讀出放大器 SA ；在寫入時向存儲單元傳輸寫入數(shù)據(jù)的寫驅(qū)動器WD ；以及與內(nèi)部電路的外部之間進行數(shù) 據(jù)傳輸?shù)妮斎胼敵鼍彌_器(I/O緩沖器)。這些I/O電路DPKa和DPKb進行多比特的數(shù)據(jù)輸 入輸出。對每個比特設(shè)置多個讀出放大器SA和寫驅(qū)動器。根據(jù)列地址信號，對各比特進行 讀出放大器和寫驅(qū)動器的選擇。列/冗余解碼器CRCDa和CRCDb接受來自布線熔斷程序電路4的程序信息，根據(jù) 與被提供的列地址信號的比較，進行冗余列RWa、RWb的選擇置換。作為一例，I/O電路DPKa和DPKb分別進行16比特數(shù)據(jù)的輸入輸出，對每個比特 設(shè)置8個讀出放大器和8個寫驅(qū)動器。標準存儲單元陣列NMAa和NMAb分別設(shè)置512行或 512列的標準存儲單元。在該結(jié)構(gòu)中，對1個讀出放大器和寫驅(qū)動器設(shè)置4個標準存儲單元 列(位線對)。因此，冗余列RCa和RCb分別并行進行4列標準存儲單元列的置換。布線熔斷程序電路4對故障存儲單元的地址進行編程，在故障存儲單元的地址指 定時，通過進行與冗余字線或冗余列的置換，等效救濟故障存儲單元，改善制品成品率。該 可救濟的故障地址的數(shù)量在考慮芯片面積和救濟效率等后確定為適當?shù)臄?shù)量。圖3是概略表示圖1所示的布線熔斷程序電路4的布線構(gòu)造的圖。圖3中，布線 熔斷程序電路4中第1金屬布線Ml至第k金屬布線Mk的k層金屬布線層的布線用于晶體 管元件等內(nèi)部元件的連接。布線熔斷程序電路4配置形成于半導(dǎo)體基板區(qū)域(或晶片區(qū) 域)SUB表面中的雜質(zhì)區(qū)域IMPl和IMP2，在這些雜質(zhì)區(qū)域IMPl和IMP2之間的基板區(qū)域表 面上，設(shè)置例如由多晶硅形成的柵電極GT。第1金屬布線Ml經(jīng)接觸(contact)電連接于雜 質(zhì)區(qū)域IMPl。由柵電極GT、雜質(zhì)區(qū)域IMPl和IMP2形成一個MOS晶體管(絕緣柵型場效應(yīng) 晶體管)。作為一例，金屬布線Ml-Mk分別為銅(Cu)布線。熔絲元件FS使用該第1銅布線Ml上層的金屬布線層的銅布線形成。圖3中，作7/35
為一例，示出使用第i金屬布線層的布線Mi，形成熔絲元件FS的情況(這里i > 1)。盡管 使用銅布線作為金屬布線，但也可使用其它金屬，所以下面使用“金屬布線(層)”的術(shù)語。如該圖3所示，半導(dǎo)體集成電路中，第1金屬布線為最下層布線，進行最細微地構(gòu) 圖(用于晶體管間的連接和內(nèi)部節(jié)點的連接)。因此，第1金屬布線Ml由于細且膜厚也薄， 所以適于熔斷。但是，在亞IOOnm以后的SOC等半導(dǎo)體集成電路器件中，第4層至第6層左 右的金屬布線的布線圖案也細，進行細微布線，該第1金屬布線Ml與膜厚和線寬改變不大。 作為該熔絲元件FS，利用這些細微圖案的上層布線中第i金屬布線Mi作為熔絲元件FS的 熔絲。這里，“熔絲元件”的術(shù)語用作表示包含熔絲、其兩端的連接部和熔絲周邊部的元件。通過將該第i層金屬布線Mi用作熔絲元件FS的熔絲，得到以下優(yōu)點。在熔絲元 件FS熔斷時，圖3未示出的阻擋金屬(用于防止Cu擴散)和層間絕緣膜(SiCN或SiCO) 被破壞。因此，在進行該銅(Cu)熔斷后的防止擴散的情況下，在利用上層金屬布線Mi時， 與最下層的第1金屬布線Ml相比，布局上有余裕，容易取得布局上的對策。由此，即便在使 用銅布線作為熔絲元件的情況下，也可保證熔斷后的可靠性。圖4是概略表示使用該圖3所示熔絲元件FS的熔絲電路的1比特大小的結(jié)構(gòu)的 圖。圖4中，熔絲電路包含串聯(lián)連接于電源節(jié)點與接地節(jié)點之間的熔絲元件FS與熔斷電流 提供晶體管CTr。熔絲元件在一端接受來自圖1所示電源節(jié)點5的電源電壓VDD。熔斷電流提供晶 體管CTr在其柵極接受熔絲柵極電源電壓FGVDD。當熔絲元件FS熔斷時，根據(jù)熔絲柵極電 源電壓FGVDD，熔斷電流提供晶體管CTr導(dǎo)通，從電源節(jié)點向接地節(jié)點流過電流。利用該電 流，熔絲元件FS發(fā)熱(基于焦爾熱)，利用電流產(chǎn)生的發(fā)熱，熔斷熔絲元件FS。通過共享熔 絲元件FS的電源、和提供圖1所示核心電路(內(nèi)部電路)2的電源電壓VDD的電源節(jié)點5， 從而降低熔絲專用焊盤的數(shù)量。通過單獨設(shè)置提供熔絲柵極電源電壓FGVDD的焊盤，可與電源電壓VDD獨立地調(diào) 整熔絲柵極電源電壓FGVDD的電壓電平，可進行熔斷電流量的最優(yōu)化。下面，說明布線熔斷程序電路4的詳細結(jié)構(gòu)。[布線熔斷程序電路的結(jié)構(gòu)1]圖5是表示圖1所示的布線熔斷程序電路4的一例具體結(jié)構(gòu)的圖。圖5中，布線 熔斷程序電路4分別包含圖4所示的熔絲電路，并且包含級聯(lián)連接的多個熔絲程序電路 FPKl-FPKn。這些熔絲程序電路FPKl-FPKn的數(shù)量為任意個。該熔絲程序電路FPKl-FPKn 由于具有相同結(jié)構(gòu)，所以圖5中，對各熔絲程序電路FPKl-FPKn相同或相應(yīng)的部分附加相同 參照序號。熔絲程序電路FPK2-FPKn分別包含連接于提供電源電壓VDD的節(jié)點與內(nèi)部節(jié)點 NDl之間的熔絲元件FS、連接于內(nèi)部節(jié)點NDl與接地節(jié)點之間的熔斷電流提供晶體管CTr、 和控制該熔斷電流提供晶體管CTr的導(dǎo)通的3輸入AND電路AG1。AND電路AGl接受熔絲 柵極電源電壓FGVDD，作為工作電源電壓。AND電路AGl接受對應(yīng)的FS選擇掃描觸發(fā)器(FF) FSSR的輸出信號、對應(yīng)的程序掃 描觸發(fā)器(FF)PSR的輸出信號和熔絲切斷時鐘信號FCCLK。FS選擇掃描觸發(fā)器FSSR根據(jù)熔絲選擇掃描時鐘信號SESCLK，取入前級熔絲程序 電路的FS選擇掃描觸發(fā)器的輸出數(shù)據(jù)，并傳輸?shù)较乱患?。程序掃描觸發(fā)器PSR根據(jù)程序掃描時鐘信號PSCLK，取入經(jīng)多路復(fù)用器(MUX)SXl提供的數(shù)據(jù)，傳輸?shù)较乱患?。因此，該FS選 擇掃描觸發(fā)器FSSR構(gòu)成根據(jù)熔絲選擇掃描時鐘信號SESCLK進行移位工作后傳輸數(shù)據(jù)的掃 描通道。另外，程序掃描觸發(fā)器PSR也構(gòu)成根據(jù)程序掃描時鐘信號PSCLK依次進行移位工 作后傳輸數(shù)據(jù)的掃描通道。通過對應(yīng)于熔絲電路來設(shè)置這些觸發(fā)器FSSR和PSR的組，可有選擇地逐次由一個 熔絲元件單位來執(zhí)行熔絲電路的熔絲元件FS的編程(熔斷或非熔斷)。另外，可以少的焊 盤向各熔絲元件傳輸熔絲元件的程序信息。熔絲程序電路FPK2-FPKn分別還包含切斷判定電路CJC，根據(jù)節(jié)點NDl的電壓電 平，判定熔絲元件FS的切斷狀態(tài)；以及多路復(fù)用器SX2，選擇程序掃描觸發(fā)器PSR的輸出信 號與切斷判定電路CJC的輸出信號之一輸出。該多路復(fù)用器SX2的輸出信號還提供給多路 復(fù)用器SX1。該多路復(fù)用器SXl根據(jù)掃描選擇信號SCSEL來選擇前級的程序掃描觸發(fā)器PSR 的輸出信號與對應(yīng)的多路復(fù)用器SX2的輸出信號之一。這里，在相同含義下使用“切斷”與 “熔斷”。使用多路復(fù)用器SX1，將多路復(fù)用器SX2的輸出信號傳遞到程序掃描觸發(fā)器PSR。 當測試工作時，多路復(fù)用器SX2通過根據(jù)程序觸發(fā)器選擇信號PRFFSEL選擇切斷判定電路 CJC的輸出信號，可根據(jù)切斷判定電路CJC的輸出信號將對應(yīng)的熔絲元件FS的狀態(tài)讀出到 外部。由此，可判定有無熔絲元件FS的切斷故障。另外，多路復(fù)用器SX2選擇程序掃描觸發(fā)器PSRN輸出信號，多路復(fù)用器SXl根據(jù) 掃描選擇信號SCSEL，選擇該多路復(fù)用器SX2的輸出信號。由此，熔絲程序電路FPKl-FPKn可 分別反饋程序掃描觸發(fā)器PSR的保持數(shù)據(jù)，循環(huán)傳輸。因此，可將程序掃描時鐘信號PSCLK 設(shè)定成自由振蕩(free-running)狀態(tài)，時鐘信號的控制和設(shè)計的自由度變高。另外，從多路復(fù)用器SX2輸出程序信息FOSl-FOSn。因此，在由多路復(fù)用器SXl選 擇該多路復(fù)用器SX2的輸出信號并存儲在對應(yīng)的程序掃描觸發(fā)器PSR中之后，將多路復(fù)用 器SXl設(shè)定為選擇前級觸發(fā)器PSR的狀態(tài)，經(jīng)程序掃描觸發(fā)器PSR依次傳輸。通過由外部 的測試器或BIST(內(nèi)置自測電路)比較該傳輸數(shù)據(jù)與寫入信息，可測試多路復(fù)用器SX2是 否正常根據(jù)程序觸發(fā)器選擇信號PRFFSEL進行切換工作。初級的熔絲程序電路FPKl除以下方面外，與熔絲程序電路FPK2-FPKn的結(jié)構(gòu)相 同。即，向FS選擇掃描觸發(fā)器FSSR和程序掃描觸發(fā)器PSR提供來自外部測試器或形成于 同一芯片上的BIST(內(nèi)置自測)的切斷控制信息CTSCIN、熔絲程序用掃描輸入SCIN，代替 前級熔絲程序電路的輸出信號。將熔絲程序電路FOSl-FOSn的輸出信號提供給對應(yīng)的設(shè)定內(nèi)部狀態(tài)的電路。例 如，在圖2所示的存儲器電路中，這些熔絲程序電路FPKl-FPKn在存儲故障存儲單元的地 址的情況下，將輸出信號FOSl-FOSn提供給用于進行故障單元與冗余單元置換的冗余解碼 器。如參照圖2所述，當判定冗余置換時，判定被提供的地址與編程后的故障地址的一致或 不一致。當判定為一致時，選擇分配故障地址的冗余單元，代替被提供的地址所指定的單元 (存儲單元行或存儲單元列)。另一方面，熔絲程序電路FPKl-FPKn在用于決定模擬電路的常數(shù)的情況下，將這 些輸出信號FOSl-FOSn提供給對應(yīng)的模擬電路，進行電阻元件的電阻值調(diào)整或晶體管元件 的驅(qū)動電流量的調(diào)整等。
26
對象電路可以是冗余解碼器及包含電流源和電壓源的模擬電路的任一個，只要根 據(jù)該熔絲程序電路的程序信息來設(shè)定工作方式或工作狀態(tài)即可。該布線熔斷程序電路中存 儲的信息只要是與內(nèi)部電路關(guān)聯(lián)的信息即可。根據(jù)FS選擇掃描觸發(fā)器FSSR的存儲數(shù)據(jù)，規(guī)定切斷對應(yīng)的熔絲元件FS的周期。 熔絲程序電路FPKl-FPKn依次根據(jù)程序掃描觸發(fā)器PSR的存儲數(shù)據(jù)和熔絲切斷時鐘信號 SCCLK，有選擇地提供熔斷電流，熔斷對應(yīng)的熔絲元件。熔絲元件FS提供來自核心電路的電源節(jié)點的電壓VDD。因此，可降低熔絲程序電 路FPKl-FPKn用于熔絲熔斷的專用焊盤數(shù)量。該熔絲程序電路FPKl-FPKn和圖5中未示出的控制電路的晶體管使用與核心電路 (參照圖1)中使用的晶體管相同的構(gòu)造(柵極絕緣膜的膜厚和材質(zhì)相同)，抑制該布線熔 斷程序電路4的占有面積的增大和制造工序的增加。通常，該熔絲元件FS熔斷所需的電流(熔斷電流)大到20mA-40mA。因此，在利用 與核心電路的電源5隔離設(shè)置對熔絲元件FS的電源焊盤的結(jié)構(gòu)的情況下，為了提供大的熔 斷電流，必需對每個規(guī)定數(shù)量的熔絲元件設(shè)置熔絲元件專用的電源焊盤，在熔絲元件多的 情況下，必需設(shè)置多個電源焊盤(尤其是在同時熔斷多個熔絲元件的情況下)。但是，如后 詳細所述，熔絲程序電路FPKl-FPKn由于依次根據(jù)其程序信息來有選擇地執(zhí)行熔絲的程序 (熔斷)，所以其消耗電流小。因此，可與核心電路的電源共享熔絲電路的電源，可降低焊盤 數(shù)量。向AND柵極AGl提供熔絲柵極電源電壓FGVDD。此時，僅要求驅(qū)動熔斷電流提供晶 體管CTr的柵極電位，AND電路AGl的消耗電流即便包含交流電流(AC電流)也無妨。因 此，即便在設(shè)置多個熔絲元件FS的情況下，也僅要求設(shè)置一個熔絲柵極電源電壓FGVDD提 供用的焊盤(圖1的節(jié)點6)，可降低布線熔斷程序電路4的布局面積。另外，使用多路復(fù)用器SX2，選擇程序掃描觸發(fā)器PSR的存儲數(shù)據(jù)與切斷判定電路 CJC的輸出信號之一輸出。因此，在該熔絲元件FS切斷之前，冗余解碼器等對象電路根據(jù) 程序信息來設(shè)定其狀態(tài)，可進行測試。因此，例如就存儲器等而言，在對象電路是冗余解碼 器的情況下，可從外部依次施加冗余地址，選擇冗余單元行或列，進行冗余解碼器和冗余單 元是否正常的測試。由此，可在故障發(fā)生時，隔離熔絲元件的切斷故障與冗余單元系統(tǒng)的故 障。圖6是表示圖5所示FS選擇掃描觸發(fā)器FSSR和程序掃描觸發(fā)器PSR的一例結(jié)構(gòu) 的圖。由于這些掃描觸發(fā)器FSSR和PSR具有相同結(jié)構(gòu)，所以圖6中，用符號FF代表地表示 這些掃描觸發(fā)器FSSR和PSR。圖6中，觸發(fā)器FF包含主鎖存器10a，根據(jù)2相時鐘信號CLKB和CLKD，取入保持 輸入信號IN ；以及從鎖存器10b，根據(jù)時鐘信號CLKB和CLKD，與該主鎖存器IOa互補地工 作，傳輸主鎖存器IOa的輸出信號，生成輸出信號OUT。2相時鐘信號CLKB和CLKD分別從接受基本時鐘信號CLK的2級級聯(lián)連接的反相 器15和16生成。時鐘信號CLK對應(yīng)于圖5所示的熔絲選擇時鐘信號SESCLK和程序選擇 時鐘信號PSCLK。主鎖存器IOa包含接受2相時鐘信號CLKD和CLKB的三態(tài)鐘控反相器11a、接 受復(fù)位信號RST與三態(tài)鐘控反相器Ila的輸出信號的2輸入NOR電路12a、和鐘控反相器(clocked inverter) 13a,該鐘控反相器13a根據(jù)時鐘信號CLKB和CLKD，與鐘控反相器Ila 互補地工作，當激活時，將NOR電路12a的輸出信號傳輸?shù)絅OR電路12a的輸入。從鎖存器IOb包含鐘控反相器1 lb，根據(jù)2相時鐘信號CLKB和CLKD，有選擇地激 活，當激活時，反轉(zhuǎn)主鎖存器IOa的輸出信號；NOR電路12b，接受復(fù)位信號RST與鐘控反相 器lib的輸出信號；以及鐘控反相器13b，與鐘控反相器lib互補地激活，當激活時，將NOR 電路12b的輸出信號傳送到NOR電路12b的輸入。鐘控反相器Ila和1 在時鐘信號CLKB為H電平且時鐘信號CLKD為L電平時被 激活。鐘控反相器13a和lib在時鐘信號CLKB為L電平且時鐘信號CLKD為H電平時被激活。圖7是表示圖6所示觸發(fā)器FF的工作的定時圖。下面，參照圖7來說明圖6所示 的觸發(fā)器FF的工作。復(fù)位信號RST當觸發(fā)器工作時為L電平，NOR電路12a和12b作為反相器工作。當 時鐘信號CLK為H電平時，時鐘信號CLKB變?yōu)長電平，時鐘信號CLKD變?yōu)镠電平。主鎖存 器IOa中，三態(tài)鐘控反相器Ila變?yōu)檩敵龈咦杩範顟B(tài)，另一方面，鐘控反相器13a被激活，作 為反相器工作。因此，由NOR電路1 和反相器13a構(gòu)成鎖存電路，主鎖存器IOa變?yōu)楸３?取入的信號的保持狀態(tài)。從鎖存器IOb中，鐘控反相器lib被激活，作為反相器工作，另一方面，鐘控反相器 13b為輸出高阻抗狀態(tài)。因此，由三態(tài)反相器lib和NOR電路12b構(gòu)成緩沖器電路，從鎖存 器IOb變?yōu)橹蓖顟B(tài)，主鎖存器IOa保持的數(shù)據(jù)經(jīng)從鎖存器IOb傳遞，作為輸出信號OUT輸
出ο若時鐘信號CLK變?yōu)長電平，則時鐘信號CLKB變?yōu)镠電平，時鐘信號CLKD變?yōu)長 電平。因此，主鎖存器IOa中三態(tài)鐘控反相器Ila被激活，作為反相器工作。另一方面，三 態(tài)反相器13a變?yōu)檩敵龈咦杩範顟B(tài)。在該狀態(tài)下，主鎖存器IOa通過三態(tài)鐘控反相器Ila 和NOR電路12a，作為反相器緩沖器工作，變?yōu)閭鬏斴斎胄盘朓N的直通狀態(tài)。另一方面，從 鎖存器IOb中，三態(tài)反相器lib變?yōu)檩敵龈咦杩範顟B(tài)，另外，三態(tài)反相器1 變?yōu)榧せ顮顟B(tài)。 因此，由NOR電路12b和三態(tài)反相器13b構(gòu)成鎖存電路，保持在先由三態(tài)反相器lib取入的 信號INN。因此，在輸入信號IN與時鐘信號CLK的上升沿同步變化地提供的情況下，該主鎖 存器IOa的輸出信號INN與時鐘信號CLK的下降沿同步變化，從鎖存器IOb的輸出信號OUT 與時鐘信號CLK的上升沿同步變化。由此，利用一個觸發(fā)器FF，延遲一個時鐘周期，進行信 號傳輸。通過級聯(lián)連接該觸發(fā)器，可構(gòu)成根據(jù)時鐘信號來依次傳輸信號或數(shù)據(jù)的掃描通道。復(fù)位信號RST在電源接入時或測試序列開始時以單觸發(fā)脈沖(one shot pluse) 方式被激活。若將復(fù)位信號RST設(shè)定為H電平，則NOR電路12a和12b的輸出信號變?yōu)長 電平，觸發(fā)器FF中保持L數(shù)據(jù)。掃描觸發(fā)器的存儲數(shù)據(jù)相當于主鎖存器IOa的輸出信號 INN。通常，該復(fù)位信號RST的激活在使時鐘信號停止的狀態(tài)下執(zhí)行，對圖4所示的掃描觸 發(fā)器FSSR和PSR初始設(shè)定L數(shù)據(jù)，相應(yīng)地，各掃描觸發(fā)器的輸出信號也初始設(shè)定為L電平。圖8是表示圖5所示的AND電路AGl的一例結(jié)構(gòu)的圖。圖8中，AND電路AGl包 含接受核心電路的電源電壓VDD的3輸入NAND門(NAND gate,與非門)15、將NAND門15 的輸出信號的振幅變換為熔絲柵極電源電壓FGVDD電平的電平變換器16、和反轉(zhuǎn)電平變換器16的輸出信號的反相器17。根據(jù)反相器17的輸出信號，控制圖5所示的熔斷電流提供 晶體管CTr的柵極電壓。如圖5所示，向AND電路AGl提供程序掃描觸發(fā)器PSR和FS選擇掃描觸發(fā)器FSSR 的輸出信號與熔絲切斷時鐘信號FCCLK。這些信號的振幅為內(nèi)部電路(核心電路)的電源 電壓VDD的電平。NAND門15生成基于這些提供的輸入信號的振幅為電源電壓的信號(全 部輸入為H電平時，輸出L電平的信號)。利用電平變換器16和反相器17，將該NAND門15的輸出信號的振幅變換為熔絲柵 極電源電壓FGVDD電平。電平變換器16和反相器17的電源節(jié)點6a被耦合在圖1所示的 熔絲柵極電源節(jié)點(焊盤)6上。因此，通過調(diào)整來自該熔絲柵極電源節(jié)點6的電壓FGVD 的電壓電平，可調(diào)整圖5所示熔斷電流提供晶體管CTr的柵極電壓。相應(yīng)地，可調(diào)整熔絲元 件FS的熔斷電流，最優(yōu)化熔絲元件FS的編程時的熔斷電流。示出了若來自熔絲選擇掃描觸發(fā)器FSSR的信號為H電平，則選擇對應(yīng)的熔絲程序 電路。利用來自程序掃描觸發(fā)器PSR的信號的H電平或L電平，設(shè)定對應(yīng)的熔絲元件的熔 斷或非熔斷。即，當程序掃描觸發(fā)器PSR的信號為H電平時，指定切斷對應(yīng)的熔絲元件。以規(guī)定的脈沖寬度提供熔絲切斷時鐘信號FCCLK。因此，通過調(diào)整該熔絲切斷時鐘 信號FCCLK的脈沖寬度和施加次數(shù)，可實現(xiàn)熔絲元件熔斷所需的電流脈沖寬度和電流脈沖 施加次數(shù)。圖9是概略表示熔絲柵極電源電壓FGVDD與核心電路電源電壓VDD的接入序列的 圖。下面，參照圖9來說明該電源接入序列。若接入核心電路電源電壓VDD，則其電壓電平上升。此時，熔絲柵極電源電壓 FGVDD被維持在比熔斷電流提供晶體管CTr的閾值電壓Vth低的電壓電平(圖9中為接地 電壓電平)。若穩(wěn)定該核心電路電源電壓VDD，則例如根據(jù)電源接通(power on)復(fù)位信號，以 單觸發(fā)脈沖的方式生成復(fù)位信號RST。若激活該復(fù)位信號RST，則如圖6所示，將L數(shù)據(jù)存 儲在觸發(fā)器FF中。因此，圖5所示的掃描觸發(fā)器FSSR和PSR的輸出信號OUT被固定在L 電平。相應(yīng)地，將來自AND電路AGl的輸出信號初始設(shè)定成L電平。在該狀態(tài)下，熔斷電流 提供晶體管CTr確實被設(shè)定成非導(dǎo)通狀態(tài)，可防止在電源接入時經(jīng)非切斷狀態(tài)的熔絲元件 流過貫通電流。當核心電路電源電壓VDD接入時，熔絲柵極電源電壓FGVDD被維持在比熔斷電流 提供晶體管CTr的閾值電壓Vth低的電壓電平。當電源接入時，若熔絲柵極電源電壓FGVDD 變?yōu)楸热蹟嚯娏魈峁┚w管CTr的閾值電壓Vth高的電壓電平，則在不穩(wěn)定的狀態(tài)下，AND 電路AGl的輸出信號變?yōu)镠電平，熔斷電流提供晶體管CTr(參照圖5)有可能導(dǎo)通。非切 斷狀態(tài)的熔絲元件通過將熔斷電流提供晶體管CTr的柵極電壓設(shè)定成比熔斷電流提供晶 體管CTr的閾值電壓Vth低的電壓電平，從而防止流過大的貫通電流。另外，電平變換器16有時根據(jù)不穩(wěn)定的NAND門15的輸出信號，內(nèi)部節(jié)點的電壓 電平變?yōu)橹虚g電壓電平。此時，通過將熔絲柵極電源電壓FGVDD維持為比熔斷電流提供晶 體管CTr的閾值電壓Vth低的電壓電平，可將反相器17的輸出信號維持在比熔斷電流提供 晶體管CTr的閾值電壓Vth低的電壓，防止熔斷電流提供晶體管CTr導(dǎo)通。因此，通過將熔絲柵極電源電壓FGVDD設(shè)定為比熔斷電流提供晶體管CTr的閾值電壓Vth低的電壓電平，直到當電源接入時復(fù)位信號RST被激活為止，從而防止產(chǎn)生從電源 節(jié)點向接地節(jié)點流過大電流的狀態(tài)。該熔絲柵極電源電壓FGVDD和核心電路電源電壓VDD如先前的圖1所示，從半導(dǎo) 體集成電路器件外部提供。因此，外部的電源控制部使用該電源電壓VDD開始提供時的電 源接通復(fù)位信號，生成復(fù)位信號RST，在初始設(shè)定布線熔斷程序電路4的內(nèi)部之后，提供熔 絲柵極電源電壓FGVDD(使其電壓電平上升)。利用處理器等序列控制器，控制該電源提供 序列即可。圖10是概略表示圖5所示的熔斷電流提供晶體管CTr的平面布局的圖。圖10中， 交替配置構(gòu)成漏電極D的多層金屬布線20與構(gòu)成源電極S的多層金屬布線22。在這些多 層金屬布線20與20之間，設(shè)置構(gòu)成柵電極G的柵電極布線(多晶硅布線)。這些多層金屬 布線20和22分別具備2層布線，相互連接這些布線，構(gòu)成一個電極布線。在這些金屬布線20和22的上層，沿與這些金屬布線20和22交叉的方向，設(shè)置上 層(第3)金屬布線30。該金屬布線30傳遞接地電壓GND。構(gòu)成漏電極D的多層金屬布線20的布線以規(guī)定的間隔經(jīng)第1通孔(via)觀彼此連 接(最終，由構(gòu)成節(jié)點NDl的金屬布線彼此連接全部多層金屬布線20)。即，多層金屬布線 20終端部設(shè)置幅度寬的金屬布線臺座20A，各多層布線20連結(jié)于該金屬布線臺座20A上。 在該終端部的布線臺座20A上層，設(shè)置與上層金屬布線30同層的上層金屬布線32。該終端 部20A經(jīng)第2通孔四耦合于上層金屬布線32上，形成節(jié)點NDl。另一方面，構(gòu)成源電極S的多層金屬布線22中，沿其延伸方向交替配置第1通孔 28和第2通孔四。經(jīng)第2通孔四，多層金屬布線22電連接于上層金屬布線30上。利用第 1通孔觀，相互連接多層金屬布線22的各布線，并且在下層部，電連接于有源區(qū)。由此，熔 斷電流提供晶體管CTr的源電極S共同耦合于接地節(jié)點上。構(gòu)成柵電極G的柵電極布線21在各個終端部利用通孔28與金屬布線23相互連 接。該金屬布線23也是多層金屬布線，各柵電極布線21由下層的金屬布線相互連接，各下 層金屬布線利用第1通孔觀與對應(yīng)的上層金屬布線相互連接。多層金屬布線23經(jīng)取出布 線25連接于傳遞AND電路AGl的輸出信號的布線25上。與該金屬布線23平行地設(shè)置金屬布線24。該金屬布線M利用通孔四電連接于 上層金屬布線30上，另外，利用通孔28，電連接于下層的有源區(qū)。在該金屬布線M與取出 金屬布線25的交叉部，設(shè)置金屬布線沈，取得有源區(qū)間的電連接。由此，即便在取出布線 25的配置區(qū)域，接地電壓GND也傳遞到下層基板區(qū)域。利用該金屬布線M，熔斷電流提供晶體管CTr的基板區(qū)域(阱區(qū))被維持在布線 30上的接地電壓GND電平。通過并列配置多個柵極寬度寬的單位晶體管，實現(xiàn)提供大的熔斷電流的熔斷電流 提供晶體管CTr。另外，布線30也可用作后述的虛擬接地線。圖11是概略表示沿圖10所示的線Lll-Lll的截面構(gòu)造的圖。圖11中，上層金屬 布線30 (例如第3金屬布線M3)經(jīng)第2通孔四耦合于多層金屬布線22上。該多層金屬布 線22包含下層金屬布線(第1金屬布線Ml) 22a、和與該第1金屬布線2 平行排列的上 層金屬布線(第2金屬布線)22b。這些金屬布線2 和22b經(jīng)第1通孔觀電連接。下層金屬布線2 經(jīng)接觸35電連接于基板區(qū)域36表面中形成的雜質(zhì)區(qū)域37a上。另一方面，構(gòu)成節(jié)點NDl的多層金屬布線20包含下層金屬布線(第1金屬布線 Ml)20a與上層金屬布線(第2金屬布線)20b。這些金屬布線20a和20b也以規(guī)定間隔經(jīng) 第1通孔觀電連接。下層金屬布線(第1金屬布線Ml) 20a經(jīng)接觸35電連接于基板區(qū)域 36中形成的雜質(zhì)區(qū)域37b上。在雜質(zhì)區(qū)域37a和37b之間，設(shè)置構(gòu)成柵電極G的(多晶硅) 柵電極布線21。該基板區(qū)域36例如由阱區(qū)形成，經(jīng)隔離區(qū)域38與其它熔絲程序電路隔離。利用柵電極布線21、雜質(zhì)區(qū)域37a和37b，實現(xiàn)構(gòu)成熔斷電流提供晶體管CTr的單 位晶體管。因此，將該熔斷電流提供用晶體管CTr的源電極S耦合于接地節(jié)點上的布線和 將電流提供晶體管的漏極連接于熔絲元件上的電極布線分別由多層布線構(gòu)成，使電流分散 到各布線。圖12是表示熔絲元件FS與熔斷電流提供晶體管CTr的電氣等效電路的圖。熔絲 元件FS由第3金屬布線以上的上層金屬布線形成，耦合于電源節(jié)點上。該熔絲元件FS耦 合于多層金屬布線22上。另一方面，在該多層金屬布線22和20之間，并列連接單位晶體 管UT。單位晶體管UT是熔斷電流提供晶體管CTr的單位晶體管，在圖10和11中，由一個 多層布線20、一個多層布線22和一個柵電極布線21構(gòu)成。共同耦合這些單位晶體管UT的 柵極。當熔絲元件FS熔斷時，在流過電流If的情況下，多層金屬布線22中，該電流If分 流成分別流過金屬布線2 和22b的電流Il和12，經(jīng)各單位晶體管UT流過。經(jīng)該單位晶 體管UT流過的電流流入多層金屬布線20的金屬布線20a和20b，其中分別流過電流13和 14。因此，這些電流11-14為流過熔絲元件FS的電流If的1/2倍以下的電流。由此，可防 止在熔絲元件FS熔斷之前，熔斷電流提供晶體管的源電極布線(S)或漏電極布線(D)因熔 斷電流If而熔斷。由此，可流過較大(20mA至40mA)熔斷電流，確實熔斷熔絲元件FS。[熔絲程序電路的變更例]圖13是表示根據(jù)本發(fā)明實施方式1的熔絲程序電路的變更例的圖。圖13中，級 聯(lián)連接熔絲程序電路FPKl-FPKn。熔絲程序電路FPKl-FPKn的電路結(jié)構(gòu)與圖4所示的熔絲 程序電路FPKl-FPKn相同。對該初級的熔絲程序電路FPKl設(shè)置多路復(fù)用器SX0，其根據(jù)多 路復(fù)用器切換控制信號PRWER，選擇來自掃描通道外部的掃描輸入信號SCIN0、和最后級熔 絲程序電路FPKn的掃描輸出信號SC (η)之一。該多路復(fù)用器SXO的輸出SCIN對應(yīng)于圖5 所示的程序掃描輸入SCIN。最后級熔絲程序電路FPKn的輸出信號SC(n)和CTS(n)被提供給緩沖器40。從 緩沖器40輸出掃描輸出信號SCout和CSout。掃描輸出信號CSout對應(yīng)于經(jīng)圖5所示的 FF選擇掃描觸發(fā)器FSSR傳輸?shù)臄?shù)據(jù)，掃描輸出信號SCout相當于圖5所示程序掃描觸發(fā)器 PSR的輸出信號。經(jīng)多路復(fù)用器SXO將最后級的熔絲程序電路FPKn的程序掃描輸出信號SC(n)反 饋到初級的熔絲程序電路FPK1。由此，程序電路FPKl-FPKn中，即便在經(jīng)緩沖器40依次以 掃描輸出工作讀出存儲在程序掃描觸發(fā)器中的數(shù)據(jù)時，也可利用該反饋路徑，再次傳輸?shù)?熔絲程序電路FPKl-FPKn，再寫入該存儲信息。因此，可防止在向外部讀出各程序掃描觸發(fā) 器PSR的存儲信息的情況、或向外部讀出切斷判定電路的輸出信號的情況下，程序掃描觸 發(fā)器的內(nèi)部存儲信息被破壞。
31
分別向該熔絲程序電路FPKl-FPKn提供電源電壓VDD和熔絲柵極電源電壓FGVDD。 另外，將熔絲切斷系統(tǒng)控制信號FCTL和程序信息控制系統(tǒng)信息PCTL提供給這些熔絲程序 電路FPKl-FPKn。熔絲切斷系統(tǒng)控制信號FCTL表示控制圖5所示FS選擇掃描觸發(fā)器FSSR 的傳輸工作的信號(時鐘信號和復(fù)位信號)，程序系統(tǒng)控制信號PCTL對應(yīng)于控制圖5所示 程序掃描觸發(fā)器PSR的傳輸工作的信號(復(fù)位信號和時鐘信號)。這些控制信號FCTL和PCTL、掃描輸入SCIN0、CTSCIN和多路復(fù)用器切換控制信號 PRWER從設(shè)置于芯片外部的測試器提供，或從芯片內(nèi)部的BIST(內(nèi)置自測電路)提供。同 樣，緩沖器40的輸出信號也被提供給外部測試器或BIST。熔絲程序電路FPKl-FPK (m_l)和FPK (m+1) -FPKn的切斷判定電路的輸出信號 F0S1-F0S(m-1)和FOS(m+1)-FOS(η)例如被提供給存儲器中的冗余解碼器等對象電路。另 一方面，熔絲程序電路FPKm中，不將切斷判定電路、即熔絲程序信息FOSm提供給對象電路。 在該熔絲程序電路FPKm中，熔絲元件FSTP比包含于其它熔絲程序電路FPKl-FPK (m_l)和 FPK(m+1)-FPKn中的熔絲元件FS的線寬寬例如10倍。因此，熔絲程序電路FPKl-FPK(m_l) 和FPK (m+1) -FPKn的熔絲元件FS可由熔斷電流切斷，另一方面，熔絲元件FSTP不會被對熔 絲元件FS的熔斷電流切斷。通過設(shè)置不能切斷的熔絲元件FSTP，作為該熔絲程序電路FPKm的熔絲元件，可檢 查熔斷電流提供晶體管CTr的能力，調(diào)整電源電壓VDD和熔絲柵極電源電壓FGVDD的電壓 電平，設(shè)定最佳的熔斷電流值。圖14是概略表示該熔絲程序電路FPKm在電流測定時的配置的圖。圖14中，測試 器50包含生成電源電壓VDD和FGVDD的測試電源電路52、和檢測經(jīng)電源節(jié)點5從該測試 電源電路52向熔絲程序電路FPKm傳遞電源電壓VDD的電源線電流的電流計M。測試器 50可以是BIST，也可以是設(shè)置在芯片外部的測試裝置。測試電源電路52經(jīng)熔絲柵極電源 節(jié)點6向熔絲程序電路FPKm的AND電路AGl的電源節(jié)點提供熔絲柵極電源電壓FGVDD。利用測試電源電路52來調(diào)整電源電壓VDD和FGVDD的電壓電平。熔斷電流提供晶 體管CTr在導(dǎo)通時，向其柵極提供熔絲柵極電源電壓FGVDD。因此，可對應(yīng)于該電源電壓VDD 與熔絲柵極電壓FGVDD的關(guān)系，調(diào)整熔斷電流提供晶體管CTr的驅(qū)動電流(漏極電流)。測 試器50中的電流計M檢測流過熔絲元件FSTP和熔斷電流提供晶體管CTr的電流I，將電 源電壓VDD和/或熔絲柵極電源電壓FGVDD的電平調(diào)整為對應(yīng)于設(shè)計標準值等最佳值的電 壓電平。由此，可由最佳電流來最優(yōu)化其它熔絲程序電路FPKl-FPK (m-1)和FPK (m+1)-FPKn 的熔斷電流。電流計M也可僅由判定流過該熔絲程序電路FPKm的電流是比規(guī)定值高還是低的 電流比較電路構(gòu)成。[熔絲程序電路掃描通道的變更例]圖15是表示根據(jù)本發(fā)明的半導(dǎo)體器件的熔絲程序電路的掃描通道變更例的圖。 圖15中，將熔絲程序電路的掃描通道分割成多個掃描鏈(scan chain)(子掃描通道) SCH1-SCH10。圖15中，作為一例，示出分割成10個掃描鏈SCH1-SCH10的情況，但該分割的 掃描鏈的數(shù)量不限于10個。對于掃描鏈SCH1-SCH10，設(shè)置根據(jù)解碼信號TDEC0-TDEC5，進行1對10的去多 路復(fù)用工作的1:10多路復(fù)用器SCX4 ；以及根據(jù)解碼信號TDEC0-TDEC5，選擇這些掃描鏈SCH1-SCH10 之一的 10:1 多路復(fù)用器(MEX) SCX5。向輸入級的1:10多路復(fù)用器SCX4提供多路復(fù)用器SXO的輸出信號。經(jīng)反相器45 向該多路復(fù)用器SXO提供掃描輸入SCINO和輸出級的10:1多路復(fù)用器SCX5的掃描輸出信 號SC(n)。將反相器45的輸出提供給緩沖器40，從緩沖器40生成掃描輸出SCout。再向該 緩沖器40提供FS選擇掃描觸發(fā)器串的輸出信號CTS (η)，相應(yīng)地從緩沖器40移位輸出掃描 輸出CSout。輸入初級多路復(fù)用器SXO根據(jù)多路復(fù)用器切換控制信號PRWER，選擇來自外部的 掃描輸入信號SCINO和來自反相器45的反饋信息之一。1 10多路復(fù)用器SCX4和10 1多 路復(fù)用器SCX5根據(jù)解碼信號TDEC0-TDEC5的邏輯電平組合，選擇一個掃描鏈。這些多路復(fù) 用器SCX4和SCX5還傳輸熔絲選擇輸入信息CTSIN和CTS (η)。多路復(fù)用器SCX5和SCX4 中，僅根據(jù)解碼信號TDEC0-TDEC5的邏輯電平組合，設(shè)定對于一個掃描鏈的信號(熔絲切斷 控制信息)的傳遞路徑?？刂菩盘?熔絲程序傳輸控制信號和程序信息傳輸控制信號)也一樣，選擇對于 一個掃描鏈的控制信號傳輸路徑(例如向掃描鏈共同提供控制信號，將對各掃描鏈設(shè)置的 選擇柵極中、對應(yīng)于選擇掃描鏈的選擇柵極設(shè)定為使能(enable)狀態(tài))。通過使用該反相器45，經(jīng)多路復(fù)用器SXO和S)(5反饋從掃描鏈讀出的程序信息，利 用傳輸工作經(jīng)緩沖器40依次向外部讀出存儲在該掃描鏈中的程序信息，可判定是否正確 進行程序。另外，在信號或數(shù)據(jù)讀出工作時，掃描通道進行移位工作。利用反饋路徑，向最 初的觸發(fā)器再寫入程序信息，防止該存儲信息消失。如該圖15所示，通過將掃描通道分割成多個掃描鏈SCH1-SCH10，掃描鏈的傳輸路 徑縮短，降低各掃描鏈的觸發(fā)器的級數(shù)，降低掃描通道的故障發(fā)生，防止掃描通道的成品率 下降。此時，設(shè)置預(yù)備的掃描鏈，作為掃描鏈，通過用備用掃描鏈置換故障掃描鏈，可進行掃 描鏈自身的故障救濟。另外，掃描鏈SCH1-SCH10分別對應(yīng)于程序信息分組。例如，掃描鏈SCHl中存儲識 別該芯片的信息、批號、晶片序號、晶片內(nèi)坐標、和芯片識別序號。在掃描鏈SCH2中，存儲指定測試模式的比特、和控制測試模式時的測試狀態(tài)的控 制比特，作為測試模式設(shè)定信息。通過將測試模式比特作為測試模式設(shè)定信息，存儲在掃描 鏈SCH2的熔絲程序電路FPK中，可在一個測試模式指定周期中設(shè)定多個不同的測試模式。 另外，利用控制比特信息來進行例如基準電流量的調(diào)整等電阻值的調(diào)整等。在掃描鏈SCH3-SCH10中，分別存儲在該半導(dǎo)體器件是存儲器的情況下、表示各故 障單元的位置的、表示冗余置換用的冗余列和冗余行的地址。例如，在一個掃描鏈設(shè)置140 比特的熔絲程序電路FI3K的情況下，若對511比特的存儲器宏(Memory Macro)分配35比 特，作為行和列地址，則掃描延遲SCH3-SCH10分別可存儲對應(yīng)于2M比特存儲器塊的故障地 址。因此，可利用8個掃描鏈SCH3-SCH10，編程對應(yīng)于16M比特存儲容量存儲器的故障地 址。因此，可以存儲器塊單位來進行冗余置換，進行故障救濟。上述存儲在掃描鏈SCH1-SCH10中的程序信息的種類僅為一例，只要對應(yīng)于使用 熔絲程序電路FPK的半導(dǎo)體器件的結(jié)構(gòu)來適當確定該存儲的程序信息即可。另外，掃描鏈SCH1-SCH10分別具有與圖5所示熔絲程序電路的掃描通道一樣的結(jié) 構(gòu)，掃描鏈SCH1-SCH10的各熔絲程序電路FH(的程序信息(利用熔絲元件的切斷或非切斷產(chǎn)生的信息)如圖5所示，經(jīng)多路復(fù)用器SX2輸出，因此，并列輸出后，提供給冗余解碼器等 對象電路。掃描鏈SC2的程序信息被提供給測試控制電路，當測試模式時，用于設(shè)定測試工 作。[切斷判定電路的結(jié)構(gòu)]圖16是表示根據(jù)本發(fā)明實施方式1的熔絲程序電路中包含的切斷判定電路CJC 的一例結(jié)構(gòu)的圖。圖16中，切斷判定電路CJC包含P溝道MOS晶體管PQl，連接于節(jié)點NDl 與節(jié)點ND2之間，并且在其柵極上接受熔絲元件復(fù)位信號FSRST ；以及N溝道MOS晶體管 NQ1，連接于節(jié)點ND2與接地節(jié)點之間，并且在其柵極上接受熔絲元件復(fù)位信號FSRST。該切斷判定電路CJC還包含接受熔絲元件復(fù)位延遲信號FSRSTD的反相器IVlO ； 當反相器IVlO的輸出信號為L電平時被激活、反轉(zhuǎn)節(jié)點ND2上的信號的三態(tài)反相器TVl ；接 受反相器IVlO的輸出信號的反相器IVll ；接受三態(tài)反相器TVl的輸出信號的反相器IV12 ； 當反相器IVlO的輸出信號為H電平時被激活、將反相器IV12的輸出信號傳遞到反相器 IVlO的輸入的三態(tài)反相器TV2 ；以及反轉(zhuǎn)反相器IV12的輸出信號、生成判定結(jié)果信號Jout 的反相器IV13。該切斷判定電路還包含P溝道MOS晶體管PQ2，在反相器IVll的輸出信號為L電 平時導(dǎo)通，將電源節(jié)點耦合于節(jié)點NDl上；以及N溝道MOS晶體管NQ2和NQ3，串聯(lián)連接于 節(jié)點ND2與接地節(jié)點之間。MOS晶體管NQ2在其柵極接受三態(tài)反相器TVl的輸出信號，MOS晶體管NQ3在其柵 極接受反相器IVII的輸出信號。在節(jié)點NDl上連接熔絲元件FS。另外，雖然未圖示，但熔斷電流提供晶體管也連接 于節(jié)點NDl上。圖17是表示圖16所示切斷判定電路CJC的工作的信號波形圖。下面，參照圖17 來說明圖16所示的切斷判定電路CJC的工作。當熔絲元件復(fù)位信號FSRST和熔絲元件復(fù)位延遲信號FSRSTD均為L電平時，節(jié)點 ND2經(jīng)MOS晶體管PQl電氣耦合于節(jié)點NDl上。另一方面，反相器IVlO的輸出信號為H電 平，另外，反相器IVll的輸入信號為L電平。相應(yīng)地，MOS晶體管PQ2變?yōu)閷?dǎo)通狀態(tài)，節(jié)點 NDl電氣耦合于電源節(jié)點上。另一方面，MOS晶體管NQ3變?yōu)榉菍?dǎo)通狀態(tài)，節(jié)點ND2從接地 節(jié)點隔離，因此，節(jié)點ND2也經(jīng)MOS晶體管PQl充電到電源電壓VDD電平。三態(tài)反相器TVl 為輸出高阻抗狀態(tài)，判定結(jié)果輸出信號Jout的狀態(tài)不變化。若將熔絲元件復(fù)位信號FSRST設(shè)定為H電平，則MOS晶體管PQl變?yōu)榉菍?dǎo)通狀態(tài)， MOS晶體管NQl變?yōu)閷?dǎo)通狀態(tài)，節(jié)點ND2被驅(qū)動到接地電壓電平。在該狀態(tài)下，MOS晶體管 PQl為非導(dǎo)通狀態(tài)，節(jié)點NDl和ND2電隔離。熔絲元件復(fù)位延遲信號FSRSTD上升為H電平， 反相器IVio和IVll的輸出信號分別被驅(qū)動為L電平和H電平，相應(yīng)地，MOS晶體管PQ2變 為非導(dǎo)通狀態(tài)。另外，MOS晶體管NQ3變?yōu)閷?dǎo)通狀態(tài)。激活三態(tài)反相器TVl，根據(jù)節(jié)點ND2 上的接地電壓電平，其輸出信號變?yōu)镠電平，MOS晶體管NQ2變?yōu)閷?dǎo)通狀態(tài)。由此，由三態(tài) 反相器TVl和MOS晶體管NQ2、NQ3構(gòu)成鎖存電路，將節(jié)點ND2維持在接地電壓電平。由此，進行內(nèi)部節(jié)點ND2的初始設(shè)定，另外，判定電路的輸出信號Jout變?yōu)镠電 平。接著，將熔絲元件復(fù)位信號FSRST驅(qū)動為L電平。此時，熔絲元件復(fù)位延遲信號FSRSTD為H電平。在該狀態(tài)下，MOS晶體管NQl變?yōu)榉菍?dǎo)通狀態(tài)，MOS晶體管PQl變?yōu)閷?dǎo)通 狀態(tài)，電氣耦合節(jié)點NDl和ND2。熔絲元件FS在非切斷狀態(tài)時，其電流驅(qū)動力比MOS晶體 管NQ2和NQ3的電流驅(qū)動力大，節(jié)點ND2被驅(qū)動為電源電壓VDD電平。另一方面，在熔絲元 件FS為切斷狀態(tài)的情況下，節(jié)點NDl經(jīng)MOS晶體管PQ1、NQ2和NQ3放電，其電壓電平被維 持在接地電壓電平。接著，若熔絲元件復(fù)位延遲信號FSRSTD變?yōu)長電平，則三態(tài)反相器TVl變?yōu)檩敵?高阻抗狀態(tài)，另外，MOS晶體管NQ3變?yōu)榉菍?dǎo)通狀態(tài)。相應(yīng)地，節(jié)點NDl和ND2再次由MOS晶 體管P2和PQ2預(yù)充電到電源電壓VDD電平。此時，三態(tài)反相器TVl為輸出高阻抗狀態(tài)，輸 出信號Jout當熔絲元件FS為切斷狀態(tài)時被維持在H電平，當熔絲元件FS為非切斷狀態(tài)時 被維持在L電平。由此，在初始設(shè)定后，可對應(yīng)于熔絲程序電路中的熔絲元件FS的程序狀態(tài)，將來 自切斷判定電路CJC的輸出信號Jout設(shè)定為對應(yīng)于程序信息(熔絲元件的狀態(tài))的邏輯 電平。在測試模式時，當根據(jù)復(fù)位信號FSRST和FSRSTD進行內(nèi)部節(jié)點的初始設(shè)定之后， 將熔絲元件復(fù)位延遲信號FSRSTD維持在H電平，僅將復(fù)位信號FSRST驅(qū)動到L電平。在該 狀態(tài)下，節(jié)點NDl和節(jié)點ND2對應(yīng)于熔絲元件FS的切斷或非切斷狀態(tài)，分別被維持在L電 平或H電平。同樣，輸出信號Jout也由于該三態(tài)反相器TVl處于激活狀態(tài)，所以被設(shè)定為 對應(yīng)于熔絲元件FS的切斷或非切斷狀態(tài)的邏輯電平。在該測試時，熔絲元件FS為非切斷狀態(tài)的情況下，節(jié)點NDl由熔絲元件FS維持在 電源電壓VDD電平。此時，節(jié)點ND2也一樣被維持在電源電壓VDD電平，但MOS晶體管NQ3 根據(jù)延遲信號FSRSTD，為非導(dǎo)通狀態(tài)，經(jīng)該熔絲元件FS從電源節(jié)點至接地節(jié)點的電流路徑 被截斷。因此，不向非切斷狀態(tài)的熔絲元件FS施加基于偏置電壓VDD的應(yīng)力。另一方面，熔絲元件FS為切斷狀態(tài)的情況下，節(jié)點NDl變?yōu)榻拥仉妷弘娖?。因此?在該熔絲元件FS為切斷狀態(tài)的情況下，向熔絲元件FS的兩端施加偏置電壓，向該熔絲元件 切斷后的碎片或高電阻狀態(tài)的熔絲布線施加偏置電壓VDD，根據(jù)該施加電壓，銅(Cu)原子 因電遷移現(xiàn)象而移動。結(jié)果，高電阻狀態(tài)的熔絲元件移動到低電阻狀態(tài)。圖18是示意性表示該切斷狀態(tài)的熔絲元件的狀態(tài)的圖。向電源節(jié)點fe與節(jié)點 NDl之間施加電壓VDD的應(yīng)力。該熔絲元件FS為銅布線的情況下，切斷碎片或高電阻狀態(tài) 的布線中的銅原子根據(jù)該電壓施加，在絕緣膜中移動。利用在絕緣膜中移動的銅原子，產(chǎn)生 絕緣膜的絕緣破壞，由于布線間短路等，熔絲程序電路故障。另外，處于高電阻狀態(tài)、判定為 切斷狀態(tài)的熔絲元件的電阻值下降，有可能產(chǎn)生程序狀態(tài)的反轉(zhuǎn)。因此，通過施加該電壓應(yīng)力，可測定使用銅布線作為熔絲元件FS時的壽命。另外， 不向非切斷狀態(tài)的熔絲元件施加電壓應(yīng)力，另外，不存在流過電流的路徑。因此，當施加電 壓應(yīng)力時，無論該熔絲元件FS的切斷或非切斷狀態(tài)如何，均可截斷流過電流的路徑，測定 切斷狀態(tài)的熔絲元件的壽命。熔絲復(fù)位延遲信號FSRSTD既可在與熔絲元件復(fù)位信號FSRST相同的定時上升到 H電平，也可延遲上升到H電平。只要熔絲復(fù)位延遲信號FSRSTD比熔絲復(fù)位信號FSRST的 下降沿延遲下降到L電平，確保節(jié)點NDl和ND2對應(yīng)于熔絲元件FS的切斷或非切斷狀態(tài)來 設(shè)定其電壓電平的期間即可。
[2輸入多路復(fù)用器的結(jié)構(gòu)]圖19A是表示2輸入1輸出的多路復(fù)用器的塊級別(block level)的結(jié)構(gòu)的圖， 圖19A所示的2輸入多路復(fù)用器TMX對應(yīng)于圖5所示的多路復(fù)用器SXl和SX2、以及圖13 和圖15所示的多路復(fù)用器SX0。這些多路復(fù)用器SX0-SX2的輸入信號和輸出信號及選擇信 號不同，所以圖19A中，用mi和IN2表示輸入信號，用符號OUT表示輸出信號。另外，用符 號SEL表示選擇控制信號。圖19B是表示圖19A所示的2輸入多路復(fù)用器TMX的一例結(jié)構(gòu)的圖。圖19B中，2輸 入多路復(fù)用器TMX包含反相器55，反轉(zhuǎn)選擇控制信號SEL，生成反轉(zhuǎn)選擇控制信號SELB ； 三態(tài)反相器56，當選擇控制信號SEL為H電平時被激活，反轉(zhuǎn)輸入信號mi ；三態(tài)反相器57， 當選擇控制信號SEL為L電平時被激活，反轉(zhuǎn)輸入信號IN2 ；以及反相器58，反轉(zhuǎn)三態(tài)反相 器56和57的輸出信號，生成輸出信號OUT。這些三態(tài)反相器56和57分別根據(jù)互補選擇控制信號SEL和SELB，被激活或非激 活，當非激活時，被設(shè)定為輸出高阻抗狀態(tài)。因此，利用該選擇控制信號SEL，輸入信號mi 和IN2之一被傳遞到反相器58，利用反相器58，生成對應(yīng)于被選擇輸入信號的輸出信號 OUT。[熔絲元件的程序序列]圖20是表示該熔絲元件的程序序列的圖。首先，參照圖20，簡單說明熔絲元件的 程序序列，之后，說明各步驟的詳細內(nèi)容。首先，在步驟Tl，發(fā)生切斷信息。該切斷信息生成存儲器中的冗余單元救濟信息 (冗余行或冗余列地址)、測試模式設(shè)定信息、芯片識別信息、或模擬電路中的電阻值的變
更{曰息等。首先，在將該切斷信息存儲在程序掃描觸發(fā)器中之前，測定熔斷電流提供晶體管 (Tr)的電流(步驟T2)。在測定該熔斷電流提供用晶體管的電流時，使用在先圖13所示的 不可熔斷的熔絲元件FSTP，進行電流測定。在設(shè)計階段或制造工序開始時等初始時，制造加工不穩(wěn)定時，進行該步驟T2中的 熔斷電流提供晶體管的電流測定序列，在批量生產(chǎn)時，確定最佳熔斷電流，跳過該步驟T2， 不進行。接著，根據(jù)步驟Tl中產(chǎn)生的切斷信息，編程熔絲元件FS的切斷信息(步驟T3)。 當該切斷信息程序時，經(jīng)在先圖4所示的程序掃描觸發(fā)器PSR，依次通過移位工作，傳輸根 據(jù)發(fā)生的切斷信息生成的程序信息串，在各熔絲程序電路的程序掃描觸發(fā)器PSR中存儲傳 輸?shù)膶?yīng)的熔絲切斷信息(步驟T3)。接著，再次利用移位工作讀出存儲在該程序掃描觸發(fā)器PSR(參照圖5)中的切斷 信息，判定是否正確存儲在程序掃描觸發(fā)器中(步驟T4)。根據(jù)該讀出的切斷信息是否與 寫入的切斷信息一致，判定有無該掃描通道的故障。當產(chǎn)生故障時(FAIL)，設(shè)置故障分類 (Categ0ry)C31，表示切斷信息程序產(chǎn)生故障(步驟T5)。另一方面，若判定為熔絲元件FS 的切斷信息程序被正確進行(PASS判定時)，則接著實際上進行切斷熔絲元件FS的序列 (T6)。在該熔絲元件FS切斷時，經(jīng)圖5所示的FS選擇掃描觸發(fā)器，依次傳輸熔絲元件選 擇數(shù)據(jù)。根據(jù)傳輸數(shù)據(jù)，依次選擇一個熔絲元件，逐個地根據(jù)存儲的切斷信息，有選擇地流過熔斷電流，切斷熔絲元件(進行熔絲編程)。若該步驟T6完成，則接著確認熔絲元件FS是否根據(jù)程序信息被正確切斷(步驟 T7)。在進行該FS切斷確認序列的步驟T7中，經(jīng)多路復(fù)用器將各切斷判定電路(CJC)的輸 出信號傳輸?shù)匠绦驋呙栌|發(fā)器，經(jīng)程序掃描觸發(fā)器串依次傳輸?shù)酵獠?。根?jù)該傳輸信息，識別熔絲元件的狀態(tài)。即，判定該讀出的切斷判定電路的輸出信 號是否對應(yīng)于切斷程序信息(步驟T8)。在該判定時，作為故障分類，進行3電壓C32、C33 和C34下的判定(步驟T9)。用3電壓C32、C33和C34識別該故障分類是為了判定在熔絲 元件切斷時的電源電壓VDD為低電壓狀態(tài)、典型的電源電壓電平和高電壓電平下是否確認 到故障。分析熔絲元件的加工變動的影響，進行故障發(fā)生時的熔斷電流調(diào)整等處置。在該步驟T8，若判定為熔絲元件FS根據(jù)程序被正確切斷(PSS)，則接著在批量生 產(chǎn)時，進行后測試(T14)。該后測試進行判定在熔絲元件的程序完成后、各內(nèi)部電路是否根 據(jù)該熔絲元件程序、內(nèi)部電路正確工作的測試和預(yù)燒等。另一方面，在設(shè)計階段時或加工開始時，在步驟T8之后，進行偏置應(yīng)力施加序列 (步驟T10)。在該偏置應(yīng)力施加序列中，使用圖5所示的切斷判定電路CJC和圖16所示的 切斷判定電路CJC，對各熔絲元件中切斷狀態(tài)的熔絲元件施加偏置，施加應(yīng)力。接著，在該偏置應(yīng)力施加之后，進行是否正確切斷熔絲元件FS的確認(步驟Tll)。 該熔絲元件FS的切斷或非切斷進行切斷熔絲元件FS是否利用其銅原子的移動而再次變?yōu)?短路狀態(tài)的判定。在該判定時，將應(yīng)力施加時的電源電壓VDD的電平設(shè)定成高中低3個電 平，對各電壓電平進行判定(步驟T12)。在判定步驟T12中發(fā)生故障的情況下(FAIL)，根據(jù) 該應(yīng)力施加時的電源電壓VDD的電平，將故障分類分成3電壓C36、C37和C38 (步驟T13)。 另一方面，在判定步驟T12中，若判定為確實切斷熔絲元件FS (PSS時)，則進行步驟T14的 后測試。在各步驟T5、T9和Τ13中，通過由故障分類C31-C38分類，可識別在哪個步驟或序 列中發(fā)生故障及該故障內(nèi)容，可容易地進行測試故障分析。下面，參照實際的工作波形來說明各序列。圖21是表示圖20所示的熔斷電流提供晶體管(CTr)的電流測定序列(步驟Τ2) 中的熔絲程序電路的內(nèi)部工作的定時圖。該各控制信號表示對圖5所示的熔絲程序電路串 的控制信號。對熔絲程序電路FPKm設(shè)置電流測定用的熔絲程序電路(參照圖13)。速度 (RATE)為l.Opfcs)。該速度表示對一個熔絲程序電路進行電流測定的時鐘周期期間。首先，將復(fù)位信號RST設(shè)定成H電平。此時，熔絲柵極電源電壓FGVDD為L電平。 利用該復(fù)位信號RST，如圖5所示，將程序掃描觸發(fā)器PSR和FS選擇掃描觸發(fā)器FSSR均設(shè) 定為L數(shù)據(jù)存儲狀態(tài)。接著，在將復(fù)位信號RST設(shè)定成L電平之后，將熔絲柵極電源電壓FGVDD設(shè)定為H 電平。在約10. Op (ns)、即10周期期間將熔絲柵極電源電壓FGVDD維持為H電平，使熔絲柵 極電源電壓FGVDD的電壓電平穩(wěn)定化，使各熔絲程序電路中熔絲柵極電源電壓FGVDD穩(wěn)定 化。此時，將掃描選擇信號SCSEL設(shè)定為H電平，將圖5所示的多路復(fù)用器SXl設(shè)定為 選擇對應(yīng)的程序數(shù)據(jù)SCIN的狀態(tài)。同樣，將對應(yīng)于圖13所示的多路復(fù)用器SXO的選擇控 制信號PRWER設(shè)定為H電平，將多路復(fù)用器SXO設(shè)定為選擇來自外部的掃描輸入信號SCINO的狀態(tài)。接著，以單觸發(fā)脈沖的方式生成m周期期間掃描輸出選通信號SCoutst和熔絲切 斷輸出選通信號CSoutst。由此，圖15所示的緩沖器40實現(xiàn)依次取入來自最后級熔絲程序 電路FPKn的掃描輸出信號SC(η)和CTS(η)并接著輸出的狀態(tài)。在發(fā)生選通信號SCoutst和CSoutst的下一周期，使程序掃描時鐘信號PSCLK激 活。在該最初的周期中，將熔絲選擇信號CTCIN設(shè)定為H電平。在1周期內(nèi)，于0. 2ρ期間將 該移位用時鐘信號PSCLK維持為非激活狀態(tài)，在半周期(0. 5ρ)期間設(shè)定為H電平，接著維 持在0. 3ρ周期的非激活狀態(tài)。該移位時鐘信號PSCLK的激活期間只要按選通信號SCoutst 與CSoutst的對應(yīng)關(guān)系確定為適當值即可。選通信號SCoutst和CSoutst在周期內(nèi)的激活 定時和激活期間不限定，可調(diào)整，對應(yīng)于傳輸信號的確定定時來適當確定。另外，將開頭的程序掃描輸入信號SCIN設(shè)定為數(shù)據(jù)DATA(m)。該數(shù)據(jù)DATA(m)是 對不能熔絲切斷的熔絲程序電路FPKm設(shè)定的數(shù)據(jù)，此時，將數(shù)據(jù)CTSCIN設(shè)定為H電平，經(jīng) FS選擇掃描觸發(fā)器SSR依次傳輸該H電平的數(shù)據(jù)。若在m周期期間依次激活該移位時鐘信號PSCLK，則在熔絲程序電路FPKm中，于 FS選擇掃描觸發(fā)器FSSR中存儲H電平信號。另外，將數(shù)據(jù)DATA (m)設(shè)定為表示熔絲切斷的 H電平。對應(yīng)于其余熔絲程序電路的數(shù)據(jù)DATA(m-1)-DATAOl全部是表示熔絲非切斷的L電 平數(shù)據(jù)。對圖12所示的熔絲程序電路FPK(m-l)-FPKl設(shè)定這些數(shù)據(jù)DATA(m_l)-DATAOl。 下游的熔絲程序電路FPK(m+l)-FPKn分別傳輸存儲來自前級熔絲程序電路的復(fù)位信息(L 數(shù)據(jù))。因此，不要求這些下游熔絲程序電路進一步傳輸存儲數(shù)據(jù)。若該m個數(shù)據(jù)的傳輸周期完成，則接著進行電流測定。當電流測定時，設(shè)定電源電 壓VDD和熔絲柵極電源電壓FGVDD的電壓電平，測定此時的內(nèi)部電流。此時，在電流測定工 作時，熔絲程序電路FPKm之外的電路全部處于待機狀態(tài)。僅熔絲程序電路FPKm消耗熔斷 電流，測定該電流。在該電流測定時，將熔絲切斷時鐘信號FCCLK設(shè)定為H電平。由此，如在先的圖5 所示，AND電路AGl的輸出信號變?yōu)镠電平，對應(yīng)的熔斷電流提供晶體管變?yōu)閷?dǎo)通狀態(tài)，經(jīng) 對應(yīng)的熔絲元件FSTP流過電流，測定該電流。在該電流測定序列中，使用一個熔絲程序電路FPKm的不能切斷的熔絲元件，進行 電流測定。在設(shè)置多個不能切斷的熔絲元件的情況下，調(diào)整數(shù)據(jù)DATA和切斷熔絲選擇輸入 CTCIN的施加序列，使電流流過一條不能切斷的熔絲元件。通過進行以上序列，可容易實現(xiàn)熔絲元件的切斷條件最優(yōu)化。圖22是表示圖20所示的熔絲元件切斷序列中、FS切斷信息程序步驟T3下的內(nèi) 部工作的定時圖。下面，參照圖22來說明FS切斷信息程序時的內(nèi)部工作。另外，時鐘周期 (RATE)為 1. Op (ns)。首先，將復(fù)位信號RST設(shè)定成H電平，初始化圖5所示的FS選擇掃描觸發(fā)器FSSR 和程序掃描觸發(fā)器PSR的存儲數(shù)據(jù)(存儲L電平數(shù)據(jù))。對應(yīng)于初級多路復(fù)用器SXO的選擇控制信號PRWER為H電平。因此，圖13所示的 初級多路復(fù)用器SXO被設(shè)定成選擇來自外部的程序信息(掃描輸入信息)SCINO的狀態(tài)。另 一方面，輸入選擇控制信號SCSEL為H電平，將圖5所示的各熔絲程序電路FPKl-FPKn中的 輸入部的多路復(fù)用器SXl設(shè)定為選擇從前級輸出部提供的掃描輸入信號SCIN的狀態(tài)。
在實際的程序數(shù)據(jù)掃描工作的前一周期，以單觸發(fā)脈沖的方式激活選通信號 SCoutst和CSoutst。這些選通信號也在η周期期間于各周期被激活，從緩沖器傳輸數(shù)據(jù)。從下一周期開始，依次輸入掃描輸入數(shù)據(jù)DATA(n)-DATAO1。在該掃描輸入數(shù)據(jù)施 加時，在最初的周期中，將熔絲元件選擇數(shù)據(jù)CTSCIN設(shè)定為H電平。之后，依次在η周期期 間激活熔絲元件選擇時鐘信號SESCLK和程序掃描時鐘信號PSCLK。作為該掃描時鐘信號 的激活期間，將0. 2ρ的前期間和0. 3ρ的后期間設(shè)定為非激活期間，中間0. 5ρ周期期間設(shè) 定H電平的激活期間。該時鐘脈沖波形僅為一例，可對應(yīng)于傳輸路徑的觸發(fā)器的工作特性 最優(yōu)化。此時，熔絲程序電路串進行基于串行掃描輸入數(shù)據(jù)和熔絲選擇數(shù)據(jù)的移位工作的 傳輸，在熔絲程序電路FPKl-FPKn中存儲數(shù)據(jù)。對于存儲不能切斷的熔絲元件的熔絲程序 電路FPKm所對應(yīng)的數(shù)據(jù)DATA (m)的數(shù)據(jù)，設(shè)定為表示非切斷狀態(tài)的L電平。若η周期的傳輸周期完成，則接著將輸入選擇控制信號PRWER設(shè)定為L電平。相 應(yīng)地，圖13所示的初級多路復(fù)用器SXO被設(shè)定為選擇最后級的熔絲程序電路FPKn的輸出 信號SC(η)的狀態(tài)，熔絲程序電路FPKl-FPKn形成環(huán)路。接著，以單觸發(fā)脈沖的方式生成選通信號SCoutst和CSoutst，緩沖器生成串行輸 出信號。輸出到外部的掃描輸出數(shù)據(jù)SCout在每個周期變化，依次從數(shù)據(jù)DATA (η)移位輸 出到DATA01。在η周期經(jīng)過后，再次選擇輸出最初的數(shù)據(jù)DATA (η)。此時，經(jīng)FS選擇掃描觸發(fā)器FSSR傳輸?shù)娜劢z元件選擇掃描輸出信號CSout與掃 描輸入時一樣，在對應(yīng)于數(shù)據(jù)DATA (η)的期間被設(shè)定為H電平，在其余的期間被設(shè)定為L電 平。由此，可識別讀出數(shù)據(jù)系列的開頭。在該掃描輸出期間，掃描輸入SCIN的狀態(tài)為不定 狀態(tài)，設(shè)定為任意狀態(tài)。讀出數(shù)據(jù)DATA(n)-DATAOl，作為掃描輸出信號SCout，通過與已發(fā)生的寫入用程 序信息相比較，可在圖20所示的步驟T4中進行各程序掃描觸發(fā)器PSR中是否正確對應(yīng)于 發(fā)生的熔斷信息存儲信息的判定。圖23是表示圖20所示的FS切斷序列(步驟T6)的內(nèi)部工作的定時圖。下面，參 照圖23說明該FS切斷序列。在切斷信息程序序列之后，對利用判定工作判定為通道PASS的芯片進行該FS切 斷序列(步驟T6)。首先，在該FS切斷序列中，將熔絲柵極電源電壓FGVDD設(shè)定為H電平。在經(jīng)過 10. Op周期之后，判定為熔絲柵極電源電壓FGVDD穩(wěn)定化，將熔絲復(fù)位信號FSRST和熔絲復(fù) 位延遲信號FSRSTD驅(qū)動為H電平。由此，在圖16所示的切斷判定電路CJC中，將節(jié)點NDl 設(shè)定為H電平，將節(jié)點ND2設(shè)定為L電平。在該狀態(tài)下，截斷切斷判定電路CJC中流過電流 的路徑。接著，將熔絲選擇掃描輸入CTSCIN設(shè)定為H電平，在該周期中，將熔絲元件選擇時 鐘信號SCSCLK驅(qū)動為H電平。該熔絲元件選擇時鐘信號SCSCLK具有前期間0. 2p周期、后 期間0. 3p周期的非激活期間，在0. 5p期間被維持在H電平，作為時鐘周期中的脈沖寬度條 件。該時鐘波形僅為一例，可對應(yīng)于傳輸路徑的工作特性來最優(yōu)化。根據(jù)該熔絲元件選擇時鐘信號SCSCLK，圖5所示的FS掃描選擇觸發(fā)器FSSR進行 移位工作，取入從外部提供的H電平的熔絲選擇信號CTSCIN。初級的熔絲程序電路FPKOl被設(shè)定成切斷熔絲元件FSOl的狀態(tài)。在該狀態(tài)下，接著以例如具有Ip周期期間的前期間與2p后期間的非激活期間、具 有Ip的H電平期間(激活期間)的脈沖信號方式施加熔絲切斷時鐘信號FCCLK。就該脈沖 波形而言，1周期為4. 0p，施加具有1/4周期期間脈沖寬度的熔絲切斷時鐘信號FCCLK。施 加5次-20次該脈沖信號。對應(yīng)于驅(qū)動電流量、各熔斷電流量來最優(yōu)化該脈沖次數(shù)，最優(yōu)化 其脈沖寬度。通過最優(yōu)化該規(guī)定次數(shù)、規(guī)定脈沖寬度和脈沖間隔，施加熔絲切斷時鐘信號 FCCLK，最優(yōu)化圖4所示AND電路AGl的輸出信號為H電平的期間。相應(yīng)地，最優(yōu)化熔斷電 流驅(qū)動提供晶體管CTr導(dǎo)通、經(jīng)熔絲元件FS從電源節(jié)點向接地節(jié)點流過熔斷電流的期間， 最優(yōu)化熔絲切斷時的功耗。利用該熔斷電流產(chǎn)生的焦爾熱，切斷熔絲元件FS01。若熔絲元件FSOl切斷完成，則接著再次將熔絲元件選擇時鐘信號SESCLK驅(qū)動到H 電平，利用FS選擇掃描觸發(fā)器FSSR的移位工作，將掃描輸入CTSCIN移位1級，根據(jù)存儲在 程序掃描觸發(fā)器中的程序信息，有選擇地進行下一熔絲程序電路FPK2的熔絲元件FS02的 切斷。以規(guī)定次數(shù)、規(guī)定脈沖寬度和規(guī)定脈沖間隔施加熔絲切斷時鐘信號FCCLK。即便在該 情況下，對于不能切斷的熔絲所在的熔絲程序電路FPKm，熔絲程序信息DATA(m)為L電平， 不向不能切斷的熔絲元件(FSTP)提供熔斷電流。在每個周期生成熔絲切斷時鐘信號FCCLK，傳輸熔絲選擇信號。各熔絲程序電路將 對應(yīng)的熔絲選擇信號作為激活狀態(tài)，在規(guī)定期間將熔絲元件選擇時鐘信號SESCLK設(shè)為H電 平，進行對應(yīng)于熔絲元件程序信息的有選擇的切斷。若進行規(guī)定次數(shù)(η次)的移位工作，則對最后級的熔絲程序電路FPKn進行切斷。 此時，對應(yīng)于熔絲程序電路的、從熔絲FS選擇延遲觸發(fā)器輸出的信號CTS (η)變?yōu)镠電平， 相應(yīng)地，從緩沖器GO)輸出的熔絲切斷掃描輸出信號CSout變?yōu)镠電平。由此，示出進行 對應(yīng)于最后級的熔絲程序電路FPKn的熔絲元件程序信息的有選擇的切斷。同樣，通過施加 規(guī)定次數(shù)的熔絲切斷時鐘信號FCCLK，進行有選擇的熔絲元件的切斷。由此，熔絲元件的切 斷序列完成。圖M是表示圖20所示的FS切斷確認序列(步驟T7)的工作的定時圖。下面，參 照圖M來說明該FS切斷確認序列的內(nèi)部工作。首先，將復(fù)位信號RST設(shè)定為H電平，將熔絲元件復(fù)位信號FSRST和熔絲元件復(fù)位 延遲信號FSRSTD設(shè)定為H電平。由此，將圖4所示的FS選擇掃描觸發(fā)器FSSR和程序掃描 觸發(fā)器PSR的存儲數(shù)據(jù)初始設(shè)定為L數(shù)據(jù)。另外，初始設(shè)定切斷判定電路CJC的內(nèi)部狀態(tài)。之后，在復(fù)位信號RST和FSRST下降到L電平之后，將熔絲元件復(fù)位延遲信號 FSRSTD下降到L電平。結(jié)果，各熔絲程序電路中，切斷判定電路(CJC)的輸出信號被設(shè)定為 對應(yīng)于熔絲元件FS的切斷或非切斷狀態(tài)的邏輯電平。接著，將多路復(fù)用器輸入控制信號PRWER從H電平設(shè)定為L電平，另外，將掃描通 道選擇信號SCSEL下降為L電平。由此，將圖12所示的初級多路復(fù)用器SXO設(shè)定為選擇最 后級的程序掃描觸發(fā)器的輸出信號的狀態(tài)，另外，熔絲程序電路FPKl-FPKn各自將輸入級 的多路復(fù)用器SXl設(shè)定為選擇對應(yīng)的切斷判定電路CJC的輸出信號的狀態(tài)。在該狀態(tài)下，若施加程序移位時鐘信號PSCLK，則熔絲程序電路FPKl-FPKn各自將 判定電路的輸出信號存儲在對應(yīng)的程序掃描觸發(fā)器PSR中。程序移位時鐘信號PSCLK的信號波形和傳輸時的速率(RATE)與在先圖22所示的切斷信息的程序序列的情況一樣。接著，再次將多路復(fù)用器輸入選擇控制信號SCSEL上升到H電平，各熔絲程序電路 將圖5所示的多路復(fù)用器SXl設(shè)定為選擇從前級提供的掃描輸入信號SCIN、SC(I)-SC(η) 的狀態(tài)。將對應(yīng)于熔絲程序電路FPKl前級的多路復(fù)用器SXO的選擇控制信號PRWER維持 在L電平，維持熔絲程序電路FPKl-FPKn的觸發(fā)器串的環(huán)路形狀。在該狀態(tài)下，接著以規(guī)定的脈沖寬度，以η周期期間施加掃描輸出選通信號 SCouts,另外，以η周期期間施加程序掃描時鐘信號PSCLK。利用程序掃描觸發(fā)器PSR的移 位工作，依次串行地將存儲在各程序掃描觸發(fā)器PSR中的切斷判定電路CJC的輸出信號讀 出到外部。將這些讀出到外部的掃描輸出信號SCout的數(shù)據(jù)DATA(n)-DATAOl與期待值、即 切斷信息的程序值相比較，以圖20所示的判定步驟Τ8中進行各個熔絲程序電路FPKl-FPKn 中、是否對應(yīng)于程序信息將熔絲元件FS設(shè)定為切斷或非切斷狀態(tài)的判定。圖25是表示圖20所示的偏置施加序列(步驟Τ10)的內(nèi)部工作的定時圖。下面， 參照圖25來說明該偏置施加序列的內(nèi)部工作。該圖25所示的工作定時圖與在先圖17所示的定時圖實質(zhì)上相同。該序列中時鐘 信號的速率RATE也為1. Op (ns)。首先，復(fù)位信號RST、FSRST和熔絲元件復(fù)位延遲信號FSRSTD上升到H電平，初始 化圖4所示的FS選擇掃描觸發(fā)器FSSR和程序掃描觸發(fā)器PSR，并且初始設(shè)定切斷判定電路 CJC的內(nèi)部節(jié)點(NDU ND2)的電壓電平。接著，在將復(fù)位信號RST和FSRST下降到L電平之后，延遲，將復(fù)位延遲信號 FSRSTD下降到L電平。由此，切斷判定電路CJC(參照圖16)將內(nèi)部節(jié)點(ND2)的電壓電平 設(shè)定為對應(yīng)于對應(yīng)的熔絲元件FS的切斷或非切斷狀態(tài)的電壓電平。接著，將輸入選擇控制信號PRWER從H電平下降到L電平，將圖13所示的多路復(fù) 用器SXO設(shè)定為選擇最后級熔絲程序電路FPKn的輸出信號S(n)的狀態(tài)。由此，掃描通道 中形成一個環(huán)路，熔絲程序電路FPKl-FPKn變?yōu)閺耐獠扛綦x的狀態(tài)，外部的電路全部被維 持為待機狀態(tài)。在該狀態(tài)下，根據(jù)熔絲元件復(fù)位信號FSRST和熔絲元件復(fù)位延遲信號FSRSTD，進 行切斷判定電路CJC的內(nèi)部節(jié)點(ND1、ND》的初始設(shè)定。接著，將熔絲元件復(fù)位信號FSRST 下降到L電平，另一方面，將熔絲元件復(fù)位延遲信號FSRSTD維持在H電平。由此，如在先參 照圖16和圖17所述，向切斷狀態(tài)的熔絲元件施加電壓VDD的應(yīng)力，另一方面，對于非切斷 熔絲元件，將其兩端維持在相同電壓電平。另外，切斷判定電路CJC截斷放電路徑，截斷流 過貫通電流的路徑。通過在規(guī)定期間維持該狀態(tài)，向切斷狀態(tài)的熔絲元件施加基于偏置電壓VDD的應(yīng) 力。在施加電壓應(yīng)力之后，進行圖20所示的FS切斷序列(步驟Tll和判定步驟T12)，測定 熔絲元件的壽命(切斷熔絲元件的碎片的銅(Cu)原子擴散引起的熔絲元件的短路或布線 間的短路)。步驟Tll的FS切斷確認序列的工作與圖M所示的步驟T7的FS切斷序列中 進行的工作一樣。另外，在判定步驟T12中，通過觀察讀出到外部的熔絲元件的狀態(tài)指示信 息，判定熔絲元件的切斷或非切斷的狀態(tài)。通過利用這些圖20-圖25所示的序列，可經(jīng)掃描觸發(fā)器的通道進行熔絲程序的信 息設(shè)定和熔絲的切斷及切斷結(jié)果的判定。另外，可利用掃描觸發(fā)器串，進行熔絲狀態(tài)的確認
41和程序信息的程序確認。另外，通過利用FS選擇觸發(fā)器，利用移位工作依次傳輸FS選擇信 息，可逐個切斷熔絲元件。由此，可避免一次流過大的熔斷電流，可降低消耗電流。[熔絲元件的結(jié)構(gòu)]圖沈是概略表示熔絲程序電路中的熔絲元件的結(jié)構(gòu)的圖。圖沈中，概略示出熔 絲元件FS01-FS03的平面配置。這些熔絲元件FS01-FS03分別包含由銅(Cu)布線形成的 熔絲FU。該熔絲FU使用第3金屬布線層以上的上層金屬布線來實現(xiàn)。熔絲FU經(jīng)幅度寬的 基座區(qū)域(bed region) VDB耦合于電源線64上，經(jīng)節(jié)點基座區(qū)域NDlB電連接于實現(xiàn)節(jié)點 NDl的布線區(qū)域62上。該熔絲FU為上層布線，在下部設(shè)置配置用于切斷熔絲FU的晶體管的晶體管配置 區(qū)域TR，還配置熔斷電流提供晶體管CTr。形成節(jié)點NDl的布線區(qū)域62被耦合在該熔斷電 流提供晶體管CTr的漏極上，節(jié)點基座區(qū)域NDlB電連接于該金屬布線區(qū)域62上。通過在 熔絲FU的兩端配置幅度寬的基座區(qū)域VDB和ND1B，可防止產(chǎn)生電流的局部集中，另外，可穩(wěn) 定地對熔絲FU形成電連接。在平面布局中，將形成Cu擴散防護壁區(qū)域的布線60a、60c和60b連續(xù)形成為U字 型，以包圍該熔絲FU。該擴散防護壁布線60a-60c也在高度方向上連續(xù)形成。該熔絲元件 的截斷構(gòu)造在后面詳細說明，但在熔絲FU上部也形成形成節(jié)點NDl的布線62。另一方面，就提供電源電壓VDD的布線64而言，擴散防護壁布線65a與擴散防護 壁布線60a和60b交替地與熔絲延伸方向平行配置。這些擴散防護壁布線6 在熔絲元件 的一端經(jīng)沿與熔絲FU的延伸方向交叉的方向連續(xù)延伸的擴散防護壁6 相互耦合，另外， 耦合在電源布線64上。利用由使用實現(xiàn)節(jié)點NDl的布線的擴散防護壁布線60a-60c和傳遞電源電壓的擴 散防護壁布線6 和6 構(gòu)成的壁構(gòu)造，防止熔絲FU的銅(Cu)的擴散。通過與熔絲FU平面重合地配置晶體管形成區(qū)域TR和熔斷電流提供晶體管CTr，降 低熔絲程序電路的布局面積。如后所述，在晶體管形成區(qū)域TR中，配置實現(xiàn)控制熔斷電流提供晶體管CTr的導(dǎo) 通的AND電路之晶體管。該AND電路包含電平變換電路和緩沖器電路，接受熔絲柵極電源 電壓FGVDD，作為工作電源電壓。將熔絲程序電路的觸發(fā)器配置在與配置熔絲FU的區(qū)域不 同的區(qū)域中。就該熔斷電流提供晶體管CTr的結(jié)構(gòu)而言，如在先圖10所述，并列配置多個單位 晶體管，交替配置該單位晶體管的源電極布線和漏電極布線，各漏電極布線共同耦合在金 屬布線區(qū)域62和基座(bed)布線NDlB上。另外，在漏電極布線和源電極布線之間配置柵 電極布線，這些柵電極布線雖然在圖沈中未明確示出，但耦合在配置于晶體管形成區(qū)域TR 中的緩沖器的輸出上(參照圖10的取出布線25)。圖27是概略表示沿圖沈所示的L27-L27的截面構(gòu)造的圖。圖27中，在基板區(qū)域 (阱區(qū))65表面，間隔交替配置雜質(zhì)區(qū)域70a和70b。在這些雜質(zhì)區(qū)域70a和70b之間，配 置構(gòu)成柵電極G的柵電極布線71。在該第1金屬布線層Ml中，配置分別經(jīng)接觸電耦合于雜質(zhì)區(qū)域70a和70b上的第 1金屬布線7 和72b。第1金屬布線7 是電連接于節(jié)點NDl上的布線，另一方面，第1 金屬布線72b是連接于在后說明的虛擬接地線VGND上的布線。該虛擬接地線不直接連接于接地節(jié)點上，是可變更其電壓電平的接地線。在第2金屬布線層M2中，第2金屬布線73a和7 分別對應(yīng)于第1金屬布線7 和72b來配置，并且經(jīng)第1通孔來電耦合。在這些第2金屬布線73a和73b的最外周部，配置第2金屬布線73c。該第2金屬 布線73c電耦合于電源線上，提供電源電壓VDD。在第3金屬布線層M3中，設(shè)置分別經(jīng)第2通孔電耦合于第2金屬布線73a和73c 上的第3金屬布線7 和74b。這些第3金屬布線7 和74b分別與第2金屬布線73a和 73b直線對準配置。在第4金屬布線層M4中，對應(yīng)于第3金屬布線7 和74b，配置經(jīng)第3通孔電耦合 于第3金屬布線7 和74b上的第4金屬布線7 和75b。在該第4金屬布線層M4中，熔 絲FU使用第4金屬布線來實現(xiàn)。在熔絲FU附近不配置布線，以防止熔絲熔斷時的切片飛 散產(chǎn)生短路，另外，抑制接近布線散發(fā)來自熔絲的熱，熔絲的溫度上升。 在第5金屬布線層M5中，設(shè)置分別經(jīng)第4通孔電耦合于第4金屬層7 和7 上 的第5金屬布線76a和76b。這些第5金屬布線76a和76b與第4金屬布線7 和7 直 線對準配置。在該第5金屬布線層M5中，在熔絲FU附近也不設(shè)置布線。在第6金屬布線層M6中，覆蓋熔絲FU地配置構(gòu)成節(jié)點NDl的第6金屬布線77a。 該第6金屬布線77a經(jīng)第5通孔電耦合于第5金屬布線76a上。該第6金屬布線77a電耦 合于形成圖26所示節(jié)點NDl的金屬布線62上。在第6金屬布線層M6中，與第5金屬布線76b對應(yīng)且直線對準地設(shè)置第6金屬布 線77b。該第6金屬布線76b經(jīng)第5通孔電耦合于第5金屬布線7 上。在形成節(jié)點NDl 的第6金屬布線77a的外部，配置傳遞電源電壓VDD的金屬布線構(gòu)造。在第7金屬布線層M7中，覆蓋第6金屬布線77a地配置第7金屬布線。第6金屬 布線77b經(jīng)第6通孔電耦合于該第7金屬布線78上。覆蓋熔絲FU的大致整體地配置圖25 所示的傳遞電源電壓VDD的電源布線64。該第7金屬布線M7被稱為半全局(semi-glcAal) 布線，是膜厚比下層金屬布線M2-M6厚、薄片電阻低的布線。在設(shè)計規(guī)則中，該第7金屬布 線M7(半全局布線)是不細微化的布線幅度寬的布線。該全局金屬布線被用作傳遞接地電 壓GND、電源電壓VDD等的電源布線與傳遞時鐘信號等高速信號的布線。在該圖27所示的截面構(gòu)造中，由金屬布線73C、74b、7^、7m3和77b及78形成的 結(jié)構(gòu)對應(yīng)于擴散防護壁布線構(gòu)造65a，金屬布線72a、73a、74a、75a、76a和金屬布線77a的端 部對應(yīng)于擴散防護壁布線構(gòu)造60a。如圖27所示，覆蓋熔絲FU地設(shè)置通孔和布線。當熔絲FU切斷時，由熔絲FU的阻 擋金屬和防止擴散絕緣膜構(gòu)成的阻擋層被破壞。利用包圍熔絲FU地配置的擴散防護布線 構(gòu)造，即便該阻擋層被破壞，也可防止銅(Cu)沿平面方向擴散。在第1金屬布線層Ml-第7金屬布線層M7中，設(shè)置層間絕緣膜79。圖沈中，向配 置于第1金屬布線層Ml中的層間絕緣膜附加參照符號，其它層也設(shè)置同樣的層間絕緣膜。 該層間絕緣膜79為SiCN等，具有防止銅原子擴散的功能。圖觀是概略表示沿圖沈所示熔絲FU的長度方向的截面構(gòu)造的圖。圖觀中，在 熔絲FU下部，于基板區(qū)域65的表面形成有源區(qū)(雜質(zhì)區(qū)域)70a。該有源區(qū)70a是熔斷電 流提供晶體管CTr的源極或漏極區(qū)域。
構(gòu)成該熔斷電流提供晶體管CTr的漏電極的第1和第2金屬布線分別在未圖示的 部分連接于第1和第2金屬布線72c和73d上。該第2金屬布線73d分別經(jīng)通孔電連接于 第3金屬布線7 和74d上。第3金屬布線7 經(jīng)第2通孔電連接于熔絲FU上。第3金屬布線74d經(jīng)第4金 屬布線75d和第5金屬布線76d，電連接于覆蓋熔絲FU配置的第6金屬布線77a(62)上。熔絲FU的另一端在基座區(qū)域VDB經(jīng)第4通孔電連接于第5金屬布線76c上。該 第5金屬布線76c經(jīng)第5通孔連接于第6布線77c上，第6金屬布線77c經(jīng)第6通孔電耦 合于第7金屬布線78上。第7金屬布線是傳遞電源電壓VDD等的半全局布線，在熔絲FU 的長度方向上大致覆蓋熔絲FU地配置。該第7金屬布線78經(jīng)通孔電連接于第6金屬布線77b、第5金屬布線76b、第4金 屬布線75b、第3金屬布線74b和第2金屬布線73c上。向作為層間絕緣膜配置于第1金屬布線層Ml中的、具有防止擴散功能的層間絕緣 膜附加參照符號79，其它層也一樣設(shè)置具有銅的防止擴散功能的層間絕緣膜。因此，在熔絲FU的兩端部形成擴散防護壁布線構(gòu)造6 和65c，防止其平面方向的 銅(Cu)原子的擴散。在熔絲FU的下層，配置晶體管。使用第4金屬布線層M4的布線，作為熔絲FU。在 熔絲FU的正上方或正下方，存在防止擴散用的屏蔽布線或通常布線(在熔絲FU中利用第 3金屬布線層M3的布線的情況下，為第2金屬布線層M2或第4金屬布線層M4的布線)的 情況下，這些布線具有放熱的效果，熔絲FU的溫度難以上升，難以切斷熔絲FU。因此，雖然 也可使用第3金屬布線層M3的金屬布線來實現(xiàn)熔絲，但通過使用該上層的第4金屬布線來 實現(xiàn)熔絲FU，可有效地使熔絲發(fā)熱，切斷熔絲。另外，如圖27所示，形成于熔絲FU下部的晶體管的布線使用第2金屬布線以下的 布線層的布線來進行布線配置。在第3金屬布線層M3中，熔絲FU下部不配置布線?？煞?止熔絲熔斷時的沖擊對下部布線造成的不良影響，另外，防止銅(Cu)原子透過層間絕緣膜 擴散到下層布線，產(chǎn)生短路等故障。傳遞該電源電壓VDD的第7金屬布線78如圖沈所示，在構(gòu)成節(jié)點NDl的布線構(gòu) 造62外部的部分，再次以形成防止擴散壁構(gòu)造的布線構(gòu)造的方式，與下層布線耦合。圖^A、B至圖31A、B是表示熔絲與屏蔽(shield)布線的距離同熔絲切斷性的關(guān) 系的圖。圖^A、圖30A和圖31A分別表示熔絲的防護壁布線構(gòu)造，圖^B、圖30B和圖31B 分別表示對應(yīng)的熔絲構(gòu)造中的切斷前后的熔絲電流。圖^B、圖30B和圖31B中，縱軸以單 位安培A表示熔絲電流，橫軸表示熔絲序號。另外，電流的施加條件重復(fù)10次1 μ S流過電 壓1. 8V和1. 3V的操作。切斷前的電流用比1. 0Ε-02Α(10的負2次方安培)稍高的直線表 示，切斷后的電流用黑的菱形表示。圖^A中，將第4金屬布線Μ4用作屏蔽布線，由第3金屬布線制作熔絲FU。熔絲 FU與屏蔽布線(第4金屬布線)之間的距離為200nm。在該狀態(tài)下，如圖29B所示，切斷后 的熔絲電流差異大。另外，還存在切斷故障的熔絲。熔絲FU生成的熱被上層屏蔽布線吸收 釋放，所以抑制熔絲的溫度上升。圖30A中，同樣由第3金屬布線M3制作熔絲FU。將下層的第2金屬布線M2用作 屏蔽布線。此時，熔絲FU與下層屏蔽布線之間的距離也為200nm。此時，如圖30B所示，盡管切斷后的電流差異小，但存在切斷故障的熔絲。由于接近上層不存在屏蔽布線，所以與圖 29A所示的構(gòu)造相比，熔絲FU生成的熱的吸收小，熔絲FU切斷的差異少。但是，由于下層存 在屏蔽布線，所以產(chǎn)生熱的吸收，存在切斷故障的熔絲。圖3IA中，由第3金屬布線M3來制作熔絲FU，但使用下層的第1金屬布線Ml和上 層的第5金屬布線來作為屏蔽布線。熔絲FU與屏蔽布線之間的距離為400nm。在該狀態(tài) 下，接近上層和下層，不存在屏蔽布線，熱的吸收極小。因此，如圖31B所示，切斷后的熔絲 電流無差異，也不存在切斷故障的熔絲。切斷后的熔絲電流為1.0E-08A以下，確實切斷各熔絲。如這些圖^^工至圖31A、B所示，在接近熔絲存在布線的情況下，該屏蔽布線用作 放熱板，抑制熔絲的溫度上升，難以切斷熔絲。若將第2金屬布線M2和第1金屬布線Ml用 作形成于下層的晶體管的布線，則通過將第4金屬布線層以上的布線用作熔絲FU，可在熔 絲與屏蔽布線之間形成1層以上的空間，熔絲的溫度上升變?nèi)菀?，可確實切斷熔絲。圖32是概略表示該熔絲程序電路的熔絲元件下部晶體管形成和配置區(qū)域的構(gòu)造 的圖。圖32中，在熔絲程序電路的熔絲FU的下部區(qū)域中，在基板區(qū)域82表面，間隔形成N 阱81、P阱82和N阱83。在N阱83中還形成P阱84。在N阱81和83中，形成P溝道MOS 晶體管，在P阱82和84中，形成N溝道MOS晶體管。在P型基板區(qū)域中形成這些N阱83和P阱84的三阱(triple-well)構(gòu)造的區(qū)域 中，形成熔斷電流提供晶體管CTr和電平變換器(包含緩沖器)。該電平變換器形成區(qū)域?qū)?應(yīng)于圖26所示的晶體管形成區(qū)域TR。在N阱81和P阱82中，形成熔絲程序電路中的觸發(fā)器(FF ;PSR、FSSR)等構(gòu)成要 素和多路復(fù)用器等電路。向N阱81施加電源電壓VDD，作為基板偏壓，另外，向P阱82施加 接地電壓GND，作為基板偏壓。向N阱83施加熔絲柵極電源電壓FGVDD，作為偏壓，將P阱 84耦合在虛擬接地線VGND上。該虛擬接地線VGND如后所述。從與電源電壓VDD不同的焊盤(電源節(jié)點)提供熔絲柵極電源電壓FGVDD。熔絲 柵極電源電壓FGVDD由于調(diào)整熔斷電流提供晶體管CTr驅(qū)動的電流，所以其電壓電平被設(shè) 定為比電源電壓VDD高的電壓電平或比電源電壓VDD低的電壓電平。因此，通過與基板區(qū) 域80上的其它阱81和82相隔離地設(shè)置該N阱83和P阱84，可不對其它接受電源電壓VDD 的電路產(chǎn)生影響地調(diào)整該熔絲柵極電源電壓FGVDD的電壓電平。另外，在P阱84中，通過耦合虛擬接地線VGND，可防止熔絲熔斷時流過的熔斷電流 產(chǎn)生的基板噪聲傳遞到其它電路區(qū)域，防止電路誤操作。另外，可與電源電壓VDD的電壓電 平單獨地將熔絲柵極電源電壓FGVDD的電壓電平設(shè)定為最佳值。該三阱構(gòu)造(阱83和84)在每個熔絲程序電路中隔離設(shè)置。[虛擬接地線的結(jié)構(gòu)]圖33是表示對應(yīng)于驅(qū)動熔斷電流驅(qū)動晶體管CTr的部分的電源系統(tǒng)的結(jié)構(gòu)的圖。 圖33中，設(shè)置熔絲程序電路FPKl-FPKn。這些熔絲程序電路FPKl-FPKn具有相同結(jié)構(gòu)，所以 圖33中，代表性地示出熔絲程序電路FPKl的結(jié)構(gòu)。熔絲元件FS包含熔絲FU，在熔絲FU的下部，配置電路塊100。該電路塊100包含 電平變換部16a、反轉(zhuǎn)電平變換部16a的輸出信號的反相器緩沖器17、和根據(jù)反相器緩沖器 17的輸出信號有選擇地導(dǎo)通的熔斷電流提供晶體管CTr。
電平變換部16a與反相器16b —起，構(gòu)成在先圖8所示的電平變換器16。反相器 16b接受電源電壓VDD，作為工作電源電壓，不配置在熔絲FU下部。在熔絲FU下部，配置接 受熔絲柵極電源電壓FGVDD的晶體管。在這些熔絲程序電路FPKl-FPKn中共同設(shè)置熔絲柵極電源線90與虛擬接地線 (VGND) 920熔絲柵極電源線90被耦合在該電路塊100的P溝道MOS晶體管(用符號P表 示)的源極和基板區(qū)域上。虛擬接地線92被耦合在該電路塊100的N溝道MOS晶體管(用 符號N表示)的源極和基板區(qū)域上。這些N溝道MOS晶體管即便針對虛擬接地線92的電 位變化，也可防止產(chǎn)生背柵偏置效應(yīng)，另外，防止基板區(qū)域與雜質(zhì)區(qū)域之間的PN結(jié)導(dǎo)通，使 這些晶體管相對虛擬接地線92的電壓變化而穩(wěn)定工作。對于熔絲柵極電源線90，設(shè)置P溝道MOS晶體管104，根據(jù)切斷使能信號⑶TEN， 有選擇地導(dǎo)通，導(dǎo)通時，將電源電壓VDD傳遞到熔絲柵極電源線90 ；以及CMOS傳輸門 (transmission gate) 102，當切斷使能信號CUTEN為H電平時導(dǎo)通，將熔絲柵極電源節(jié)點6 耦合于熔絲柵極電源線90上。CMOS傳輸門102包含P溝道MOS晶體管102a與N溝道MOS晶體管102b。P溝道 MOS晶體管10 的基板區(qū)域耦合在提供電源電壓VDD的電源節(jié)點上。熔絲柵極電源電壓 FGVDD即便設(shè)定成比電源電壓VDD高的電壓電平，該P溝道MOS晶體管10 的PN結(jié)(雜質(zhì) 區(qū)域與基板區(qū)域之間)也因內(nèi)置電壓而變?yōu)榉雌脿顟B(tài)，防止基板區(qū)域的PN結(jié)導(dǎo)通。在熔 絲柵極電源電壓FGVDD被設(shè)定為比電源電壓VDD與內(nèi)置電壓之和高的電壓電平的情況下， 只要設(shè)置開關(guān)電路即可，對應(yīng)于其工作模式，將該P溝道MOS晶體管10 的基板區(qū)域有選 擇地連接到熔絲柵極電源節(jié)點6a和提供電源電壓VDD的節(jié)點(電源節(jié)點5a)上。對虛擬接地線92，設(shè)置P溝道MOS晶體管105，當切斷使能信號⑶TEN為L電平 時導(dǎo)通，向虛擬接地線92傳遞電源電壓VDD ；以及N溝道MOS晶體管106a和106b，串聯(lián)連 接于虛擬接地線92與接地節(jié)點之間，各自的柵極耦合于熔絲柵極電源節(jié)點6a上。這些MOS 晶體管106a和106b通過具有與核心電路的晶體管相同結(jié)構(gòu)(柵極絕緣膜膜厚、柵極絕緣 膜材料和柵極寬度或長度相同)的核心晶體管實現(xiàn)。該熔絲程序電路FPKl的其它電路構(gòu)成與在先圖5所示的熔絲程序電路FPKl-FPKn 的構(gòu)成相同，向?qū)?yīng)的部分附加相同參照序號，省略其詳細說明。圖34是表示熔絲元件切斷時的熔絲柵極電源電壓FGVDD和虛擬接地電壓VGND的 變化序列的圖。下面，參照圖34來說明熔絲切斷時的、熔絲柵極電源線90和虛擬接地線92 上的電壓施加序列。在熔絲切斷前，復(fù)位信號FSRSTD和RSRST均為L電平。此時，如圖16所示，節(jié)點 NDl被MOS晶體管PQ2充電，為電源電壓VDD電平。另夕卜，由于切斷使能信號⑶TEN為L電 平，所以MOS晶體管104為導(dǎo)通狀態(tài)，CMOS傳輸門102為斷開狀態(tài)，熔絲柵極電源線90上 的電壓FGVDD為電源電壓VDD電平。另外，虛擬接地線92由MOS晶體管105維持在電源電 壓VDD電平。因此，在該狀態(tài)下，在電路塊100內(nèi)，其兩側(cè)的電源線和接地線均為電源電壓 VDD電平，反相器緩沖器17的輸出信號GD為電源電壓VDD電平。同樣，電路塊100中的內(nèi) 部布線(第1和第2金屬布線)也全部被維持在電源電壓VDD電平、即等于熔絲FU兩端各 自的電壓電平的電壓電平。當熔絲切斷時，首先，熔絲元件復(fù)位延遲信號FSRSTD和熔絲元件復(fù)位信號FSRST變?yōu)镠電平，另外，切斷使能信號CUTEN變?yōu)镠電平。復(fù)位信號RST被維持在L電平。熔絲 柵極電源電壓FGVDD被驅(qū)動為接地電壓電平。根據(jù)切斷使能信號CUTEN，CMOS傳輸門102 導(dǎo)通，熔絲柵極電源線90上的電壓VFGVDD下降到接地電壓電平。另一方面，虛擬接地線92 中，MOS晶體管105、106a和106b均變?yōu)榻刂範顟B(tài)，由電源電壓VDD電平維持在浮置狀態(tài)。 因此，在電路塊100內(nèi)，根據(jù)熔絲柵極電源線90與虛擬接地線90上的電壓，在預(yù)充電到電 源電壓電平的內(nèi)部節(jié)點中產(chǎn)生電荷移動，即電荷從內(nèi)部節(jié)點移動到熔絲柵極電源線90，其 電壓電平變化為中間電壓電平。在該狀態(tài)下，熔斷電流提供晶體管CUTr的柵極電位(節(jié)點GD的電位)為中間電位 電平，比源極節(jié)點(虛擬接地線92上的電壓)低，為弱的非導(dǎo)通狀態(tài)。在該電路塊100中， 基本上不流過泄漏電流。另外，如圖16所示，切斷判定電路CJC中MOS晶體管PQl和PQ2 為截止狀態(tài)，停止從該切斷判定電路CJC向節(jié)點NDl提供電流。接著，在熔絲切斷時，提供到節(jié)點6a的熔絲柵極電源電壓FGVDD上升到切斷電壓 電平。響應(yīng)于該熔絲柵極電源電壓reVDD的上升，經(jīng)CMOS傳輸門102，熔絲柵極電源線90 上的電壓VFGVDD變?yōu)槿劢z柵極電源電壓FGVDD的電壓電平。另一方面，若該熔絲柵極電源 電壓FGVDD的電壓電平上升，則MOS晶體管106a和106b變?yōu)閷?dǎo)通狀態(tài)，虛擬接地線92上 的電壓VGND被驅(qū)動為接地電壓GND電平。相應(yīng)地，在非選擇熔絲程序電路中，根據(jù)NAND門 15的輸出信號，反相器緩沖器17的輸出信號變?yōu)榻拥仉妷篏ND電平。在選擇熔絲程序電 路中，根據(jù)NAND門15的輸出信號，反相器緩沖器17的輸出信號GD變?yōu)槿劢z柵極電源電壓 FGVDD電平，熔斷電流提供晶體管CTr導(dǎo)通，熔絲FU中流過電流，進行熔絲FU的切斷。通過 調(diào)整熔絲柵極電源電壓FGVDD的電壓電平，可調(diào)整經(jīng)熔斷電流提供晶體管CTr流過的熔絲 熔斷電流的大小。若熔絲切斷期間完成，則熔絲柵極電源電壓FGVDD再次被驅(qū)動到接地電壓電平， 相應(yīng)地，熔絲柵極電源線90上的電壓VFGVDD下降到接地電壓電平。另外，虛擬接地線92 中，MOS晶體管106a和106b變?yōu)榻刂範顟B(tài)，虛擬接地線92變?yōu)楦≈脿顟B(tài)。電路塊100中， 利用該熔絲柵極電源線90的壓降，其電壓電平變?yōu)橹虚g電壓電平。在電路塊100內(nèi)，電平變換部16a中NAND門15的輸出信號為H電平或L電平，相 應(yīng)地，其P溝道MOS晶體管(用符號P表示)變?yōu)榉菍?dǎo)通狀態(tài)，其輸出信號變?yōu)橹虚g電壓電 平。在反相器緩沖器17中，利用N溝道MOS晶體管(用符號N表示)與P溝道MOS晶 體管(用符號N表示)，產(chǎn)生電荷移動，在選擇狀態(tài)的熔絲程序電路中，其輸出信號GD下降 至接地電壓電平。另一方面，在非選擇熔絲程序電路中，反相器緩沖器17的輸出信號GD維 持接地電壓電平。因此，熔斷電流提供晶體管CTr被設(shè)定為非導(dǎo)通狀態(tài)。在選擇熔絲程序電路中，若熔絲切斷完成，則信號FSRSTD、FSRST和CUTEN下降為 L電平。相應(yīng)地，CMOS傳輸門102變?yōu)榉菍?dǎo)通狀態(tài)，熔絲柵極電源線90上的電壓VFGVDD被 MOS晶體管104維持在電源電壓VDD電平，另外，同樣虛擬接地線92也被MOS晶體管105維 持在電源電壓VDD電平。相應(yīng)地，電路塊100內(nèi)，內(nèi)部的金屬布線電壓電平也變?yōu)殡娫措妷?VDD電平。因此，在該熔絲切斷時，在實際進行熔絲切斷時的工作之外，該電路塊100內(nèi)的金 屬布線與熔絲FU兩端的電壓電平相同，抑制熔絲碎片的銅原子向布線移動。另外，通過使用PMOS晶體管10 和105，根據(jù)切斷控制使能信號CUTEN控制其導(dǎo)通，可對應(yīng)于熔絲切斷 工作來容易地調(diào)整熔絲柵極電源線90和虛擬接地線92的電壓電平。當切斷使能信號⑶TEN為H電平時，根據(jù)熔絲切斷時鐘信號FCCLK，進行熔絲元件 的切斷。在非選擇熔絲程序電路中，NAND門15的輸出信號與熔絲切斷時鐘信號FCCLK的 狀態(tài)無關(guān)，為H電平。利用切斷使能信號CUTEN的H電平期間來規(guī)定切斷熔絲的期間。圖35是表示熔絲切斷后的判定時的工作的信號波形圖。下面，參照圖35和圖16， 說明圖33所示的熔絲柵極電源線90和虛擬接地線92的電壓變化。在熔絲的切斷判定前，切斷使能信號⑶TEN為L電平，另外，復(fù)位信號RST、熔絲元 件復(fù)位信號FSRST和熔絲元件復(fù)位延遲信號FSRSTD也為L電平。因此，熔絲柵極電源線90 上的電壓VFGVDD和虛擬接地線92上的電壓VGND均為電源電壓VDD電平。當電平判定時， 該電流提供晶體管CTr的柵極節(jié)點GD的電位為電源電壓VDD電平。這里，用相同符號來表 示反相器緩沖器17的輸出信號與輸出節(jié)點。 接著，將切斷使能信號⑶TEN驅(qū)動為H電平，將復(fù)位信號RST和FSRST驅(qū)動為H電 平。相應(yīng)地，CMOS傳輸門102導(dǎo)通，熔絲柵極電源線90上的電壓VFGVDD被維持在與熔絲柵 極電源電壓FGVDD相同的接地電壓GND電平。另外，利用復(fù)位信號RST，掃描觸發(fā)器PSR和 FSR的輸出信號變?yōu)長電平，NAND門15的輸出信號變?yōu)镠電平。相應(yīng)地，反相器緩沖器17 中，N溝道MOS晶體管變?yōu)閷?dǎo)通狀態(tài)(源極節(jié)點為節(jié)點⑶)，電路塊100的輸出信號⑶變?yōu)?中間電壓電平，熔斷電流提供晶體管CTr變?yōu)槿醯姆菍?dǎo)通狀態(tài)。MOS晶體管105、106a和106b均為非導(dǎo)通狀態(tài)，虛擬接地線92處于浮置狀態(tài)。 因此，利用來自非切斷狀態(tài)的熔絲、或來自切斷判定電路CJC的初始設(shè)定時的MOS晶體管 (PQ2)的提供電流，經(jīng)熔斷電流提供晶體管CTr提供給虛擬接地線92的電荷經(jīng)電路塊100 移動到熔絲柵極電源線90，虛擬接地線92的電壓電平下降到中間電壓電平。反相器17的輸出信號⑶與虛擬接地線92的電壓VGND的差若為熔斷電流提供晶 體管CTr的閾值電壓程度，則熔斷電流提供晶體管CTr變?yōu)榉菍?dǎo)通狀態(tài)，降低泄漏電流。相 應(yīng)地，虛擬接地線92的電壓電平被由中間電壓電平的信號GD的電壓電平規(guī)定的電壓電平 穩(wěn)定化。對虛擬接地線92設(shè)置的MOS晶體管106a和106b的柵極電壓為接地電壓電平，抑 制從虛擬接地線92至接地節(jié)點的泄漏電流。接著，復(fù)位延遲信號FSRSTD被驅(qū)動到H電平，復(fù)位信號RST和FSRST被驅(qū)動到L 電平。此時，程序掃描觸發(fā)器PSR也可經(jīng)多路復(fù)用器SX2再存儲復(fù)位前的存儲信息。在熔 絲元件的切斷判定時，切斷判定電路CJC僅進行判定工作，掃描觸發(fā)器PSR和FSR的存儲信 息不影響判定工作。因此，即便這些掃描觸發(fā)器PSR和FSR僅維持復(fù)位狀態(tài)，也不特別產(chǎn)生 問題。若對應(yīng)于該復(fù)位信號RST，熔絲元件復(fù)位延遲信號FSRSTD變?yōu)镠電平，則切斷判定電 路CJC對應(yīng)于該熔絲元件FS的切斷或非切斷，內(nèi)部節(jié)點(ND2)的電壓電平變化，進行熔絲 的切斷或非切斷的判定。在該判定期間，不向虛擬接地線92流過電流(熔斷電流提供晶體 管CTr處于非導(dǎo)通狀態(tài))。若該判定期間完成，則熔絲元件復(fù)位延遲信號FSRSTD和切斷使能信號⑶TEN被驅(qū) 動到L電平。相應(yīng)地，熔絲柵極電源線90被MOS晶體管104驅(qū)動到電源電壓VDD電平。另 外，虛擬接地線92也被MOS晶體管105充電到電源電壓VDD電平。相應(yīng)地，電路塊100、內(nèi)
48部節(jié)點(第2金屬布線)的電壓電平也恢復(fù)到電源電壓VDD電平。因此，除實際進行熔絲切斷時以外，在該電路塊100中，內(nèi)部節(jié)點(第2金屬布線) 的電壓電平被維持在熔絲FU兩端的電壓(電源電壓VDD電平)。因此，除熔絲切斷時以外， 如圖36所示，熔絲FU與第2金屬布線(M2) 110被維持在相同電位。熔絲FU為切斷狀態(tài)， Cu的碎片部或飛散部的銅原子不從熔絲元件FU移動到第2金屬布線(IC) 110，抑制熔絲元 件切斷碎片等引起的絕緣破壞。另外，如圖37所示，即便在因熔絲元件切斷而破壞形成于下層的熔斷電流提供晶 體管CTr的柵極絕緣膜(用X符號表示)的情況下，虛擬接地線上的電壓VGND也與節(jié)點 NDl的電壓電平相同地維持。因此，除熔絲切斷工作期間以外，為相同電位，抑制流過泄漏 電流(切斷判定電路工作時)。另外，對應(yīng)的熔絲元件FS在其熔絲FU為非切斷狀態(tài)時，熔 斷電流驅(qū)動晶體管CTr的柵極電位(GD的電位)為中間電壓電平，該熔斷電流提供晶體管 CTr為非導(dǎo)通狀態(tài)，抑制流過泄漏電流。電平變換部16a和反相器緩沖器17的MOS晶體管 也一樣。另外，即便在熔絲的切斷判定時，虛擬接地線92上的電壓VGND也被維持在熔絲元 件兩端的電源電壓VDD電平，抑制經(jīng)電路塊100流過泄漏電流。另外，在虛擬接地線92中，串聯(lián)連接兩個MOS晶體管106a和106b，其柵極耦合在 接受熔絲柵極電源電壓FGVDD的節(jié)點6a上。因此，在通常工作時，由于其電壓FGVDD被維 持在接地電壓電平，所以抑制經(jīng)虛擬接地線92流過溝道泄漏電流。由此，無論熔絲元件的 狀態(tài)如何，均可抑制經(jīng)尺寸大的熔斷電流提供晶體管CTr流過泄漏電流。[熔絲程序電路的電源電路變更例1]圖38是表示熔絲程序電路的電源電路變更例的圖。圖38所示的熔絲程序電路電 源電路的構(gòu)成在以下方面與圖33所示的熔絲程序電路電源電路不同。即，在耦合于熔絲柵 極電源線90上的CMOS傳輸門102中，P溝道MOS晶體管10 的背柵極耦合于熔絲柵極電 源線90上，而非電源節(jié)點VDD。該圖38所示的電源電路和熔絲程序電路的其它構(gòu)成與圖 33所示的構(gòu)成相同，向?qū)?yīng)的部分附加相同參照符號或序號，省略其詳細說明。在圖38所示構(gòu)成的情況下，在CMOS傳輸門102中，即便在熔絲柵極電源電壓 FGVDD被升壓至電源電壓VDD以上的情況下，也可防止背柵極_源極/漏極間的結(jié)導(dǎo)通，可 確實將該升壓后的熔絲柵極電源電壓FGVDD傳遞到熔絲柵極電源線90。熔絲柵極電源電壓FGVDD為接地電壓電平，熔絲柵極電源線90即便在被MOS晶體 管104設(shè)定為電源電壓VDD電平的情況下，其背柵極也為N型基板區(qū)域(阱)，MOS晶體管 102a的背柵極-漏極間為反偏置狀態(tài)，將熔絲柵極電源線90穩(wěn)定地維持在電源電壓VDD電 平。表示該圖38所示的電源電路和熔絲程序電路的工作的信號波形與圖34和圖35 所示的信號波形相同，可實現(xiàn)與圖33所示的電路構(gòu)成一樣的工作。另外，即便在熔絲柵極 電源電壓FGVDD升壓到電源電壓VDD以上的情況下，也可穩(wěn)定工作。并且，利用升壓電壓， 可進一步增大熔絲熔斷電流提供晶體管CTr的驅(qū)動電流，可進一步增大熔絲熔斷電流的調(diào) 整范圍。結(jié)果，可實現(xiàn)熔斷電流的最優(yōu)化。[熔絲程序電路的電源電路變更例2]圖39是表示熔絲程序電路的電源電路變更例的圖。該圖39所示的電路構(gòu)成在以下方面與圖33所示的熔絲程序電路電源電路不同。即，在虛擬接地線92與接地節(jié)點之間， 設(shè)置N溝道MOS晶體管130。該MOS晶體管130的電流驅(qū)動力比MOS晶體管106a和106b 小。向P溝道MOS晶體管105的柵極提供控制信號PG，而非切斷使能信號⑶TEN。還向MOS 晶體管130的柵極提供該控制信號PG。為了生成該控制信號PG，設(shè)置接受切斷使能信號⑶TEN的反相器120 ；接受反相 器120的輸出信號與熔絲元件復(fù)位延遲信號FSRSTD的NAND門122 ；接受復(fù)位信號RST和 FSRST的NAND門121 ；接受NAND門121和123的輸出信號的NAND門123 ；接受NAND門123 的輸出信號的反相器124 ；CMOS傳輸門125，根據(jù)NAND門123和反相器124的輸出信號，傳 遞切斷使能信號⑶TEN ；以及P溝道MOS晶體管126，根據(jù)反相器124的輸出信號，與CMOS 傳輸門125互補地導(dǎo)通，當導(dǎo)通時，將控制信號PG設(shè)定為電源電壓VDD電平?？刂菩盘朠G在CMOS傳輸門125導(dǎo)通時、根據(jù)切斷使能信號⑶TEN生成。圖38所 示的電路構(gòu)成的其它構(gòu)成與圖33所示的電路構(gòu)成一樣，向?qū)?yīng)的部分附加相同參照序號， 省略其詳細說明。圖40是表示圖39所示電路在熔絲切斷時的工作的信號波形圖。下面，參照圖40 來說明圖39所示的電路的熔絲切斷工作。在切斷操作時，復(fù)位信號RST被維持在L電平。因此，掃描觸發(fā)器PSR和FSR為保 持存儲信息的狀態(tài)。根據(jù)掃描觸發(fā)器FSR的輸出信號，進行切斷對象的熔絲元件的選擇。另外，復(fù)位信號FSRST和FSRSTD也被維持在L電平。熔絲切斷使能信號⑶TEN為 L電平，CMOS傳輸門102為非導(dǎo)通狀態(tài)，另一方面，MOS晶體管104處于導(dǎo)通狀態(tài)，熔絲柵極 電源線90的電壓VFGVDD為電源電壓VDD電平。另外，NAND門123的輸出信號為L電平，CMOS傳輸門125處于導(dǎo)通狀態(tài)，控制信 號PG根據(jù)熔絲切斷使能信號⑶TEN，處于L電平。相應(yīng)地，MOS晶體管105導(dǎo)通，虛擬接地 線92的電壓VGND為電源電壓VDD電平。熔絲柵極電源線90和虛擬接地線92的電壓均為 電源電壓VDD電平，反相器緩沖器17的輸出信號DG為電源電壓VDD電平。熔斷電流提供 晶體管CTr即便為導(dǎo)通狀態(tài)，熔絲元件FS的兩端電壓也均為電源電壓VDD，不向熔絲FU施 加電壓。熔絲元件復(fù)位信號FSRST和熔絲元件復(fù)位延遲信號FSRSTD接著上升到H電平，將 熔絲切斷使能信號⑶TEN驅(qū)動到H電平。相應(yīng)地，CMOS傳輸門102變?yōu)閷?dǎo)通狀態(tài)，MOS晶體 管104變?yōu)榉菍?dǎo)通狀態(tài)，熔絲柵極電源線90的電壓VFGVDD與熔絲柵極電源電壓FGVDD — 樣，變?yōu)榻拥仉妷弘娖健AND門121和122的輸出信號為H電平，NAND門123的輸出信號為L電平。因 此，CMOS傳輸門125處于導(dǎo)通狀態(tài)，控制信號PG根據(jù)熔絲切斷使能信號⑶TEN，變?yōu)镠電平。 相應(yīng)地，MOS晶體管105變?yōu)榉菍?dǎo)通狀態(tài)，另一方面，MOS晶體管130變?yōu)閷?dǎo)通狀態(tài)，虛擬接 地線92的電壓VGND變?yōu)榻拥仉妷篏ND電平。熔絲柵極電源線90和虛擬接地線92的電壓 均為接地電壓GND，反相器緩沖器17的輸出信號GD與NAND門15的輸出信號之邏輯電平無 關(guān)，為接地電壓電平。在該狀態(tài)下，熔斷電流提供晶體管CTr為非導(dǎo)通狀態(tài)，節(jié)點NDl為電 源電壓VDD電平的浮置狀態(tài)(參照圖16)。因此，即便在該狀態(tài)下，熔絲元件FU的兩端也不 產(chǎn)生電壓差。接著，若熔絲柵極電源電壓FGVDD變?yōu)槿蹟嚯妷弘娖?，則對于切斷對象的熔絲元件，反相器緩沖器17的輸出信號GD變?yōu)镠電平，熔斷電流提供晶體管CTr導(dǎo)通，熔絲元件 FS中流過電流，進行熔絲FU的熔斷。此時，MOS晶體管106a和106b均為導(dǎo)通狀態(tài)，確實放 電大的熔斷電流。對于非切斷熔絲元件，如圖39所示，反相器緩沖器17的輸出信號GD為 接地電壓GND電平，熔斷電流提供晶體管CTr維持非導(dǎo)通狀態(tài)，熔絲元件FS中不流過電流。若熔絲切斷期間結(jié)束，則熔絲電源電壓FGVDD被驅(qū)動為接地電壓電平，相應(yīng)地，熔 絲柵極電源線90的電壓VFGVDD也變?yōu)榻拥仉妷弘娖?。虛擬接地線92的電壓VGND被MOS 晶體管130維持在接地電壓電平，相應(yīng)地，反相器緩沖器17的輸出信號與切斷對象和非切 斷對象的熔絲無關(guān)，為接地電壓GND電平。若熔絲切斷周期完成，則熔絲元件復(fù)位信號FSRST和熔絲元件復(fù)位延遲信號 FSRSTD變?yōu)長，另外，熔絲切斷使能信號⑶TEN變?yōu)長電平。相應(yīng)地，CMOS傳輸門102和125 變?yōu)榉菍?dǎo)通狀態(tài)，MOS晶體管104和1 變?yōu)閷?dǎo)通狀態(tài)，熔絲柵極電源線90的電壓FGVDD和 虛擬接地線92的電壓VGND均變?yōu)殡娫措妷篤DD電平。在該狀態(tài)下，內(nèi)部節(jié)點NDl被切斷 判定電路維持在電源電壓VDD電平，熔絲FU的兩端被維持在同一電位。通過使用MOS晶體管105將虛擬接地線92維持在接地電壓，可防止內(nèi)部節(jié)點⑶ 或虛擬接地線92因電荷的移動而變?yōu)橹虚g電壓電平，相應(yīng)地，可避免內(nèi)部節(jié)點的不穩(wěn)定狀 態(tài)，保證與熔絲切斷關(guān)聯(lián)的電路的穩(wěn)定工作。MOS晶體管130的電流驅(qū)動力減小，通常工作時的泄漏電流充分小。另外，可僅防 止虛擬接地線92的電位上浮，使其尺寸充分小。圖41是表示熔絲狀態(tài)的判定工作的信號波形圖。下面，參照圖41，說明圖39所示 的電路的工作。當熔絲切斷判定時，熔絲切斷使能信號⑶TEN被維持在L電平。因此，CMOS傳輸 門102處于非導(dǎo)通狀態(tài)，MOS晶體管104處于導(dǎo)通狀態(tài)，熔絲電源線90上的電壓VFGVDD被 維持在電源電壓VDD電平。另外，熔絲柵極電源電壓FGVDD被維持在接地電壓電平，MOS晶 體管106a和106b被維持在非導(dǎo)通狀態(tài)。在初始狀態(tài)下，復(fù)位信號RST、FSRST和FSRSTD為L電平，CMOS傳輸門125為導(dǎo)通 狀態(tài)，控制信號PG根據(jù)切斷使能信號⑶TEN，為接地電壓GND電平。相應(yīng)地，MOS晶體管105 為導(dǎo)通狀態(tài)，MOS晶體管130為非導(dǎo)通狀態(tài)，虛擬接地線92的電壓VGND為電源電壓VDD電平。接著，為了初始設(shè)定內(nèi)部節(jié)點ND1，將復(fù)位信號RST和FSRST驅(qū)動為H電平。相應(yīng) 地，NAND門121的輸出信號為L電平，NAND門123的輸出信號為H電平，CMOS傳輸門125 為非導(dǎo)通狀態(tài)，MOS晶體管1 為導(dǎo)通狀態(tài)，控制信號PG為H電平。響應(yīng)于該控制信號PG 的H電平，MOS晶體管105為非導(dǎo)通狀態(tài)，MOS晶體管130為導(dǎo)通狀態(tài)，虛擬接地線92為接 地電壓GND電平。利用復(fù)位信號RST，掃描觸發(fā)器PSR和FSR的輸出信號均變?yōu)長電平，NAND門15 的輸出信號為H電平，反相器緩沖器17的輸出信號GD變?yōu)榻拥仉妷弘娖降腖電平。在該 狀態(tài)下，虛擬接地線92經(jīng)MOS晶體管105耦合在接地節(jié)點上，內(nèi)部節(jié)點GD的電壓電平被確 實維持在接地電壓電平，熔斷電流提供晶體管CTr被維持在非導(dǎo)通狀態(tài)。接著，將熔絲復(fù)位延遲信號FSRSTD驅(qū)動到H電平，切斷判定電路CJC中，將內(nèi)部狀 態(tài)設(shè)定為判定準備狀態(tài)(使圖16的三態(tài)反相器TVl啟動)。在該狀態(tài)下，熔絲復(fù)位延遲信號FSRSTD為H電平，NAND門122的輸出信號為L電平，相應(yīng)地，NAND門123的輸出信號為H 電平。CMOS傳輸門125為非導(dǎo)通狀態(tài)，控制信號PG被MOS晶體管1 維持在電源電壓VDD 電平。若判定期間結(jié)束，則熔絲復(fù)位延遲信號FSRSTD下降為L電平，NAND門121和122 的輸出信號均變?yōu)镠電平，相應(yīng)地，NAND門123的輸出信號變?yōu)長電平，CMOS傳輸門125 變?yōu)閷?dǎo)通狀態(tài)，MOS晶體管1 變?yōu)榉菍?dǎo)通狀態(tài)。相應(yīng)地，控制信號PG根據(jù)切斷使能信號 ⑶TEN變?yōu)榻拥仉妷篏ND電平。MOS晶體管105為導(dǎo)通狀態(tài)，MOS晶體管130為非導(dǎo)通狀態(tài)， 虛擬接地線92的電壓為電源電壓VDD電平。熔絲柵極電源線90的電壓VFGVDD為電源電 壓電平，反相器緩沖器17的輸出信號GD變?yōu)殡娫措妷篤DD電平。在該判定工作時，熔絲FU的兩端產(chǎn)生電位差僅為判定期間中熔絲復(fù)位延遲信號 FSRSTD為H電平的期間(參照圖16的切斷判定電路)，充分縮短熔絲元件FS施加電壓的 期間。使用復(fù)位信號RST、FSRST和FSRSTD，防止虛擬接地線92變?yōu)楦≈脿顟B(tài)，由此可防 止內(nèi)部節(jié)點GD變化為中間電壓電平。由此，可防止電路工作因加工參數(shù)差異引起的泄漏電 流增大等而不穩(wěn)定，可確實進行熔絲元件的切斷和切斷判定。[熔絲程序電路的電源電路變更例3]圖42是表示熔絲程序電路的電源電路變更例3的結(jié)構(gòu)的圖。該圖42所示的電路 構(gòu)成在以下方面與圖39所示的熔絲程序電路電源電路的構(gòu)成不同。即，在耦合于熔絲柵極 電源線90上的CMOS傳輸門102中，P溝道MOS晶體管10 的背柵極代替電源節(jié)點耦合于 熔絲柵極電源線90上。圖42所示的熔絲程序電路的構(gòu)成和電源電路的其它構(gòu)成與圖39 所示的構(gòu)成一樣，向?qū)?yīng)的部分附加相同參照符號或序號，省略其詳細說明。在該圖42所示的電源電路構(gòu)成中，與圖38所示的電源電路構(gòu)成一樣，CMOS傳輸 門102中，P溝道MOS晶體管10 即便在熔絲柵極電源電壓FGVDD升壓至比電源電壓VDD 高的電壓電平的情況下，也防止其背柵極-源極/漏極間沿正向偏置而使雜質(zhì)區(qū)域-基板 間的PN結(jié)導(dǎo)通的狀態(tài)。由此，可將升壓電壓電平的熔絲柵極電源電壓FGVDD穩(wěn)定地傳遞到 熔絲柵極電源線90。因此，可提高熔斷電流提供晶體管CTr的電壓電平，增大其電導(dǎo)，相應(yīng) 地提高電流驅(qū)動力。由此，可拓寬熔絲熔斷電流的調(diào)整范圍，設(shè)定最佳熔絲熔斷電流。如圖40和圖41所示，當熔絲柵極電源電壓FGVDD為接地電壓電平時，熔絲柵極電 源線90即便為電源電壓VDD電平，P溝道MOS晶體管10 的背柵極也為電源電壓電平，背 柵極與接受接地電壓的漏極節(jié)點之間的PN結(jié)為深的反偏置狀態(tài)。另外，耦合于熔絲柵極電 源線90上的源極節(jié)點與背柵極為相同電壓，兩者間的PN結(jié)被內(nèi)置電壓維持非導(dǎo)通狀態(tài)，不 會產(chǎn)生任何問題。圖42所示的表示電路工作的信號波形圖與圖40和圖41所示的信號波形圖一樣， 進行同樣的工作(不同之處在于熔絲柵極電源電壓FGVDD的電壓升壓到比電源電壓VDD高 的電壓電平。如上所述，根據(jù)本發(fā)明，實現(xiàn)布線熔斷型熔絲程序電路，可使用內(nèi)部電源進行熔絲 的切斷，可進行晶片上和模制狀態(tài)及其現(xiàn)場(on site)下的救濟，相應(yīng)地，可進行預(yù)燒后的 救濟等，可實現(xiàn)生產(chǎn)率提高。另外，在與BIST組合的情況下，可構(gòu)筑自修復(fù)測試，削減測試 成本。
本發(fā)明可適用于在所有使用銅布線層的半導(dǎo)體器件中利用熔絲元件來對固定信 息進行編程的器件。盡管詳細說明示出本發(fā)明，但這僅是示例，不起限定作用，可以清楚理解的是發(fā)明 的精神與范圍僅由權(quán)利要求的范圍限定。
權(quán)利要求
1.一種具有多個金屬布線層的半導(dǎo)體器件，其中，具備內(nèi)部電路，包含使用所述多個金屬布線層的布線進行布線連接的晶體管元件； 至少一個熔絲程序電路，包含熔絲元件，使用所述多個金屬布線層的最下層的第一金 屬布線層之上的布線層的布線而形成；以及熔絲晶體管元件，與所述熔絲元件串聯(lián)連接，并 有選擇地流過用于進行所述熔絲元件的熔斷的電流，其中，用于根據(jù)依照熔絲程序信息設(shè) 定的所述熔絲元件的熔斷/未熔斷狀態(tài)而固定地儲存與所述內(nèi)部電路有關(guān)的信息；以及 規(guī)定的布線層，形成于所述多個金屬布線層上， 所述多個金屬布線層各自的厚度均薄于所述規(guī)定的布線層的厚度， 所述多個金屬布線層和所述規(guī)定的布線層具有銅布線， 所述熔絲元件由銅構(gòu)成。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述內(nèi)部電路包含將來自電源節(jié)點的電壓作為工作電源電壓進行工作的核心晶體管 元件，所述熔絲元件耦合在接受來自所述電源節(jié)點的電壓的節(jié)點上， 所述熔絲晶體管元件具備構(gòu)造與所述核心晶體管元件相同的晶體管。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述熔絲程序電路還具備驅(qū)動電路，根據(jù)所述熔絲程序信息，有選擇地驅(qū)動所述熔絲 晶體管元件的柵極電壓，所述驅(qū)動電路接受來自接受電壓電平可變的電壓的電壓節(jié)點的電壓，并將其作為工作 電源電壓。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中，所述驅(qū)動電路具備對內(nèi)部信號的電平進行變換的電平變換電路， 所述電平變換電路接受所述電壓節(jié)點的電壓，作為工作電源電壓。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中，使所述電壓節(jié)點的電壓比所述內(nèi)部電路的電源電壓節(jié)點的電壓電平低，直到電源接入 時，激活復(fù)位信號為止。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中，所述電平變換電路和熔絲晶體管元件形成于與提供所述內(nèi)部電路的電源電壓的基板 區(qū)域電隔離的阱區(qū)內(nèi)。
7.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中，所述熔絲晶體管元件具有一個導(dǎo)通端子，利用多層布線耦合于所述熔絲元件上；以 及另一導(dǎo)通端子，通過所述多層布線耦合于提供與所述電壓節(jié)點的電壓不同的電壓的基準 節(jié)點上。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述至少一個熔絲程序電路具備多個熔絲程序電路， 各所述熔絲程序電路還具備多個觸發(fā)器串中的對應(yīng)的觸發(fā)器，以構(gòu)成傳輸對所述內(nèi)部電路狀態(tài)進行設(shè)定的數(shù)據(jù)的 程序掃描通道的方式串聯(lián)配置；切斷判定電路，耦合在所述熔絲元件上并生成表示所述熔絲元件的狀態(tài)的信號；以及多路復(fù)用器，將所述切斷判定電路的輸出信號耦合到所述程序掃描通道的對應(yīng)的觸發(fā)器上。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述至少一個熔絲程序電路具備多個并聯(lián)配置的多個熔絲程序電路， 各所述熔絲程序電路還具備選擇觸發(fā)器，所述選擇觸發(fā)器對應(yīng)于所述多個熔絲程序電路來配置，而且構(gòu)成利用移位工作來傳輸 熔絲元件指定信號的熔絲選擇掃描通道。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述至少一個熔絲程序電路具備多個單獨配置的熔絲程序電路， 所述熔絲程序電路還具備多個觸發(fā)器的對應(yīng)的觸發(fā)器，以構(gòu)成傳輸對所述內(nèi)部電路狀態(tài)進行指定的數(shù)據(jù)的程序 掃描通道的方式相互串聯(lián)連接，而且對應(yīng)于所述熔絲程序電路而配置；切斷判定電路，耦合于所述熔絲元件上，生成表示所述熔絲元件的狀態(tài)的信號；以及 多路復(fù)用器，選擇所述切斷判定電路的輸出信號與所述程序掃描通道的對應(yīng)的觸發(fā)器 的輸出信號之一，所述半導(dǎo)體器件還具備冗余解碼器，根據(jù)所述多路復(fù)用器的輸出信號，對被提供的數(shù) 據(jù)進行解碼，生成對應(yīng)于所述內(nèi)部電路的狀態(tài)的信號。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述至少一個熔絲程序電路包含多個熔絲程序電路，其中的至少一個包含線寬比其 它熔絲程序電路的熔絲元件寬的熔絲元件。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述至少一個熔絲程序電路具備多個單獨配置的熔絲程序電路， 各所述熔絲程序電路還具備多個程序觸發(fā)器的對應(yīng)的程序觸發(fā)器，以構(gòu)成傳輸對所述內(nèi)部電路狀態(tài)進行指定的數(shù) 據(jù)的程序掃描通道的方式相互串聯(lián)連接，而且對應(yīng)于所述熔絲程序電路而配置；多個選擇觸發(fā)器的對應(yīng)的選擇觸發(fā)器，以構(gòu)成傳輸對所述多個熔絲程序電路進行選擇 的數(shù)據(jù)的熔絲選擇掃描通道的方式相互串聯(lián)連接，而且對應(yīng)于所述熔絲程序電路而配置； 以及柵極電路，根據(jù)所述熔絲選擇掃描通道的對應(yīng)的觸發(fā)器的數(shù)據(jù)、所述程序掃描通道的 對應(yīng)的觸發(fā)器的數(shù)據(jù)、以及熔絲熔斷時鐘信號，有選擇地向所述熔絲晶體管元件的柵極施 加電壓。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述熔絲晶體管元件配置在所述熔絲元件的下層。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述熔絲程序電路還包含配置在所述熔絲元件下層的、控制所述熔絲晶體管元件導(dǎo) 通的電路，所述熔絲程序電路的所述熔絲元件以外的構(gòu)成要素使用所述多個金屬布線層的第1 和第2金屬布線層的金屬布線來進行布線，所述熔絲元件使用所述第1和第2金屬布線層的上層的布線來形成。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中，所述第2金屬布線層的金屬布線在所述熔絲元件的熔斷工作時和讀出判定工作時以 外，被維持在與所述熔絲元件兩端的各個電位相同的電位。
16.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中，所述熔絲程序電路包含N溝道MOS晶體管，形成于與所述內(nèi)部電路的電源隔離的阱區(qū)內(nèi)。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件，其中，所述N溝道MOS晶體管的源極和基板區(qū)域耦合在其電壓電平能變更的虛擬接地線上。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件，其中，所述虛擬接地線在所述熔絲元件非切斷時，被維持在與所述熔絲元件兩端電位相同的 電位。
19.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件，其中，還具備P溝道MOS晶體管，根據(jù)切斷使能信號，將所述第2金屬布線層的金屬布線維 持在與所述熔絲元件兩端電位相同的電位。
20.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述至少一個熔絲程序電路具備多個單獨設(shè)置的熔絲程序電路， 所述熔絲元件直線對準地配置，各所述熔絲程序電路還具備以包圍所述熔絲元件的方式配置的、耦合在通孔和電源 線上的擴散防護壁布線。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體器件，其中， 在平面圖中，配置有第一擴散防護壁布線，在所述熔絲元件的延伸方向上延伸； 第二擴散防護壁布線，在與所述熔絲元件的延伸方向垂直的方向上延伸； 第三擴散防護壁布線，在所述熔絲元件的延伸方向上延伸； 第四擴散防護壁布線，在所述熔絲元件的延伸方向上延伸； 第五擴散防護壁布線，在與所述熔絲元件的延伸方向垂直的方向上延伸； 第六擴散防護壁布線，在所述熔絲元件的延伸方向上延伸， 所述第一擴散防護壁布線的一端連接于所述第二擴散防護壁布線的第一規(guī)定部位， 所述熔絲元件的一端連接于所述第二擴散防護壁布線的第二規(guī)定部位， 所述第三擴散防護壁布線的一端連接于所述第二擴散防護壁布線的第三規(guī)定部位， 所述第四擴散防護壁布線的一端連接于所述第五擴散防護壁布線的第四規(guī)定部位， 所述熔絲元件的另一端連接于所述第五擴散防護壁布線的第五規(guī)定部位， 所述第六擴散防護壁布線的一端連接于所述第五擴散防護壁布線的第六規(guī)定部位， 按所述第一擴散防護壁布線、所述第四擴散防護壁布線、所述熔絲元件、所述第六擴散 防護壁布線、所述第三擴散防護壁布線的順序進行配置，所述擴散防護壁布線具有所述第一至第六擴散防護壁布線。
22.根據(jù)權(quán)利要求20所述的半導(dǎo)體器件，其中，在剖面圖中，以所述擴散防護壁布線包圍所述熔絲元件的方式進行配置。
23.根據(jù)權(quán)利要求22所述的半導(dǎo)體器件，其中，在剖面圖中，所述擴散防護壁布線配置成從所述熔絲元件離開400nm以上。
24.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述晶體管元件的第一柵極絕緣膜和所述熔絲晶體管元件的第二柵極絕緣膜是同一 材料，所述晶體管元件的所述第一柵極絕緣膜和所述熔絲晶體管元件的所述第二柵極絕緣 膜的膜厚相等。
25.一種具有多個金屬布線層的半導(dǎo)體器件，其中，具備內(nèi)部電路，包含使用所述多個金屬布線層的布線進行布線連接的晶體管元件； 至少一個熔絲程序電路，包含熔絲元件，使用所述多個金屬布線層中的一個布線層的 布線而形成；以及熔絲晶體管元件，與所述熔絲元件串聯(lián)連接，并有選擇地流過用于進行所 述熔絲元件的熔斷的電流，其中，用于根據(jù)所述熔絲元件的熔斷/未熔斷狀態(tài)而固定地儲 存與所述內(nèi)部電路有關(guān)的信息；以及規(guī)定的布線層，形成于所述多個金屬布線層上， 所述多個金屬布線層各自的厚度均薄于所述規(guī)定的布線層的厚度， 所述多個金屬布線層和所述規(guī)定的布線層具有銅布線， 所述熔絲元件由銅構(gòu)成。
26.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中，所述內(nèi)部電路包含將來自電源節(jié)點的電壓作為工作電源電壓進行工作的核心晶體管 元件，所述熔絲元件耦合在接受來自所述電源節(jié)點的電壓的節(jié)點上， 所述熔絲晶體管元件具備構(gòu)造與所述核心晶體管元件相同的晶體管。
27.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中，所述熔絲程序電路還具備驅(qū)動電路，根據(jù)作為與所述內(nèi)部電路關(guān)聯(lián)的信息的熔絲程 序信息，有選擇地驅(qū)動所述熔絲晶體管元件的柵極電壓，所述驅(qū)動電路接受來自接受電壓電平可變的電壓的電壓節(jié)點的電壓，并將其作為工作 電源電壓。
28.根據(jù)權(quán)利要求27所述的半導(dǎo)體器件，其中，所述驅(qū)動電路具備對內(nèi)部信號的電平進行變換的電平變換電路， 所述電平變換電路接受所述電壓節(jié)點的電壓，作為工作電源電壓。
29.根據(jù)權(quán)利要求觀所述的半導(dǎo)體器件，其中，使所述電壓節(jié)點的電壓比所述內(nèi)部電路的電源電壓節(jié)點的電壓電平低，直到電源接入 時，激活復(fù)位信號為止。
30.根據(jù)權(quán)利要求觀所述的半導(dǎo)體器件，其中，所述電平變換電路和熔絲晶體管元件形成于與提供所述內(nèi)部電路的電源電壓的基板 區(qū)域電隔離的阱區(qū)內(nèi)。
31.根據(jù)權(quán)利要求27所述的半導(dǎo)體器件，其中，所述熔絲晶體管元件具有一個導(dǎo)通端子，利用多層布線耦合于所述熔絲元件上；以 及另一導(dǎo)通端子，通過所述多層布線耦合于提供與所述電壓節(jié)點的電壓不同的電壓的基準 節(jié)點上。
32.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中， 所述至少一個熔絲程序電路具備多個熔絲程序電路， 各所述熔絲程序電路還具備多個觸發(fā)器串中的對應(yīng)的觸發(fā)器，以構(gòu)成傳輸對所述內(nèi)部電路狀態(tài)進行設(shè)定的數(shù)據(jù)的 程序掃描通道的方式串聯(lián)配置；切斷判定電路，耦合在所述熔絲元件上并生成表示所述熔絲元件的狀態(tài)的信號；以及 多路復(fù)用器，將所述切斷判定電路的輸出信號耦合到所述程序掃描通道的對應(yīng)的觸發(fā)器上。
33.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中，所述至少一個熔絲程序電路具備多個并聯(lián)配置的多個熔絲程序電路， 各所述熔絲程序電路還具備選擇觸發(fā)器，所述選擇觸發(fā)器對應(yīng)于所述多個熔絲程序電路來配置，而且構(gòu)成利用移位工作來傳輸 熔絲元件指定信號的熔絲選擇掃描通道。
34.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中，所述至少一個熔絲程序電路具備多個單獨配置的熔絲程序電路， 所述熔絲程序電路還具備多個觸發(fā)器的對應(yīng)的觸發(fā)器，以構(gòu)成傳輸對所述內(nèi)部電路狀態(tài)進行指定的數(shù)據(jù)的程序 掃描通道的方式相互串聯(lián)連接，而且對應(yīng)于所述熔絲程序電路而配置；切斷判定電路，耦合于所述熔絲元件上，生成表示所述熔絲元件的狀態(tài)的信號；以及 多路復(fù)用器，選擇所述切斷判定電路的輸出信號與所述程序掃描通道的對應(yīng)的觸發(fā)器 的輸出信號之一，所述半導(dǎo)體器件還具備冗余解碼器，根據(jù)所述多路復(fù)用器的輸出信號，對被提供的數(shù) 據(jù)進行解碼，生成對應(yīng)于所述內(nèi)部電路的狀態(tài)的信號。
35.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中，所述至少一個熔絲程序電路包含多個熔絲程序電路，其中的至少一個包含線寬比其 它熔絲程序電路的熔絲元件寬的熔絲元件。
36.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中，所述至少一個熔絲程序電路具備多個單獨配置的熔絲程序電路， 各所述熔絲程序電路還具備多個程序觸發(fā)器的對應(yīng)的程序觸發(fā)器，以構(gòu)成傳輸對所述內(nèi)部電路狀態(tài)進行指定的數(shù) 據(jù)的程序掃描通道的方式相互串聯(lián)連接，而且對應(yīng)于所述熔絲程序電路而配置；多個選擇觸發(fā)器的對應(yīng)的選擇觸發(fā)器，以構(gòu)成傳輸對所述多個熔絲程序電路進行選擇 的數(shù)據(jù)的熔絲選擇掃描通道的方式相互串聯(lián)連接，而且對應(yīng)于所述熔絲程序電路而配置； 以及柵極電路，根據(jù)所述熔絲選擇掃描通道的對應(yīng)的觸發(fā)器的數(shù)據(jù)、所述程序掃描通道的 對應(yīng)的觸發(fā)器的數(shù)據(jù)、以及熔絲熔斷時鐘信號，有選擇地向所述熔絲晶體管元件的柵極施 加電壓。
37.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中， 所述熔絲晶體管元件配置在所述熔絲元件的下層。
38.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中，所述熔絲程序電路還包含配置在所述熔絲元件下層的、控制所述熔絲晶體管元件導(dǎo) 通的電路，所述熔絲程序電路的所述熔絲元件以外的構(gòu)成要素使用所述多個金屬布線層的第一 和第二金屬布線層的金屬布線來進行布線，所述熔絲元件使用所述第一和第二金屬布線層的上層的布線來形成。
39.根據(jù)權(quán)利要求38所述的半導(dǎo)體器件，其中，所述第二金屬布線層的金屬布線在所述熔絲元件的熔斷工作時和讀出判定工作時以 外，被維持在與所述熔絲元件兩端的各個電位相同的電位。
40.根據(jù)權(quán)利要求38所述的半導(dǎo)體器件，其中，所述熔絲程序電路包含N溝道MOS晶體管，形成于與所述內(nèi)部電路的電源隔離的阱區(qū)內(nèi)。
41.根據(jù)權(quán)利要求40所述的半導(dǎo)體器件，其中，所述N溝道MOS晶體管的源極和基板區(qū)域耦合在其電壓電平能變更的虛擬接地線上。
42.根據(jù)權(quán)利要求41所述的半導(dǎo)體器件，其中，所述虛擬接地線在所述熔絲元件非切斷時，被維持在與所述熔絲元件兩端電位相同的 電位。
43.根據(jù)權(quán)利要求41所述的半導(dǎo)體器件，其中，還具備P溝道MOS晶體管，根據(jù)切斷使能信號，將所述第二金屬布線層的金屬布線維 持在與所述熔絲元件兩端電位相同的電位。
44.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中，所述至少一個熔絲程序電路具備多個單獨設(shè)置的熔絲程序電路， 所述熔絲元件直線對準地配置，各所述熔絲程序電路還具備以包圍所述熔絲元件的方式配置的、耦合在通孔和電源 線上的擴散防護壁布線。
45.根據(jù)權(quán)利要求44所述的半導(dǎo)體器件，其中， 在平面圖中，配置有第一擴散防護壁布線，在所述熔絲元件的延伸方向上延伸；第二擴散防護壁布線，在與所述熔絲元件的延伸方向垂直的方向上延伸；第三擴散防護壁布線，在所述熔絲元件的延伸方向上延伸；第四擴散防護壁布線，在所述熔絲元件的延伸方向上延伸；第五擴散防護壁布線，在與所述熔絲元件的延伸方向垂直的方向上延伸；第六擴散防護壁布線，在所述熔絲元件的延伸方向上延伸，所述第一擴散防護壁布線的一端連接于所述第二擴散防護壁布線的第一規(guī)定部位，所述熔絲元件的一端連接于所述第二擴散防護壁布線的第二規(guī)定部位，所述第三擴散防護壁布線的一端連接于所述第二擴散防護壁布線的第三規(guī)定部位，所述第四擴散防護壁布線的一端連接于所述第五擴散防護壁布線的第四規(guī)定部位，所述熔絲元件的另一端連接于所述第五擴散防護壁布線的第五規(guī)定部位，所述第六擴散防護壁布線的一端連接于所述第五擴散防護壁布線的第六規(guī)定部位，按所述第一擴散防護壁布線、所述第四擴散防護壁布線、所述熔絲元件、所述第六擴散 防護壁布線、所述第三擴散防護壁布線的順序進行配置，所述擴散防護壁布線具有所述第一至第六擴散防護壁布線。
46.根據(jù)權(quán)利要求44所述的半導(dǎo)體器件，其中，在剖面圖中，以所述擴散防護壁布線包圍所述熔絲元件的方式進行配置。
47.根據(jù)權(quán)利要求46所述的半導(dǎo)體器件，其中，在剖面圖中，所述擴散防護壁布線配置成從所述熔絲元件離開400nm以上。
48.根據(jù)權(quán)利要求25所述的半導(dǎo)體器件，其中，所述晶體管元件的第一柵極絕緣膜和所述熔絲晶體管元件的第二柵極絕緣膜是同一 材料，所述晶體管元件的所述第一柵極絕緣膜和所述熔絲晶體管元件的所述第二柵極絕緣 膜的膜厚相等。
49.一種具有多個金屬布線層的半導(dǎo)體器件，包括內(nèi)部電路，包含連接至所述多個金屬布線層中的布線的晶體管元件；以及 至少一個熔絲程序電路，包含(i)使用金屬布線層中的布線形成的熔絲元件，該金屬 布線層高于在所述多個金屬布線層中的最低金屬布線層的第一金屬布線層，以及(ii)熔 絲晶體管元件，串聯(lián)連接至所述熔絲元件，用于選擇性地通過電流以熔斷所述熔絲元件，用 于根據(jù)依照熔絲程序信息設(shè)定的所述熔絲元件的熔斷或未熔斷狀態(tài)而固定地儲存與所述 內(nèi)部電路有關(guān)的信息，其中 所述熔絲元件包含銅材料， 所述熔絲晶體管元件配置在所述熔絲元件的下方，所述熔絲晶體管元件的源極區(qū)域配置在所述多個金屬布線層的第二金屬布線層中形 成的第一金屬布線的下方，而所述源極區(qū)域連接至所述第一金屬布線，所述熔絲晶體管元件的漏極區(qū)域配置在所述第二金屬布線層中形成的第二金屬布線 的下方，而所述漏極區(qū)域連接至所述第二金屬布線，以及在執(zhí)行復(fù)位操作至驅(qū)動電路用于驅(qū)動所述熔絲晶體管元件的柵極后，所述第一和第二 金屬布線被保持在與周期中所述熔絲元件的相對端電位相同的電位，而沒有所述熔線元件 的熔斷操作和所述熔絲元件的切斷決定操作。
50.根據(jù)權(quán)利要求49的半導(dǎo)體器件，其中所述內(nèi)部電路包含核心晶體管元件，由從作為操作電源電壓的電源節(jié)點提供的電壓進 行搡作，所述熔絲元件耦合至接收來自所述電源節(jié)點的所述電壓的節(jié)點，以及 所述熔絲晶體管元件包含在結(jié)構(gòu)上與所述核心晶體管相同的晶體管。
51.根據(jù)權(quán)利要求49的半導(dǎo)體器件，其中所述熔絲晶體管元件具有第一導(dǎo)通端子，通過在所述金屬布線層中多重層中的所述 布線而耦合至所述熔絲元件；以及第二導(dǎo)通端子，通過在所述多重層中的所述布線而耦合 至提供電壓的基準節(jié)點。
52.根據(jù)權(quán)利要求49的半導(dǎo)體器件，其中所述至少一個熔絲程序電路包含多個熔絲程序電路，該多個熔絲程序電路包含至少一個具有熔絲元件的熔絲程序電路，該熔絲元件在布線寬度上寬于其它熔絲程序電路中的熔 絲元件。
53.根據(jù)權(quán)利要求49的半導(dǎo)體器件，其中所述熔絲程序電路包含形成在與所述內(nèi)部電路的電源隔離的阱區(qū)中的N溝道MOS晶體管。
54.根據(jù)權(quán)利要求53的半導(dǎo)體器件，其中所述N溝道MOS晶體管具有源極和耦合至虛擬接地線的基扳區(qū)域，所述虛擬接地線具 有電壓電平變量。
55.根據(jù)權(quán)利要求M的半導(dǎo)體器件，其中在執(zhí)行復(fù)位操作至所述驅(qū)動電路用于驅(qū)動所述熔絲晶體管元件的所述柵極后，所述虛 擬接地線保持在與周期中所述熔絲元件的相對端相同的電位，而沒有所述第一熔絲元件的 所述熔斷操作和所述熔絲元件的所述切斷決定操作。
56.根據(jù)權(quán)利要求49的半導(dǎo)體器件，其中所述至少一個熔絲程序電路包含多個單獨配置的熔絲程序電路， 所述熔絲元件被配置成彼此對齊，以及每個熔絲程序電路進一步包含環(huán)繞所述熔絲元件配置的布線，所述布線耦合至通孔和 電源線。
57.根據(jù)權(quán)利要求49的半導(dǎo)體器件，其中所述多個金屬布線層包含多個第三金屬布線層和形成在所述多個第三金屬布線層上 的第四金屬布線層，每個所述第三金屬布線層的第一厚度小于所述第四金屬布線層的第二厚度，以及 使用所述布線在多個所述第三金屬布線層之一中形成所述熔絲元件。
58.一種半導(dǎo)體器件，包括 多個金屬布線層；以及至少一個熔絲程序電路，包含(i)使用所述多個金屬布線層的第一金屬布線層中的 布線形成的熔絲元件，以及(ii)熔絲晶體管元件，串聯(lián)連接至所述熔絲元件并且選擇性地 通過電流以熔斷所述熔絲元件，其中 所述熔絲元件包含銅材料， 所述熔絲晶體管元件配置在所述熔絲元件的下方，所述熔絲晶體管元件的源極區(qū)域配置在所述多個金屬布線層的第二金屬布線層中形 成的第一金屬布線的下方，而所述源極區(qū)域連接至所述第一金屬布線，所述熔絲晶體管元件的漏極區(qū)域配置在所述第二金屬布線層中形成的第二金屬布線 的下方，而所述漏極區(qū)域連接至所述第二金屬布線，所述第一金屬布線層形成在所述第二金屬布線層的上方，在執(zhí)行復(fù)位操作至驅(qū)動電路用于驅(qū)動所述熔絲晶體管元件的柵極后，所述第一和第二 金屬布線被保持在與周期中所述熔絲元件的相對端電位相同的電位，而沒有所述熔絲元件 的熔斷操作和所述熔絲元件的切斷決定操作。
59.根據(jù)權(quán)利要求58的半導(dǎo)體器件，進一步包括第三金屬布線，形成在所述多個金屬布線層的第三金屬布線層中，所述第三金屬布線配置成平行于所述第一金屬布線并且經(jīng)由多個第一通孔連接至所述第一金屬布線；以及第四金屬布線，形成在所述第三金屬布線層中，所述第四金屬布線配置成平行于所述 第二金屬布線并且經(jīng)由多個第二通孔連接至所述第二金屬布線，其中所述第三金屬布線層形成在所述第一和第二金屬布線層之間。
60.根據(jù)權(quán)利要求59的半導(dǎo)體器件，進一步包括 在平面圖和在所述第一金屬布線層中，第一圍圈包含 第一金屬圖案，第二金屬圖案，以及第三金屬圖案，配置成平行于所述第一金屬圖案，所述第一金屬圖案的一端連接至所述第二金屬圖案的一端，所述第二金屬圖案的另一端連接至所述第三金屬圖案的一端，以及所述第二金屬圖案連接至所述熔絲元件的一端；以及在平面圖和在所述第一金屬布線層中，第二圍圈包含第四金屬圖案，第五金屬圖案，以及第六金屬圖案，配置成平行于所述第一、第三和第四金屬圖案， 所述第四金屬圖案的一端連接至所述第五金屬圖案的一端， 所述第五金屬圖案的另一端連接至所述第六金屬圖案的一端，以及 所述第五金屬圖案連接至所述熔絲元件的另一端，其中所述第一金屬圖案、所述第四金屬圖案、所述熔絲元件、所述第六金屬圖案和所述 第三金屬圖案依此次序配置。
61.根據(jù)權(quán)利要求60的半導(dǎo)體器件，進一步包括預(yù)定的金屬圖案，形成在所述多個金屬布線層的第四金屬布線層中，其中 所述預(yù)定的金屬圖案覆蓋所述熔絲元件和所述第一金屬布線層，并且電連接至所述笫 一、第二和第三金屬圖案。
62.根據(jù)權(quán)利要求59的半導(dǎo)體器件，其中 所述驅(qū)動電路包含電平移動電路，接收具有第一振幅的第一信號，輸出第二信號用于驅(qū)動所述熔絲晶體 管元件的所述柵極，并且具有預(yù)定的晶體管，所述第二信號具有比所述第一振幅大的第二振幅，以及 所述預(yù)定的晶體管配置在所述熔絲元件的下方。
63.根據(jù)權(quán)利要求61的半導(dǎo)體器件，其中在執(zhí)行所述復(fù)位操作至所述驅(qū)動電路后，所述第三和第四金屬布線、所述第一和第二 圍圈、和所述預(yù)定的金屬圖案被保持在與所述周期中所述熔絲元件的相對端的所述電位相 同的電位，而沒有所述熔絲元件的所述熔斷操作和所述熔絲元件的所述切斷決定操作。
64.根據(jù)權(quán)利要求62的半導(dǎo)體器件，進一步包括內(nèi)部電路，包含存儲器電路，所述存儲器電路具有多個晶體管元件，其中 所述熔絲程序電路能夠根據(jù)依照熔絲程序信息設(shè)定的所述熔絲元件的熔斷或未熔斷 狀態(tài)而固定地儲存與所述內(nèi)部電路相關(guān)的信息，以及所述熔絲晶體管元件、所述預(yù)定的晶體管和所述多個晶體管元件的每個的柵極絕緣膜 具有相同的材料和相同的厚度。
65.根據(jù)權(quán)利要求58的半導(dǎo)體器件，其中 所述多個金屬布線層包含多個第五金屬布線層，以及形成在所述多個第五金屬布線層上的笫六金屬布線層，每個所述第五金屬布線層的第一厚度小于所述第六金屬布線層的第二厚度，并且 使用在所述第一金屬布線層中的所述布線作為多個所述第五金屬布線層之一來形成 所述熔絲元件。
66.一種半導(dǎo)體器件，包括 半導(dǎo)體基板；包含多條預(yù)定的布線的第一布線層，所述多條預(yù)定的布線包含銅材料，所述第一布線 層為由所述多個第一布線層所形成的多個和多重的布線層；內(nèi)部電路，所述內(nèi)部電路包含存儲器電路，所述存儲器電路包含列解碼器、行解碼器、 配置成矩陣的多個存儲器單元，所述列解碼器、行解碼器和所述多個存儲器單元包含多個 晶體管；以及熔絲程序電路，包含熔絲元件和第一晶體管，形成在作為所述多個第一布線層之一的 第二布線層中的熔絲元件包含銅布線并且能夠通過導(dǎo)通所述第一晶體管并使電流流過所 述銅布線而被選擇性地切斷，所述第一晶體管串聯(lián)連接至所述熔絲元件；其中預(yù)定的信息依照所述熔絲程序電路的所述熔絲元件的熔斷或非熔斷狀態(tài)而被設(shè) 定至所述內(nèi)部電路，其中所述第一晶體管的第一柵極絕緣膜的第一膜材料與所述晶體管的第二柵極絕緣 膜的第二膜材料相同，并且其中所述第一晶體管的所述第一柵極絕緣膜的第一膜厚度與所述晶體管的所述第二 柵極絕緣膜的第二膜厚度相同。
67.根據(jù)權(quán)利要求66的半導(dǎo)體器件，其中所述笫一晶體管包含在平面圖中的第一方向上配置的且在平面圖中的垂直于所述第 一方向的第二方向上延伸的多個柵電極、以及在平面圖中的所述第一方向上配置的且在平 面圖中的所述第二方向上延伸的多個有源區(qū)，其中每個所述多個柵電極和每個所述多個有源區(qū)交替地配置在平面圖中的所述第一 方向上。
68.根據(jù)權(quán)利要求67的半導(dǎo)體器件，進一步包括多個第一布線，形成在第三布線層中作為多個第一布線層的最下層、配置在平面圖中 的第一方向上并且在平面圖中的第二方向上延伸，每個所述多個第一布線重疊于平面圖中 每個所述多個有源區(qū)；以及多個第二布線，形成在所述第三布線層的上方所形成的第四布線層中、配置在平面圖 中的第一方向上并且在平面圖中的第二方向上延伸，每個所述多個第二布線重疊于平面圖 中每個所述多個第一布線；其中作為所述多個第一布線層的另一個的所述第四布線層形成在所述第二布線層的下方；并且其中每個所述多個有源區(qū)經(jīng)由多個第一通孔與每個所述多個第一布線連接，并且每個 所述多個第一布線經(jīng)由多個第二通孔與每個所述多個第二布線連接。
69.根據(jù)權(quán)利要求66的半導(dǎo)體器件，進一步包括形成在作為多個第一布線層的最下層的第三布線層中的一對第一布線，每個該第一布 線配置在平面圖中的第一方向上并且在平面圖中垂直于所述第一方向的第二方向上延伸， 該對第一布線之一重疊于平面圖中所述第一晶體管的源極區(qū)域，而該對第一布線的另一個 重疊于平面圖中所述第一晶體管的漏極區(qū)域；以及形成在所述第三布線層的上方所形成的第四布線層中且在平面圖中的所述第二方向 上延伸的一對第二布線，每個該第二布線配置在平面圖中的所述第一方向上，該對第二布 線之一重疊于平面圖中該對第一布線之一，而該對第二布線的另一個重疊于平面圖中所述 對第一布線的另一個；其中作為所述多個第一布線層的另一個的所述第四布線層形成在所述第二布線層下 方；并且其中所述第一晶體管的所述源極區(qū)域經(jīng)由多個第一通孔與所述對第一布線之一連接， 所述對第一布線的另一個經(jīng)由多個第二通孔與所述第一晶體管的所述漏極區(qū)域連接，所述 對第一布線之一經(jīng)由多個第三通孔與所述對第二布線之一連接，而所述對第一布線的另一 個經(jīng)由多個第四通孔與所述對第二布線的另一個連接。
70.根據(jù)權(quán)利要求66的半導(dǎo)體器件，進一步包括第一焊盤，來自所述半導(dǎo)體器件的外側(cè)的第一電源電壓提供至所述第一焊盤，所述第 一電源電壓提供至所述內(nèi)部電路；以及第二焊盤，來自所述半導(dǎo)體器件的外側(cè)的第二電源電壓提供至所述第二焊盤，所述第 二電源電壓不同于所述第一電源電壓，所述第二電源電壓提供至所述熔絲元件的一個端子。
71.根據(jù)權(quán)利要求70的豐導(dǎo)體器件，其中來自所述半導(dǎo)體器件的外側(cè)的第二電源電壓 只提供至所述第二焊盤，不會提供至其它的焊盤。
72.—種半導(dǎo)體器件，包括半導(dǎo)體基板；內(nèi)部電路，所述內(nèi)部電路包含多個核心晶體管；以及程序電路，所述程序電路包含熔絲程序電路，所述熔絲程序電路包含熔絲元件和熔絲 晶體管元件，所述熔絲元件包含銅布線，所述熔絲程序電路是多個，通過流過電流熔斷一部 分所述多個熔絲程序電路的每個所述熔絲元件而切斷一部分所述多個熔絲程序電路的所 述熔絲元件，所述熔絲晶體管元件串聯(lián)連接至所述熔絲元件；并且其中所述熔絲晶體管元件的第一柵極絕緣膜的第一膜材料與所述核心晶體管的第二 柵極絕緣膜的第二膜材科相同。
73.根據(jù)權(quán)利要求72的半導(dǎo)體器件，其中所述內(nèi)部電路包含存儲器電路，所述存儲器 電路包含列解碼器、行解碼器、配置成矩陣的多個存儲器單元，其中所述列解碼器、所述行解碼器和所述多個存儲器單元的每個包含核心晶體管；其中預(yù)定的信息依照每個所述多個熔絲程序電路的所述熔絲元件的熔斷或未熔斷狀態(tài)而被設(shè)定至所述存儲器電路，并且其中所述熔絲晶體管元件的所述第一柵極絕緣膜的第 一膜厚度與所述核心晶體管的所述第二柵極絕緣膜的第二膜厚度相同。
74.根據(jù)權(quán)利要求72的半導(dǎo)體器件，其中所述內(nèi)部電路包含含有所述多個核心晶體管 的處理器，其中預(yù)定的信息依照每個所述多個熔絲程序電路的所述熔絲元件的熔斷或未熔斷狀 態(tài)而被設(shè)定至所述處理器，并且其中所述熔絲晶體管元件的所述第一柵極絕緣膜的第一膜 厚度與所述核心晶體管的所述第二柵極絕緣膜的第二膜厚度相同。
75.根據(jù)權(quán)利要求72的半導(dǎo)體器件，其中所述內(nèi)部電路包含含有核心晶體管、電阻元 件、電流源和電壓源的模擬電路；并且其中預(yù)定的信息依照每個所述多個熔絲程序電路的所述熔絲元件的熔斷或未熔斷狀 態(tài)而被設(shè)定至所述模擬電路的電阻元件的電阻值或所述模擬電路的所述核心晶體管的驅(qū) 動電流值；并且其中所述熔絲晶體管元件的所述第一柵極絕緣膜的第一膜厚度與所述核心晶體管的 所述第二柵極絕緣膜的笫二膜厚度相同。
76.根據(jù)權(quán)利要求72的半導(dǎo)體器件，進一步包括形成在第一布線層中的一對第一布線，該對第一布線的每個布線配置在平面圖中的第 一方向上并且在平面圖中垂直于第一方向的第二方向上延伸，該對第一布線之一重疊于平 面圖中所述熔絲晶體管元件的源極區(qū)域，而該對第一布線的另一個重疊于平面圖中所述熔 絲晶體管元件的漏極區(qū)域；其中所述熔絲晶體管元件的所述源極區(qū)域經(jīng)由多個第一通孔與所述對第一布線之一 連接，所述對第一布線的另一個經(jīng)由多個第二通孔與所述熔絲晶體管元件的所述漏極區(qū)域 連接；在執(zhí)行復(fù)位操作至所述程序電路后，所述對第一布線保持在與周期中所述熔絲元件 的相對端電位相同的電位，而沒有所述熔絲元件的熔斷操作和所述熔絲元件的切斷決定操 作，所述程序電路依照熔絲程序信息驅(qū)動和控制所述熔絲晶體管元件的柵極。
77.根據(jù)權(quán)利要求72的半導(dǎo)體器件，進一步包括形成在第一布線層中的一對第一布線，所述對第一布線的每個布線配置在平面圖中的 第一方向上并且在平面圖中垂直于第一方向的第二方向上延伸，所述對第一布線之一重疊 于平面圖中所述熔絲晶體管元件的源極區(qū)域，而所述對第一布線的另一個重疊于平面圖中 所述熔絲晶體管元件的漏極區(qū)域；其中所述熔絲晶體管元件的所述源極區(qū)域經(jīng)由多個第一通孔與所述對第一布線之一 連接，所述對第一布線的另一個經(jīng)由多個第二通孔與所述熔絲晶體管元件的所述漏極區(qū)域 連接，其中以在周期中提供與所述熔絲元件的相對端電位相同的電位至所述對第一布線的 方式控制所述半導(dǎo)體器件，而沒有所述熔絲元件的熔斷操作和所述熔絲元件的切斷決定操作。
78.根據(jù)權(quán)利要求72的半導(dǎo)體器件，其中每個所述多個熔絲晶體管元件包含在平面圖 中的第一方向上配置且在平面圖中垂直于所述第一方向的笫二方向上延伸的多個柵電極、 以及在平面圖中的所述第一方向上配置且在平面圖中的所述第二方向上延伸的多個有源區(qū)，其中每個所述多個柵電極和每個所述多個有源區(qū)交替地配置在平面圖中的所述第一 方向上。
79.根據(jù)權(quán)利要求78的半導(dǎo)體器件，進一步包括多個第一布線，形成在第一布線層中、配置在平面圖中的所述第一方向上并且在平面 圖中的所述第二方向上延伸，每個所述多個第一布線重疊于平面圖中每個所述多個有源 區(qū)；以及多個第二布線，形成在所述第一布線層上所形成的第二布線層中、配置在平面圖中的 所述第一方向上并且在平面圖中的所述第二方向上延伸，每個所述多個第二布線重疊于平 面圖中每個所述多個第一布線；其中每個所述多個有源區(qū)經(jīng)由多個第一通孔與每個所述多個第一布線連接，并且每個 所述多個第一布線經(jīng)由多個第二通孔與每個所述多個第二布線連接。
80.根據(jù)權(quán)利要求72的半導(dǎo)體器件，進一步包括形成在第一布線層中的一對第一布線，每個該第一布線配置在平面圖中的第一方向上 并且在平面圖中垂直于所述第一方向的第二方向上延伸，該對第一布線之一重疊于平面圖 中所述熔絲晶體管元件的源極區(qū)域，而該對第一布線的另一個重疊于平圖中所述熔絲晶體 管元件的漏極區(qū)域；以及形成在所述第一布線層上所形成的第二布線層中且在平面圖中的所述第二方向上延 伸的一對第二布線，每個該第二布線配置在平面圖中的所述第一方向上，該對第二布線之 一重疊于平面圖中所述對第一布線之一，而該對第二布線的另一個重疊于平面圖中所述對 第一布線的另一個；其中所述熔絲晶體管元件的所述源極區(qū)域經(jīng)由多個第一通孔與所述對笫一布線之一 連接，所述對第一布線的另一個經(jīng)由多個第二通孔與所述熔絲晶體管元件的所述漏極區(qū)域 連接，所述對第一布線之一經(jīng)由多個第三通孔與所述對第二布線之一連接，并且所述對第 一布線的另一個經(jīng)由多個第四通孔與所述對第二布線的另一個連接。
81.根據(jù)權(quán)利要求72的半導(dǎo)體器件，進一步包括第一焊盤，來自所述半導(dǎo)體器件的外側(cè)的第一電源電壓提供至所述第一焊盤，所述第 一電源電壓提供至所述內(nèi)部電路；以及第二焊盤，來自所述半導(dǎo)體器件的外側(cè)的第二電源電壓提供至所述第二焊盤，所述第 二電源電壓不同于所述第一電源電壓，所述第二電源電壓提供至所述熔絲元件的一個端子。
82.根據(jù)權(quán)利要求81的半導(dǎo)體器件，其中來自所述半導(dǎo)體器件的外側(cè)的第二電源電壓 只提供至所述第二焊盤，不會提供至其它的焊盤。
83.一種半導(dǎo)體器件，包括半導(dǎo)體基板；包含多條預(yù)定的布線的第一布線層，所述多條預(yù)定的布線包合銅材料，所述第一布線 層為由所述多個第一布線層所形成的多個的和多重的布線層；內(nèi)部電路，所述內(nèi)部電路包含存儲器電路，所述存儲器電路包含列解碼器、行解碼器、 配置成矩陣的多個存儲器單元，所述列解碼器、所述行解碼器和所述多個存儲器單元包含多個晶體管；以及熔絲程序電路，所述熔絲程序電路包含熔絲元件和第一晶體管，形成在作為所述多個 第一布線層之一的第二布線層中的熔絲元件包含銅布線并且能夠通過導(dǎo)通所述第一晶體 管并使電流流過所述銅布線而被選擇性地切斷，所述第一晶體管串聯(lián)連接至所述熔絲元 件；其中預(yù)定的信息依照所述熔絲程序電路的所述熔絲元件的熔斷或非熔斷狀態(tài)而被設(shè) 定至所述內(nèi)部電路；其中包含第一膜材料與第一膜厚度的多個第一柵極絕緣膜構(gòu)成所述第一晶體管和所 述晶體管。
84.根據(jù)權(quán)利要求83的半導(dǎo)體器件，其中所述第一晶體管包含在平面圖中的第一方向 上配置且在平面圖中垂直于所述第一方向的第二方向上延伸的多個柵電極、以及在平面圖 中的所述第一方向上配置且在平面圖中的所述第二方向上延伸的多個有源區(qū)；其中每個所述多個柵電極和每個所述多個有源區(qū)交替地配置在平面圖中的所述第一 方向上。
85.根據(jù)權(quán)利要求84的半導(dǎo)體器件，進一步包括多個第一布線，形成在作為所述多個第一布線層的最下層的第三布線層中、配置在平 面圖中的第一方向上并且在平面圖中的第二方向上延伸，每個所述多個第一布線重疊于平 面圖中每個所述多個有源區(qū)；以及多個第二布線，形成在所述第三布線層上所形成的第四布線層中、配置在平面圖中的 第一方向上并且在平面圖中的第二方向上延伸，每個所述多個第二布線重疊于平面圖中每 個所述多個第一布線；其中作為所述多個第一布線層的另一個的所述第四布線層形成在所述第二布線層的 下方；并且其中每個所述多個有源區(qū)經(jīng)由多個第一通孔與每個所述多個第一布線連接，并且每個 所述多個第一布線經(jīng)由多個笫二通孔與每個所述多個第二布線連接。
86.根據(jù)權(quán)利要求83的半導(dǎo)體器件，進一步包括形成在作為所述多個第一布線層的最下層的第三布線層中的一對第一布線，每個該第 一布線配置在平面圖中的第一方向上并且在平面圈中垂直于所述第一方向的第二方向上 延伸，該對第一布線之一重疊于平面圖中所述第一晶體管的源極區(qū)域，而該對第一布線的 另一個重疊于平面圖中所述第一晶體管的漏極區(qū)域；以及形成在所述第三布線層上所形成的第四布線層中且在平面圖中的所述第二方向上延 伸的一對第二布線，每個該第二布線配置在平面圖中的所述第一方向上，該對第二布線之 一重疊于平面圖中所述對第一布線之一，而該對第二布線的另一個重疊于平面圖中所述對 第一布線的另一個，其中作為所述多個第一布線層的另一個的所述第四布線層形成在所述第二布線下方；并且其中所述第一晶體管的所述源極區(qū)域經(jīng)由多個第一通孔與所述對第一布線之一連接， 所述對第一布線的另一個經(jīng)由多個第二通孔與所述第一晶體管的所述漏極區(qū)域連接，所述 對第一布線之一經(jīng)由多個第三通孔與所述對第二布線之一連接，而所述對第一布線的另一個經(jīng)由多個第四通孔與所述對第二布線的另一個連接。
87.根據(jù)權(quán)利要求83的半導(dǎo)體器件，進一步包括第一焊盤，來自所述半等體器件的外側(cè)的第一電源電壓提供至所述第一焊盤，所述第 一電源電壓提供至所述內(nèi)部電路；以及第二焊盤，來自所述半導(dǎo)體器件的外側(cè)的第二電源電壓提供至所述第二焊盤，所述笫 二電源電壓不同于所述第一電源電壓，所述第二電源電壓提供至所述熔絲元件的一個端子。
88.根據(jù)權(quán)利要求87的半導(dǎo)體器件，其中來自所述半導(dǎo)體器件的外側(cè)的第二電源電壓 只提供至所述第二焊盤，不會提供至其它的焊盤。
89.一種半導(dǎo)體器件，包括 半導(dǎo)體基板；內(nèi)部電路，所述內(nèi)部電路包含多個核心晶體管；以及程序電路，所述程序電路包含熔絲程序電路，所述熔絲程序電路包含熔絲元件和熔絲 晶體管元件，所述熔絲元件包含銅布線，所述熔絲程序電路為多個，一部分所述多個熔絲程 序電路的所述熔絲元件通過流過電流用于熔斷一部分所述多個熔絲程序電路的每個所述 熔絲元件而被切斷，所述熔絲晶體管元件以串聯(lián)方式連接至所述熔絲元件，其中，包含第一膜材料的多個第一柵極絕緣膜構(gòu)成所述熔絲晶體管元件和所述核心晶 體管。
90.根據(jù)權(quán)利要求89的半導(dǎo)體器件，其中所述內(nèi)部電路包含存儲器電路，所述存儲器 電路包含列解碼器、行解碼器、配置成矩陣的多個存儲器單元，其中，所述列解碼器、所述行解碼器和所述多個存儲器單元的每個包含所述核心晶體管；其中預(yù)定的信息依照每個所述多個熔絲程序電路的所述熔絲元件的熔斷或非熔斷狀 態(tài)而被設(shè)定至所述存儲器電路，并且其中所述多個第一柵極絕緣膜包含第一膜厚度。
91.根據(jù)權(quán)利要求89的半導(dǎo)體器件，其中所述內(nèi)部電路包含含有所述多個核心晶體管 的處理器；其中預(yù)定的信息依照每個所述多個熔絲程序電路的所述熔絲元件的熔斷或未熔斷狀 態(tài)而被設(shè)定至所述處理器，并且其中所述多個第一柵極絕緣膜包含第一膜厚度。
92.根據(jù)權(quán)利要求89的半導(dǎo)體器件，其中所述內(nèi)部電路包含含有所述核心晶體管、電 阻元件、電流源和電壓源的模擬電路；并且其中預(yù)定的信息依照每個所述多個熔絲程序電路的所述熔絲元件的熔斷或未熔斷狀 態(tài)而被設(shè)定至所述模擬電路的電阻元件的電阻值或所述模擬電路的所述核心晶體管的驅(qū) 動電流值；并且其中所述多個第一柵極絕緣膜包含笫一膜厚度。
93.根據(jù)權(quán)利要求89的半導(dǎo)體器件，進一步包括形成在第一布線層中的一對第一布線，該對第一布線的每個布線配置在平面圖中的第 一方向上并且在平面圖中垂直于第一方向的第二方向上延伸，該對第一布線之一重疊于平 面圖中所述熔絲晶體管元件的源極區(qū)域，而該對第一布線的另一個重疊于平面圖中所述熔 絲晶體管元件的漏極區(qū)域；其中所述熔絲晶體管元件的所述源極區(qū)域經(jīng)由多個第一通孔與所述對第一布線之一 連接，所述對第一布線的另一個經(jīng)由多個第二通孔與所述熔絲晶體管元件的所述漏極區(qū)域 連接，其中在執(zhí)行復(fù)位操作至所述程序電路后，所述對第一布線保持在與周期中所述熔絲元 件的相對端電位相同的電位，而沒有所述熔絲元件的熔斷操作和所述熔絲元件的切斷決定 操作，所述程序電路依照熔絲程序信息驅(qū)動和控制所述熔絲晶體管元件的柵極。
94.根據(jù)權(quán)利要求89的半導(dǎo)體器件，進一步包括形成在第一布線層中的一對第一布線，該對第一布線的每個布線配置在平面圖中的第 一方向上并且在平面圖中垂直于第一方向的第二方向上延伸，該對第一布線之一重疊于平 面圖中所述熔絲晶體管元件的源極區(qū)域，而該對第一布線的另一個重疊于平面圖中所述熔 絲晶體管元件的漏極區(qū)域；所述熔絲晶體管元件的所述源極區(qū)域經(jīng)由多個第一通孔與所述對第一布線之一連接， 所述對第一布線的另一個經(jīng)由多個第二通孔與所述熔絲晶體管元件的所述漏極區(qū)域連接，其中以在周期中提供與所述熔絲元件的相對端電位相同的電位至所述對第一布線的 方式控制所述半導(dǎo)體器件，而沒有所述熔絲元件的熔斷操作和所述熔絲元件的切斷決定搡 作。
95.根據(jù)權(quán)利要求89的半導(dǎo)體器件，其中每個所述多個熔絲晶體管元件包含在平面圖 中的第一方向上配置且在平面圖中垂直于所述第一方向的笫二方向上延伸的多個柵電極、 以及在平面圖中的所述第一方向上配置且在平面圖中的所述第二方向上延伸的多個有源 區(qū)，其中每個所述多個柵電極和每個所述多個有源區(qū)交替地配置在平面圖中的所述第一 方向上。
96.根據(jù)權(quán)利要求95的半導(dǎo)體器件，進一步包括多個第一布線，形成在第一布線層中、配置在平面圖中的所述第一方向上并且在平面 圖中的所述第二方向上延伸，每個所述多個第一布線重疊于平面圖中每個所述多個有源 區(qū)；以及多個第二布線，形成在所述第一布線層上所形成的第二布線層中、配置在平面圖中的 所述第一方向上并且在平面圖中的所述第二方向上延伸，每個所述多個第二布線重疊于平 面圖中每個所述多個第一布線；其中每個所述多個有源區(qū)經(jīng)由多個第一通孔與每個所述多個第一布線連接，并且每個 所述多個第一布線經(jīng)由多個第二通孔與每個所述多個第二布線連接。
97.根據(jù)權(quán)利要求89的半導(dǎo)體器件，進一步包括形成在第一布線層中的一對第一布線，每個該第一布線配置在平面圖中的第一方向上 并且在平面圖中垂直于所述第一方向的第二方向上延伸，該對第一布線之一重疊于平面圖 中所述熔絲晶體管元件的源極區(qū)域，而該對第一布線的另一個重疊于平面圖中所述熔絲晶 體管元件的漏極區(qū)域；以及一對第二布線，形成在所述第一布線層上所形成的第二布線層中并且在平面圖中的所 述第二方向上延伸，每個該第二布線配置在平面圖中的所述第一方向上，該對第二布線之 一重疊于平面圖中所述對第一布線之一，而該對第二布線的另一個重疊于平面圖中所述對第一布線的另一個，其中所述熔絲晶體管元件的所述源極區(qū)域經(jīng)由多個第一通孔與所述對第一布線之一 連接，所述對第一布線的另一個經(jīng)由多個第二通孔與所述熔絲晶體管元件的所述漏極區(qū)域 連接，所述對第一布線之一經(jīng)由多個第三通孔與所述對第二布線之一連接，而所述對第一 布線的另一個經(jīng)由多個第四通孔與所述對第二布線的另一個連接。
98.根據(jù)權(quán)利要求89的半導(dǎo)體器件，進一步包括第一焊盤，來自所述半導(dǎo)體器件的外側(cè)的第一電源電壓提供至所述第一焊盤，所述第 一電源電壓提供至所述內(nèi)部電路；以及第二焊盤，來自所述半導(dǎo)體器件的外側(cè)的第二電源電壓提供至所述第二焊盤，所述第 二電源電壓不同于所述第一電源電壓，所述第二電源電壓提供至所述熔絲元件的一個端子。
99.根據(jù)權(quán)利要求98的豐導(dǎo)體器件，其中來自所述半導(dǎo)體器件的外側(cè)的第二電源電壓 只提供至所述笫二焊盤，不會提供至其它的焊盤。
全文摘要
本發(fā)明涉及一種半導(dǎo)體器件。在熔絲程序電路(FPK1-FPKn)中，使用多層金屬布線的第3層以上的金屬布線(M(i))來實現(xiàn)熔絲元件FS。在各熔絲程序電路中，使用掃描觸發(fā)器(FSSR和PSR)來依次傳輸程序信息和熔絲選擇信息，有選擇地逐個電切斷熔絲?？梢缘凸那业驼加忻娣e地實現(xiàn)具備即便在封裝安裝后也可進行編程的熔絲元件的熔絲程序電路。
文檔編號G11C29/00GK102074272SQ20101052710
公開日2011年5月25日 申請日期2007年5月25日 優(yōu)先權(quán)日2006年5月25日
發(fā)明者內(nèi)田孝裕, 大林茂樹, 巖本猛, 河野和史, 米津俊明, 荒川政司 申請人:瑞薩電子株式會社