專利名稱：半導(dǎo)體器件及其驅(qū)動方法
技術(shù)領(lǐng)域：
本發(fā)明涉及能與數(shù)字信號同步運行的數(shù)字電路，更特別地涉及含有單個或多個數(shù) 字電路的半導(dǎo)體器件及其驅(qū)動方法。
背景技術(shù)：
用作為基本單元的單個或多個邏輯元件構(gòu)成能處理數(shù)字信號的邏輯電路(這兒 稱為數(shù)字電路)。邏輯元件是一種能提供一個輸出的電路，該輸出相應(yīng)于單個或多個輸入。 該邏輯元件的例子包括反相器，與門，或門，非門，與非門，或非門，時鐘控制反相器及選通 門或類似元件。用單個或多個電路元件，例如晶體管，電阻和電容元件構(gòu)成該邏輯元件。多個電路 元件根據(jù)輸入到該邏輯元件的數(shù)字信號運行，由此能控制施加給隨后電路的信號電位或電流。這兒給出的一個例子是一種反相器，作為邏輯元件中的一個。下面具體描述它的 結(jié)構(gòu)和工作原理。在圖13A中示出普通反相器的電路圖。在圖13A中，IN是指輸入的信號(輸入信 號)，而OUT是指輸出的信號(輸出信號)。同時，VDD和VSS是指電源電位，而VDD高于 VSS (VDD > VSS)。如圖13A所示，反相器包括ρ溝道型晶體管1301和η溝道型晶體管1302。ρ溝道 型晶體管1301的柵極(G)和η溝道型晶體管1302的柵極互相連接，并且輸入信號IN輸入 到這兩個柵極。P溝道型晶體管1301的第一接線端接收VDD，而η溝道型晶體管1302的第 一接線端接收VSS。同時，ρ溝道型晶體管1301的第二接線端和η溝道型晶體管1302的第 二接線端互相連接，并從這兩個第二接線端給隨后電路輸出一個輸出信號OUT。注意，第一接線端或第二接線端中的任何一個相應(yīng)于源極，而另一個相應(yīng)于漏極。 在P溝道型晶體管的情況中，具有較低電位的一端是漏極，具有較高電位的一端是源極，而 在η溝道型晶體管的情況中，具有較高電位的一端是漏極，具有較低電位的一端是源極。因
此在圖13Α中，兩個晶體管的第一接線端相應(yīng)于源極(S)，而它們第二接線端相應(yīng)于漏極 ⑶。一般利用含有二進(jìn)制電位的數(shù)字信號作為輸入信號。反相器的兩個電路元件按照 輸入信號IN的電位運行，由此控制輸出信號OUT的電位。接著，參考圖13B和13C解釋圖13A所示反相器的工作原理。注意，在圖13B和 13C中，為了容易理解運行狀態(tài)，每個電路元件簡單地表示為一個開關(guān)。圖13B示出每個電路元件在輸入信號IN具有高電位側(cè)電位情況下的一種工作狀 態(tài)。在此，將輸入信號IN的高電位側(cè)的電位稱作為VDD’ (VDD' ^ VDD)，并假定簡化地解釋，η溝道型晶體管1302的閥值電壓(vthn)等于或高于0(vtifa彡0)，而ρ溝道型晶體管1301的 閥值電壓(vthp)等于或低于0 (vthp ( 0)。當(dāng)ρ溝道型晶體管1301的柵極接收電位vdd’時，因為vdd’彡vdd，柵極電壓變?yōu)?vgs彡0，因此，ρ溝道型晶體管1301轉(zhuǎn)為截止(off)。注意，柵極電壓相當(dāng)于從柵極電位減 去源極電位獲得的電壓。此時，當(dāng)η溝道型晶體管1302的柵極接收電位vdd’時，因為vdd’ >vss，所以柵 極電壓變?yōu)関es > 0，因此，η溝道型晶體管1302轉(zhuǎn)為導(dǎo)通。因此，電源電位vss作為輸出信 號out的電位被施加到隨后的電路，。接著，在圖13c中示出在輸入信號in具有低電位側(cè)電位的情況中，每個電路元件 的工作狀態(tài)。在此，將輸入信號in的低電位側(cè)的電位稱作為vss’(vss’< vss)，并假定簡 化地解釋，η溝道型晶體管1302的閥值電壓(vthn)等于或高于0(vthn彡0)，而ρ溝道型晶 體管1301的閥值電壓(vthp)等于或低于0 (vthp ( 0)。當(dāng)η溝道型晶體管1302的柵極接收電位vss’時，因為vss’等于或低于 vss(vss’ ( vss)，所以柵極電壓變?yōu)関es ( 0，因此，η溝道型晶體管1302轉(zhuǎn)為截止(off)。
此時，當(dāng)ρ溝道型晶體管1301的柵極接收電位vss’時，因為vss’低于vdd (vss’ < vdd)，所以柵極電壓變?yōu)関es低于0 (ves < 0)，因此，ρ溝道型晶體管1301轉(zhuǎn)為導(dǎo)通(on)。 因此，電源電位vdd作為輸出信號out的電位提供給隨后的電路。如此，每個電路元件按照輸入信號in的電位運行，由此控制輸出信號out的電位。參考圖13b和13c描述的反相器工作原理是將輸入信號in的二進(jìn)制電位(vdd’ 和vss’)分別假定為vdd’彡vdd和vss’ ( vss的情況中的工作原理。下文中檢驗的是在 假設(shè)vdd，低于vdd(vdd，< vdd)及vss，高于vss(vss，> vss)的情況中，圖13a所示的 反相器工作原理。注意建立vss’ <vdd’。首先，圖14a示出在輸入信號in具有高電位側(cè)的電位vdd，(vdd，< vdd)的情況 中，每個電路元件的工作狀態(tài)。在這兒為了簡化地描述，假設(shè)η溝道型晶體管1302的閥值 電壓(vthn)等于或高于0(vthn彡0)及ρ溝道型晶體管1301的閥值電壓(vthp)等于或低于 0 (vthp ^ 0)。當(dāng)ρ溝道型晶體管1301的柵極接收電位vdd，時，因為建立了 vdd，< vdd，所以柵 極電壓變?yōu)関es<0。因此，當(dāng)ivesI > IvthpI時，ρ溝道型晶體管i30i轉(zhuǎn)為導(dǎo)通，此時，當(dāng)n 溝道型晶體管1302的柵極接收電位vdd’時，因為vdd’高于vss(vdd’ > vss)，所以柵極電 壓變?yōu)関es > 0。這樣，η溝道型晶體管1302轉(zhuǎn)轉(zhuǎn)為導(dǎo)通。因此，ρ溝道型晶體管1301和η溝道型晶體管1302兩者都轉(zhuǎn)為導(dǎo)通(on)。s卩，電 路元件不象圖13b所示的情況，即使當(dāng)輸入信號in具有高電位側(cè)的電位時，輸出信號out 的電位也不轉(zhuǎn)為vss。由流過各個晶體管的電流確定輸出信號out的電位。在圖14a中，當(dāng)η溝道型晶體 管1302的ves稱為vesn及ρ溝道型晶體管1301的ves稱為vesp時，|vesn|高于| vesp | (| vesn | > ivespi)。因此，當(dāng)在每個晶體管的特性曲線和溝道寬度w對溝道長度l的比率之間幾乎 沒有差異時，輸出信號out的電位顯示出更接近vdd，而不是更接近vss。然而，依據(jù)每個晶 體管的遷移率，閥值電壓和溝道寬度w對溝道長度l的比率，輸出信號out的電位有顯現(xiàn)出 更接近于vdd，而不是更接近于vss的可能。在這種情況中，數(shù)字電路不能正常運行，導(dǎo)致較高的故障可能性。此外，它能在隨后的數(shù)字電路中引起相續(xù)的故障。圖14B示出在輸入信號I N具有低電位側(cè)電位VSS’(VSS’> VSS)的情況中，每個電路元件的工作狀態(tài)。在此為了簡化地描述，假設(shè)η溝道型晶體管1302的閥值電壓(VTHn) 等于或高于0(VTHn彡0)，而ρ溝道型晶體管1301的閥值電壓(Vthp)等于或低于O(VthpSO)。當(dāng)η溝道型晶體管1302的柵極接收電位VSS’時，因為VSS’高于VSS (VSS’ > VSS)， 所以柵極電壓轉(zhuǎn)為Ves <0。因此，當(dāng)IvesI > |VTttJ時，η溝道型晶體管1302轉(zhuǎn)變?yōu)閷?dǎo)通。 此時，當(dāng)P溝道型晶體管1301的柵極接收電位VSS’時，因為VSS’低于VDD(VSS’ < VDD)， 所以柵極電壓轉(zhuǎn)為Ves < 0，這樣，ρ溝道型晶體管1301轉(zhuǎn)變?yōu)閷?dǎo)通。因此，依據(jù)VSS，VSS’和VTHn值，ρ溝道型晶體管1301和η溝道型晶體管1302兩 者都轉(zhuǎn)為導(dǎo)通。這就意味著，電路元件不象圖13C所示的情況，即使當(dāng)輸入信號I N具有低 電位側(cè)的電位時，輸出信號OUT的電位也不轉(zhuǎn)為VDD。由流過每個晶體管的電流確定輸出信號OUT的電位。在圖14B中，當(dāng)η溝道型晶體 管1302的Vgs稱為Vesn及ρ溝道型晶體管1301的Vgs稱為Vgsp時，| Vesn | < | VGSp |。因此，當(dāng) 在每個晶體管的特性曲線和溝道寬度W對溝道長度L的比率之間幾乎沒有差異時，輸出信 號OUT的電位顯示出更接近VDD，而不是更接近VSS。然而，依據(jù)每個晶體管的遷移率，閥值 電壓和溝道寬度W對溝道長度L的比率，輸出信號OUT的電位有顯現(xiàn)出更接近于VDD，而不 是更接近于VSS的可能。在這種情況中，數(shù)字電路不能正常運行，導(dǎo)致較高的故障可能性。 此外，它能在隨后的數(shù)字電路中引起相續(xù)的故障。如上所述的，在圖13A中所示的反相器中，當(dāng)輸入信號IN的二進(jìn)制電位VDD’和 VSS'分別處于VDD’彡VDD和VSS’彡VSS的關(guān)系時，獲得含有期望電位的輸出信號OUT，由 此能正常運行。然而，當(dāng)輸入信號I N的二進(jìn)制電位VDD’和VSS’分別處于VDD’ < VDD和 VSS' > VSS的關(guān)系時，不能獲得含有期望電位的輸出信號0UT，由此該反相器不能正常運 行。上述情況不是專門地限制于反相器，而能應(yīng)用于其他數(shù)字電路。即，當(dāng)輸入信號IN 的二進(jìn)制電位處于預(yù)定范圍外時，數(shù)字電路的電路元件會有故障。因此，不能獲得含有期望 電位的輸出信號0UT，并且數(shù)字電路也不能正常運行。從一個先前級的電路或接線提供的輸入信號電位不總是適合數(shù)字電路正常運行 一個合適值。在這種情況中，通過電平移動器調(diào)節(jié)輸入信號的電位，數(shù)字電路就能夠正常運 行。然而，一般來說使用電平移動器很容易成為阻礙半導(dǎo)體器件高速運行的原因，這是由于 在電平移動器中一個電路元件的運行會觸發(fā)另一個電路元件的運行，所以，電路元件的這 種互相連動運行，致使輸出信號電位的上升或下降速率變得緩慢。另外，因為當(dāng)電源電壓較低，由此電流減少時，晶體管不容易導(dǎo)通，其結(jié)果是高速 的運行變得困難，反之，當(dāng)增加電源電壓以獲得高速運行時，又出現(xiàn)功耗增加增加的問題。此外，因為η溝道型晶體管1302和ρ溝道型晶體管1301同時導(dǎo)通以及短路電流 流過晶體管，所以電流消耗也增加。為了解決前述問題，有人建議在含有第一個輸入反相器和第二個輸入反相器的電 平移動器電路中，由電容器(電容元件)和偏置裝置對從第一個反相器輸入到第二個反相 器的信號直流(DC)電平進(jìn)行轉(zhuǎn)換(參考專利文件1)。然而，在這種電路中，直流(DC)電平 轉(zhuǎn)換電容器連接在構(gòu)成第二反相器的每個晶體管的柵極和第一反相器的輸出端之間，直流(DC)電平轉(zhuǎn)換電容器通過偏置裝置一直連接到高電平電源電位或低電平電源電位。因此， 這些電容器的充電和放電對電路的動態(tài)特性具有損壞性的影響(即，使電路運行速率的降 低)，或隨電容充電和放電的功率消耗增加到相當(dāng)大的程度。此時，當(dāng)晶體管的閥值電壓有 起伏時，很難匹配每個電容對相應(yīng)晶體管的靜電電容。因此，直流電平轉(zhuǎn)換電容器兩端的電 壓不能匹配于相應(yīng)晶體管的閥值電壓，這樣，晶體管的導(dǎo)通/截止操作不能正常運行。[專利文件1]日本專利公報號Hei09-172367

發(fā)明內(nèi)容
本發(fā)明已經(jīng)考慮到上述問題。本發(fā)明的一個目標(biāo)是提供一種數(shù)字電路，該電路能 正常地運而跟輸入信號的二進(jìn)制電位無關(guān)。發(fā)明人考慮到，通過預(yù)先儲存實際輸入到數(shù)字電路的信號電位和使該數(shù)字電路正 常運行所需的電位之間的電位差；以及在該數(shù)字電路中提供一個校正單元，該校正單元能 將該電位差加到實際輸入到所述數(shù)字電路的所述信號電位上，以便給電路元件提供校正的 電位，最終使數(shù)字電路正常運行。通過使用所述校正單元，當(dāng)提供輸入信號的低電位側(cè)的電位時，η溝道型晶體管能 夠截止，而當(dāng)提供輸入信號的高電位側(cè)的電位時，P溝道型晶體管能夠截止。其結(jié)果是數(shù)字 電路能正常運行。圖IA所示的是本發(fā)明數(shù)字電路的結(jié)構(gòu)。數(shù)字電路100包括校正單元101，它校 正輸入信號IN的電位；以及單個或多個電路元件102，依據(jù)由校正單元101校正的輸入信 號控制電路元件102的運行。依據(jù)電路元件的運行控制輸出信號OUT的電位。圖IB所示的是一張簡視圖，示出本發(fā)明數(shù)字電路的校正單元101的第一種結(jié)構(gòu)。 第一種結(jié)構(gòu)的校正單元101包括電容元件123，用于校正輸入信號的高電位側(cè)或低電位側(cè) 上的電位。校正單元101又包括開關(guān)130，用于控制將電源電位1供給電容元件123的第一 電極；開關(guān)131，用于控制將電源電位2供給電容元件123的第二電極；和開關(guān)132，用于控 制將輸入信號IN的電位供給電容元件123的第一電極。而且，電容元件123的第二電極和 輸出接線端140連接在一起。注意，當(dāng)校正輸入信號IN的高電位側(cè)的電位時，建立電源電位1 <電源電位2。另 一方面，當(dāng)校正輸入信號IN的低電位側(cè)的電位時，建立電源電位1 >電源電位2。此外，通過控制開關(guān)130和131，可以將電源電位1和電源電位2之間的電位差儲 存或保存在電容元件123內(nèi)。通過控制開關(guān)132，當(dāng)電容元件123的第一電極接收輸入信號IN的電位時，保存在 電容元件123內(nèi)的電位差被加算到輸入信號IN的電位，并被輸入到隨后電路元件102。因此，通過將電源電位1和電源電位2之間的電位差控制在所希望的大小范圍內(nèi)， 能夠控制供應(yīng)給電路元件102的電位的高低，電路元件102以及數(shù)字電路100因此能夠正
常運行。正常運行意味著下列情況中的運行，即對應(yīng)于低電位側(cè)的輸入信號IN的輸出接 線端的電位幾乎等效于在輸入信號IN等效于VSS情況中的輸出接線端的電位。同樣，正常 運行意味著下列情況中的運行，即，對于輸入信號IN的位于高電位側(cè)的輸出接線端的電位總是等效于在輸入信號IN等效于VDD情況中的輸出接線端的電位。注意，除非隨后的數(shù)字 電路有故障，否則即使輸出不等于VSS或VDD，也可以認(rèn)為運行是正常的。圖IC中所示的是一張簡化原理圖，示出本發(fā)明的數(shù)字電路的校正單元101的第二種結(jié)構(gòu)。該結(jié)構(gòu)的校正單元101是一個能用輸入信號的電位替代圖IB所示的電源電位1 進(jìn)行校正操作的單元。具體地說，第二種結(jié)構(gòu)的校正單元101包括用于校正輸入信號IN的 電位的電容元件103。還應(yīng)注意，在校正輸入信號IN的高電位側(cè)的電位的情況中，輸入信號IN的高電位 側(cè)的電位應(yīng)等于或低于電源電位的電位。此時，在校正輸入信號IN的低電位側(cè)的電位的情 況中，輸入信號IN的低電位側(cè)的電位應(yīng)等于或高于電源電位的電位。在電容元件103中預(yù)先儲存輸入信號IN的高電位側(cè)或低電位側(cè)的電位中任何一 方的電位和電源電位之間的電位差。用開關(guān)108控制提供給電容元件103的電源電位。通過上述結(jié)構(gòu)，保存在電容元件103內(nèi)的電位差被加算到輸入信號IN的電位，并 被輸入到隨后電路元件102。因此，通過將輸入信號IN的電位和電源電位之間的電位差控制在所希望的大小 范圍內(nèi)，能夠控制供應(yīng)給電路元件102的電位的高低，電路元件102以及數(shù)字電路100因此 能夠正常運行。此時，當(dāng)電路元件102包括晶體管，并當(dāng)校正過的輸入信號輸入到晶體管柵極時， 晶體管的柵極電容與保持電位差的電容元件串聯(lián)連接。因此，通過在晶體管柵極電容器和 保持電位差的電容元件之間的串聯(lián)連接獲得的合成電容要小于由晶體管單個柵極電容獲 得的電容。因此，能夠防止由柵極電容引起的晶體管的滯后操作從而實現(xiàn)高速運行。此外， 能夠防止電路單元中之一的晶體管故障，從而防止引起在應(yīng)該截止時處于導(dǎo)通情況，由此， 能夠防止由漏電流引起的電源消耗量的增加。注意，在因保持在每個電容元件中的電荷的泄漏干擾數(shù)字電路的正常運行之前， 最好再次對保持在電容元件內(nèi)的電荷進(jìn)行初始化，并儲存有待校正的電位差。注意，在本發(fā)明中使用的開關(guān)可以是任何一種開關(guān)，例如電氣開關(guān)或機(jī)械開關(guān)。它 可以是任何能控制電流的元件。它可以是晶體管，也可以是二極管，或用它們構(gòu)成的邏輯電 路。因此，在將晶體管用作為開關(guān)的情況中，因為該晶體管就象一個開關(guān)進(jìn)行工作，所以該 晶體管的極性(導(dǎo)電性)不被特別限制。然而，當(dāng)較小的截止電流被期待時，最好使用具有 小截止電流極性的晶體管。作為小截止電流的晶體管，還有提供LDD區(qū)域的晶體管等。此外 希望，當(dāng)用作開關(guān)的晶體管的源極端的電位在接近于低電位側(cè)的電源電位(Vss、Vgnd、0V等) 的狀態(tài)運行時，應(yīng)用η溝道型晶體管，相反，當(dāng)源級端的電位在接近于高電位側(cè)的電源電位 (Vdd)的狀態(tài)運行時，應(yīng)用ρ溝道型晶體管。這是因為能夠增加該晶體管柵極和漏極間的電 壓的絕對值，有助于該開關(guān)有效地工作。還應(yīng)注意，可以使用η溝道型和ρ溝道型兩種晶體 管，以構(gòu)成CMOS型開關(guān)。而且，開關(guān)不一定必須被提供在圖1所示的位置，只要電路能執(zhí)行上述運行，其位 置可由設(shè)計者來適當(dāng)決定，并且可以根據(jù)情況，增加或減少開關(guān)個數(shù)。注意，在本發(fā)明中的 “連接”意味著“電連接”。所以，在本發(fā)明公開的結(jié)構(gòu)中，除了預(yù)定的連接關(guān)系以外，也可以 在其間配置能夠電連接的其他元件(比如其他的元件或開關(guān)等)。


圖1A-1C是示出本發(fā)明數(shù)字電路結(jié)構(gòu)的簡圖；圖2是示出本發(fā)明的數(shù)字電路中之一的反相器的第一種結(jié)構(gòu)的簡圖；圖3A和3B是示出圖2所示反相器的工作原理的簡圖；圖4A和4B是示出圖2所示反相器的工作原理的簡圖；圖5是示出本發(fā)明的數(shù)字電路中之一的反相器的第二種結(jié)構(gòu)的簡圖；圖6A-6C是示出圖5所示反相器的工作原理的簡圖；圖7是示出本發(fā)明的數(shù)字電路中之一的與非門的結(jié)構(gòu)的簡圖；圖8A和8B是示出本發(fā)明的數(shù)字電路中之一的時鐘控制反相器的第二結(jié)構(gòu)的簡 圖；圖9A和9B分別是示出圖8A所示的時鐘控制反相器的等效電路框圖和定時圖；圖10是示出使用圖9所示的時鐘控制反相器的信號線驅(qū)動電路的結(jié)構(gòu)的簡圖；圖11是圖9A所示時鐘控制反相器的俯視圖；圖12A和12B是圖11的橫截面圖；圖13A-13C是示出普通反相器的結(jié)構(gòu)及工作原理的簡圖；圖14A和14B是簡圖，示出當(dāng)輸入信號電位不是所期望的值時，反相器的故障狀 態(tài)；圖15是本發(fā)明的半導(dǎo)體顯示器件的輪廓圖；圖16A-16D是示出本發(fā)明的反相器的工作原理的簡圖；圖17A-17D是示出本發(fā)明的反相器的工作原理的簡圖；及圖18A-18H是示出應(yīng)用本發(fā)明的半導(dǎo)體器件的電子器具的簡圖。
具體實施例方式實施方案模式1在本實施方案模式中，將描述本發(fā)明的數(shù)字電路之一的反相器的具體結(jié)構(gòu)和工作原理。圖2示出本實施方案模式的一個反相器的結(jié)構(gòu)。參考數(shù)字201表示校正單元，參 考數(shù)字202表示電路元件組。校正單元201包括第一電容元件203，第二電容元件204，3個開關(guān)205到207用于 控制提供給第一電容元件203的電位，和3個開關(guān)208到210用于控制提供給第二電容元 件204的電位。開關(guān)205控制將輸入信號電位提供給第一電容元件203的第一電極。開關(guān)206控 制將高電位側(cè)的電源電位Vh提供給第一電容元件203的第一電極。開關(guān)207控制將電源 電位VDD提供給第一電容元件203的第二電極。開關(guān)208控制將輸入信號電位提供給第二電容元件204的第一電極。開關(guān)209控 制將低電位側(cè)的電源電位\提供給第二電容元件204的第一電極。開關(guān)210控制將電源 電位VSS提供給第二電容元件204的第二電極。注意，本實施方案模式雖然示出了利用開關(guān)207將電源電位VDD提供給第一電容 元件203的第二電極的形式，但本發(fā)明不局限于這種形式，提供給第一電容元件203的第二電極的電位也可以是電源電位VDD以外的電位，還可以配合輸入信號的電位，適當(dāng)?shù)卣{(diào)節(jié) 提供的電位。同樣地，本實施方案模式雖然示出了利用開關(guān)210將電源電位VSS提供給第 二電容元件204的第二電極的形式，但本發(fā)明不局限于這種形式，提供給第二電容元件204 的第二電極的電位也可以是電源電位VSS以外的電位，還可以配合輸入信號的電位，適當(dāng) 地調(diào)節(jié)提供的電位。
電路元件組202包括一個ρ溝道型晶體管211和一個η溝道型晶體管212。ρ溝 道型晶體管211的第一接線端(這兒為源極)接收電源電位VDD。另一方面，η溝道型晶體 管212的第一接線端(這兒為源極)接收電源電位VSS。此時，ρ溝道型晶體管211的第二 接線端(這兒為漏極)和η溝道型晶體管212的第二接線端(這兒為漏極)互相連接，并 且上述兩個晶體管的第二接線端的電位，作為輸出信號OUT的電位提供給隨后電路。第一電容元件203的第二電極連接到ρ溝道型晶體管211的柵極，而第二電容元 件204的第二電極連接到η溝道型晶體管212的柵極。注意，VDD高于 VSS (VDD > VSS)，而 Vh 高于 Vl (VH > Vl)，同樣，VDD 高于 Vh (VDD > Vh)，而八高于VSS (VL > VSS)。將電源電位Vh設(shè)置得近于，如果可能，最好低于在正常操作 時的輸入信號IN的高電位側(cè)的電位。從而，當(dāng)提供高電位側(cè)的電位時，ρ溝道型晶體管211 容易轉(zhuǎn)為截止。同樣，將電源電位\設(shè)置得近于，如果可能，最好高于在正常操作時的輸入 信號IN的低電位側(cè)的電位。從而，當(dāng)提供低電位側(cè)的電位時，η溝道型晶體管212容易轉(zhuǎn) 為截止。在本實施方案模式中，假定輸入信號IN的高電位側(cè)的電位等于電源電位VH，而輸 入信號IN的低電位側(cè)的電位等于電源電位八。而且，建立> Ymn, Vl-Vh < VTHp。本實施方案模式描述的反相器的工作原理是將電路元件組202包括的ρ溝道型晶 體管211和η溝道型晶體管212的閥值電壓都假定為0的情況中的工作原理，但實際的電路 中的閥值電壓不一定為0。在這種情況中，比如當(dāng)ρ溝道型晶體管211的閥值電壓稱為Vthp 時，優(yōu)選設(shè)置電源電位Vh比正常操作的輸入信號IN的高電位側(cè)電位高|VTHp|以上。同樣， 當(dāng)η溝道型晶體管212的閥值電壓稱為Vnfa時，優(yōu)選設(shè)置電源電位八比正常操作的輸入信 號I N的低電位側(cè)電位低|VTttJ以下。從而，可以防止發(fā)生常導(dǎo)通狀態(tài)(normal ly-on)，且 當(dāng)P溝道型晶體管211或η溝道型晶體管212導(dǎo)通時，可以將|Ves|值增加到最大，從而獲 得更大的開電流。接著，將參考圖3給出圖2所示反相器的工作原理的說明。注意，本發(fā)明數(shù)字電路 的工作原理被區(qū)別為儲存有待校正的電位差的操作，及作為數(shù)字電路主要功能的正常操 作。首先參考圖3來解釋儲存電位差的操作。儲存在第一電容元件203和第二電容元 件的應(yīng)該存儲的電位差不同。電源電位VDD和高電位側(cè)電源電位Vh的電位差儲存在第一 電容元件203內(nèi)，電源電位VSS和低電位側(cè)電源電位\的電位差儲存在第二電容元件204 內(nèi)。具體地說，如圖3A所示那樣，使開關(guān)205斷開，并使開關(guān)206和207閉合。接著， 將電源電位Vh施加到第一電容元件203的第一電極，將電源電位VDD施加到第一電容元件 的第二電極。從而，通過電源電位Vh和電源電位VDD，將電荷儲存在第一電容元件203。同樣，使開關(guān)208斷開，并使開關(guān)209和210閉合。接著，將電源電位\施加到第 二電容元件204的第一電極，將電源電位VSS施加到第二電容元件204的第二電極。由此，通過電源電位\和電源電位VSS，將電荷儲存在第二電容元件204。接著，如圖3B所示，通過斷開開關(guān)205，206，207，保存在第一電容元件203上積聚的電荷，由此，儲存了電源電位VDD和電源電位Vh之間的電位差(稱為Va)。同樣，通過斷 開開關(guān)208，209，210，保持在第二電容元件204上積聚的電荷，由此，儲存了電源電位VSS和 電源電位\之間的電位差(稱為Vc2)。接著，將給出根據(jù)存儲的電位差來執(zhí)行輸入信號的電位校正，以及依據(jù)該校正過 的電位進(jìn)行正常操作的說明。接著，將參考圖4Α給出輸入信號IN的電位在高電位側(cè)(在該實施方案模式中為 Vh)的情況中的操作的說明。在正常操作中，開關(guān)206，207，209和210 —直都斷開，而開關(guān)205，208 —直都閉 合。輸入信號電位Vh經(jīng)開關(guān)205，208提供給第一電容元件203的第一電極和第二電容元 件204的第一電極。遵守電荷守恒律，第一電容元件203兩電極間的電位差和第二電容元件204兩電 極間的電位差保持不變。因此，當(dāng)?shù)谝浑娙菰?03的第一電極接收電位Vh時，將它的第 二電極的電位保持在將電位差Va加算到電位Vh上的一個電位上。這時的電位差為Va = 電源電位VDD-電源電位Vh，這意味著第一電容元件203的第二電極電位為VDD。因此，ρ溝 道型晶體管211的柵極接收第二電極電位VDD，這樣，ρ溝道型晶體管211的柵極電壓變?yōu)?0，因此，ρ溝道型晶體管211轉(zhuǎn)為截止。另一方面，當(dāng)?shù)诙娙菰?04的第一電極接收電位Vh時，將它的第二電極的電 位保持在電位電位差\2被加算在Vh的一個電位上。這時的電位差為Nc2 =電源電位VSS-電 源電位\，意指第二電容元件204的第二電極的電位為VH+VSS-\。因此，η溝道型晶體管 212的柵極電壓為Ves = V11-Vp此時，在> Vllfa的情況中，η溝道型晶體管212轉(zhuǎn)為導(dǎo)
ο因此，當(dāng)輸入信號IN的電位為Vh時，電源電位VSS作為輸出信號OUT的電位被提 供給隨后的電路。接著，將參考圖4B給出輸入信號IN的電位在低電位側(cè)(在這個實施例模式中為 Vl)情況中的操作的說明。在如上所述的通常的操作中，開關(guān)206，207，209和210 —直斷開，而開關(guān)205和 208 一直閉合。輸入信號IN的電位\經(jīng)開關(guān)205和208提供給第一電容元件203的第一 電極和第二電容元件204的第一電極。遵守電荷守恒定律，第一電容元件203兩電極間的電位差和第二電容元件204兩 電極間的電位差保持不變。因此，當(dāng)?shù)谝浑娙菰?03的第一電極接收電位\時，它的第 二電極電位保持在將電位差Va加算到電位八上的電位。這時的電位差SVa =電源電位 VDD-電源電位Vh，意指第一電容元件203的第二電極電位為\+VDD-Vh。因此，ρ溝道型晶 體管211的柵極電壓為Ves = \-VH。此時，在< Vthp的情況中，ρ溝道型晶體管211轉(zhuǎn) 為導(dǎo)通。另一方面，當(dāng)?shù)诙娙菰?04的第一電極接收電位\時，它的第二電極電位被 保持在電位\和電位差Vc2相加的電位上。這時的電位差為Vc2 =電源電位VSS-電源電位 八，意指第二電容元件204的第二電極的電位為VSS。η溝道型晶體管212的柵極接收第二電極電位VSS，而η溝道型晶體管212的柵極電壓為0，這樣，η溝道型晶體管212轉(zhuǎn)為截止。因此，當(dāng)輸入信號IN的電位為\時，電源電位VDD作為輸出信號OUT的電位被提 供給隨后電路。
根據(jù)上述的結(jié)構(gòu)，本發(fā)明能夠提供一種數(shù)字電路，該數(shù)字電路可同時獲得電位差 Vci和電位差v。2，而與輸入信號的電位無關(guān)。應(yīng)當(dāng)注意，在本實施方案模式中，由開關(guān)207或210控制將電源電位VSS或VDD提 供給每個電容元件的第二電極，然而，本發(fā)明不限制于這種結(jié)構(gòu)?？梢杂砷_關(guān)207控制將 電源電位VH’提供給第一電容元件203的第二電極，該電源電位VH’不同于電源電位VDD。 并且，由開關(guān)210控制將電源電位\，提供給第二電容元件204的第二電極，該電源電位 V不同于電源電位VSS。在這種情況中，當(dāng)把輸入信號IN的高電位側(cè)的電位稱SVh”，把 它的低電位側(cè)的電位稱為八”時，Vh” +Vl' -Vl-VSS高于VTHn(VH” +Vl' -Vl-VSS > Y1J，而 八”+V -Vh-VDD 低于 Vthp(八”+V -Vh-VDD < VTHp)。此夕卜，VL"+Vl' -Vl-VSS 彡 Vnfa，并且， VH" +Vh' -Vh-VDD彡Vthp的關(guān)系是理想的。注意，當(dāng)用開關(guān)207或開關(guān)210控制將電源電位VSS或VDD提供給電容元件的第 二電極的情況中，與利用不同于電源電位VSS或VDD的電位VJ或VH’時相比，能夠減少用 于提供電源電位的布線個數(shù)。實施方案模式2在本實施方案模式中，將描述本發(fā)明的數(shù)字電路之一的反相器的結(jié)構(gòu)，該結(jié)構(gòu)不 同于實施方案模式1中描述的結(jié)構(gòu)。圖5將示出本實施方案模式的反相器的結(jié)構(gòu)。參考數(shù)字301表示校正單元，參考 數(shù)字302表示電路元件組。校正單元301包括第一電容元件303 ；第二電容元件304 ；用于控制將電源電位 VDD提供給第一電容元件303的開關(guān)305 ；以及用于控制將電源電位VSS提供給第二電容元 件304的開關(guān)306。應(yīng)該注意，雖然本實施方案模式說明了利用開關(guān)305將電源電位VDD提供給第一 電容元件303的第二電極的形式，但本發(fā)明不局限于這種形式，提供給第一電容元件303的 第二電極的電位也可以是電源電位VDD以外的電位，另外，還可以配合輸入信號的電位適 當(dāng)?shù)卣{(diào)節(jié)提供的電位。同樣，本實施方案模式雖然說明了利用開關(guān)306將電源電位VSS提 供給第二電容元件304的第二電極的形式，但本發(fā)明不局限于這種形式，提供給第二電容 元件304的第二電極的電位也可以是電源電位VSS以外的電位，另外，還可以配合輸入信號 的電位適當(dāng)?shù)卣{(diào)節(jié)提供的電位。電路元件組302包括一個ρ溝道型晶體管311和一個η溝道型晶體管312。ρ溝 道型晶體管311的第一接線端(這兒為源極)接收電源電位VDD。此時，η溝道型晶體管 312的第一接線端(這兒為源極)接收電源電位VSS。此時，ρ溝道型晶體管311的第二接 線端(這兒為漏極)和η溝道型晶體管312的第二接線端(這兒為漏極)互相連接，這兩 個晶體管的第二接線端的電位作為輸出信號OUT的電位被提供給隨后電路。注意，VDD高 于VSS (VDD > VSS)。而且，當(dāng)VSS連接在η溝道型晶體管312和開關(guān)306時，當(dāng)把輸入信 號IN的高電位側(cè)的電位稱為VH，把它的低電位側(cè)的電位稱為\時，Vh-Vl高于VTHn(VH-\ > VTHn)，而 Vl-Vh 低于 Vthp (Vl-Vh < Vthp)。
第一電容元件303的第二電極連接到ρ溝道型晶體管311的柵極，而第二電容元 件304的第二電極連接到η溝道型晶體管312的柵極。接著，將參考圖6給出圖5所示反相器的工作原理的說明。注意，圖6的反相器的 工作原理被區(qū)分為儲存有待校正的電位差的操作；以及作為數(shù)字電路主要功能的正常操 作。但是，本實施方案模式的反相器中，電源電位是按順序地提供給第一電容元件和第二電 容元件，而不是同時地提供給每個電容元件。首先參考圖6Α來解釋在第一電容元件303中儲存電位差的操作。如圖6Α所示， 使開關(guān)305閉合，并使開關(guān)306斷開，以將輸入信號的高電位側(cè)電位乂11施加到第一電容元件 303的第一電極。根據(jù)上述結(jié)構(gòu)，電荷通過輸入信號的高電位側(cè)電位Vh和電源電位VDD，被 儲存在第一電容元件303。接著，通過斷開開關(guān)305，保持在第一電容元件303上積聚的電 荷，由此，電源電位VDD和輸入信號的高電位側(cè)電位Vh之間的電位差(稱為Va)被儲存。接著，參考圖6Β來解釋在第二電容元件304中儲存電位差的操作。如圖6Β所示， 使開關(guān)305斷開，并使開關(guān)306閉合，以將輸入信號的低電位側(cè)電位\施加到第二電容元件 304的第一電極。根據(jù)上述結(jié)構(gòu)，電荷通過輸入信號的低電位側(cè)電位\和電源電位VSS，被 儲存在第二電容元件304。接著，通過斷開開關(guān)306，保持在第二電容元件304上積聚的電 荷，由此，電源電位VSS和輸入信號的低電位側(cè)電位\之間的電位差(稱為Vc2)被儲存。注意，先前將電荷積聚在第一電容元件303，或先將電荷積聚在第二電容元件304 中都可以。接著，將給出根據(jù)存儲的電位差來執(zhí)行輸入信號的電位校正，以及依據(jù)該校正過 的電位進(jìn)行正常操作的說明。如圖6C所示，在正常操作的情況中，開關(guān)305和306總是斷 開的。遵守電荷守恒律，第一電容元件303兩電極間的電位差和第二電容元件304兩電 極間的電位差保持不變。因此，當(dāng)?shù)谝浑娙菰?03的第一電極接收電位￥11時，它的第二電 極的電位被保持在將電位差Va加算到電位Vh上的電位上。這時的電位差為Va =電源電 位VDD-輸入信號的高電位側(cè)電位VH，這意味著第一電容元件303的第二電極電位為VDD。 因此，P溝道型晶體管311的柵極接收第二電極電位VDD，這樣，ρ溝道型晶體管311的柵極 電壓變?yōu)?，因此，ρ溝道型晶體管311轉(zhuǎn)為截止。另一方面，當(dāng)?shù)诙娙菰?04的第一電極接收電位Vh時，它的第二電極的電位 被保持在電位Vh和電位差Vc2相加的電位上。這時的電位差為Vc2 =電源電位VSS-輸入信 號的低電位側(cè)電位\，意指第二電容元件304的第二電極的電位為VH+VSS-\。因此，η溝 道型晶體管312的柵極電壓為Ves = VH-\。此時，在> Vllfa的情況中，η溝道型晶體管 312轉(zhuǎn)為導(dǎo)通。因此，當(dāng)輸入信號IN的電位為Vh時，電源電位VSS作為輸出信號OUT的電位提供 給隨后的電路。在輸入信號IN的電位的處于低電位側(cè)的電位\的情況中，第一電容元件303的 第一電極和第二電容元件304的第一電極接收輸入信號的電位\。 遵守電荷守恒定律，第一電容元件303兩電極間的電位差和第二電容元件304兩 電極間的電位差保持不變。因此，當(dāng)?shù)谝浑娙菰?03的第一電極接收電位\時，它的第二 電極電位被保持在將電位差Va加算到電位八上的電位上。這時的電位差為Va =電源電位VDD-輸入信號的高電位側(cè)電位VH，意指第一電容元件303的第二電極電位為\+VDD-Vh。 因此，P溝道型晶體管311的柵極電壓為Ves = \-VH。此時，在V^Vh < Vthp的情況中，η溝 道型晶體管311轉(zhuǎn)為導(dǎo)通。另一方面，當(dāng)?shù)诙娙菰?04的第一電極接收電位\時，它的第二電極電位被 保持在電位八和電位差Vc2相加的電位上。這時的電位差為Vc2 =電源電位VSS-輸入信號 的低電位側(cè)電位\，意指第二電容元件304的第二電極的電位為VSS。η溝道型晶體管312 的柵極接收第二電極電位VSS，而η溝道型晶體管312的柵極電壓為0，這樣，η溝道型晶體 管312轉(zhuǎn)為截止。因此，當(dāng)輸入信號IN的電位為\時，電源電位VDD作為輸出信號OUT的電位提供 給隨后電路。按照本發(fā)明的上述結(jié)構(gòu)，數(shù)字電路可以正常地操作而與輸入信號電位無關(guān)。此外， 與圖2所示的數(shù)字電路相比，能夠減少用于校正單元的開關(guān)個數(shù)，因此，用更簡單的結(jié)構(gòu)能 夠獲得本發(fā)明的效果。應(yīng)當(dāng)注意，在本實施方案模式中，提供給每個電容元件的第二電極的電源電位VSS 或VDD由開關(guān)305或306控制，然而，本發(fā)明不限制于這種結(jié)構(gòu)?？梢杂砷_關(guān)305控制將電 源電位VH’提供給第一電容元件303的第二電極，該電源電位VH’不同于電源電位VDD。另 夕卜，由開關(guān)306控制將電源電位\，提供給第二電容元件304的第二電極，該電源電位\’ 不同于電源電位VSS。在這種情況中，VH+VL' -Vl-VSS高于VTHn(VH+Vj -Vl-VSS > Y1J，而 VL+VH' -Vh-VDD 低于 VTHp(Vl+Vh，-Vh-VDD < VTHp)。而且，理想的是其關(guān)系為 \’ -VSS 彡 VTHn， 及 V -VDD 彡 Vthp。注意，當(dāng)用開關(guān)305或開關(guān)306控制將電源電位VSS或VDD提供給每個電容元件 的第二電極的情況中，與提供不同于電源電位VSS或VDD的電位或VH’時相比，能夠減 少用于提供電源電位的布線個數(shù)。另一方面，在提供不同于電源電位VSS或VDD的電位VJ或VH’的情況中，與在用 開關(guān)305或開關(guān)306控制將電源電位VSS或VDD提供給每個電容元件的第二電極時相比， 可以配合P溝道型晶體管311和η溝道型晶體管312的閥值電壓，適當(dāng)?shù)卦O(shè)定儲存在每個 電容元件的電位差。雖然本實施方案模式描述的反相器的工作原理是將電路元件組302包 括的P溝道型晶體管311和η溝道型晶體管312的閥值電壓都假定為0的情況時的工作原 理，但實際的電路中，閥值電壓不一定為0。在這種情況中，當(dāng)ρ溝道型晶體管311的閥值電 壓稱為Vthp時，優(yōu)選設(shè)置電源電位VH’比正常操作的輸入信號IN的高電位側(cè)電位Vh高I Vthp I 以上。同樣，當(dāng)η溝道型晶體管312的閥值電壓稱為VTHn時，優(yōu)選設(shè)置電源電位VJ比正常 操作的輸入信號IN的低電位側(cè)電位Vj氏|VTHn|以下。根據(jù)上述結(jié)構(gòu)，能夠配合每個晶體管 的閥值，校正輸入信號的電位，從而進(jìn)一步提高數(shù)字電路運行的可靠性。實施方案模式3在本實施方案模式中，將描述一種與非門結(jié)構(gòu)，那是本發(fā)明數(shù)字電路中的一種。圖7所示的本實施方案模式中的與非門包括第一校正單元401和第二校正單元402和電路元件組403。第一校正單元401包括第一電容元件404 ；第二電容元件405 ；開關(guān)406，用于控制 提供給第一電容元件404的電源電位VDD ；和開關(guān)407，用于控制提供給第二電容元件405的電源電位VSS。第二校正單元402包括第三電容元件411 ；第四電容元件412 ；開關(guān)413，用于控制 提供給第三電容元件411的電源電位VDD ；和開關(guān)414，用于控制提供給第四電容元件412 的電源電位VSS。電路元件組403包括兩個ρ溝道型晶體管420和421及兩個η溝道型晶體管422 和423。ρ溝道型晶體管420的第一接線端(這兒為源極)和ρ溝道型晶體管421的第一接 線端(這兒為源極)接收電源電位VDD。而且，ρ溝道型晶體管420第二接線端(這兒為漏 極)連接到P溝道型晶體管421的第二接線端(這兒為漏極)。此外，η溝道型晶體管422 的第一接線端(這兒為源極)接收電源電位VSS。η溝道型晶體管422的第二接線端(這 兒為漏極)連接到η溝道型晶體管423的第一接線端(這兒為源極)。η溝道型晶體管423 的第二接線端(這兒為漏極)連接到P溝道型晶體管420和421的第二接線端。注意，η溝 道型晶體管423的第二接線端的電位和ρ溝道型晶體管420和421的第二接線端的電位作 為輸出信號OUT的電位提供給隨后的電路。第一電容元件404的第二電極連接到ρ溝道型晶體管420的柵極。第二電容元件 405的第二電極連接到η溝道型晶體管422的柵極。第三電容元件411的第二電極連接到 P溝道型晶體管421的柵極。第四電容元件412的第二電極連接到η溝道型晶體管423的 柵極。輸入信號IN1輸入到第一電容元件404的第一電極和第二電容元件405的第一電 極。而且，輸入信號IN2輸入到第三電容元件411的第一電極和第四電容元件412的第一 電極。注意，VDD高于VSS(VDD > VSS)。而且，當(dāng)把輸入信號的高電位側(cè)的電位稱為VH， 把它的低電位側(cè)的電位稱為\，P溝道型晶體管420，421的閥值電壓稱為Vthp，η溝道型晶 體管422，423的閥值電壓稱為VTHn時，高于VTHn(VH-八> VTHn)，而Vf Vh低于VTHp (Vf Vh < Vthp)。注意，將圖7所示的與非門的工作原理區(qū)別為儲存有待校正的電位差的操作；以 及作為數(shù)字電路主要功能的正常操作。但是，本實施方案模式的與非門中，電源電位是按順 序地提供給第一電容元件404和第二電容元件405而不是同時地提供給每個電容元件，并 且，電源電位是按順序地提供給第三電容元件411和第四電容元件412而不是同時地提供 給每個電容元件。當(dāng)在第一電容元件404中儲存電位差時，使開關(guān)406閉合，并使開關(guān)407斷開，以 將輸入信號IN1的高電位側(cè)的電位Vh施加到第一電容元件404的第一電極。接著，在充分 積聚電荷后，通過斷開開關(guān)406，以保持在第一電容元件404上積聚的電荷。同樣，當(dāng)在第二 電容元件405中儲存電位差時，使開關(guān)407閉合，并使開關(guān)406斷開，以將輸入信號IN1的 低電位側(cè)電位\施加到第二電容元件405的第一電極。接著，在充分積聚電荷后，通過斷 開開關(guān)407，以保持在第二電容元件405上積聚的電荷。當(dāng)在第三電容元件411中儲存電位差時，使開關(guān)413閉合，并使開關(guān)414斷開，以 將輸入信號IN2的高電位側(cè)電位Vh施加到第三電容元件411的第一電極。接著，在充分積 聚電荷后，通過斷開開關(guān)413，以保持在第三電容元件411上積聚的電荷。同樣，當(dāng)在第四電 容元件412中儲存電位差時，使開關(guān)414閉合，并使開關(guān)413斷開，以將輸入信號IN2的低電位側(cè)電位\施加到第四電容元件412的第一電極。接著，在充分積聚電荷后，通過斷開 開關(guān)414，以保持在第四電容元件412上積聚的電荷。接著，在正常操作的情況中，通過儲存的電位差和所述校正的電位對輸入信號的 所述電位的校正來進(jìn)行正常操作。并且在正常操作的情況中，使開關(guān)406，407，413和414 總是斷開。按照本發(fā)明的上述結(jié)構(gòu)，數(shù)字電路可以正常地操作而與輸入信號電位無關(guān)。應(yīng)當(dāng)注意，在本實施方案模式中，由開關(guān)406，407，413和414控制將電源電位 VSS或VDD提供給每個電容元件的第二電極，然而，本發(fā)明不局限制于這種結(jié)構(gòu)?？梢杂?開關(guān)406控制將電源電位Vm’提供給第一電容元件404的第二電極，該電源電位Vm’不 同于電源電位VDD。另外也可以由開關(guān)407控制將電源電位Vu’提供給第二電容元件405 的第二電極，該電源電位Vu’不同于電源電位VSS。在這種情況中，VH+VL1' -V^VSS高于 VTHn(VVu，-Vl-VSS > Vllfa)，而 VVhi，-Vh-VDD 低于 VTHp (VVH1，"Vh-VDD < VTHp)。此外，理 想的是其關(guān)系為Vu’ -VSS彡Vnfa，及Vhi’ -VDD彡VTHp。另外，也可以由開關(guān)413控制將電源電位Vh2’提供給第三電容元件411的第二 電極，該電源電位Vh2’不同于電源電位VDD。此外，由開關(guān)414控制將電源電位VJ提供 給第四電容元件412的第二電極，該電源電位VJ不同于電源電位VSS。在這種情況中， VH+VL2' -Vl-VSS 高于 VTHn(VH+VL2，-Vl-VSS > VTHn)，而 VL+VH2，-Vh-VDD 低于 VTHp (Vl+VH2' -Vh-VDD < Vthp)。此外，理想的是其關(guān)系為ν 2，-VSS ( VTHn，及VH2，-VDD彡VTHp。注意，在用開關(guān)406，407，413和414控制將電源電位VSS或VDD提供給電容元件 的第二電極的情形中，與在提供不同于電源電位VSS或VDD的電位時相比，能夠減少用于提 供電源電位的布線個數(shù)。另一方面，在提供不同于電源電位VSS或VDD的電位的情況中，與在用開關(guān)406， 407，413，414控制將電源電位VSS或VDD提供給電容元件的第二電極時相比，可以配合每個 晶體管420-423的閥值來適當(dāng)?shù)卦O(shè)定儲存在每個電容元件的電位差。例如，當(dāng)ρ溝道型晶 體管420，421的閥值電壓為Vthp時，優(yōu)選設(shè)置電源電位乂^，VH2’比正常操作的輸入信號的 高電位側(cè)電位Vh高|VTHp|以上。同樣，當(dāng)η溝道型晶體管421，423的閥值電壓稱為Vnfa時， 優(yōu)選設(shè)置電源電位Vu’，VJ比正常操作的輸入信號的低電位側(cè)電位八低|VTttJ以下。根 據(jù)上述結(jié)構(gòu)，能夠配合每個晶體管的閥值，校正輸入信號，從而進(jìn)一步提高數(shù)字電路運行的 可靠性。注意，盡管本實施方案模式中示出了如圖5所示那樣，采用圖IC所示的第二種結(jié) 構(gòu)的實例。但也可以采用如圖4所示那樣，采用圖IB所示的第一種結(jié)構(gòu)。雖然在本實施方案模式中示出了根據(jù)本發(fā)明獲得與非門的實例，但本發(fā)明也適用 于各種各樣的邏輯電路，如或非門或選通門等。實施方案模式4在本實施方案模式中，描述本發(fā)明的數(shù)字電路之一的時鐘控制反相器的結(jié)構(gòu)。圖8Α示出的實施方案模式的一個時鐘控制反相器包括校正單元501和電路元件 組 502。校正單元501包括第一電容元件503 ；第二電容元件504 ；用于控制將電源電位 VDD提供給第一電容元件503的開關(guān)505 ；和用于控制將電源電位VSS提供給第二電容元件504的開關(guān)506。電路元件組502包括兩個ρ溝道型晶體管520和521及兩個η溝道型晶體管522和523。ρ溝道型晶體管520的第一接線端(這兒為源極)接收電源電位VDD。ρ溝道型晶 體管520的第二接線端(這兒為漏極)和ρ溝道型晶體管521的第一接線端(這兒為源極) 互相連接。此外，η溝道型晶體管523的第一接線端(這兒為源極)接收電源電位VSS。η 溝道型晶體管523的第二接線端(這兒為漏極)連接到η溝道型晶體管522的第一接線端 (這兒為源極)。η溝道型晶體管522的第二接線端(這兒為漏極)連接到ρ溝道型晶體管 521的第二接線端(這兒為漏極)。注意，η溝道型晶體管522的第二接線端的電位和ρ溝 道型晶體管521的第二接線端的電位作為輸出信號OUT的電位提供給隨后的電路。第一電容元件503的第二電極連接到ρ溝道型晶體管520的柵極。第二電容元件 504的第二電極連接到η溝道型晶體管523的柵極。輸入信號I N輸入到第一電容元件503的第一電極和第二電容元件504的第一電 極。而且，時鐘信號CK輸入到P溝道型晶體管521的柵極，另外，時鐘信號的極性進(jìn)行反相 獲得的反轉(zhuǎn)時鐘信號CKb輸入到η溝道型晶體管522的柵極。注意，VDD高于VSS(VDD > VSS)。而且，當(dāng)把輸入信號IN的高電位側(cè)的電位稱為 VH，把它的低電位側(cè)的電位稱為八，且ρ溝道型晶體管520的閥值電壓為Vthp，η溝道型晶體 管 523 的閥值電壓為 VTHn 時，Vh-Vl 高于 Vnfa(Vh-Vl > VtiJ，而 VfV11 低于 VTHp(VfVH < VTHp)。注意，和實施方案模式1-3的情況相同，圖8A所示的時鐘控制反相器的工作原理 被區(qū)分為儲存有待校正的電位差的操作；以及作為數(shù)字電路主要功能的正常操作。但是， 本實施方案模式的時鐘控制反相器中，電源電位是按順序地提供給第一電容元件503和第 二電容元件504，而不是同時地提供給每個電容元件。當(dāng)在第一電容元件503中儲存電位差時，使開關(guān)505閉合，并使開關(guān)506斷開，以 將輸入信號的高電位側(cè)電位Vh施加到第一電容元件503的第一電極。接著，將電荷儲存在 第一電容元件503后，通過斷開開關(guān)505，以保持在第一電容元件503上積聚的電荷。同樣， 當(dāng)在第二電容元件504中儲存電位差時，使開關(guān)506閉合，并使開關(guān)505斷開，以將輸入信 號的低電位側(cè)電位\施加到第二電容元件504的第一電極。接著，將電荷儲存在第二電容 元件504后，通過斷開開關(guān)506，以保持在第二電容元件504上積聚的電荷。接著，在正常操作的情況中，通過儲存的電位差來進(jìn)行輸入信號IN的電位的校 正。并且在正常操作的情況中，使開關(guān)505和506總是斷開。按照本發(fā)明的上述結(jié)構(gòu)，數(shù)字電路可以正常地操作而與輸入信號的電位無關(guān)。注意，ρ溝道型晶體管521和ρ溝道型晶體管520的連接方法不限于如圖8A中所 示的結(jié)構(gòu)。例如，也可以采用由P溝道型晶體管521控制將電源電位VDD提供給P溝道型 晶體管520的源極的連接方法。同樣，η溝道型晶體管522和η溝道型晶體管523的連接方法不限于如圖8Α中所 示的結(jié)構(gòu)。例如，也可以采用由η溝道型晶體管522控制將電源電位VSS提供給η溝道型 晶體管523的源極的連接方法。隨后，將描述一種時鐘控制反相器的結(jié)構(gòu)，該時鐘控制反相器的結(jié)構(gòu)不同于圖8Α 中描述的結(jié)構(gòu)。在圖8Β中所示的本實施方案模式的時鐘控制反相器利用與圖8Α所示的時 鐘控制反相器不同的連接結(jié)構(gòu)來連接校正單元501和電路元件組502。
具體地說，時鐘信號CK輸入到第一電容元件503的第一電極，并且時鐘信號的極 性進(jìn)行反相獲得的反轉(zhuǎn)時鐘信號CKb輸入到第二電容元件504的第一電極。而且，輸入信 號IN的電位輸入到ρ溝道型晶體管541的柵極和η溝道型晶體管542的柵極。
接著，和圖8Α的情況相同，圖8Β所示的時鐘控制反相器的工作原理被區(qū)分為儲 存有待校正的電位差的操作；以及作為數(shù)字電路主要功能的正常操作。但是，本實施方案模 式的時鐘控制反相器中，電源電位可以是按順序地提供給第一電容元件503和第二電容元 件504，也可以同時地提供給每個電容元件。當(dāng)在第一電容元件503中儲存電位差時，使開關(guān)505閉合，并使開關(guān)506斷開，以 將時鐘信號CK的高電位側(cè)電位Vh施加到第一電容元件503的第一電極。接著，將電荷儲存 在第一電容元件503后，通過斷開開關(guān)505，以保持在第一電容元件503上積聚的電荷。同 樣，當(dāng)在第二電容元件504中儲存有待校正的電位差時，使開關(guān)506閉合，并使開關(guān)505斷 開，以將反轉(zhuǎn)時鐘信號CKb的低電位側(cè)電位\施加到第二電容元件504的第一電極。接著， 將電荷儲存在第二電容元件504后，通過斷開開關(guān)506，以保持在第二電容元件504上積聚 的電荷。接著，在正常操作的情況中，通過儲存的電位差來進(jìn)行輸入信號IN的電位校正， 并且在正常操作的情況中，使開關(guān)505和506總是斷開。按照本發(fā)明的上述結(jié)構(gòu)，數(shù)字電路可以正常地操作而與輸入信號的電位無關(guān)。應(yīng)當(dāng)注意，在本實施方案模式中，由開關(guān)505或506控制將電源電位VSS或VDD提 供給每個電容元件503和504的第二電極，然而，本發(fā)明不限制于這種結(jié)構(gòu)?？梢杂砷_關(guān)505 控制將電源電位VH’提供給第一電容元件503的第二電極，該電源電位Vh’不同于電源電位 VDD。另外，由開關(guān)506控制將電源電位\，提供給第二電容元件504的第二電極，該電源電 位八’不同于電源電位VSS。在這種情況中，VH+VJ-V^VSS高于VTHn(VH+Vj-V^VSS > VTHn)， 而 \+Vh’-Vh-VDD 低于 Vthp (Vl+Vh'-Vh-VDD < VTHp)。此外，理想的是其關(guān)系為八’-VSS 彡 VTHn， 且 V-VDD 彡 VTHP。注意，當(dāng)用開關(guān)505或開關(guān)506控制將電源電位VSS或VDD提供給電容元件的第 二電極的情況中，與在利用不同于電源電位VSS或VDD的電位VJ或VH’時相比，能夠減少 用于提供電源電位的布線個數(shù)。另一方面，當(dāng)提供不同于電源電位VSS或VDD的電位的情況中，與在用開關(guān)505， 506控制將電源電位VSS或VDD提供給電容元件的第二電極時相比，能夠根據(jù)每個晶體管 540，543的閥值適當(dāng)?shù)卦O(shè)置儲存在每個電容元件的電位差。例如，當(dāng)ρ溝道型晶體管540的 閥值電壓稱為Vthp時，優(yōu)選設(shè)置電源電位VH’比正常操作的輸入信號IN的高電位側(cè)電位Vh 高|VTHp|以上。同樣，當(dāng)η溝道型晶體管543的閥值電壓稱為Vnfa時，優(yōu)選設(shè)置電源電位八’ 比正常操作的輸入信號IN的低電位側(cè)電位Vj氏|VTHn|以下。根據(jù)上述結(jié)構(gòu)，能夠配合每個 晶體管的閥值校正輸入信號，從而可以進(jìn)一步提高數(shù)字電路運行的可靠性。注意，圖8A和圖8B的結(jié)構(gòu)可以組合在一起。用于本發(fā)明的數(shù)字電路的晶體管可以是單晶硅晶體管，SOI (絕緣體表硅)晶體 管，或利用多晶硅半導(dǎo)體，或半非晶硅(微晶硅)半導(dǎo)體，或非晶硅半導(dǎo)體的薄膜晶體管，或 利用有機(jī)半導(dǎo)體的晶體管，或利用納米碳管的晶體管。本發(fā)明中，可以應(yīng)用的晶體管的種類 不受限制，以非晶硅或多晶硅為典型的使用非單晶半導(dǎo)體膜的薄膜晶體管(TFT)；使用半導(dǎo)體襯底或SOI襯底形成的MOS型晶體管；面結(jié)型晶體管(junctiontype transistor)；雙 極晶體管；使用有機(jī)半導(dǎo)體或納米碳管的晶體管；以及其他的晶體管都可以被利用。另外， 安置晶體管的襯底種類也不受限制，晶體管可以被安置在單晶襯底、SOI襯底、剝離襯底等。 注意，雖然本實施方案模式中示出了如圖5所示那樣，采用圖IC所示的第二種結(jié) 構(gòu)的實例。但也可以采用如圖4所示那樣，采用圖IB所示的第一種結(jié)構(gòu)。實施方案模式5本實施方案模式中將說明在圖2中示出的本發(fā)明的反相器中，將電源電位VDD以 外的電位提供給第一電容元件203的第二電極，并且將電源電位VSS以外的電位提供給第 二電容元件204的第二電極的形式。在圖16A中示出本實施方案模式的反相器的結(jié)構(gòu)。圖16A中和圖2相同的部分使 用相同的符號。在圖16A中，為了將與ρ溝道型晶體管211的閥值電壓相同的電位儲存在 第一電容元件203中，并為了將與η溝道型晶體管212的閥值電壓相同的電位儲存在第二 電容元件204中，每個電源電壓被設(shè)置為最優(yōu)化的值。而且，本實施方案模式中，把通過開 關(guān)206提供給第一電容元件203的第一電極的電位稱為VDD，把通過開關(guān)207提供給第一電 容元件203的第二電極的電位稱為VDD-1 Vthp I。同樣，把通過開關(guān)209提供給第二電容元件 204的第一電極的電位稱為VSS，把通過開關(guān)210提供給第二電容元件204的第二電極的電 位稱為 VSS+1 VtiJ。接著，參考圖16Β和16D解釋圖16Α所示反相器的工作原理。首先，將電荷積聚在第一電容元件203和第二電容元件204中。本實施方案模式 中，能夠個別控制第一電容元件203的第二電極電位和ρ溝導(dǎo)型晶體管211的源極電位，并 且能夠個別控制第二電容元件204的第二電極電位和η溝導(dǎo)型晶體管212的源極電位。所 以，可以同時在第一電容元件203和在第二電容元件204中積聚電位。如圖16Β中所示，通過閉合開關(guān)206，207，209，210，并斷開開關(guān)205，208，ρ溝道型 晶體管211的閥值電壓被儲存在第一電容元件203內(nèi)，且η溝道型晶體管212的閥值電壓 被儲存在第二電容元件204內(nèi)。然后，通過斷開開關(guān)206，207，209，210，以保持在第一電容 元件203和第二電容元件204上積聚的電荷。接著，將給出根據(jù)存儲的電位差來執(zhí)行輸入信號的電位校正，以及依據(jù)該校正過 的電位進(jìn)行正常操作的說明。接著，將參考圖16C給出輸入信號IN的電位與電源電位VDD具有相同電位的情況 中的操作的說明。在正常操作中，開關(guān)206，207，209和210 —直都斷開，而開關(guān)205，208 一 直都閉合。輸入信號電位經(jīng)開關(guān)205，208提供給第一電容元件203的第一電極和第二電容 元件204的第一電極。 這時，第一電容元件203儲存有閥值電壓-1 Vthp I，這意味著第一電容元件203的第 二電極電位為VDD-1 Vthp I。因此，ρ溝道型晶體管211的柵極電壓Vesp = -1 Vthp |，因此，ρ溝 道型晶體管211轉(zhuǎn)為截止。另一方面，第二電容元件204儲存有閥值電壓|VTHn|，這意味著第二電容元件204 的第二電極電位為VDD+1 VTHn I。因此，η溝道型晶體管212的柵極電壓Vesn = VDD-VSS+1 VTHn| > I VtiJ，因此，η溝道型晶體管212轉(zhuǎn)為導(dǎo)通。因此，當(dāng)輸入信號IN的電位為VDD時，電源電位VSS作為輸出信號OUT的電位提供給隨后的電路。接著，將參考圖16D給出輸入信號IN的電位與電源電位VSS具有相同電位的情況中的操作的說明。和圖16C的情況相同，在正常操作中，開關(guān)206，207，209和210 —直都斷 開，而開關(guān)205，208 —直都閉合。輸入信號電位經(jīng)開關(guān)205，208提供給第一電容元件203 的第一電極和第二電容元件204的第一電極。這時，第一電容元件203儲存有閥值電壓-1 Vthp I，這意味著第一電容元件203的 第二電極電位為VSS-1 Vthp I。因此，P溝道型晶體管211的柵極電壓Vesp = VSS-VDD-1 Vthp < -IVthp I，因此，ρ溝道型晶體管211轉(zhuǎn)為導(dǎo)通。另一方面，第二電容元件204儲存有閥值電壓|VTHn|，這意味著第二電容元件204 的第二電極電位為VSS+|VTttJ。因此，η溝道型晶體管212的柵極電壓Vesn= | VtiJ，因此， η溝道型晶體管212轉(zhuǎn)為截止。因此，當(dāng)輸入信號IN的電位為VSS時，電源電位VDD作為輸出信號OUT的電位提 供給隨后的電路。本實施方案模式中，在電源電位相對于閥值電壓的絕對值即使不具有充分的電位 時，也可以提高晶體管的運行速率。所以，能夠減少數(shù)字電路的功耗。實施方案模式6本實施方案模式中將說明在圖5中示出的本發(fā)明的反相器中，將電源電位VDD以 外的電位提供給第一電容元件303的第二電極，并且將電源電位VSS以外的電位提供給第 二電容元件304的第二電極的形式。在圖17A中示出本實施方案模式的反相器的結(jié)構(gòu)。圖17A中和圖5相同的部分使 用相同的符號。在圖17A中，為了將與ρ溝道型晶體管311的閥值電壓相同的電位儲存在 第一電容元件303中，并為了將與η溝道型晶體管312的閥值電壓相同的電位儲存在第二 電容元件304中，每個電源電壓被設(shè)置為最優(yōu)化的值。而且，本實施方案模式中，把通過開 關(guān)305提供給第一電容元件303的第二電極的電位稱為VDD-|VTHp|。另外，把通過開關(guān)306 提供給第二電容元件304的第二電極的電位稱為VSS+| VTHn|。接著，參考圖17B和17D解釋圖17A所示反相器的工作原理。首先，將電荷積聚在第一電容元件303和第二電容元件304中。如圖17B中所示，通過閉合開關(guān)305，斷開開關(guān)306，從而輸入VDD作為輸入信號 IN，p溝道型晶體管311的閥值電壓儲存在第一電容元件303內(nèi)。然后，通過斷開開關(guān)305， 以保持在第一電容元件303上積聚的電荷。隨后，如圖17C中所示，通過閉合開關(guān)306，斷開開關(guān)305，從而輸入VSS作為輸入 信號IN，n溝道型晶體管312的閥值電壓儲存在第二電容元件304內(nèi)。然后，通過斷開開關(guān) 306，以保持在第二電容元件304上積聚的電荷。接著，將給出根據(jù)存儲的電位差來執(zhí)行輸入信號的電位校正，以及依據(jù)該校正過 的電位進(jìn)行正常操作的說明。接著，將參考圖17C給出輸入信號IN的電位與電源電位VDD具有相同電位的情況 中的操作的說明。在正常操作中，開關(guān)305，306 —直都斷開。輸入信號電位提供給第一電 容元件303的第一電極和第二電容元件304的第一電極。這時，第一電容元件303儲存有閥值電壓-1 Vthp I，這意味著第一電容元件303的第二電極電位為VDD-1 Vthp I。因此，ρ溝道型晶體管311的柵極電壓Vesp = -1 Vthp |，因此，ρ溝 道型晶體管311轉(zhuǎn)為截止。另一方面，第二電容元件304儲存有閥值電壓|VTHn|，這意味著第二電容元件304 的第二電極電位為VDD+1 VTHn I。因此，η溝道型晶體管312的柵極電壓Vesn = VDD-VSS+1 VTHn| > I VtiJ，因此，η溝道型晶體管312轉(zhuǎn)為導(dǎo)通。
因此，當(dāng)輸入信號IN的電位為VDD時，電源電位VSS作為輸出信號OUT的電位提 供給隨后的電路。接著，將參考圖17D給出輸入信號IN的電位與電源電位VSS具有相同電位的情況 中的操作的說明。和圖17C的情況相同，在正常操作中，開關(guān)305，306 —直都斷開。輸入信 號電位提供給第一電容元件303的第一電極和第二電容元件304的第一電極。這時，第一電容元件303儲存有閥值電壓-1 Vthp I，這意味著第一電容元件303的 第二電極電位為VSS-1 Vthp I。因此，P溝道型晶體管311的柵極電壓Vesp = VSS-VDD-1 Vthp <-IVthp I，因此，ρ溝道型晶體管311轉(zhuǎn)為導(dǎo)通。另一方面，第二電容元件304儲存有閥值電壓|VTHn|，這意味著第二電容元件304 的第二電極電位為VSS+|VTttJ。因此，η溝道型晶體管312的柵極電壓Vesn= | VtiJ，因此， η溝道型晶體管312轉(zhuǎn)為截止。因此，當(dāng)輸入信號IN的電位為VSS時，電源電位VDD作為輸出信號OUT的電位提 供給隨后的電路。本實施方案模式中，在電源電位相對于閥值電壓的絕對值即使不具有充分的電位 時，也可以提高晶體管的運行速率。所以，能夠減少數(shù)字電路的功耗。下文中將說明本發(fā)明的實施例。實施例1本實施例說明本發(fā)明的時鐘控制反相器的結(jié)構(gòu)和驅(qū)動，該時鐘反相器應(yīng)用于半導(dǎo) 體顯示器件的信號線驅(qū)動電路。圖9A示出應(yīng)用在本實施例中的時鐘控制反相器的電路圖。圖9A的時鐘控制反相 器相當(dāng)于圖8A所示的時鐘控制反相器的開關(guān)。注意，本實施例中示出了如圖5所示那樣，采用圖IC所示的第二種結(jié)構(gòu)的實例。但 也可以采用如圖4所示那樣，采用圖IB所示的第一種結(jié)構(gòu)。圖9A所示的時鐘控制反相器包括第一電容元件601 ；第二電容元件602 ；ρ溝道 型晶體管603，607，和608 ；以及η溝道型晶體管604，609，和610。第一電容元件601的第一電極和第二電容元件602的第一電極互相連接，并接收 輸入信號IN的電位。第一電容元件601的第二電極連接到ρ溝道型晶體管607的柵極。第 二電容元件602的第二電極連接到η溝道型晶體管610的柵極。ρ溝道型晶體管603的第一接線端接收電源電位VDD，p溝道型晶體管603的第二 接線端連接到第一電容元件601的第二電極。η溝道型晶體管604的第一接線端接收電源 電位VSS，ρ溝道型晶體管604的第二接線端連接到第二電容元件602的第二電極。ρ溝道型晶體管607的第一接線端(這兒為源極)接收電源電位VDD。ρ溝道型 晶體管607的第二接線端(這兒為漏極)和ρ溝道型晶體管608的第一接線端(這兒為源 極)互相連接。此外，η溝道型晶體管610的第一接線端(這兒為源極)接收電源電位VSS。η溝道型晶體管610的第二接線端(這兒為漏極)連接到η溝道型晶體管609的第一接線 端(這兒為源極)。η溝道型晶體管609的第二接線端(這兒為漏極)連接到ρ溝道型晶 體管608的第二接線端(這兒為漏極)。注意，η溝道型晶體管609的第二接線端的電位和 P溝道型晶體管608第二接線端的電位作為輸出信號OUT的電位提供給隨后的電路。圖9B表示在第二電容元件602和第一電容元件601積聚電荷期間及執(zhí)行正常操作周期期間，輸入信號IN的電位和ρ溝道型晶體管603的柵極的電位及η溝道型晶體管 604的柵極的電位的定時圖。如圖9Β所示，在第二電容元件602積聚電荷期間中，ρ溝道型晶體管603的柵極接 收高于將電源電位VDD加算到閥值電壓的電位，因此ρ溝道型晶體管603轉(zhuǎn)為截止(OFF)。 同樣，η溝道型晶體管604的柵極接收高于將電源電位VSS加算到閥值電壓的電位，因此η 溝道型晶體管604轉(zhuǎn)為導(dǎo)通(ON)。并且，輸入信號IN的電位維持在低電壓側(cè)的電位\。并且，將電荷積聚在第二電容元件602之后，給η溝道型晶體管604的柵極提供低 于將電源電位VSS加算到閥值電壓的電位，因此η溝道型晶體管604轉(zhuǎn)為截止(OFF)，這樣 在第二電容元件602中電荷處于被保持的狀態(tài)。接著，在第一電容元件601積聚電荷期間中，ρ溝道型晶體管603的柵極接收低于 將電源電位VDD加算到閥值電壓的電位，因此ρ溝道型晶體管603轉(zhuǎn)為導(dǎo)通(ON)。同樣，η 溝道型晶體管604的柵極接收低于將電源電位VSS加算到閥值電壓的電位，因此η溝道型 晶體管604轉(zhuǎn)為截止(OFF)。并且，輸入信號IN的電位維持在高電壓側(cè)的電位VH。并且，將電荷充分積聚在第一電容元件601之后，給ρ溝道型晶體管603的柵極提 供高于將電源電位VSS加算到閥值電壓的電位，因此P溝道型晶體管603轉(zhuǎn)為截止(OFF)， 并在第二電容元件601上保持積聚的電荷。注意，雖然在圖9B中，在第二電容元件602中積聚電荷在先，在第一電容元件601 中積聚電荷在后，然而這個工作順序也可以是相反的，也就是，先在第一電容元件601中積 聚電荷，然后在第二電容元件602積聚電荷。在正常運行期間，ρ溝道型晶體管603的柵極接收高于將電源電位VDD加算到閥 值電壓的電位，因此P溝道型晶體管603轉(zhuǎn)為截止。同樣，η溝道型晶體管604的柵極接收 低于將電源電位VSS加算到閥值電壓的電位，因此η溝道型晶體管604轉(zhuǎn)為截止。圖10中示出利用本實施例的時鐘控制反相器的信號線驅(qū)動電路的結(jié)構(gòu)。本實施 例的信號線驅(qū)動電路包括移位寄存器1001，鎖存器A 1002和鎖存器B 1003。鎖存器A 1002 和B 1003包括多個鎖存單元，而實施例的時鐘控制反相器用在這些鎖存單元的每一個中。具體如圖10所示，在本實施例中的鎖存器A 1002的每個鎖存單元包括本實施例 的時鐘控制反相器1004，普通的時鐘控制反相器1005，兩個反相器1006和1007。假定含有與電源相同幅度的信號輸入到普通時鐘控制反相器1005，兩個反相器 1006和1007。因此，能夠應(yīng)用一種普通電路。然而，同樣假定輸入小幅度的信號，作為視頻 信號，即，輸入到時鐘控制反相器1004的輸入信號。因此需要如圖8和圖9所示那樣的本 發(fā)明的電路。關(guān)于本實施例的時鐘控制反相器，視頻信號相當(dāng)于輸入信號IN。由移位寄存器 1001提供的定時信號以及通過對移位寄存器1001定時信號的極性進(jìn)行反相獲得的信號， 兩個信號中的一個輸入到P溝道型晶體管608的柵極，而另一個輸入到η溝道型晶體管609的柵極。注意，可以將儲存電荷的期間設(shè)定為鎖器A不工作的周期。例如，可以將其設(shè)定為 在回程期間或時間等級系統(tǒng)的情況下的照明周期(驅(qū)動器不工作期間)。另外，也可以用從移位寄存器1001輸出的信號(取樣脈沖，samplingpluse)來控 制儲存電荷的時機(jī)。即，用幾列前的取樣脈沖來執(zhí)行儲存電荷。圖11中示出時鐘控制反相器1004和1005的俯視圖。由于時鐘控制反相器1004 和1005結(jié)構(gòu)幾乎相同，所以在此以時鐘控制反相器1004為例對其結(jié)構(gòu)進(jìn)行說明。對與圖 9A中描述的元件相同的元件給出相同參考數(shù)字。接線1101輸入輸入信號IN，而接線1102輸出輸出信號OUT。接線1103給η溝道 型晶體管609的柵極提供一個電位，而接線1104給ρ溝道型晶體管608的柵極提供一個電 位。接線1105給η溝道型晶體管604的柵極提供一個電位，接線1106給ρ溝道型晶體管 603的柵極提供一個電位。此外，接線1120提供電源電位VSS，并且接線1121提供電源電位VDD。圖12Α示出沿圖11的Α_Α，線截取的橫截面圖，圖12Β示出沿圖11的Β_Β，線截 取的橫截面圖。接線1200和1201兩者都連接到接線1106。接線1200通過接線1220連接到ρ溝
道型晶體管603的第二接線端。時鐘控制反相器1004中的ρ溝道型晶體管608包括溝道形成區(qū)1207 ；摻雜區(qū) 1206和1208，它們相應(yīng)于第一或第二接線端；柵極電極1202，它相應(yīng)于柵極；柵極絕緣薄膜 1224，是在溝道形成區(qū)1207和柵極電極1202之間提供的。時鐘控制反相器1004的ρ溝道型晶體管607包括溝道形成區(qū)1209 ；摻雜區(qū) 1208和1210，它們相應(yīng)于第一或第二接線端；柵極電極1203，它相應(yīng)于柵極；柵極絕緣薄膜 1224，是在溝道形成區(qū)1209和柵極電極1203之間提供的。時鐘控制反相器1005的ρ溝道型晶體管607包括溝道形成區(qū)1211 ；摻雜區(qū) 1210和1212，它們相當(dāng)于第一或第二接線端；柵極電極1204，它相當(dāng)于柵極；柵極絕緣薄膜 1224，其提供在溝道形成區(qū)1211和柵極電極1204之間。時鐘控制反相器1005的ρ溝道型晶體管608包括溝道形成區(qū)1213 ；摻雜區(qū) 1212和1214，它們相應(yīng)于第一或第二接線端；柵極電極1205，它相應(yīng)于柵極；柵極絕緣薄膜 1224，是在溝道形成區(qū)1213和柵極電極1205之間提供的。時鐘控制反相器1004具有的ρ溝道型晶體管608和ρ溝道型晶體管607含有公 共的摻雜區(qū)1208。摻雜區(qū)1208相當(dāng)于時鐘控制反相器1004中的ρ溝道型晶體管608的源 極，并相當(dāng)于時鐘控制反相器1004中的ρ溝道型晶體管607的漏極。時鐘控制反相器1005具有的ρ溝道型晶體管608和ρ溝道型晶體管607含有公 共的摻雜區(qū)1212。摻雜區(qū)1212相當(dāng)于時鐘控制反相器1005的ρ溝道型晶體管608的源 極，并相當(dāng)于時鐘控制反相器1005的ρ溝道型晶體管607的漏極。時鐘控制反相器1004的ρ溝道型晶體管607以及時鐘控制反相器1005的ρ溝道 型晶體管607具有公共的摻雜區(qū)1210。摻雜區(qū)1210相當(dāng)于兩個晶體管的源極。摻雜區(qū)1206連接到接線1215。摻雜區(qū)1214連接到接線1217。接線1215連接到 時鐘控制反相器1004中的η溝道型晶體管609的漏極。時鐘控制反相器1004中的ρ溝道型晶體管607的柵極電極1203通過接線1221連接到P溝道型晶體管603的第二接線端。 接線1223連接到第一電容元件601的半導(dǎo)體薄膜1226中的摻雜區(qū)1225。通過使 半導(dǎo)體薄膜1226和柵極電極1203中間夾柵極絕緣薄膜1224而重疊，以形成電容元件；以 及通過使柵極電極1203和接線1223中間夾層間絕緣薄膜1230而重疊，以形成電容元件， 這兩者都相當(dāng)于第一電容元件601。如此，將電容元件形成為MOS電容器。然而，在MOS電容器中，依據(jù)一個電極和另 一個電極上的高電位和低電位的關(guān)系，電容值變得相當(dāng)?shù)匦?。因此，提供兩個電容元件，并 且電極的極性和方向相反，這樣，電容元件能不管電位的高或低的關(guān)系而進(jìn)行工作。在此，形成的電容相當(dāng)大。這是因為即使施加信號IN的電壓，也會因電容元件601 和晶體管607的柵極電容，該電壓被分壓。例如，當(dāng)電容元件601和晶體管607的柵極電容 含有相同的電容量時，僅有輸入信號IN幅度的一半提供給晶體管607的柵極。因此，有必 要擴(kuò)大電容元件601的電容。作為一種標(biāo)準(zhǔn)，最好形成電容元件601，其電容是晶體管607 的柵極電容的5倍。應(yīng)當(dāng)注意，相同的情況可以應(yīng)用于電容元件602和晶體管610之間的 關(guān)系中。應(yīng)當(dāng)注意，作為本發(fā)明數(shù)字電路中之一的時鐘控制反相器不局限于圖11所示的 結(jié)構(gòu)。例如，也可以用移位寄存器1001中的觸發(fā)器電路構(gòu)成時鐘控制反相器。這種情況下， 本發(fā)明應(yīng)用于被輸入小振幅的輸入信號的部分中。所以，由于移位寄存器中的時鐘信號和 反相時鐘信號振幅小，最好采用如圖8A所示的時鐘控制反相器。在這種情況中，移位寄存 器在輸入的視頻信號回掃期間不工作。因此，在回掃期間可以儲存電荷的電位差。作為本發(fā)明數(shù)字電路中之一的時鐘控制反相器不局限于圖11所示的結(jié)構(gòu)。實施例2將本發(fā)明的數(shù)字電路用到驅(qū)動電路中的所有半導(dǎo)體器件都落在本發(fā)明的范疇內(nèi)。 圖15示出一種半導(dǎo)體顯示器件的輪廓圖，該半導(dǎo)體顯示器件是本發(fā)明的半導(dǎo)體器件中之 一。圖15中所示的半導(dǎo)體顯示器件包括像素部分1503，在該像素部分上提供許多像素； 掃描線驅(qū)動電路1501，它選擇像素；及信號線驅(qū)動電路1502，它將視頻信號提供給所選的 像素。此外，經(jīng)過FPC1504提供用于驅(qū)動像素部分1503，信號線驅(qū)動電路1502和掃描線驅(qū) 動電路1501的各種信號和電源電位。本發(fā)明的半導(dǎo)體顯示器件包括液晶顯示器件；發(fā)光器件，該發(fā)光器件在每個像 素中含有以有機(jī)發(fā)光元件為典型的發(fā)光元件；DMD(數(shù)字微鏡裝置)，PDP(等離子體顯示 板)，F(xiàn)ED (場發(fā)射顯示器)和類似元件；以及其他顯示器件，這些顯示器件含有用半導(dǎo)體薄 膜形成的電路元件構(gòu)成的驅(qū)動電路。除了半導(dǎo)體顯示器件外，落在本發(fā)明范疇內(nèi)的半導(dǎo)體器件還包括半導(dǎo)體集成電 路，該半導(dǎo)體集成電路含有一個或多個下列的電路包括加法器，算術(shù)邏輯部分(ALU)，計 數(shù)器，乘法器，移位器或類似元件的運算電路；包括觸發(fā)器，多通道RAM，先進(jìn)先出(FIFO)電 路和類似電路的存儲電路；包括PLA(可編程邏輯陣列)，或類似元件的控制電路。實施例3使用本發(fā)明半導(dǎo)體器件的電子器具包括視頻攝像機(jī)；數(shù)字?jǐn)z像機(jī)，眼鏡型顯示 器(頭盔顯示器)，導(dǎo)航系統(tǒng)，放聲系統(tǒng)(車載聲頻設(shè)備和音頻裝置)，筆記本(note-size) 個人計算機(jī)，游戲機(jī)，便攜式信息裝置(移動計算機(jī)，便攜式電話，便攜式游戲機(jī)，電子書，或類似裝置)，包括記錄介質(zhì)的圖像再現(xiàn)裝置(更具體地，能夠再現(xiàn)一種記錄介質(zhì)的裝置， 例如數(shù)字通用光盤(DVD)等等，并包括用于顯示再現(xiàn)圖像的顯示器)或類似裝置。這些電 子器具的具體例子示于圖18A-18H。圖18A表示一個顯示器件，由機(jī)殼2001、底座2002、顯示單元2003、揚聲器單元2004、視頻輸入端子2005等組成。將按本發(fā)明制造的發(fā)光器件應(yīng)用到該顯示單元2003上， 以完成本發(fā)明的顯示器件。鑒于具有發(fā)光元件的發(fā)光器件是自照明的，故該器件不需要背 面光因此可以做成比液晶顯示器件更薄的顯示單元。該發(fā)光元件顯示器件指的是用于顯示 信息的所有顯示器件，包括用于個人計算機(jī)、用于電視廣播接收和用于廣告的器件。圖18B表示數(shù)字式照相機(jī)，由本體2101、顯示單元2102、圖像接收單元2103、操作 鍵2104、外部接線口 2105、快門2106等組成。通過將按本發(fā)明制造的發(fā)光器件應(yīng)用在該顯 示單元2102上，可以完成本發(fā)明的數(shù)字照相機(jī)。圖18C表示筆記本計算機(jī)，由本體2201、機(jī)殼2202、顯示單元2203、鍵盤2204、夕卜 部接線口 2205、指向鼠標(biāo)2206等組成。將按本發(fā)明制造的發(fā)光器件應(yīng)用到該顯示單元2203 上，以完成本發(fā)明的筆記本計算機(jī)。圖18D表示移動電腦，由本體2301、顯示單元2302、開關(guān)2303、操作鍵2304、紅外 口 2305等組成。通過將按本發(fā)明制造的發(fā)光器件應(yīng)用到該顯示單元2302上，可以完成本 發(fā)明的移動電腦。圖18E表示配備記錄介質(zhì)的移動式圖像播放裝置(具體地說是DVD顯示器)。該 裝置由本體2401、機(jī)殼2402、顯示單元A2403、顯示單元B2404、記錄介質(zhì)(DVD之類)讀取 單元2405、操作鍵2406、揚聲器單元2407等組成。顯示單元A2403主要顯示圖像信息，而顯 示單元B2404主要顯示文本信息。該配備了記錄介質(zhì)的圖像播放裝置還包括家庭游戲機(jī)。 通過將按本發(fā)明制造的發(fā)光器件應(yīng)用到顯示單元A2403和B2404上，可以完成本發(fā)明的圖 像播放裝置。圖18F表示護(hù)目鏡式顯示器(頭盔式顯示器)，由本體2501、顯示單元2502和臂 單元2503組成。通過將按本發(fā)明制造的發(fā)光器件應(yīng)用到顯示單元2502上，可以完成本發(fā) 明的護(hù)目鏡式顯示器。圖18G表示攝像機(jī)，由本體2601、顯示單元2602、機(jī)殼2603、外部接口 2604、遙控 接收單元2605、圖像接收單元2606、電池2607、音頻輸入單元2608、操作鍵2609等組成。通 過將按本發(fā)明制造的發(fā)光器件應(yīng)用到顯示單元2602上，可以完成本發(fā)明的攝像機(jī)。圖18H表示手提電話，由本體2701、機(jī)殼2702、顯示單元2703、音頻輸入單元 2704、音頻輸出單元2705、操作鍵2706、外部接口 2707、天線2708等組成。按本發(fā)明制造的 發(fā)光器件可應(yīng)用到顯示單元2703上。如果顯示單元2703顯示黑背景白字，則該手機(jī)耗電 較少。如果將來提高了有機(jī)材料發(fā)出光的亮度，則該發(fā)光器件可用在前或后投影器中， 將載有圖像信息的輸出光透過透鏡之類放大并將該光投射出去。目前，這些電子器具正以越來越高的頻率通過電子通訊線路如互聯(lián)網(wǎng)和CATV(有 線電視)發(fā)送信息，特別是動畫信息。鑒于有機(jī)材料具有非?？斓捻憫?yīng)速度，故該發(fā)光器件 適用于動畫顯示。在該發(fā)光器件中，發(fā)光部分消耗電能，因此優(yōu)選以要求較少發(fā)光部分的方式顯示信息。當(dāng)該發(fā)光器件用在移動式信息終端顯示單元中，尤其是手機(jī)和音頻播放器件這類主 要顯示文字信息的器件中時，優(yōu)選以下方式驅(qū)動這樣的器件，即使不發(fā)光部分形成背景，而 發(fā)光部分形成文字信息。如上所述，采用本發(fā)明制造的發(fā)光器件的應(yīng)用范圍如此廣泛，以致它可應(yīng)用到任何領(lǐng)域的電子器具上。本實施例的電子器具可通過采用具有上述實施方案模式及實施例中 任一結(jié)構(gòu)的發(fā)光器件來完成。按照本發(fā)明的上述的結(jié)構(gòu)，數(shù)字電路可以正常運行而與輸入信號的電位無關(guān)。另外，當(dāng)電路元件包括晶體管，并當(dāng)校正過的輸入信號輸入到該晶體管柵極時，晶 體管的柵極電容與第一電容元件或第二電容元件串聯(lián)連接。因此，通過晶體管的柵極電容 和第一電容元件或第二電容元件間的串聯(lián)連接獲得的合成電容將小于由晶體管單個柵極 電容獲得的電容。因此，能夠防止由柵極電容引起的晶體管滯后操作。
權(quán)利要求
一種半導(dǎo)體裝置，包括第一電容元件，包括第一電極和第二電極；第二電容元件，包括第一電極和第二電極，第二電容元件的第一電極電連接到第一電容元件的第一電極；第一晶體管，包括柵極電極、源極電極和漏極電極，該第一晶體管的柵極電極電連接到第一電容元件的第二電極；第一布線，電連接到第一晶體管的源極電極和漏極電極之一；第二晶體管，包括柵極電極、源極電極和漏極電極，該第二晶體管的柵極電極電連接到第二電容元件的第二電極，該第二晶體管的源極電極和漏極電極之一電連接到該第一晶體管的源極電極和漏極電極的另一個；第二布線，電連接到第二晶體管的源極電極和漏極電極的另一個；第三晶體管，電連接在第一電容元件的第二電極和第一布線之間；和第四晶體管，電連接在第二電容元件的第二電極和第二布線之間，控制第二電容元件的第二電極的電位。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中第一晶體管的類型不同于第二晶體管的類型。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中第一晶體管的類型與第三晶體管的類型相 同，并且其中第二晶體管的類型與第四晶體管的類型相同。
4.一種半導(dǎo)體裝置，包括第一電容元件，包括第一電極和第二電極；第二電容元件，包括第一電極和第二電極，第二電容元件的第一電極電連接到第一電 容元件的第一電極；第一晶體管，包括柵極電極、源極電極和漏極電極，該第一晶體管的柵極電極電連接到 第一電容元件的第二電極；第一布線，電連接到第一晶體管的源極電極和漏極電極之一； 第二晶體管，包括柵極電極、源極電極和漏極電極，該第二晶體管的柵極電極電連接到 第二電容元件的第二電極，該第二晶體管的源極電極和漏極電極之一電連接到該第一晶體 管的源極電極和漏極電極的另一個；第二布線，電連接到第二晶體管的源極電極和漏極電極的另一個； 第三晶體管，電連接在第一電容元件的第二電極和第一布線之間；和 第四晶體管，電連接在第二電容元件的第二電極和第二布線之間，控制第二電容元件 的第二電極的電位，其中第一布線的電位高于第二布線的電位。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其中第一晶體管的類型不同于第二晶體管的類型。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其中第一晶體管的類型與第三晶體管的類型相 同，并且其中第二晶體管的類型與第四晶體管的類型相同。
7. 一種半導(dǎo)體裝置，包括第一電容元件，包括第一電極和第二電極；第二電容元件，包括第一電極和第二電極，第二電容元件的第一電極電連接到第一電 容元件的第一電極；第一晶體管，包括柵極電極、源極電極和漏極電極，該第一晶體管的柵極電極電連接到 第一電容元件的第二電極；第一布線，電連接到第一晶體管的源極電極和漏極電極之一； 第二晶體管，包括柵極電極、源極電極和漏極電極，該第二晶體管的柵極電極電連接到 第二電容元件的第二電極，該第二晶體管的源極電極和漏極電極之一電連接到該第一晶體 管的源極電極和漏極電極的另一個；第二布線，電連接到第二晶體管的源極電極和漏極電極的另一個； 第三晶體管，電連接在第一電容元件的第二電極和第一布線之間，控制第一電容元件 的第二電極的第一電位；以及第四晶體管，電連接在第二電容元件的第二電極和第二布線之間， 其中第一電位不同于第一布線的電位，并且 其中第二電位不同于第二布線的電位。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其中第一晶體管的類型不同于第二晶體管的類型。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其中第一晶體管的類型與第三晶體管的類型相 同，并且其中第二晶體管的類型與第四晶體管的類型相同。
10. 一種半導(dǎo)體裝置，包括第一電容元件，包括第一電極和第二電極；第二電容元件，包括第一電極和第二電極，第二電容元件的第一電極電連接到第一電 容元件的第一電極；第一晶體管，包括柵極電極、源極電極和漏極電極，該第一晶體管的柵極電極電連接到 第一電容元件的第二電極；第一布線，電連接到第一晶體管的源極電極和漏極電極之一； 第二晶體管，包括柵極電極、源極電極和漏極電極，該第二晶體管的柵極電極電連接到 第二電容元件的第二電極，該第二晶體管的源極電極和漏極電極之一電連接到該第一晶體 管的源極電極和漏極電極的另一個；第二布線，電連接到第二晶體管的源極電極和漏極電極的另一個； 第三晶體管，電連接在第一電容元件的第二電極和第一布線之間，控制第一電容元件 的第二電極的第一電位；以及第四晶體管，電連接在第二電容元件的第二電極和第二布線之間， 其中第一電位不同于第一布線的電位， 其中第二電位不同于第二布線的電位，并且 其中第一布線的電位高于第二布線的電位。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其中第一晶體管的類型不同于第二晶體管的類型。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其中第一晶體管的類型與第三晶體管的類型 相同，并且其中第二晶體管的類型與第四晶體管的類型相同。
13. 一種半導(dǎo)體裝置，其特征在于，具有電容元件、第一和第二晶體管、以及布線， 所述電容元件的第一電極電連接于輸入端子，所述第一晶體管的源極或漏極的一方電連接于所述布線，所述第一晶體管的源極或漏極的另一方電連接于所述電容元件的第二電極，所述第二晶體管的柵極電連接于所述電容元件的第二電極，所述第二晶體管的源極或漏極的一方電連接于所述布線，所述第二晶體管的源極或漏極的另一方電連接于輸出端子。
14. 一種半導(dǎo)體裝置，其特征在于，具有電容元件、第一和第二晶體管、以及第一和第 二布線，所述電容元件的第一電極電連接于輸入端子，所述第一晶體管的源極或漏極的一方電連接于所述第一布線，所述第一晶體管的源極或漏極的另一方電連接于所述電容元件的第二電極，所述第二晶體管的柵極電連接于所述電容元件的第二電極，所述第二晶體管的源極或漏極的一方電連接于所述第二布線，所述第二晶體管的源極或漏極的另一方電連接于輸出端子。
15. 一種半導(dǎo)體裝置，其特征在于，具有電容元件、第一和第二晶體管、以及布線， 所述電容元件的第一電極電連接于輸入端子，所述第一晶體管的源極或漏極的一方電連接于所述布線，所述第一晶體管的源極或漏極的另一方電連接于所述電容元件的第二電極，所述第二晶體管的柵極電連接于所述電容元件的第二電極，所述第二晶體管的源極或漏極的一方電連接于所述布線，所述第二晶體管的源極或漏極的另一方電連接于輸出端子，所述電容元件的電容比所述第二晶體管的柵極電容大。
16. 一種半導(dǎo)體裝置，其特征在于，具有電容元件、第一和第二晶體管、以及第一和第 二布線，所述電容元件的第一電極電連接于輸入端子，所述第一晶體管的源極或漏極的一方電連接于所述第一布線，所述第一晶體管的源極或漏極的另一方電連接于所述電容元件的第二電極，所述第二晶體管的柵極電連接于所述電容元件的第二電極，所述第二晶體管的源極或漏極的一方電連接于所述第二布線，所述第二晶體管的源極或漏極的另一方電連接于輸出端子，所述電容元件的電容比所述第二晶體管的柵極電容大。
17.根據(jù)權(quán)利要求13至16的任一項所述的半導(dǎo)體裝置，其中， 所述第一晶體管和第二晶體管是P溝道型的晶體管。
18.根據(jù)權(quán)利要求13至16的任一項所述的半導(dǎo)體裝置，其中，所述第一晶體管和第二晶體管是η溝道型的晶體管。
19. 一種半導(dǎo)體裝置，其特征在于，具有第一和第二電容元件、第一至第四晶體管、以 及第一和第二布線，所述第一電容元件的第一電極和所述第二電容元件的第一電極電連接于輸入端子，所述第一晶體管的源極或漏極的一方電連接于所述第一布線，所述第一晶體管的源極或漏極的另一方電連接于所述第一電容元件的第二電極，所述第二晶體管的柵極電連接于所述第一電容元件的第二電極，所述第二晶體管的源極或漏極的一方電連接于所述第一布線，所述第二晶體管的源極或漏極的另一方電連接于輸出端子，所述第三晶體管的源極或漏極的一方電連接于所述第二布線，所述第三晶體管的源極或漏極的另一方電連接于所述第二電容元件的第二電極，所述第四晶體管的柵極電連接于所述第二電容元件的第二電極，所述第四晶體管的源極或漏極的一方電連接于所述第二布線，所述第四晶體管的源極或漏極的另一方電連接于輸出端子。
20. 一種半導(dǎo)體裝置，其特征在于，具有第一和第二電容元件、第一至第四晶體管、以 及第一至第四布線，所述第一電容元件的第一電極和所述第二電容元件的第一電極電連接于輸入端子，所述第一晶體管的源極或漏極的一方電連接于所述第一布線，所述第一晶體管的源極或漏極的另一方電連接于所述第一電容元件的第二電極，所述第二晶體管的柵極電連接于所述第一電容元件的第二電極，所述第二晶體管的源極或漏極的一方電連接于所述第二布線，所述第二晶體管的源極或漏極的另一方電連接于輸出端子，所述第三晶體管的源極或漏極的一方電連接于所述第三布線，所述第三晶體管的源極或漏極的另一方電連接于所述第二電容元件的第二電極，所述第四晶體管的柵極電連接于所述第二電容元件的第二電極，所述第四晶體管的源極或漏極的一方電連接于所述第四布線，所述第四晶體管的源極或漏極的另一方電連接于輸出端子。
21. 一種半導(dǎo)體裝置，其特征在于，具有第一和第二電容元件、第一至第四晶體管、以 及第一和第二布線，所述第一電容元件的第一電極和所述第二電容元件的第一電極電連接于輸入端子，所述第一晶體管的源極或漏極的一方電連接于所述第一布線，所述第一晶體管的源極或漏極的另一方電連接于所述第一電容元件的第二電極，所述第二晶體管的柵極電連接于所述第一電容元件的第二電極，所述第二晶體管的源極或漏極的一方電連接于所述第一布線，所述第二晶體管的源極或漏極的另一方電連接于輸出端子，所述第三晶體管的源極或漏極的一方電連接于所述第二布線，所述第三晶體管的源極或漏極的另一方電連接于所述第二電容元件的第二電極，所述第四晶體管的柵極電連接于所述第二電容元件的第二電極，所述第四晶體管的源極或漏極的一方電連接于所述第二布線，所述第四晶體管的源極或漏極的另一方電連接于輸出端子， 所述第一電容元件的電容比所述第二晶體管的柵極電容大， 所述第二電容元件的電容比所述第四晶體管的柵極電容大。
22.—種半導(dǎo)體裝置，其特征在于，具有第一和第二電容元件、第一至第四晶體管、以 及第一至第四布線，所述第一電容元件的第一電極和所述第二電容元件的第一電極電連接于輸入端子，所述第一晶體管的源極或漏極的一方電連接于所述第一布線，所述第一晶體管的源極或漏極的另一方電連接于所述第一電容元件的第二電極，所述第二晶體管的柵極電連接于所述第一電容元件的第二電極，所述第二晶體管的源極或漏極的一方電連接于所述第二布線，所述第二晶體管的源極或漏極的另一方電連接于輸出端子，所述第三晶體管的源極或漏極的一方電連接于所述第三布線，所述第三晶體管的源極或漏極的另一方電連接于所述第二電容元件的第二電極，所述第四晶體管的柵極電連接于所述第二電容元件的第二電極，所述第四晶體管的源極或漏極的一方電連接于所述第四布線，所述第四晶體管的源極或漏極的另一方電連接于輸出端子，所述第一電容元件的電容比所述第二晶體管的柵極電容大，所述第二電容元件的電容比所述第四晶體管的柵極電容大。
23.根據(jù)權(quán)利要求19至22的任一項所述的半導(dǎo)體裝置，其中， 所述第一晶體管和所述第二晶體管是P溝道型的晶體管，所述第三晶體管和所述第四晶體管是Π溝道型的晶體管。
24.一種半導(dǎo)體裝置，其特征在于，具有電容元件、開關(guān)、以及布線， 所述電容元件的第一電極電連接于輸入端子，所述布線經(jīng)由所述開關(guān)電連接于所述電容元件的第二電極， 所述電容元件的第二電極電連接于輸出端子。
25.一種半導(dǎo)體裝置，其特征在于，具有電容元件、開關(guān)、晶體管、以及布線， 所述電容元件的第一電極電連接于輸入端子，所述布線經(jīng)由所述開關(guān)電連接于所述電容元件的第二電極， 所述晶體管的柵極電連接于所述電容元件的第二電極， 所述晶體管的源極或漏極的一方電連接于所述布線， 所述晶體管的源極或漏極的另一方電連接于輸出端子， 所述電容元件的電容比所述晶體管的柵極電容大。
26.一種半導(dǎo)體裝置，其特征在于，具有電容元件、開關(guān)、第一和第二晶體管、以及布線，所述電容元件的第一電極電連接于輸入端子， 所述布線經(jīng)由所述開關(guān)電連接于所述電容元件的第二電極， 所述第一晶體管的柵極電連接于所述電容元件的第二電極， 所述第一晶體管的源極或漏極的一方電連接于所述布線，所述第一晶體管的源極或漏極的另一方電連接于所述第二晶體管的源極或漏極的一方，所述第二晶體管的源極或漏極的另一方電連接于輸出端子， 在所述第二晶體管的柵極輸入時鐘信號。
27. 一種半導(dǎo)體裝置，其特征在于，具有電容元件、開關(guān)、第一和第二晶體管、以及布線，在所述電容元件的第一電極輸入時鐘信號， 所述布線經(jīng)由所述開關(guān)電連接于所述電容元件的第二電極， 所述第一晶體管的柵極電連接于所述電容元件的第二電極， 所述第一晶體管的源極或漏極的一方電連接于所述布線，所述第一晶體管的源極或漏極的另一方電連接于所述第二晶體管的源極或漏極的一方，所述第二晶體管的柵極電連接于輸入端子，所述第二晶體管的源極或漏極的另一方電連接于輸出端子。
全文摘要
半導(dǎo)體器件及其驅(qū)動方法。本發(fā)明的一個目標(biāo)是提供一種數(shù)字電路，該電路能正常地運行而與輸入信號的二進(jìn)制電位無關(guān)。本發(fā)明提供一種半導(dǎo)體器件，它包括校正單元；及單個或多個電路元件，其中所述校正單元包括第一電容元件；第二電容元件；第一開關(guān)；及第二開關(guān)，并且其中，第一電容元件的第一電極和第二電容元件的第一電極被連接到一個輸入端，第一開關(guān)控制將第一電位提供給第一電容元件的第二電極，第二開關(guān)控制將第二電位提供給第二電容元件的第二電極，第一電容元件的第二電極的電位或第二電容元件的第二電極的電位提供給所述單個或多個電路元件。
文檔編號G11C7/00GK101807907SQ201010150979
公開日2010年8月18日 申請日期2004年2月12日 優(yōu)先權(quán)日2003年2月12日
發(fā)明者木村肇 申請人:株式會社半導(dǎo)體能源研究所