專利名稱：：存儲(chǔ)器陣列及存儲(chǔ)器的操作方法
技術(shù)領(lǐng)域：
：本發(fā)明是有關(guān)于一種集成電路的構(gòu)造及其操作方法，且特別是有關(guān)于一種適用于虛擬接地(Virtual-ground)存儲(chǔ)器陣列的存儲(chǔ)器陣列結(jié)構(gòu)，以及一種存儲(chǔ)器的操作方法。
背景技術(shù)：
：對(duì)于非揮發(fā)性存儲(chǔ)器(non-volatilememory,NVM)而言，虛擬接地陣列結(jié)構(gòu)由于組件隔離結(jié)構(gòu)的移除，而可用以節(jié)省陣列面積。然而，若源極側(cè)感測(cè)用于讀取中，虛擬接地陣列會(huì)具有一些缺點(diǎn)。圖1所繪示為已知技術(shù)中的一種虛擬接地NVM陣列。舉例來(lái)說(shuō)，當(dāng)存儲(chǔ)單元Xl的左側(cè)被選定進(jìn)行讀取，字符線WLn被施加偏壓介于兩種儲(chǔ)存狀態(tài)的閾值電壓之間，選擇線SEL2設(shè)成高電壓以使得漏極電壓Vd從全域位線GBLO傳出，且SELl設(shè)成高電壓以傳出源極側(cè)充電電壓(source-sidechargingvoltage)，源極側(cè)充電電壓用以判斷存儲(chǔ)單元電流110。全域位線GBLl依據(jù)存儲(chǔ)單元電流的強(qiáng)度從接地被充電為某種程度的電壓(Vs)，且GBLl在約50-200mV時(shí)完成感測(cè)。然而，當(dāng)存儲(chǔ)單元X2-X5皆在低-Vt狀態(tài)，其通道由WLn上的電壓被全部開(kāi)啟，以致于形成電流路徑120，通過(guò)耦接至SEL2及全域位線GBL2的選擇晶體管對(duì)GBL2進(jìn)行充電。當(dāng)位于存儲(chǔ)單元X2-X5下方的四個(gè)存儲(chǔ)單元的通道被開(kāi)啟時(shí)，形成電流路徑130。GBL2上的充電誘導(dǎo)電壓(charging-inducedvoltage)耦接至鄰近的GBLl，以致于GBLl的負(fù)載電容產(chǎn)生改變。因此，容易發(fā)生錯(cuò)誤讀取行為，尤其是當(dāng)應(yīng)用于感測(cè)裕度(sensingwindow)較窄的多階存儲(chǔ)單元(multi-levelcell,MLC)中時(shí)。可由設(shè)定更多條選擇線及增加可能被充電的全域位線與用于讀取的兩條全域位線之間的距離，以降低負(fù)載電容的變化。圖2所繪示為已知技術(shù)中的一種虛擬接地NVM陣列。舉例來(lái)說(shuō)，當(dāng)待讀取的存儲(chǔ)單元Xl的左側(cè)為待讀取時(shí)，且全域位線GBL1、GBL2被施加偏壓，形成存儲(chǔ)單元電流210，且可形成兩充電電流220、230。可能被充電的最接近全域位線為GBL5，GBL5與GBL2距離相當(dāng)遠(yuǎn)，且在充電時(shí)不會(huì)影響后者。然而，對(duì)于上述存儲(chǔ)器陣列而言，GBL負(fù)載電容仍然具有相當(dāng)多的變化。舉例來(lái)說(shuō)，如下表1所示，當(dāng)X的左側(cè)為待讀取時(shí)，GBLl為源極側(cè)，而GBL2為漏極側(cè)，且鄰近于GBLl的GBLO為浮置。當(dāng)X3的左側(cè)為待讀取時(shí)，GBL3為源極側(cè)，GBLO為漏極側(cè)，而鄰近于GBL3的GBL4為浮置，且GBLl及GBL2為浮置。故，當(dāng)不同的存儲(chǔ)單元為待讀取時(shí)，源極_側(cè)與漏極-側(cè)GBL負(fù)載電容會(huì)被改變。因此，仍然容易發(fā)生錯(cuò)誤讀取行為，尤其是當(dāng)應(yīng)用于感測(cè)裕度較窄的多階存儲(chǔ)單元中時(shí)。表1<table>tableseeoriginaldocumentpage6</column></row><table>a:F=浮置
發(fā)明內(nèi)容有鑒于此，本發(fā)明提供一種存儲(chǔ)器陣列，其可為虛擬接地存儲(chǔ)器陣列，且當(dāng)不同的存儲(chǔ)單元為待讀取時(shí)，可以防止改變?nèi)蛭痪€的負(fù)載電容。本發(fā)明也提供一種存儲(chǔ)器的操作方法，其適用于本發(fā)明的存儲(chǔ)器陣列。本發(fā)明提出一種存儲(chǔ)器陣列，包括多個(gè)存儲(chǔ)單元、多條字符線、多條局部位線(localbitlines)及多條全域位線(globalbitline,GBL)。存儲(chǔ)單元具有作為多個(gè)源極與多個(gè)漏極的摻雜區(qū)。各條字符線耦接至存儲(chǔ)單元的一列中的多個(gè)柵極電極。各條局部位線耦接至摻雜區(qū)中的一行。全域位線由多個(gè)選擇晶體管耦接至局部位線。選擇晶體管的連接關(guān)系被設(shè)計(jì)為待讀取的任意存儲(chǔ)單元的源極及漏極分別耦接至兩條相鄰全域位線，且在存儲(chǔ)單元的讀取中，可能被充電的一條最接近全域位線由至少一條其它全域位線與上述兩條相鄰全域位線分隔。由具有耦接至任意連續(xù)四條或四條以上全域位線的選擇晶體管，且選擇晶體管各自耦接至不同的選擇線，可達(dá)成后面關(guān)于可能被充電的最接近全域位線的限制條件。依照本發(fā)明的一實(shí)施例所述，在上述的存儲(chǔ)器陣列中，選擇晶體管由多條選擇線所控制。在全域位線中，第一全域位線耦接至由第一選擇線所控制的第一選擇晶體管；第二全域位線鄰近于第一全域位線，且耦接至由第二選擇線所控制的第二選擇晶體管；第三全域位線由至少一條其它全域位線與第二全域位線分隔，且耦接至由第一選擇線所控制的第三選擇晶體管。依照本發(fā)明的一實(shí)施例所述，在上述的存儲(chǔ)器陣列中，第四全域位線鄰近于第三全域位線，且耦接至由第二選擇線所控制的第四選擇晶體管。本發(fā)明提出一種存儲(chǔ)器的操作方法，其應(yīng)用于包括多個(gè)存儲(chǔ)單元、多條字符線、多條局部位線、多條全域位線及多個(gè)選擇晶體管的存儲(chǔ)器中。各個(gè)存儲(chǔ)單元具有柵極電極、源極摻雜區(qū)及漏極摻雜區(qū)。各條字符線耦接至存儲(chǔ)單元的一列中的多個(gè)柵極電極。各條局部位線耦接至源極摻雜區(qū)與漏極摻雜區(qū)中的一行。選擇晶體管被設(shè)計(jì)成將全域位線連接至局部位線。施加讀取電壓至耦接至待讀取的選定存儲(chǔ)單元的柵極電極的字符線。由第一全域位線、第一選擇晶體管及第一局部位線，施加漏極電壓至選定存儲(chǔ)單元的漏極，其中第一選擇晶體管耦接至第一全域位線與第一局部位線之間，且第一局部位線耦接至漏極。由第二全域位線、第二選擇晶體管及第二局部位線，施加源極電壓至選定存儲(chǔ)單元的源極，其中第二全域位線鄰近于第一全域位線，而第二選擇晶體管耦接至第二全域位線與第二局部位線之間，且第二局部位線耦接至源極。開(kāi)啟第三選擇晶體管，第三選擇晶體管耦接至第三全域位線，且第三全域位線由至少一條其它全域位線與第一全域位線及第二全域位線分隔。感測(cè)選定存儲(chǔ)單元的存儲(chǔ)單元電流，以決定選定存儲(chǔ)單元的儲(chǔ)存狀態(tài)。須特別注意的是，前述四個(gè)步驟并不需要依照上述順序進(jìn)行。在本發(fā)明的上述存儲(chǔ)器陣列中，由于待讀取的任意存儲(chǔ)單元的源極與漏極分別耦接至兩條相鄰全域位線，具有源極電壓的全域位線一直位于具有漏極電壓的全域位線與浮置的非選定全域位線之間，且具有漏極電壓的全域位線一直位于具有源極電壓的全域位線與另一條浮置的非選定全域位線之間。此外，與以下的排列方式結(jié)合在存儲(chǔ)單元的讀取中，可能被充電的最接近全域位線由至少一條其它全域位線與上述兩條相鄰全域位線分隔。如此一來(lái)，當(dāng)不同的存儲(chǔ)單元為待讀取時(shí)，不會(huì)改變?nèi)蛭痪€的負(fù)載電容，因此能避免錯(cuò)誤讀取行為。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下，其中圖1及圖2所繪示為已知技術(shù)中的虛擬接地NVM陣列的示意圖。圖3所繪示為依照本發(fā)明的一實(shí)施例的虛擬接地NVM陣列的示意圖。圖4所繪示為依照本發(fā)明的一實(shí)施例的存儲(chǔ)器的操作方法的流程圖。具體實(shí)施例方式在依照此實(shí)施例的虛擬接地NVM陣列中，有兩個(gè)達(dá)到不會(huì)改變的GBL負(fù)載電容的特征。第一個(gè)特征是，待讀取的任意存儲(chǔ)單元的源極與漏極分別耦接至兩條相鄰全域位線。第二個(gè)特征是，在存儲(chǔ)單元的讀取中，可能被充電的最接近全域位線由至少一條其它全域位線與上述兩條相鄰全域位線分隔。第二個(gè)特征可由具有耦接至兩條相鄰全域位線的選擇晶體管來(lái)達(dá)成，耦接至鄰近于兩條相鄰全域位線的一者的全域位線的這些選擇晶體管，以及耦接至鄰近于兩條相鄰全域位線的另一者的全域位線的這些選擇晶體管各自耦接至不同的選擇線。因此，當(dāng)耦接至連續(xù)多條全域位線的一定數(shù)“N/’(N:^4)條的任意組合的選擇晶體管的各自耦接至不同的選擇線時(shí)，可完成上述本實(shí)施例中的第二個(gè)特征。在上述實(shí)施例中，為了讀取存儲(chǔ)單元，可使得可能被充電的最接近全域位線由一定數(shù)“N2”(1^N2<N:)條的其它全域位線與該兩條相鄰全域位線分隔。上述可由在存儲(chǔ)單元的重復(fù)單元中具有固定的摻雜區(qū)的與全域位線之間以及摻雜區(qū)與選擇線之間固定的對(duì)應(yīng)關(guān)系(correspondencerelationship)而達(dá)成。詳細(xì)來(lái)說(shuō)，在一列中的連續(xù)多個(gè)存儲(chǔ)單元的一定數(shù)“N3”(N3>N:)個(gè)組成重復(fù)單元，且其具有N3個(gè)摻雜區(qū)，N3個(gè)摻雜區(qū)從第一個(gè)存儲(chǔ)單元的一側(cè)開(kāi)始安設(shè)到第(N3-I)個(gè)存儲(chǔ)單元及第n3個(gè)存儲(chǔ)單元之間。N3個(gè)摻雜區(qū)依照第一對(duì)應(yīng)關(guān)系由N3個(gè)選擇晶體管耦接至條全域位線，且N3個(gè)選擇晶體管耦接至不同的N3條選擇線，而與N3條選擇線具有第二對(duì)應(yīng)關(guān)系。在任意其它重復(fù)單元中的N3個(gè)摻雜區(qū)依照第一對(duì)應(yīng)關(guān)系耦接至Ni條全域位線的另一組合，且與N3條選擇線具有第二對(duì)應(yīng)關(guān)系。如此的虛擬接地NVM陣列示例于圖3中，其中&=4、N2=2、N3=8，且各條全域位線由兩個(gè)選擇晶體管及兩條局部位線耦接至位于重復(fù)單元中的一對(duì)鄰近存儲(chǔ)單元兩側(cè)的兩個(gè)摻雜區(qū)。全域位線通常為金屬線。具體來(lái)說(shuō)，如圖3所示，存儲(chǔ)器陣列包括依照行與列排列的多個(gè)存儲(chǔ)單元(…、X0、X1、X2"0、多條字符線(…WLn、WLn+1、…)、多條位線及多條全域位線(GBL0、GBL1、…)。存儲(chǔ)單元包括做為源極與漏極的摻雜區(qū)，其中任意兩個(gè)相鄰存儲(chǔ)單元存儲(chǔ)單元(例如，X0與XI)位于同一列中且共享位于其間的一個(gè)摻雜區(qū)。每一條字符線耦接至存儲(chǔ)單元的一列中的柵極電極。舉例來(lái)說(shuō)，字符線11^耦接至在同一列中的存儲(chǔ)單元X0-X14及其它存儲(chǔ)單元的柵極電極。如圖3所示，每一條位線耦接至摻雜區(qū)中的一行。每一條全域位線由選擇晶體管耦接至兩條位線，選擇晶體管由其柵極電極耦接至不同的選擇線。舉例來(lái)說(shuō)，全域位線GBL0由兩個(gè)選擇晶體管MSO、MS1耦接至兩條位線，選擇晶體管MS0、MS1由其柵極電極耦接至不同的兩條選擇線SEL0、SEL1。關(guān)于存儲(chǔ)單元，每一條全域位線耦接至在同一列中的一對(duì)相鄰存儲(chǔ)單元兩側(cè)的兩個(gè)摻雜區(qū)。舉例來(lái)說(shuō)，全域位線GBL0耦接至在同一列中的一對(duì)相鄰存儲(chǔ)單元X0、XI兩側(cè)的兩個(gè)摻雜區(qū)。因此，待讀取的任意存儲(chǔ)單元的源極與漏極分別耦接至兩條相鄰全域位線。舉例來(lái)說(shuō)，待讀取的存儲(chǔ)單元XI的源極與漏極分別耦接至兩條相鄰全域位線GBLO、GBL1,待讀取的存儲(chǔ)單元X3的源極與漏極分別耦接至兩條相鄰全域位線GBL1、GBL2。此外，8(=N3)個(gè)連續(xù)存儲(chǔ)單元，例如X0-X7，在一列中組成存儲(chǔ)單元的重復(fù)單元302。X0未與XI共享的摻雜區(qū)及XI與X2共享的摻雜區(qū)分別由選擇晶體管MS0、MS1耦接至GBLO。X0與XI共享的摻雜區(qū)及X2與X3共享的摻雜區(qū)分別由選擇晶體管MS2、MS3耦接至GBL1。X3與X4共享的摻雜區(qū)及X5與X6共享的摻雜區(qū)分別由選擇晶體管MS4、MS5耦接至GBL2。X4與X5共享的摻雜區(qū)及X6與X7共享的摻雜區(qū)分別由選擇晶體管MS6、MS7耦接至GBL3。8個(gè)選擇晶體管MS0-MS7分別耦接至8條選擇線SEL0-SEL7。此外，任意其它重復(fù)單元(例如，此重復(fù)單元包括存儲(chǔ)單元X8-X15及另一個(gè)未繪示的存儲(chǔ)單元)中的8個(gè)摻雜區(qū)依照相同的對(duì)應(yīng)關(guān)系耦接至四條全域位線(例如，GBL4-GBL7)的另一個(gè)組合，而在此對(duì)應(yīng)關(guān)系中，X0-X7的重復(fù)單元的8個(gè)摻雜區(qū)耦接至GBL0-GBL3。同時(shí)，任意其它重復(fù)單元(例如，此重復(fù)單元包括存儲(chǔ)單元X8-X15及另一個(gè)未繪示的存儲(chǔ)單元)中的8個(gè)摻雜區(qū)與8條選擇線SEL0-SEL7之間的對(duì)應(yīng)關(guān)系與在X0-X7的重復(fù)單元中的8個(gè)摻雜區(qū)與8條選擇線SEL0-SEL7之間的對(duì)應(yīng)關(guān)系是相同的。請(qǐng)?jiān)俅螀⒄請(qǐng)D3，在讀取不同存儲(chǔ)單元X0-X14的不同側(cè)時(shí)，各別全域位線GBL0-GBL7的狀態(tài)列示于表2中。舉例來(lái)說(shuō)，當(dāng)XI左側(cè)為待讀取時(shí)，GBL0的電壓為Vd，GBLl的電壓為^，形成存儲(chǔ)單元電流310，且形成兩個(gè)充電電流320、330中的一者或兩者，以對(duì)GBL4與GBL5中的一者或兩者進(jìn)行充電。表2<table>tableseeoriginaldocumentpage8</column></row><table><table>tableseeoriginaldocumentpage9</column></row><table><table>tableseeoriginaldocumentpage10</column></row><table>a:L=左側(cè);b:R=右側(cè);c空白=浮置;d:C=可能被充電根據(jù)表2可知，當(dāng)任意存儲(chǔ)單元為待讀取且具有兩個(gè)鄰近主位(mainbits)，可能被充電的最接近全域位線由兩條其它全域位線與兩條相鄰全域位線分隔。由于待讀取的任意存儲(chǔ)單元的源極與漏極分別耦接至兩條相鄰全域位線，因此具有Vs的全域位線一直位于具有Vd的全域位線與浮置的非選定全域位線之間，且具有vd的全域位線一直位于具有vs的全域位線與另一條浮置的非選定全域位線之間。此外，與以下的排列方式結(jié)合可能被充電的最接近全域位線由兩條其它全域位線與上述兩條相鄰全域位線分隔。如此一來(lái)，當(dāng)不同的存儲(chǔ)單元為待讀取時(shí)，不會(huì)改變GBL的負(fù)載電容，因此能避免錯(cuò)誤讀取行為。圖4所繪示為依照本發(fā)明的一實(shí)施例的存儲(chǔ)器的操作方法的流程圖。須要特別注意的是，雖然步驟102至步驟108依照?qǐng)D4所示的順序進(jìn)行描述，但是并不需要依照上述順序進(jìn)行。此外，以圖3的存儲(chǔ)器陣列中的存儲(chǔ)單元XI左側(cè)的反向讀取(reversereading)作為此流程圖的范例，其中XI的左摻雜區(qū)作為源極，而XI的右摻雜區(qū)作為漏極。在步驟S102中，施加讀取電壓至耦接至待讀取的選定存儲(chǔ)單元的柵極電極的字符線。請(qǐng)參照?qǐng)D3，施加讀取電壓至耦接至待讀取的選定存儲(chǔ)單元XI的柵極電極的字符線WLn。在一實(shí)施例中，存儲(chǔ)單元的一側(cè)儲(chǔ)存一位，讀取電壓介于對(duì)應(yīng)于狀態(tài)-1與對(duì)應(yīng)于狀態(tài)-0的閾值電壓(Vt)之間。在步驟S104中，由第一全域位線、第一選擇晶體管及第一局部位線，施加漏極電壓至選定存儲(chǔ)單元的漏極，其中第一選擇晶體管耦接至第一全域位線與第一局部位線之間，且第一局部位線耦接至漏極。請(qǐng)參照?qǐng)D3，由全域位線GBL0、選擇晶體管MS1及局部位線，施加漏極電壓Vd至XI的漏極，其中選擇晶體管MS1耦接至全域位線GBL0與局部位線之間，且局部位線耦接至XI的漏極。在步驟S106中，由第二全域位線、第二選擇晶體管及第二局部位線，施加源極電壓至選定存儲(chǔ)單元的源極，其中第二全域位鄰鄰近于第一全域位線，而第二選擇晶體管耦接至第二全域位線與第二局部位線之間，且第二局部位線耦接至源極。請(qǐng)參照?qǐng)D3，由全域位線GBL1、選擇晶體管MS2及局部位線，施加源極電壓Vs至XI的源極，其中選擇晶體管MS2耦接至全域位線GBL1與局部位線之間，且局部位線耦接至XI的源極。在步驟S108中，開(kāi)啟第三選擇晶體管，第三選擇晶體管耦接至第三全域位線，且第三全域位線由至少一條其它全域位線與第一全域位線及第二全域位線分隔。請(qǐng)參照?qǐng)D3，開(kāi)啟選擇晶體管MS9，選擇晶體管MS9耦接至全域位線GBL4，且全域位線GBL4由兩條其它全域位線GBL2、GBL3與全域位線GBLO、GBL1分隔。可開(kāi)啟第四選擇晶體管，第四選擇晶體管耦接至第四全域位線，且第四全域位線鄰近于第三全域位線。請(qǐng)參照?qǐng)D3，開(kāi)啟選擇晶體管MS10，選擇晶體管MS10耦接至全域位線GBL5，GBL5鄰近于GBL4。在步驟S110中，感測(cè)選定存儲(chǔ)單元的存儲(chǔ)單元電流，以決定選定存儲(chǔ)單元的儲(chǔ)存狀態(tài)。請(qǐng)參照?qǐng)D3，感測(cè)選定XI的存儲(chǔ)單元電流310，以決定XI左側(cè)的儲(chǔ)存狀態(tài)。雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬
技術(shù)領(lǐng)域：
中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求范圍所界定的為準(zhǔn)。1權(quán)利要求一種存儲(chǔ)器陣列，包括多個(gè)存儲(chǔ)單元，具有作為多個(gè)源極與多個(gè)漏極的多個(gè)摻雜區(qū)；多條字符線，各該字符線耦接至所述存儲(chǔ)單元的一列中的多個(gè)柵極電極；多條局部位線，各該局部位線耦接至所述摻雜區(qū)中的一行；以及多條全域位線，由多個(gè)選擇晶體管耦接至所述局部位線，其中所述選擇晶體管的連接關(guān)系被設(shè)計(jì)為待讀取的任意存儲(chǔ)單元的該源極及該漏極分別耦接至兩條相鄰全域位線，且在該存儲(chǔ)單元的讀取中可能被充電的一最接近全域位線由至少一條其它全域位線與該兩條相鄰全域位線分隔。2.如權(quán)利要求1所述的存儲(chǔ)器陣列，其中各該全域位線由兩個(gè)選擇晶體管耦接至兩條局部位線。3.如權(quán)利要求1所述的存儲(chǔ)器陣列，其中所述選擇晶體管的多個(gè)柵極電極耦接至多條選擇線，且耦接至連續(xù)多條全域位線的一定數(shù)“N/’條的任意組合的所述選擇晶體管的所述柵極電極各自耦接至不同的一選擇線，其中N1>4。4.如權(quán)利要求3所述的存儲(chǔ)器陣列，其中該最接近全域位線由一定數(shù)"N2”條的其它全域位線與該兩條相鄰全域位線分隔，其中1<N2<K。5.如權(quán)利要求4所述的存儲(chǔ)器陣列，其中N2等于2。6.如權(quán)利要求4所述的存儲(chǔ)器陣列，其中在一列中的連續(xù)多個(gè)存儲(chǔ)單元的一定數(shù)“N/’個(gè)組成一重復(fù)單元，且其具有N3個(gè)摻雜區(qū)，該N3>N1,所述N3個(gè)摻雜區(qū)從第一個(gè)存儲(chǔ)單元的一側(cè)開(kāi)始安設(shè)到第Np1個(gè)存儲(chǔ)單元及第N3個(gè)存儲(chǔ)單元之間；所述N3個(gè)摻雜區(qū)依照一第一對(duì)應(yīng)關(guān)系由N3個(gè)選擇晶體管耦接至所述N1條全域位線，且所述N3個(gè)選擇晶體管耦接至不同的N3條選擇線，而與所述N3條選擇線具有一第二對(duì)應(yīng)關(guān)系；以及在任意其它重復(fù)單元中的所述N3個(gè)摻雜區(qū)依照該第一對(duì)應(yīng)關(guān)系耦接至N1條全域位線的另一組合，且與所述N3條選擇線具有該第二對(duì)應(yīng)關(guān)系。7.如權(quán)利要求6所述的存儲(chǔ)器陣列，其中N1=4、N2=2、N3=8，且各該全域位線由兩個(gè)選擇晶體管及兩條局部位線耦接至位于該重復(fù)單元中的一對(duì)鄰近存儲(chǔ)單元兩側(cè)的兩個(gè)摻雜區(qū)。8.一種存儲(chǔ)器陣列，包括多個(gè)存儲(chǔ)單元，具有作為多個(gè)源極與多個(gè)漏極的多個(gè)摻雜區(qū)；多條字符線，各該字符線耦接至所述存儲(chǔ)單元的一列中的多個(gè)柵極電極；多條局部位線，各該局部位線耦接至所述摻雜區(qū)中的一行；以及多條全域位線，由多個(gè)選擇晶體管耦接至由多條選擇線所控制的所述局部位線，其中在所述全域位線中，一第一全域位線，耦接至由一第一選擇線所控制的一第一選擇晶體管，一第二全域位線，鄰近于該第一全域位線，且耦接至由一第二選擇線所控制的一第二選擇晶體管，一第三全域位線，由至少一條其它全域位線與該第二全域位線分隔，且耦接至由該第一選擇線所控制的一第三選擇晶體管。9.如權(quán)利要求8所述的存儲(chǔ)器陣列，其中在所述全域位線中，一第四全域位線鄰近于該第三全域位線，且耦接至由該第二選擇線所控制的一第四選擇晶體管。10.如權(quán)利要求8所述的存儲(chǔ)器陣列，其中所述選擇晶體管的多個(gè)柵極電極耦接至多條選擇線，而耦接至連續(xù)多條全域位線的一定數(shù)“N/’條的任意組合的所述選擇晶體管的多個(gè)柵極電極各自耦接至不同的一選擇線，其中N1≥4。11.如權(quán)利要求10所述的存儲(chǔ)器陣列，其中該第三全域位線由一定數(shù)"N2”條的其它全域位線與該第二全域位線分隔，其中1≤N2<K。12.如權(quán)利要求11所述的存儲(chǔ)器陣列，其中N2等于2。13.如權(quán)利要求11所述的存儲(chǔ)器陣列，其中在一列中的連續(xù)多個(gè)存儲(chǔ)單元的一定數(shù)"N3”個(gè)組成一重復(fù)單元，該N3>N1，且其具有N3個(gè)摻雜區(qū)，所述N3個(gè)摻雜區(qū)從第一個(gè)存儲(chǔ)單元的一側(cè)開(kāi)始安設(shè)到第N3-I個(gè)存儲(chǔ)單元及第N3個(gè)存儲(chǔ)單元之間；所述N3個(gè)摻雜區(qū)依照一第一對(duì)應(yīng)關(guān)系由N3個(gè)選擇晶體管耦接至所述N1條全域位線，且所述N3個(gè)選擇晶體管耦接至不同的N3條選擇線，而與所述N3條選擇線具有一第二對(duì)應(yīng)關(guān)系；以及在任意其它重復(fù)單元中的所述N3個(gè)摻雜區(qū)依照該第一對(duì)應(yīng)關(guān)系耦接至N1條全域位線的另一組合，且與所述N3條選擇線具有該第二對(duì)應(yīng)關(guān)系。14.如權(quán)利要求13所述的存儲(chǔ)器陣列，其中N1=4、N2=2、N3=8，且各該全域位線由兩個(gè)選擇晶體管及兩條局部位線耦接至位于該重復(fù)單元中的一對(duì)鄰近存儲(chǔ)單元兩側(cè)的兩個(gè)摻雜區(qū)。15.一種存儲(chǔ)器的操作方法，該存儲(chǔ)器包括多個(gè)存儲(chǔ)單元、多條字符線、多條局部位線、多條全域位線及多個(gè)選擇晶體管，其中各該存儲(chǔ)單元具有一柵極電極、一源極摻雜區(qū)及一漏極摻雜區(qū)，各該字符線耦接至所述存儲(chǔ)單元的一列中的多個(gè)柵極電極，各該局部位線耦接至所述源極摻雜區(qū)與所述漏極摻雜區(qū)中的一行，所述選擇晶體管被設(shè)計(jì)成將所述全域位線連接至所述局部位線，該方法包括施加一讀取電壓至耦接至待讀取的一選定存儲(chǔ)單元的該柵極電極的一字符線；由一第一全域位線、一第一選擇晶體管及一第一局部位線，施加一漏極電壓至該選定存儲(chǔ)單元的該漏極摻雜區(qū)，其中該第一選擇晶體管耦接至該第一全域位線與一第一局部位線之間，且該第一局部位線耦接至該漏極摻雜區(qū)；由一第二全域位線、一第二選擇晶體管及一第二局部位線，施加一源極電壓至該選定存儲(chǔ)單元的該源極摻雜區(qū)，其中該第二全域位線鄰近于該第一全域位線，而該第二選擇晶體管耦接至該第二全域位線與一第二局部位線之間，且該第二局部位線耦接至該源極摻雜區(qū)；開(kāi)啟一第三選擇晶體管，該第三選擇晶體管耦接至一第三全域位線，且該第三全域位線由至少一條其它全域位線與該第一全域位線及該第二全域位線分隔；以及感測(cè)該選定存儲(chǔ)單元的一存儲(chǔ)單元電流，以決定該選定存儲(chǔ)單元的一儲(chǔ)存狀態(tài)。16.如權(quán)利要求15所述的存儲(chǔ)器的操作方法，還包括開(kāi)啟一第四選擇晶體管，該第四選擇晶體管耦接至一第四全域位線，且該第四全域位線鄰近于該第三全域位線。17.如權(quán)利要求15所述的存儲(chǔ)器的操作方法，其中所述選擇晶體管的多個(gè)柵極電極耦接至多條選擇線，而耦接至連續(xù)多條全域位線的一定數(shù)“N/’條的任意組合的所述選擇晶體管的多個(gè)柵極電極各自耦接至不同的一選擇線，其中N1>4。18.如權(quán)利要求17所述的存儲(chǔ)器的操作方法，其中該第三全域位線由一定數(shù)"N2”條的其它全域位線與該第一全域位線及該第二全域位線分隔，其中1<N2<K。19.如權(quán)利要求18所述的存儲(chǔ)器的操作方法，其中N2等于2。20.如權(quán)利要求18所述的存儲(chǔ)器的操作方法，其中在一列中的連續(xù)多個(gè)存儲(chǔ)單元的一定數(shù)"N3”個(gè)組成一重復(fù)單元，該N3>N1，且其具有N3個(gè)摻雜區(qū)，所述N3個(gè)摻雜區(qū)從第一個(gè)存儲(chǔ)單元的一側(cè)開(kāi)始安設(shè)到第N3-I個(gè)存儲(chǔ)單元及第N3個(gè)存儲(chǔ)單元之間；所述N3個(gè)摻雜區(qū)依照一第一對(duì)應(yīng)關(guān)系由N3個(gè)選擇晶體管耦接至所述N1條全域位線，且所述N3個(gè)選擇晶體管耦接至不同的N3條選擇線，而與所述N3條選擇線具有一第二對(duì)應(yīng)關(guān)系；以及在任意其它重復(fù)單元中的所述N3個(gè)摻雜區(qū)依照該第一對(duì)應(yīng)關(guān)系耦接至N1條全域位線的另一組合，且與所述N3條選擇線具有該第二對(duì)應(yīng)關(guān)系。21.如權(quán)利要求20所述的存儲(chǔ)器的操作方法，其中N1=4、N2=2、N3=8，且各該全域位線由兩個(gè)選擇晶體管及兩條局部位線耦接至位于該重復(fù)單元中的一對(duì)鄰近存儲(chǔ)單元兩側(cè)的兩個(gè)摻雜區(qū)。全文摘要一種存儲(chǔ)器陣列，包括存儲(chǔ)單元及全域位線。存儲(chǔ)單元具有源極摻雜區(qū)及漏極摻雜區(qū)，且全域位線由選擇晶體管耦合至源極摻雜區(qū)及漏極摻雜區(qū)。選擇晶體管的連接關(guān)系被設(shè)計(jì)為分別耦接至待讀取的存儲(chǔ)單元的源極及漏極的兩條全域位線，各自的負(fù)載電容不會(huì)隨著待讀取的存儲(chǔ)單元而變化。文檔編號(hào)G11C16/06GK101826366SQ20091025421公開(kāi)日2010年9月8日申請(qǐng)日期2009年12月10日優(yōu)先權(quán)日2009年3月5日發(fā)明者江志和,陳漢松,陳重光申請(qǐng)人:旺宏電子股份有限公司