專利名稱：存儲器元件的初始化方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種二線式傳輸接口，且特別涉及具有二線式傳輸接口的存儲器元件的一種初始化方法。
背景技術(shù)：
一般二線式傳輸接口，例如集成電路之間的總線(Inter-integrated Circuit Bus, I2C Bus)，是利用串行時鐘(serial clock, SCL)與串行數(shù)據(jù)(serial data, SDA)這 兩條線來傳送數(shù)據(jù)。以液晶顯示器(liquid crystal display，IXD)為例，其時序控制器 (timing controller)便可以利用I2C去存取電可擦可編程只讀存儲器(electrically erasable programmable read-only memory，EEPR0M)。時序控制器提供 SCL 給 EEPR0M，以 同步彼此的通信時序。時序控制器與EEPROM之間的數(shù)據(jù)傳遞，僅靠SDA這一條總線。時序 控制器必須通過I2C去存取EEPROM內(nèi)的相關(guān)設(shè)定數(shù)據(jù)。圖1是說明時序控制器通過I2C對EEPROM所進行的讀取程序。時序控制器提供 SCL給EEPR0M。配合SCL的時序，時序控制器經(jīng)由SDA線傳送讀取要求給EEPR0M。在接獲 讀取要求后，EEPROM配合時序控制器提供的SCL時序，經(jīng)由SDA線將對應(yīng)數(shù)據(jù)回傳給時序 控制器。請參照圖1，時序控制器經(jīng)由SDA線發(fā)送起始信號(start signal) S給EEPR0M，使 得EEPROM進入接收控制字節(jié)(control byte)的狀態(tài)。時序控制器緊接著發(fā)送含有識別碼 與讀寫指令的控制字節(jié)給EEPR0M。假設(shè)EEPROM的識別碼是001，而時序控制器欲將目標位 址寫入EEPR0M，所以時序控制器會將內(nèi)容為“1010 001 0”的控制字節(jié)傳給EEI^ROM，其中最 末位“0”是表示“寫入”的指令。經(jīng)過8個時鐘周期完成接收控制字節(jié)的操作后，EEPROM 緊接著經(jīng)由SDA線回傳確認信號ACK(即邏輯0)給時序控制器。時序控制器收到確認信號 ACK后，便將數(shù)據(jù)(即前述的目標位址)經(jīng)由SDA線寫入EEPR0M。經(jīng)過8個時鐘周期完成 接收目標位址的操作后，EEPROM緊接著回傳確認信號ACK給時序控制器。至此，時序控制 器完成了對EEPROM定址的操作。時序控制器再經(jīng)由SDA線發(fā)送起始信號S給EEPR0M，使得EEPROM再次進入接收控 制字節(jié)的狀態(tài)。時序控制器緊接著發(fā)送控制字節(jié)給EEPR0M。由于要對EEPROM進行讀取操 作，因此時序控制器會將內(nèi)容為“1010 001 1”的控制字節(jié)傳給EEPR0M，其中最末位“1”是 表示“讀取”的指令。經(jīng)過8個時鐘周期完成接收控制字節(jié)的操作后，EEPROM緊接著經(jīng)由 SDA線回傳確認信號ACK給時序控制器，然后再經(jīng)過8個時鐘周期將先前定址的對應(yīng)數(shù)據(jù)回 傳給時序控制器。完成數(shù)據(jù)回傳后，EEPROM緊接著經(jīng)由SDA線回傳信號N0_ACK給時序控 制器。最后，時序控制器經(jīng)由SDA線發(fā)送停止信號(stop signal) P給EEPR0M，使得EEPROM 進入初始化(initialize)的狀態(tài)(即等待接收主元件的命令的狀態(tài))。至此，時序控制器 完成了對EEPROM所進行的讀取程序。然而，在上述讀取程序中，可能會因為重置信號(reset signal)有異常突波 (glitch)或是其他因素而導致時序控制器對EEPROM的讀取中斷。當時序控制器重新對EEPROM進行讀取程序時，因為先前讀取程序異常中斷而造成EEPROM可能停在不能支配的 狀態(tài)，因而造成時序控制器無法再重新讀取。所以，時序控制器在對EEPROM進行讀取程序 之前，必須先初始化EEPR0M。

發(fā)明內(nèi)容
本發(fā)明 提供一種存儲器元件的初始化(initialize)方法，不論存儲器元件處于 何種操作狀態(tài)，皆可以使存儲器元件回復(fù)至初始化狀態(tài)。本發(fā)明實施例提出一種存儲器元件的初始化方法，包括傳送至少N+1個時鐘周期 給該存儲器元件，其中N為該存儲器元件輸出串行數(shù)據(jù)位數(shù)。在所述至少N+1個時鐘周期 中的一個時鐘周期期間，傳送第一起訖信號給該存儲器元件。在所述至少N+1個時鐘周期 中的另一個時鐘周期期間，傳送第二起訖信號給該存儲器元件。在本發(fā)明的實施例中，除上述第一起訖信號與第二起訖信號外，在所述至少N+1 個時鐘周期期間中不傳送任何信號給該存儲器元件。在本發(fā)明的實施例中，上述第一起訖信號與第二起訖信號可以是起始信號或停止信號。在本發(fā)明的實施例中，上述傳送第一起訖信號的時間，是在所述至少N+1個時鐘 周期中第一個時鐘周期。在本發(fā)明的實施例中，上述第一起訖信號與第二起訖信號間隔至少一個時鐘周期。在本發(fā)明的實施例中，除所述第一起訖信號與所述第二起訖信號外，在所述至少 N+1個時鐘周期中還傳送至少一個第三起訖信號給該存儲器元件。基于上述，本發(fā)明實施例在至少N+1個時鐘周期中傳送二個或更多個起訖信號給 該存儲器元件。因此，在存儲器元件的非輸出數(shù)據(jù)期間，第一個起訖信號會觸發(fā)存儲器元件 進入初始化的狀態(tài)。若第一個起訖信號與存儲器元件回傳的確認信號相沖突，則可以確定 地將第二個起訖信號傳送給存儲器元件，以使存儲器元件進入初始化的狀態(tài)。當在存儲器 元件的輸出數(shù)據(jù)期間，傳送給該存儲器元件的這些起訖信號雖然會與存儲器元件輸出的數(shù) 據(jù)相沖突，但是經(jīng)過供給存儲器元件至少N+1個時鐘周期后，會促使存儲器元件結(jié)束輸出 數(shù)據(jù)期間/狀態(tài)而進入初始化的狀態(tài)。為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并結(jié)合附圖作詳 細說明如下。


圖1是說明時序控制器通過I2C對EEPROM所進行的讀取程序。圖2是依照本發(fā)明實施例說明一種存儲器元件的初始化方法。
具體實施例方式圖2是依照本發(fā)明實施例說明一種存儲器元件的初始化方法。主元件(例如時序 控制器)通過二線式傳輸接口存取存儲器元件(例如EEPR0M)。此二線式傳輸接口(例如 I2C總線)包含串行時鐘(serial clock，SCL)與串行數(shù)據(jù)(serial data，SDA)這兩條線。主元件通過SCL線提供時鐘周期給存儲器元件，以同步彼此的通信時序。配合SCL線的時 序，主元件通過SDA線將起訖信號、控制字節(jié)、位址數(shù)據(jù)等傳送給存儲器元件。存儲器元件 亦配合SCL線的時序，通過此SDA線將確認信號、輸出串行數(shù)據(jù)等傳送給主元件。當主元 件欲初始化此存儲器元件時，主元件通過SCL線提供至少N+1個時鐘周期 給存儲器元件，其中N為該存儲器元件輸出串行數(shù)據(jù)位數(shù)。以圖1所示讀取程序為例，該存 儲器元件的輸出串行數(shù)據(jù)的位數(shù)為8位，所以可以設(shè)定N為8。依此例，則主元件通過SCL 線提供至少9個時鐘周期給存儲器元件。在此初始化期間(N+1個時鐘周期期間)，主元件配合SCL線的時序在這些時鐘周 期中擇二個時鐘周期，并在這兩個時鐘周期通過SDA線傳送第一起訖信號SPl與第二起訖 信號SP2給存儲器元件。起訖信號SPl與SP2可以均為起始信號S，或是均為停止信號P。 或者，所述第一起訖信號SPl為起始信號S，而所述第二起訖信號SP2為停止信號P。在本實施例中，主元件分別在這些時鐘周期中的第一個與第三個時鐘周期傳送起 訖信號SPl與SP2給存儲器元件。在此初始化(N+1個時鐘周期)期間，除了起訖信號SPl 與SP2外，主元件可以傳送任何信號(例如邏輯0的信號或邏輯1的信號)。在本實施例 中，除起訖信號SPl與SP2外，主元件在這些時鐘周期期間中不傳送信號給存儲器元件。上述起訖信號SPl與SP2的傳送時間點并不限于圖2所示。起訖信號SPl與SP2 可能是在這些N+1個時鐘周期中的任何兩個時鐘周期被傳送給存儲器元件。起訖信號SPl 與SP2可以是連續(xù)的，也就是二者之間沒有時間間隔。或者，起訖信號SPl與SP2間隔一個 或多個時鐘周期。若存儲器元件在非輸出數(shù)據(jù)期間Ν0Ρ(例如圖1所示)發(fā)生異常中斷，由于SDA線 的主控權(quán)屬于主元件，因此主元件可以通過第一起訖信號SPl (例如是停止信號P)而使存 儲器元件進入初始化的狀態(tài)(即等待接收主元件的命令的狀態(tài))。雖然在非輸出數(shù)據(jù)期間 NOP, SDA線的主控權(quán)屬于主元件，然而在此期間存儲器元件仍然需要通過SDA線回傳確認 信號ACK(例如圖1所示)給主元件。倘若第一個起訖信號SPl與存儲器元件回傳的確認 信號相沖突ACK，則第二個起訖信號SP2 (例如是停止信號P)必然可以很確定地傳送給存儲 器元件。也就是說，即便是第一個起訖信號SPl初始化失敗，第二個起訖信號SP2必然可以 以使存儲器元件進入初始化的狀態(tài)(即等待接收主元件的命令的狀態(tài))。應(yīng)用本實施例者可以視其設(shè)計需求而決定在此初始化(N+1個時鐘周期)期間的 起訖信號數(shù)量。例如，除所述第一起訖信號SPl與所述第二起訖信號SP2外，在所述多個時 鐘周期中還傳送至少一個第三起訖信號(例如是停止信號P，未示出)給該存儲器元件。若存儲器元件在輸出數(shù)據(jù)期間0P(例如圖1所示)發(fā)生異常中斷，由于此期間SDA 線的主控權(quán)屬于存儲器元件，因此主元件所傳送的起訖信號SPl與SP2均會與存儲器元件 的輸出相沖突。也就是說，在此輸出數(shù)據(jù)期間0P，主元件無法傳送起訖信號給存儲器元件， 當然無法在輸出數(shù)據(jù)期間OP使存儲器元件進入初始化的狀態(tài)。因此，主元件可以通過SCK 線所傳送的大于N個時鐘周期，促使存儲器元件完成N位數(shù)據(jù)的輸出。當存儲器元件完成 N位數(shù)據(jù)的輸出后，自然而然地，存儲器元件便會結(jié)束輸出數(shù)據(jù)期間/狀態(tài)而進入初始化的 狀態(tài)(即等待接收主元件的命令的狀態(tài)，請參照圖1的說明)。接下來，主元件可以開始正 常地存取該存儲器元件，例如進行圖1所示的讀取程序。綜上所述，不論存儲器元件在何種操作狀態(tài)下發(fā)生異常中斷，在完成上述存儲器元件的初始化方法后，可以有效地使存儲器元件回復(fù)至初始化狀態(tài)。因此，在上述進行初始 化的N+1個時鐘周期結(jié)束后，主元件可以開始正常地存取該存儲器元件。
雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域普通技 術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可作出許多修改與變型，故本發(fā)明的保 護范圍當 以所附的權(quán)利要求為準。
權(quán)利要求
1.一種存儲器元件的初始化方法，包括若所述存儲器元件的輸出串行數(shù)據(jù)是N位，則傳送至少N+1個時鐘周期給所述存儲器 元件；在所述至少N+1個時鐘周期中擇一時鐘周期，傳送第一起訖信號給所述存儲器元件；以及在所述至少N+1個時鐘周期中擇另一時鐘周期，傳送第二起訖信號給所述存儲器元件。
2.如權(quán)利要求1所述的存儲器元件的初始化方法，其中，在所述至少N+1個時鐘周期期 間中，除所述第一起訖信號與所述第二起訖信號外，不傳送信號給所述存儲器元件。
3.如權(quán)利要求1所述的存儲器元件的初始化方法，其中，所述第一起訖信號與所述第 二起訖信號均為起始信號。
4.如權(quán)利要求1所述的存儲器元件的初始化方法，其中，所述第一起訖信號與所述第 二起訖信號均為停止信號。
5.如權(quán)利要求1所述的存儲器元件的初始化方法，其中，所述第一起訖信號為起始信 號，而所述第二起訖信號為停止信號。
6.如權(quán)利要求1所述的存儲器元件的初始化方法，其中，傳送所述第一起訖信號的時 間，是在所述至少N+1個時鐘周期中第一個時鐘周期。
7.如權(quán)利要求1所述的存儲器元件的初始化方法，其中，所述第一起訖信號與所述第 二起訖信號間隔至少一個時鐘周期。
8.如權(quán)利要求1所述的存儲器元件的初始化方法，還包括除所述第一起訖信號與所述第二起訖信號外，在所述至少N+1個時鐘周期中還傳送至 少一個第三起訖信號給所述存儲器元件。
9.如權(quán)利要求8所述的存儲器元件的初始化方法，其中，所述第三起訖信號為停止信號。
10.如權(quán)利要求1所述的存儲器元件的初始化方法，其中，在所述至少N+1個時鐘周期 結(jié)束后，開始存取所述存儲器元件。
11.如權(quán)利要求1所述的存儲器元件的初始化方法，其中，所述存儲器元件通過二線式 傳輸接口接收所述多個時鐘周期、所述第一起訖信號與所述第二起訖信號。
12.如權(quán)利要求11所述的存儲器元件的初始化方法，其中，所述二線式傳輸接口是rt。
全文摘要
一種存儲器元件的初始化方法，包括傳送至少N+1個時鐘周期給該存儲器元件，其中N為該存儲器元件輸出串行數(shù)據(jù)位數(shù)。在這些時鐘周期中的一個時鐘周期期間，傳送第一起訖信號給該存儲器元件。在這些時鐘周期中的另一個時鐘周期期間，傳送第二起訖信號給該存儲器元件。
文檔編號G11C16/20GK102087880SQ20091025383
公開日2011年6月8日 申請日期2009年12月8日 優(yōu)先權(quán)日2009年12月8日
發(fā)明者蔡政哲, 鄭卜仁 申請人:奇景光電股份有限公司