專利名稱：相變存儲器的猝發(fā)寫方法
技術領域：
本發(fā)明屬于微納電子技術領域，涉及一種相變存儲器，尤其涉及一種相變存儲器
的猝發(fā)寫方法。
背景技術：
相變存儲器技術是基于0vshinsky在20世紀60年代末(Phys. Rev. Lett. ， 21， 1450 1453， 1968) 70年代初(A卯l. Phys. Lett. ， 18， 254 257， 1971)提出的相變薄膜可 以應用于相變存儲介質的構想建立起來的，是一種價格便宜、性能穩(wěn)定的存儲器件。相變存 儲器可以做在硅晶片襯底上，其關鍵材料是可記錄的相變薄膜、加熱電極材料、絕熱材料和
引出電極材的研究熱點也就圍繞其器件工藝展開器件的物理機制研究，包括如何減小器
件料等。相變存儲器的基本原理是利用電脈沖信號作用于器件單元上，使相變材料在非晶 態(tài)與多晶態(tài)之間發(fā)生可逆相變，通過分辨非晶態(tài)時的高阻與多晶態(tài)時的低阻，可以實現(xiàn)信 息的寫入、擦除和讀出操作。 相變存儲器由于具有高速讀取、高可擦寫次數(shù)、非易失性、元件尺寸小、功耗低、抗 強震動和抗輻射等優(yōu)點，被國際半導體工業(yè)協(xié)會認為最有可能取代目前的閃存存儲器而成 為未來存儲器主流產(chǎn)品和最先成為商用產(chǎn)品的器件。 相變存儲器的讀、寫、擦操作就是在器件單元上施加不同寬度和高度的電壓或電 流脈沖信號擦操作(RESET)，當加一個短且強的脈沖信號使器件單元中的相變材料溫度 升高到熔化溫度以上后，再經(jīng)過快速冷卻從而實現(xiàn)相變材料多晶態(tài)到非晶態(tài)的轉換，即"1" 態(tài)到"O"態(tài)的轉換；寫操作(SET)，當施加一個長且中等強度的脈沖信號使相變材料溫度升 到熔化溫度之下、結晶溫度之上后，并保持一段時間促使晶核生長，從而實現(xiàn)非晶態(tài)到多晶
態(tài)的轉換，即"0"態(tài)到"1"態(tài)的轉換；讀操作，當加一個對相變材料的狀態(tài)不會產(chǎn)生影響的
很弱的脈沖信號后，通過測量器件單元的電阻值來讀取它的狀態(tài)。 盡管相變存儲器巨大的應用前景，并且吸引了業(yè)界廣泛的關注，但是依然有幾個 關鍵技術點沒有得到很好的解決。其中，相變存儲器的寫入速度是業(yè)界最關心的問題。由 于相變存儲器SET與RESET速度不同，通常而言，SET速度要小于RESET速度。那么針對傳 統(tǒng)的并行寫入方式，在相變存儲器進行寫入過程中，真正決定相變存儲器速度的是SET速 度而非RESET速度。業(yè)界提出過一些方法來優(yōu)化相變存儲器寫入方式，如專利02826572. 6， 預先SET —整塊相變存儲器，從而在寫入數(shù)據(jù)時是需要進行RESET操作。這種方式較好的 解決了速度問題，卻引來了功耗和芯片面積問題。預先SET —整塊相變存儲器需要耗費大 量功耗，而上述方式必須要留有一塊空白相變存儲塊作為冗余，則浪費了芯片面積。又如專 利200810041415. 8，提出以流水線方式在SET同時進行RESET下一位的RESET操作。但此 方法需要對前后兩次數(shù)據(jù)寫入的地址有嚴格的要求，從而限制了其使用范圍。
由于RESET與SET所需時間不同，SET時間較RESET時間長，所以在相變存儲器并 行寫入過程中，每一個字節(jié)的寫入所需時間由SET時間決定，而進行RESET操作的位卻處于 等待狀態(tài)，從而浪費了相變存儲器的寫入速度。
4
由此，有必要對相變存儲器寫入速度進行優(yōu)化。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術問題是提供一種相變存儲器的猝發(fā)寫方法，可提高相變 存儲器寫入速度。
為解決上述技術問題，本發(fā)明采用如下技術方案 —種相變存儲器的猝發(fā)寫方法，所述方法給并行寫入的每一位配備一個獨立的先 入先出堆棧FIFO ;利用FIFO作為相變存儲器SET/RESET操作時間差的緩存。具體地，所述 方法包括如下步驟 A、相變存儲器采用并行寫入方式； B、并行寫的每一位配備有一個獨立的先入先出堆棧FIFO ; C、相變存儲器外部總線以設定的頻率將寫入數(shù)據(jù)輸入到并行寫每一位對應的
FIFO中； D、并行寫的每一位從對應的FIFO中讀出要寫入的數(shù)據(jù)，并進行寫入操作； E、并行寫的每一位完成當前寫操作以后立刻從對應的FIFO中讀出下一個要進行
的寫入數(shù)據(jù)，并執(zhí)行下一步寫入操作； F、如果在寫入過程中，并行寫的任何一位對應的FIFO處于"將要滿"狀態(tài)，"將要 滿"狀態(tài)指FIF0中只能再寫入一位數(shù)據(jù)，那么相變存儲器發(fā)出信號通知外部總線控制器，要 求總線控制器以SET所需的頻率發(fā)送數(shù)據(jù)；直到并行寫的每一位對應的FIFO都不處于"將 要滿"狀態(tài)，則相變存儲器發(fā)出信號通知外部總線控制器，要求總線控制器恢復原有頻率發(fā) 送數(shù)據(jù)； G、如果在寫入過程中，并行寫的任何一位對應的FIFO處于"空"狀態(tài)，即FIFO中沒 有數(shù)據(jù)，則停止該位寫操作，直到對應的FIFO有數(shù)據(jù)，則立刻讀出該數(shù)據(jù)，進行寫入操作。
作為本發(fā)明的一種優(yōu)選方案，所述設定的頻率為相變存儲器寫"l"操作所需的頻 率，或寫"O"操作所需的頻率，或兩者之間。 作為本發(fā)明的一種優(yōu)選方案，寫"l"操作為RESET操作，寫"0"操作為SET操作。
作為本發(fā)明的一種優(yōu)選方案，所述相變存儲器包括數(shù)條存儲翼plane ;所述plane 包括n個存儲塊block和n個先入先出堆棧FIFO,每個block對應一個FIFO ;其中，n為相 變存儲器并行讀寫位數(shù)；plane與plane之間依靠數(shù)據(jù)總線、地址總線和控制總線連接；所 述block包括存儲陣列、行列譯碼器及驅動電路。 作為本發(fā)明的一種優(yōu)選方案，所述存儲器由GeSbTe、SiSbTe、SiGe、SbTe或SiSb材 料構成，是以相變?yōu)闄C理的存儲器。 作為本發(fā)明的一種優(yōu)選方案，在相變存儲器內(nèi)部，相變存儲器被分割為若干個塊 block,每一個block有且只有一個寫驅動電路，并且擁有獨立的譯碼電路；即并行寫入方 式的每一位寫入是在相變存儲器的不同block中進行的。
作為本發(fā)明的一種優(yōu)選方案，所述block包含有一個FIFO。 作為本發(fā)明的一種優(yōu)選方案，每一個FIFO單元為既保存有當前寫入數(shù)據(jù)的信息、 又保存有當前寫入數(shù)據(jù)的地址信息；或者FIFO單元為只保存有當前寫入數(shù)據(jù)的信息。
作為本發(fā)明的一種優(yōu)選方案，所述外部總線及外部總線控制器具備根據(jù)控制信號調(diào)節(jié)總線頻率的能力。 本發(fā)明的有益效果在于本發(fā)明提出的相變存儲器的猝發(fā)寫方法，可提高相變存 儲器寫入速度。 首先，由于每一位獨立地從FIFO中取得數(shù)據(jù)，所以每一位在進行RESET或SET操 作時，不會如傳統(tǒng)并行寫入方式那樣受其他位是否進行SET影B向，由此減少了 RESET操作之 后的等待時間； 其次，從整體來看，RESET與SET發(fā)生的概率是相同的。即在大量數(shù)據(jù)寫入時(即 burst write方式下)，每一位所進行的RESET與SET發(fā)生的次數(shù)是一樣的。每一位寫操作 的整體時間是大致相同的。所以，此方法的寫速度從整體來看是RESET速度與SET速度的 平均值，較傳統(tǒng)并行寫入方式完全依賴SET速度有了極大地提高； 再次，由于本發(fā)明提出在FIFO "將要滿"狀態(tài)時，要求降低總線傳輸速率，以防止 FIFO溢出，造成數(shù)據(jù)漏寫情況，所以，F(xiàn)IFO處于"將要滿"狀態(tài)的時間影響整體寫速度。如 果FIFO設定較大，則FIFO處于"將要滿"狀態(tài)時間必定較短，整體寫速度較快，但芯片面積 較大，成本較高；如果FIFO設定較小，則FIFO處于"將要滿"狀態(tài)時間必定較長，整體寫速 度較慢，但芯片面積較小，成本較低。這就為相變存儲器產(chǎn)品提供了較為豐富的產(chǎn)品路線， 以對應不同的應用； 第四，根據(jù)本發(fā)明，如果在整體寫入數(shù)據(jù)中，RESET操作發(fā)生較多，而SET操作發(fā)生 較少，則可以加速總線頻率，提高整體寫入速度。這就為上層寫入數(shù)據(jù)的優(yōu)化提供了可能。 而傳統(tǒng)方式必須要并行寫入位全部進行RESET操作才有可能實現(xiàn)加速，這幾乎是不可能實 現(xiàn)的。


圖1為相變存儲陣列示意圖。
圖2為相變存儲塊示意圖。
圖3為譯碼器實現(xiàn)示意圖。
圖4為驅動電路實現(xiàn)示意圖。
圖5為相變存儲翼示意圖。
圖6為傳統(tǒng)并行寫入方式示意圖。
圖7a為本發(fā)明寫入方式示意圖。 圖7b為本發(fā)明寫入方式過程中，每一位對應的FIFO變化情況。
具體實施例方式
下面結合附圖詳細說明本發(fā)明的優(yōu)選實施例。
實施例一 本發(fā)明針對相變存儲器猝發(fā)寫(burst write)方式，提出一種能夠加速整體burst write速度的方法。所謂burst write方式，S卩外部有大量數(shù)據(jù)需要存入存儲器中。在這種 方式下，一般是外部總線控制器以一定的頻率將待寫入數(shù)據(jù)傳送到外部總線上，存儲器從 外部總線上得到寫入命令，寫入數(shù)據(jù)及寫入地址，進行寫操作。由于數(shù)據(jù)量極大，所以在這 種方式下通常不考慮單獨一次寫入數(shù)據(jù)的速度，而是考慮整體寫入數(shù)據(jù)的速度，并且通常
6使用并行寫入方式來進行多位寫入。 本發(fā)明首先揭示了一種相變存儲器，在相變存儲器內(nèi)部，相變存儲器被分割為若 干個塊block,每一個block有且只有一個寫驅動電路，并且擁有獨立的譯碼電路；即并行
寫入方式的每一位寫入是在相變存儲器的不同block中進行的。所述block包含有一個 FIFO。 請參閱圖5，所述相變存儲器包括數(shù)條存儲翼plane ;所述plane包括n個存儲塊 block和n個先入先出堆棧FIFO,每個block對應一個FIFO ;其中，n為相變存儲器并行讀 寫位數(shù)；plane與plane之間依靠數(shù)據(jù)總線、地址總線和控制總線連接；數(shù)據(jù)總線傳送寫入 數(shù)據(jù)或讀出數(shù)據(jù)，地址總線傳送地址，控制總線傳送讀寫信號。所述block包括存儲陣列、 行列譯碼器及驅動電路。在plane內(nèi)部，F(xiàn)IFO從總線接受讀寫信號。 當寫信號到來時，F(xiàn)IFO從總線下載待寫入數(shù)據(jù)與地址；每一個FIFO單元為既保存 有當前寫入數(shù)據(jù)的信息、又保存有當前寫入數(shù)據(jù)的地址信息；或者FIFO單元為只保存有當 前寫入數(shù)據(jù)的信息。block按照FIFO狀態(tài)來進行寫操作。該系統(tǒng)可以利用FIFO消除相變 存儲器寫"0"與寫"1"的時間差，使得整體寫入速度得到提高。 請參閱圖l，相變存儲陣列以如圖1所示的方式排布，字線與位線縱橫交錯，每一 個交叉點為一個相變存儲單元111。 相變存儲塊block可以以如圖2所示的方式構建。行列譯碼器以及讀寫驅動布置 與存儲陣列的外圍，并與存儲陣列尺寸匹配。每一個存儲塊都擁有獨立行列譯碼和驅動電 路。 圖3表示了一種行列譯碼器設計方式。A， B為輸入端口， 01、 02、 03、 04為輸出端 □。 圖4表示了一種寫驅動電路設計方式。由PM0S管204、205以及電流源206構成 了一組電流鏡；PM0S管205的漏端給操作單元提供驅動電流。 為說明方便，現(xiàn)假設相變存儲器采用4位并行寫入的方式構建。圖5為相變存儲 器的一個存儲翼plane,包括4個block,對應的4個FIFO,及寫入控制模塊。 一個plane通 過數(shù)據(jù)總線、地址總線以及控制總線實現(xiàn)數(shù)據(jù)的讀寫。整個相變存儲器可以有多個Plane, 所有plane都通過總線聯(lián)系在一起。在一次burstwrite中，只能選中一個plane進行寫入 操作。
對于block內(nèi)部，寫入方式按照如下規(guī)則進行 (1)如果FIFO為"空"狀態(tài)(FIFO中沒有數(shù)據(jù))，則該block不進行寫入操作。
(2)如果FIFO不為"空"狀態(tài)，block從FIFO中讀出數(shù)據(jù)，進行寫入操作。
(3)當前寫入操作完成以后，立即讀出FIF0數(shù)據(jù)。如FIFO為空，參照(1)進行操 作；如不為空參照(2)進行操作。 對于FIFO,在寫入過程中，按照如下規(guī)則進行控制 (a)外部控制總線通知FIFO開始burst write操作。FIFO立即從數(shù)據(jù)總線和地 址總線上下載待寫入數(shù)據(jù)和地址，并存入FIFO單元。 (b)如果FIF0不為"將要滿"狀態(tài)(只有一個FIFO單元是可以被寫入數(shù)據(jù)的)， 則FIFO根據(jù)總線時鐘，從外部總線上不斷下載待寫入數(shù)據(jù)和地址，并存入FIFO單元。
(c)如果FIFO為"將要滿"狀態(tài)，F(xiàn)IF0從外部總線上下載待寫入數(shù)據(jù)和地址，存入
7FIFO單元，并發(fā)出信號，通知外部總線控制器，要求外部總線控制器調(diào)整總線時鐘，使之與 SET操作頻率相同，以保證不漏寫數(shù)據(jù)。 本實施例中，假設SET所需時間為RESET所需時間的3倍。 圖6為按照傳統(tǒng)并行寫入方式，進行3次數(shù)據(jù)寫入操作的時序。假設寫入數(shù)據(jù)分 別為"0111"、"1011"、"1101"，則如圖所示，每次寫入數(shù)據(jù)的時間以SET時間為準，共需9個 RESET周期。 圖7a為按照本發(fā)明所述的burst write方式，進行同樣的數(shù)據(jù)寫入。如圖所示， 在當前位寫入操作完成后，直接進行下一位的寫入操作，僅需5個RESET周期，節(jié)省了 4個 RESET周期。圖7b為在進行本發(fā)明所述的burst write方式時，對應的FIFO中數(shù)據(jù)的變 化。圖中省略了空的FIFO單元。在第一個RESET周期時，F(xiàn)IFO中數(shù)據(jù)為"0111"。每一個 block開始對應的操作。第二個RESET周期中，第1，2，3位都完成了 RESET操作，進行下一 個數(shù)據(jù)的寫入，而第0位仍然進行SET操作，故而第0為FIFO有兩個FIFO單元被填充數(shù)據(jù)。 之后的操作，以此類推，在此不再贅述。當數(shù)據(jù)量非常大時，特別是RESET操作數(shù)較多的情 況下，會有更大的優(yōu)勢。由于burst write方式針對的是大量數(shù)據(jù)寫入。故而本發(fā)明所述 的方法將會體現(xiàn)出更大優(yōu)勢。 此外，所述存儲器由GeSbTe、SiSbTe、SiGe、SbTe或SiSb材料構成，以相變?yōu)闄C理 的存儲器。 以上介紹了本發(fā)明的相變存儲器，本發(fā)明在揭示上述相變存儲器的同時，還揭示 了上述相變存儲器的猝發(fā)寫方法。 本發(fā)明方法給并行寫入的每一位配備一個獨立的FIFO。利用FIFO作為相變存儲 器SET/RESET操作時間差的緩存，以消除相變存儲器RESET操作完以后，等待其他位SET操 作的時間，加速相變存儲器整體寫入速度。具體地，所述方法包括如下步驟
A、相變存儲器采用并行寫入方式； B、并行寫的每一位配備有一個獨立的先入先出堆棧FIFO ; C、相變存儲器外部總線以設定的頻率將寫入數(shù)據(jù)輸入到并行寫每一位對應的 FIFO中；所述設定的頻率可以是相變存儲器寫"l" (RESET)所需的頻率，或寫"O" (SET)所 需的頻率，或兩者之間； D、并行寫的每一位從對應的FIFO中讀出要寫入的數(shù)據(jù)，并進行寫入操作； E、并行寫的每一位完成當前寫操作以后立刻從對應的FIFO中讀出下一個要進行
的寫入數(shù)據(jù)，并執(zhí)行下一步寫入操作； F、如果在寫入過程中，并行寫的任何一位對應的FIFO處于"將要滿"狀態(tài)，"將要 滿"狀態(tài)指FIFO中只能再寫入一位數(shù)據(jù)，那么相變存儲器發(fā)出信號通知外部總線控制器，要 求總線控制器以SET所需的頻率發(fā)送數(shù)據(jù)；直到并行寫的每一位對應的FIFO都不處于"將 要滿"狀態(tài)，則相變存儲器發(fā)出信號通知外部總線控制器，要求總線控制器恢復原有頻率發(fā) 送數(shù)據(jù)； G、如果在寫入過程中，并行寫的任何一位對應的FIFO處于"空"狀態(tài)，即FIFO中沒 有數(shù)據(jù)，則停止該位寫操作，直到對應的FIFO有數(shù)據(jù)，則立刻讀出該數(shù)據(jù)，進行寫入操作。
所述外部總線及外部總線控制器具備根據(jù)控制信號調(diào)節(jié)總線頻率的能力。
綜上所述，本發(fā)明提出的相變存儲器，可提高相變存儲器寫入速度。
首先，由于每一位獨立地從FIFO中取得數(shù)據(jù)，所以每一位在進行RESET或SET操 作時，不會如傳統(tǒng)并行寫入方式那樣受其他位是否進行SET影B向，由此減少了 RESET操作之 后的等待時間； 其次，從整體來看，RESET與SET發(fā)生的概率是相同的。即在大量數(shù)據(jù)寫入時(即 burst write方式下)，每一位所進行的RESET與SET發(fā)生的次數(shù)是一樣的。每一位寫操作 的整體時間是大致相同的。所以，此方法的寫速度從整體來看是RESET速度與SET速度的 平均值，較傳統(tǒng)并行寫入方式完全依賴SET速度有了極大地提高； 再次，由于本發(fā)明提出在FIFO "將要滿"狀態(tài)時，要求降低總線傳輸速率，以防止 FIFO溢出，造成數(shù)據(jù)漏寫情況，所以，F(xiàn)IFO處于"將要滿"狀態(tài)的時間影響整體寫速度。如 果FIFO設定較大，則FIFO處于"將要滿"狀態(tài)時間必定較短，整體寫速度較快，但芯片面積 較大，成本較高；如果FIFO設定較小，則FIFO處于"將要滿"狀態(tài)時間必定較長，整體寫速 度較慢，但芯片面積較小，成本較低。這就為相變存儲器產(chǎn)品提供了較為豐富的產(chǎn)品路線， 以對應不同的應用； 第四，根據(jù)本發(fā)明，如果在整體寫入數(shù)據(jù)中，RESET操作發(fā)生較多，而SET操作發(fā)生 較少，則可以加速總線頻率，提高整體寫入速度。這就為上層寫入數(shù)據(jù)的優(yōu)化提供了可能。 而傳統(tǒng)方式必須要并行寫入位全部進行RESET操作才有可能實現(xiàn)加速，這幾乎是不可能實 現(xiàn)的。 實施例二 本發(fā)明針對相變存儲器猝發(fā)寫(burst write)方式，提出一種能夠加速整體burst write速度的方法。所謂burst write方式，S卩外部有大量數(shù)據(jù)需要存入存儲器中。在這種 方式下，一般是外部總線控制器以一定的頻率將待寫入數(shù)據(jù)傳送到外部總線上，存儲器從 外部總線上得到寫入命令，寫入數(shù)據(jù)及寫入地址，進行寫操作。由于數(shù)據(jù)量極大，所以在這 種方式下通常不考慮單獨一次寫入數(shù)據(jù)的速度，而是考慮整體寫入數(shù)據(jù)的速度，并且通常 使用并行寫入方式來進行多位寫入。 本發(fā)明采用如下方式來進行相變存儲器burst write,具體包括如下步驟
A、相變存儲器采用并行寫入方式； B、并行寫的每一位配備有一個獨立的先入先出堆棧(FIFO); C、存儲器外部總線以一定的頻率將寫入數(shù)據(jù)輸入到并行寫每一位對應的FIFO 中，這個頻率可以是相變存儲器寫"l" (RESET)所需的頻率，或寫"O" (SET)所需的頻率，或 兩者之間； D、并行寫的每一位從對應的FIFO中讀出要寫入的數(shù)據(jù)，并進行寫入操作； E、并行寫的每一位完成當前寫操作以后立刻從對應的FIFO中讀出下一個要進行
的寫入數(shù)據(jù)，并執(zhí)行下一步寫入操作； F、如果在寫入過程中，并行寫的任何一位對應的FIFO處于"將要滿"狀態(tài)(FIFO中 只能再寫入一位數(shù)據(jù))，那么相變存儲器發(fā)出信號通知外部總線控制器，要求總線控制器以 SET所需的頻率發(fā)送數(shù)據(jù)。直到并行寫的每一位對應的FIFO都不處于"將要滿"狀態(tài)，則相 變存儲器發(fā)出信號通知外部總線控制器，要求總線控制器恢復原有頻率發(fā)送數(shù)據(jù)。
G、如果在寫入過程中，并行寫的任何一位對應的FIFO處于"空"狀態(tài)(FIFO中沒 有數(shù)據(jù))，則停止該位寫操作，直到對應的FIFO有數(shù)據(jù)，則立刻讀出該數(shù)據(jù)，進行寫入操作。
這里本發(fā)明的描述和應用是說明性的，并非想將本發(fā)明的范圍限制在上述實施例 中。這里所披露的實施例的變形和改變是可能的，對于那些本領域的普通技術人員來說實 施例的替換和等效的各種部件是公知的。本領域技術人員應該清楚的是，在不脫離本發(fā)明 的精神或本質特征的情況下，本發(fā)明可以以其它形式、結構、布置、比例，以及用其它組件、 材料和部件來實現(xiàn)。在不脫離本發(fā)明范圍和精神的情況下，可以對這里所披露的實施例進 行其它變形和改變。
權利要求
一種相變存儲器的猝發(fā)寫方法，其特征在于，所述方法給并行寫入的每一位配備一個獨立的先入先出堆棧FIFO；利用FIFO作為相變存儲器SET/RESET操作時間差的緩存。
2. 根據(jù)權利要求1所述的相變存儲器的猝發(fā)寫方法，其特征在于，所述方法包括如下 步驟A、 相變存儲器采用并行寫入方式；B、 并行寫的每一位配備有一個獨立的先入先出堆棧FIFO ;C、 相變存儲器外部總線以設定的頻率將寫入數(shù)據(jù)輸入到并行寫每一位對應的FIFO中；D、 并行寫的每一位從對應的FIFO中讀出要寫入的數(shù)據(jù)，并進行寫入操作；E、 并行寫的每一位完成當前寫操作以后立刻從對應的FIFO中讀出下一個要進行的寫 入數(shù)據(jù)，并執(zhí)行下一步寫入操作；F、 如果在寫入過程中，并行寫的任何一位對應的FIFO處于"將要滿"狀態(tài)，"將要滿" 狀態(tài)指FIFO中只能再寫入一位數(shù)據(jù)，那么相變存儲器發(fā)出信號通知外部總線控制器，要求 總線控制器以SET所需的頻率發(fā)送數(shù)據(jù)；直到并行寫的每一位對應的FIFO都不處于"將要 滿"狀態(tài)，則相變存儲器發(fā)出信號通知外部總線控制器，要求總線控制器恢復原有頻率發(fā)送 數(shù)據(jù)；G、 如果在寫入過程中，并行寫的任何一位對應的FIFO處于"空"狀態(tài)，即FIF0中沒有 數(shù)據(jù)，則停止該位寫操作，直到對應的FIFO有數(shù)據(jù)，則立刻讀出該數(shù)據(jù)，進行寫入操作。
3. 根據(jù)權利要求1所述的相變存儲器的猝發(fā)寫方法，其特征在于步驟C中，所述設定的頻率為相變存儲器寫"1"操作所需的頻率，或寫"0"操作所需的 頻率，或兩者之間。
4. 根據(jù)權利要求3所述的相變存儲器的猝發(fā)寫方法，其特征在于 寫"1"操作為RESET操作，寫"0 "操作為SET操作。
5. 根據(jù)權利要求1所述的相變存儲器的猝發(fā)寫方法，其特征在于 所述相變存儲器包括數(shù)條存儲翼Plane ;所述plane包括n個存儲塊block和n個先入先出堆棧FIFO,每個block對應一個 FIFO ;其中，n為相變存儲器并行讀寫位數(shù)；plane與plane之間依靠數(shù)據(jù)總線、地址總線和 控制總線連接；所述block包括存儲陣列、行列譯碼器及驅動電路。
6. 根據(jù)權利要求1所述的相變存儲器的猝發(fā)寫方法，其特征在于 所述存儲器由GeSbTe、 SiSbTe、 SiGe、 SbTe或SiSb材料構成，是以相變?yōu)闄C理的存儲器。
7. 根據(jù)權利要求1所述的相變存儲器的猝發(fā)寫方法，其特征在于在相變存儲器內(nèi)部，相變存儲器被分割為若干個塊block,每一個block有且只有一個 寫驅動電路，并且擁有獨立的譯碼電路；即并行寫入方式的每一位寫入是在相變存儲器的 不同block中進行的。
8. 根據(jù)權利要求7所述的相變存儲器的猝發(fā)寫方法，其特征在于 所述block包含有一個FIFO。
9. 根據(jù)權利要求1所述的相變存儲器的猝發(fā)寫方法，其特征在于每一個FIFO單元為既保存有當前寫入數(shù)據(jù)的信息、又保存有當前寫入數(shù)據(jù)的地址信 息；或者FIFO單元為只保存有當前寫入數(shù)據(jù)的信息。
10.根據(jù)權利要求1所述的相變存儲器的猝發(fā)寫方法，其特征在于所述外部總線及外部總線控制器具備根據(jù)控制信號調(diào)節(jié)總線頻率的能力。
全文摘要
本發(fā)明揭示了一種相變存儲器的猝發(fā)寫方法，所述方法包括如下步驟并行寫的每一位配備有一個獨立的先入先出堆棧FIFO；相變存儲器外部總線以設定的頻率將寫入數(shù)據(jù)輸入到并行寫每一位對應的FIFO中；并行寫的每一位從對應的FIFO中讀出要寫入的數(shù)據(jù)，并進行寫入操作；并行寫的每一位完成當前寫操作以后立刻從對應的FIFO中讀出下一個要進行的寫入數(shù)據(jù)。如果在寫入過程中，并行寫的任何一位對應的FIFO處于將要滿狀態(tài)，那么相變存儲器發(fā)出信號通知外部總線控制器，要求總線控制器以SET所需的頻率發(fā)送數(shù)據(jù)；直到并行寫的每一位對應的FIFO都不處于將要滿狀態(tài)。本發(fā)明可減少了RESET操作之后的等待時間，提高相變存儲器寫入速度。
文檔編號G11C16/10GK101783171SQ20091020072
公開日2010年7月21日 申請日期2009年12月24日 優(yōu)先權日2009年12月24日
發(fā)明者丁晟, 宋志棠 申請人:中國科學院上海微系統(tǒng)與信息技術研究所