專利名稱：可編程只讀存儲器的制作方法
技術(shù)領(lǐng)域：
本文公開的主題總體上涉及存儲器件的領(lǐng)域。
背景技術(shù)：
典型地，可編程只讀存儲器(PROM)器件用于配置和測試集成電路器件(例如，微處理器)，并且用于測試和配置存儲器高速緩存。目前，熔絲陣列用于PROM器件，以存儲信息。


在附圖中以舉例而非限制性的方式來說明本發(fā)明的實施例，其中，相同的附圖標記代表相同的元件。
圖1A描述了現(xiàn)有技術(shù)中的PROM陣列。
圖1B描述了在現(xiàn)有技術(shù)中，將單元的源極端(sourceterminal)連接到
編程電壓端(program voltage terminal)的方式的簡化示例。
圖1C描述了行相關(guān)的示例，其中，在不同的存儲單元的源極端處的電
壓具有不同的電壓。
圖2A描述了根據(jù)本發(fā)明的實施例的PROM陣列。
圖2B描述了根據(jù)本發(fā)明的實施例的PMOS晶體管的實施例。
圖2C描述了根據(jù)本發(fā)明的實施例的示例性半導體結(jié)構(gòu)的簡化的橫截
面視圖，該半導體結(jié)構(gòu)具有被導電地耦合到單元的金屬層。
圖2D描述了根據(jù)本發(fā)明的實施例的，相對于編程器件來布置熔絲的方
式的俯視圖。
圖2E描述了根據(jù)本發(fā)明的實施例的電平轉(zhuǎn)換器的示例。圖2F描述了根據(jù)本發(fā)明的實施例的，用來操作電平轉(zhuǎn)換器的所產(chǎn)生的信號的示例。
圖2G描述了根據(jù)本發(fā)明的實施例的PROM陣列的另一個實施例。圖2H描述了根據(jù)本發(fā)明的實施例的讀出放大器(sense amplifier)的結(jié)構(gòu)。
圖3描述了根據(jù)本發(fā)明的實施例的，在對PROM陣列中的單元編程期 間產(chǎn)生的信號的時序圖。
圖4描述了根據(jù)本發(fā)明的實施例的，在PROM陣列中的單元的讀取模 式期間產(chǎn)生的信號的時序圖。
圖5描述了根據(jù)本發(fā)明的實施例的，構(gòu)建存儲單元的陣列的方式的流 程圖。
圖6描述了包含使用根據(jù)本發(fā)明的一個實施例的熔絲單元陣列的 PROM的示例性系統(tǒng)。
圖7描述了根據(jù)本發(fā)明的實施例的多列交錯布局，其中，多個列共享 相同的讀出放大器。
具體實施例方式
該說明書中對"一個實施例"或"實施例"的提及意味著結(jié)合該實施 例描述的特定的特征、結(jié)構(gòu)或特性包含在本發(fā)明的至少一個實施例中。因 此，在該說明書中各處出現(xiàn)的短語"在一個實施例中"或"實施例"并不 必定都是指相同的實施例。此外，特定的特征、結(jié)構(gòu)或特性可以組合在一 個或多個實施例中。
在一個實施例中，可編程ROM (PROM)陣列可以包括按行、列布置 的存儲單元的陣列。每個存儲單元可以包括PMOS晶體管和可編程熔絲。 在一個實施例中，每個存儲單元的編程端通過堆疊的導電層耦合到電源， 其中，使用一個或多個過孔(via)來導電地耦合每一層。
圖1A描述了現(xiàn)有技術(shù)的PROM陣列100。PROM陣列100包括使用熔 絲元件和串聯(lián)的NMOS晶體管的單元。熔絲元件可以由多晶硅、金屬和其 它材料制造。金屬層按列將編程端VCCFHV耦合到存儲單元的漏極端，并 且將VSS (也叫做地)耦合到存儲單元的源極端。
圖1B描述了在現(xiàn)有技術(shù)中，使用金屬層將單元的源極端連接到編程電 壓端的方式的簡化的例子。因為使用金屬層將源極端耦合到地(例如，VSS)， 所以PROM陣列100會具有行相關(guān)性，這使得與更靠近VSS的存儲單元相比，離VSS較遠的存儲單元會工作欠佳。
圖1C描述行相關(guān)的例子，由于行相關(guān)，在相同列中的不同存儲單元的源極端處的電壓不同。為了接通存儲單元中的晶體管，柵極電壓比源極電
壓高出的值必須至少達到晶體管的閾值電壓。由于存在沿著路徑150的寄生電阻，所以在行33中的單元的源極電壓VS1比在行0中的單元的源極電壓VS2高。由于在行0中的單元的較低的源極電壓VS2，在行0中的單元可以正確地工作。然而，較高的源極端電壓VS1引起反向本體偏壓(reversebody bias),其導致更高的器件閾值電壓，因此，通過行33中的單元的NMOS晶體管的編程電流比通過行0中的要小。通過單元的低電流可能無法對單元的熔絲進行編程。因此，在單元的讀取期間，讀出放大器可能無法檢測到熔絲的編程狀態(tài)，由此，降低了熔絲的成品率(yield)。
為了減少行相關(guān)并且提高存儲單元成品率，可以使用各種技術(shù)。 一種技術(shù)涉及在端VCCFHV處使用更高的編程電壓，這使得在更高編號的行(例如，遠離地(VSS)的行)中的單元更有可能工作。但是，這一更高的編程電壓會引起對器件的可靠性的擔憂，并且還會增大熔絲編程期間的結(jié)漏(junction leakage)。更高的編程電壓還會使得在較低編號的行中的一些熔絲單元過度灼燒，從而影響成品率和熔絲的可靠性。
另一種技術(shù)是將編程電壓設置為基于較低的行(例如，更靠近地的行)的較低的電壓。然而，較低的電壓可能不足以對較高的行中的單元編程。
圖2A描述了根據(jù)本發(fā)明的實施例的PROM陣列200 。陣列200包括可通過行和列選擇信號進行尋址的單元。在一個實施例中，單元(例如，206-A、206-B、 216-A、 216-B、 226-A和226-B)包括熔絲(例如，208-A、 208-B、218-A、 218-B、 228國A和228-B)和晶體管(例如，210-A、 210-B、 220-A、220-B、 230-A和230-B)。在一個實施例中，熔絲可以由本領(lǐng)域中已知的任何材料制造，包括多晶硅和各種金屬。在一個實施例中，晶體管可以是任意的晶體管，例如PMOS晶體管、垂直漏極NMOS (也稱為VDNMOS)、或垂直源極和漏極NMOS (也稱為VSDNMOS)。
陣列200可以包括一個或多個冗余的單元行。冗余的行能用于修復一個或多個有缺陷的行，以滿足處理和陣列200的熔絲成品率目標。
圖2B描述了根據(jù)本發(fā)明的實施例的，能在單元中使用的PMOS晶體管的實施例。在這個實施例中，在單元中的單個PMOS能分為多個PMOS器 件，這些器件的源極端連接在一起，漏極端連接在一起，而柵極端連接到 分離的端。在另一個實現(xiàn)中，可以將柵極端連接在一起并連接到相同的端。
每個晶體管的襯底和源極端(例如，211-A禾口221-A)可以被導電地耦 合到端VCCFHV。在一個實施例中，關(guān)于圖2C描述的技術(shù)可用于將端 VCCFHV耦合到每個晶體管的源極端。圖2C描述了根據(jù)本發(fā)明的實施例 的示例性半導體結(jié)構(gòu)250的簡化的橫截面視圖，其具有導電層1到9，這些 層將編程電壓端導電地耦合到單元的編程端。半導體結(jié)構(gòu)250包括多個導 電層9到1，使用過孔將這些層導電地耦合。盡管沒有描述，但是將金屬層 以交叉的方式布置，這使得每隔一行的導電層是平行的。因此，盡管沒有 描述，所描述的兩個堆的金屬層2、 4、 6、 8將是連續(xù)的。 一堆導電層9到 1和過孔導電地將編程電壓端(例如，VCCFHV)耦合到單元O的晶體管的 源極端。另一堆導電層9到1和過孔導電地將編程電壓端(例如，VCCFHV) 耦合到單元1的晶體管的源極端。堆的另一個實施例可具有IO個或更多個 金屬層。在這種情況下，層9是最高編號的金屬層。
因此，通過使用圖2C的堆，從編程電壓端到存儲單元的編程端可以有 比圖1B的導電路徑更短的導電路徑。使用圖2C的導電路徑可以降低由寄 生電阻引起的源極端電壓的改變。因此，由于減小了寄生電阻，所以行相 關(guān)性可以降低。由于行相關(guān)性降低，在端VCCFHV處的單個編程電壓可以 被用于對陣列中的所有單元進行編程。此外，隨著行相關(guān)性的降低，與針 對陣列100 (圖1A)中的單元的編程電壓相比，可以降低用于陣列200 (圖 2A)中的單元的編程電壓。
再次參照圖2A，每個PMOS晶體管的柵極端(例如，211-B和221-B) 可以被耦合，以接收行選擇信號。在一個實現(xiàn)中，存儲單元的晶體管的柵 極端可以被耦合到行選擇信號。
陣列200可以包括行和列解碼邏輯電路，用于選擇特定的單元來編程 或讀出。當每個列共享用于已編程的存儲單元的讀出電路時， 一次可以讀 取單獨的一行。來自列m和n中的單元的數(shù)據(jù)分別表示為biLm和bit一n。
行信號發(fā)生器202向電平轉(zhuǎn)換器(例如，LS 204-A、 LS 214-A和LS 224-A)提供行選擇信號(例如，row m、 row n和row red)。在單元沒有
9被選擇用于編程時，電平轉(zhuǎn)換器將電壓VCC轉(zhuǎn)換為VCCFHV，以關(guān)閉PMOS晶體管。在單元被選擇用于編程或讀出時，它的行選擇信號被設置為地，以開啟存儲單元中的PMOS晶體管。在對單元編程后，端VCCFHV連接到VCC，電平轉(zhuǎn)換器用作常規(guī)反相器(inverter)或緩沖器，而不應用電壓轉(zhuǎn)換。
列信號發(fā)生器240向被選擇的列提供列選擇信號。被選擇的列在串聯(lián)NMOS晶體管結(jié)構(gòu)(例如，231-A和232-A，或231-B和232-B)處接收列選擇信號。串聯(lián)NMOS晶體管結(jié)構(gòu)由來自列信號發(fā)生器240的列選擇信號控制。在串聯(lián)結(jié)構(gòu)中的頂部的NMOS (例如，231-A和231-B)的柵極連接到控制信號，在編程期間，該控制信號保持在固定的VCC。串聯(lián)NMOS晶體管231-A、 232-A、 231-B和232-B的柵極在VSS到固定的VCC之間工作。VSS可以設置為地。在待機模式期間，兩個串聯(lián)NMOS晶體管的柵極端都可以被設置為VSS，以切斷熔絲陣列以減少泄露。
盡管沒有示出，可以通過使用掃描觸發(fā)器(scan flip-flop)或計數(shù)器來實現(xiàn)行信號發(fā)生器202和列信號發(fā)生器240，以提供希望的編碼。
圖2D描述了根據(jù)本發(fā)明的實施例的，相對于編程器件的布置熔絲的方式的俯視圖。結(jié)構(gòu)252的瑢絲臨近編程器件(例如， 一個或多個PMOS晶體管)而布置，而結(jié)構(gòu)254的熔絲布置于編程器件(例如， 一個或多個PMOS晶體管)之上。在結(jié)構(gòu)252中，熔絲和編程器件在水平方向上彼此相鄰布置，占用更多的水平面積。在結(jié)構(gòu)254中，熔絲垂直地布置在編程器件的上面或下面，占用較少的水平面積。因此，可以得到具有特別小的面積的熔絲比特單元。
圖2E根據(jù)本發(fā)明的實施例描述了電平轉(zhuǎn)換器260的例子。端b接收行選擇信號(例如，row—m、 row—n或row—red)。端OUT向行提供行信號(例如，r_m、 r—n或r一red)以控制存儲單元中的PMOS器件的柵極。
圖2F根據(jù)本發(fā)明的實施例描述了在對存儲單元編程期間，用來操作電平轉(zhuǎn)換器的生成的信號的例子。在編程控制信號ctl上升到電壓電平Vcc之后，在端VCCFHV處的電壓從Vcc上升到VCCFHV。在端VCCFHV處的電壓增加到電平VCCFHV使得在端OUT處的電壓增加到電平VCCFHV，以關(guān)閉每個存儲單元的PMOS。選擇編程的行使得在端IN處的信號降到VSS，這使得在端OUT處的信號降到VSS。在對單元編程之后，在端IN 處的電壓上升到Vcc，這使得在OUT端的電壓上升到VCCFHV。
圖2G根據(jù)本發(fā)明的實施例描述了 PROM陣列275的一個實施例，該
陣列示出了讀出放大器。
圖2H根據(jù)本發(fā)明的實施例描述了讀出放大器的兩種結(jié)構(gòu)。信號senseb 是信號sense的反向形式。
圖3根據(jù)本發(fā)明的實施例描述了在對PROM陣列中的單元編程期間所 產(chǎn)生的信號的時序圖。圖3的例子針對對位于行m和列m處的單元進行編 程。信號r—m從電壓VCCFHV轉(zhuǎn)變到VSS。編程控制信號control—m轉(zhuǎn)變 到VCC以開啟NMOS晶體管231-A。此外，列選擇信號column_m轉(zhuǎn)變到 VCC以開啟NMOS晶體管232-A。晶體管210-A的柵極耦合到信號r—m。 單元的PMOS晶體管210-A的襯底和源極開始都在相同的電壓電平 VCCFHV。在晶體管210-A的柵極的電壓VSS開啟晶體管210-A。電流流 過所選擇的單元中的熔絲元件208-A，從而對熔絲元件208-A編程，以在熔 絲中產(chǎn)生較大的灼燒后電阻。對于未選擇的行(例如，行n和冗余行)，晶 體管的柵極的電壓是VCCFHV，因此，這些晶體管被關(guān)閉。
注意，圖3示出了在r—m改變到VSS之前，column—m轉(zhuǎn)換到VCC。 但是，這個順序不是必須的。信號column一m和r—m可在不同的時間轉(zhuǎn)換。 因此，在columi^m轉(zhuǎn)換到VCC之前，信號r—m可以轉(zhuǎn)換到VSS。
圖4根據(jù)本發(fā)明的實施例描述了在PROM陣列中的單元的讀取(讀出) 模式期間的信號的時序圖。圖4的例子針對讀取位于行m中的單元的存儲 的內(nèi)容。在這個例子中，在同一時間可以讀出整行的單元?？梢躁P(guān)閉所有 列選擇信號(例如，信號contro1—m和column—m)，以讀取行中的所有單元。 信號r—m從電壓VCC改變到VSS。當信號r_m的電壓是VSS時，行m中 的PMOS晶體管被開啟，這使得電流通過行m中的熔絲。通過開啟每一行， 可以將一行中的每個單元中的熔絲電阻與讀出放大器內(nèi)的參考熔絲電阻相 比較，以輸出數(shù)字值。在同一時間可以讀取同一行中的所有單元，這是因 為在相同行中的每個單元具有不同的讀出放大器，用于將編程的烙絲與相 應的讀出放大器中的參考熔絲相比較。來自讀出放大器的數(shù)字數(shù)據(jù)能被存 儲到數(shù)字存儲設備(例如觸發(fā)器)中。圖5根據(jù)本發(fā)明的實施例描述了構(gòu)建存儲單元的陣列的方式的流程圖。
框502可以包括形成多個存儲單元。在一個實施例中，可以按照與單元 206-A相同的方式來形成存儲單元。
框504可以包括將存儲單元的編程端導電地耦合到編程電壓端。在一 個實施例中，編程端可以是PMOS晶體管的源極端。金屬層可以將編程電 壓耦合到一個或多個存儲單元的源極端。例如，金屬層可以按照如圖2B所 描述的方式，將編程電壓耦合到源極端。
圖6描述了包括使用根據(jù)本發(fā)明的一個實施例的熔絲單元陣列的 PROM的系統(tǒng)的例子。如圖所示，系統(tǒng)600可以包括具有PROM 601的集 成電路603，以及耦合到集成電路603的一個或多個大容量存儲設備620。 在各種實施例中，集成電路603可以是微處理器或?qū)Ｓ眉呻娐?ASIC)。 如前所述，PROM601可以包括本文描述的熔絲單元陣列。系統(tǒng)600可以體 現(xiàn)為多種形式，包括服務器、臺式電腦、便攜式電腦、平板電腦和/或手 持計算機。此外，系統(tǒng)600可以采用多種操作系統(tǒng)和/或應用程序，以解決 各種計算和/或通信的問題。
圖7根據(jù)本發(fā)明的實施例描述了多列交錯布置，從而多個列共享相同 的讀出放大器。能將這種結(jié)構(gòu)修改為四個或更多個列的交錯。PMOS晶體 管(或傳輸門)傳送位線信號。在讀出期間，信號cctl被設置為O，并且基 于信號muxsd = 0/1和選擇bitO或bitl來選擇單元0/1。共享的讀出放大器 可以減少單元的面積。
注意，READMUX中的任一 PMOS晶體管都能實現(xiàn)為傳輸門或NMOS
晶體管。
可以提供本發(fā)明的實施例，例如作為計算機程序產(chǎn)品，其可以包括一 個或多個機器可讀介質(zhì)，在所述介質(zhì)上存儲了機器可執(zhí)行指令，當由一個 或多個機器(例如，計算機、計算機的網(wǎng)絡或其它電子器件)來執(zhí)行所述 指令時，可以使得所述一個或多個機器執(zhí)行根據(jù)本發(fā)明的實施例的操作。 機器可讀介質(zhì)可以包括、但并不限于軟盤、光盤、CD-ROM (壓縮盤只 讀存儲器)、磁光盤、ROM(只讀存儲器)、RAM(隨機存取存儲器)、EPROM
(可擦除可編程只讀存儲器)、EEPROM (電可擦除可編程只讀存儲器)、 磁卡或光卡、閃存、或其它類型的適合于存儲機器可執(zhí)行指令的介質(zhì)/機器
12可讀介質(zhì)。
附圖和之前的描述給出了本發(fā)明的例子。盡管描述為多個離散的功能 項，但是本領(lǐng)域的技術(shù)人員能夠理解可以將一個或多個這種元件良好地組 合成單獨的功能元件。或者，某些元件可以分為多個功能元件。 一個實施 例中的元件可以被添加到另一個實施例。例如，可以改變本文描述的處理 順序，并且不限于本文描述的方式。此外，任何流程圖的動作不必按所示
的順序來實現(xiàn)；并且這些動作也不需要都執(zhí)行。此外，互相沒有依賴的動 作可以并行執(zhí)行。然而，本發(fā)明的范圍絕不限于這些具體的例子。不管是 否在說明書中明確地給出，諸如在結(jié)構(gòu)、尺寸和材料的使用上可以有許多 變化。本發(fā)明的范圍至少與權(quán)利要求所給出的范圍一樣廣。
權(quán)利要求
1、一種裝置，包括電壓提供端；至少兩個堆疊的導電層；以及第一單元，其中所述第一單元包括至少具有第一端的晶體管，并且使用所述至少兩個堆疊的導電層的一部分，將所述第一端導電地耦合到所述電壓提供端。
2、 根據(jù)權(quán)利要求1所述的裝置熔絲被導電地耦合到所述晶體管。
3、 根據(jù)權(quán)利要求2所述的裝置 屬和多晶硅中選擇的材料。
4、 根據(jù)權(quán)利要求l所述的裝置 所述第一單元還包括熔絲， 所述晶體管包括第二端和第三端， 所述第二端被耦合用于接收行選擇信號，以及 所述第三端被耦合到所述熔絲。
5、 根據(jù)權(quán)利要求4所述的裝置，其中 所述晶體管包括至少一個PMOS晶體管， 所述第一端包括源極端， 所述第二端包括漏極端，以及 所述第三端包括柵極端。
6、 根據(jù)權(quán)利要求l所述的裝置，其中，所述至少兩個堆疊的導電層至 少包括第一金屬層，該第一金屬層通過過孔導電地耦合到第二金屬層。，其中，所述第一單元還包括熔絲，該 ，其中，所述熔絲包括從一種或多種金 ，其中
7、 根據(jù)權(quán)利要求4所述的裝置，其中，所述熔絲所在的平面在所述晶 體管所在的平面的上方。
8、 根據(jù)權(quán)利要求4所述的裝置，其中，所述熔絲與所述晶體管實質(zhì)上 位于相同的平面上。
9、 根據(jù)權(quán)利要求l所述的裝置，還包括第二單元。
10、 根據(jù)權(quán)利要求9所述的裝置，其中，所述第二單元包括第一端， 并且其中，所述至少兩個堆疊的導電層的第二部分將所述電壓提供端導電 地耦合到所述第二單元的所述第一端。
11、 根據(jù)權(quán)利要求1所述的裝置，還包括第一和第二讀出放大器以及 第一和第二列單元，其中，所述第一列單元使用所述第一讀出放大器，并 且所述第二列單元使用所述第二讀出放大器。
12、 根據(jù)權(quán)利要求1所述的裝置，還包括讀出放大器和多列單元，并 且其中，所述多列單元共享相同的讀出放大器。
13、 根據(jù)權(quán)利要求l所述的裝置，還包括 行選擇邏輯，用于選擇行； 列選擇邏輯，用于選擇列；以及轉(zhuǎn)換邏輯，用于調(diào)整應用到所選擇的行中的單元的電壓。
14、 一種方法，包括 形成編程電壓端，用于接收編程電壓； 形成具有第一端的第一存儲單元；以及形成導電層的堆，其中，所述第一和第二導電層的一部分將所述編程 電壓端導電地耦合到所述第一存儲單元的所述第一端。
15、 根據(jù)權(quán)利要求14所述的方法，其中所述第一存儲單元包括熔絲和晶體管，所述晶體管包括所述第一端、第二端和第三端，所述第二端被耦合用于接收行選擇信號，以及所述第三端被耦合到所述熔絲。
16、 根據(jù)權(quán)利要求15所述的方法，其中所述晶體管包括至少一個PMOS晶體管，所述第一端包括源極端，所述第二端包括漏極端，以及所述第三端包括柵極端。
17、 根據(jù)權(quán)利要求16所述的方法，其中，所述熔絲包括從一種或多種金屬和多晶硅中選擇的材料。
18、 根據(jù)權(quán)利要求14所述的方法，還包括在所述堆的導電層之間形成過孔。
19、 根據(jù)權(quán)利要求14所述的方法，還包括形成具有第一端的第二存儲單元；以及將所述堆的第二部分耦合到所述第二存儲單元的所述第一端。
20、 根據(jù)權(quán)利要求14所述的方法，還包括形成行選擇邏輯以選擇行；形成列選擇邏輯以選擇列；以及形成轉(zhuǎn)換邏輯以調(diào)整應用到所選擇的行中的單元的電壓。
21、 一種系統(tǒng)，包括存儲器件，其包括-電壓提供端，至少兩個堆疊的導電層，以及 第一單元，其中所述第一單元包括晶體管，該晶體管至少具有第一端，以及 使用所述至少兩個堆疊的導電層的一部分，將所述第一端導電地耦合到所述電壓提供端； 處理器，用于請求對所述存儲器件進行編程；以及 一個或多個大容量存儲設備，其可通信地耦合到所述處理器。
22、 根據(jù)權(quán)利要求21所述的系統(tǒng)，其中 所述第一單元還包括熔絲， 所述晶體管包括第二端和第三端， 所述第二端被耦合用于接收行選擇信號，以及 所述第三端被耦合到所述熔絲。
23、 根據(jù)權(quán)利要求22所述的系統(tǒng)，其中 所述晶體管包括至少一個PMOS晶體管， 所述第一端包括源極端， 所述第二端包括漏極端， 所述第三端包括柵極端。
24、 根據(jù)權(quán)利要求22所述的系統(tǒng)，其中，所述至少兩個堆疊的導電層 至少包括第一金屬層，該第一金屬層通過過孔導電地耦合到第二金屬層。
全文摘要
公開了一種存儲單元的陣列。所述存儲單元包括熔絲和至少一個晶體管。晶體管用于控制熔絲的編程或讀出。將編程電壓應用到第一和第二導電層的堆。該堆的第一部分將編程電壓耦合到單元中的晶體管的一端。該堆的第二部分將編程電壓耦合到另一個單元中的晶體管的一端。
文檔編號G11C17/14GK101656109SQ20091016622
公開日2010年2月24日 申請日期2009年8月20日 優(yōu)先權(quán)日2008年8月20日
發(fā)明者K·張, S·庫爾卡尼, Z·陳 申請人:英特爾公司