專(zhuān)利名稱(chēng)：半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路，并且具體地涉及具有傳感放大
器(在下文中被稱(chēng)為SA)的半導(dǎo)體集成電路，當(dāng)同時(shí)從連接至字線(在 下文中稱(chēng)為W線)的存儲(chǔ)器單元讀出多個(gè)位時(shí)該傳感放大器進(jìn)行操作。
背景技術(shù)：
一些存儲(chǔ)器產(chǎn)品要求同時(shí)讀出多個(gè)位。在此種存儲(chǔ)器產(chǎn)品中，如 果要被讀出的單元連接至同一 W線，那么位的數(shù)目的SA同時(shí)進(jìn)行操 作。這時(shí)的功率消耗(SA的操作功率)必須被減少。減少功率消耗在 多位的并行輸出時(shí)尤其重要。
作為關(guān)于多個(gè)位的同時(shí)讀出的技術(shù)，要求在同時(shí)讀出連接至一條 W線的存儲(chǔ)器單元時(shí)的軟錯(cuò)誤措施。對(duì)于不能通過(guò)通常的ECC (錯(cuò)誤 檢査和校正)電路校正的2位錯(cuò)誤的措施尤其重要。
在日本未經(jīng)審查的專(zhuān)利申請(qǐng)公開(kāi)No.2003-272390 (Honda)、 2007-157283 (Shimada)、以及62-150590 (Miyazawa)中公布了當(dāng)同 時(shí)輸出連接至一條W線的多個(gè)單元時(shí)根據(jù)現(xiàn)有技術(shù)的SA的操作。由 Honda公布的技術(shù)將單元?jiǎng)澐譃槎鄠€(gè)組以形成多個(gè)SA組。這些SA組 不同時(shí)開(kāi)始操作，而是彼此在不同的時(shí)間開(kāi)始操作。這使得能夠減少在 SA正在操作時(shí)的峰值電流。
由Shimada公布的技術(shù)也將單元?jiǎng)澐譃槎鄠€(gè)SA組并且根據(jù)時(shí)鐘 移位SA組的操作時(shí)序。這使得能夠減少當(dāng)SA正在操作時(shí)的峰值電流。 由Miyazawa公布的技術(shù)將單元?jiǎng)澐譃槎鄠€(gè)SA組并且將其安排為使得 通過(guò)適當(dāng)?shù)臅r(shí)間上和空間上的布局將不同時(shí)操作的SA組連接至公共W線。
作為通常的ECC電路，使用1位錯(cuò)誤校正和2位錯(cuò)誤檢測(cè)電路。 這被稱(chēng)為SEC-DED (單錯(cuò)誤校正-雙錯(cuò)誤檢測(cè))。日本未經(jīng)審查的專(zhuān)利 申請(qǐng)公開(kāi)No.2003-077294(Hatanaka等人)公布了對(duì)于不能夠在ECC電 路中進(jìn)行校正的2位或者更多位的錯(cuò)誤的措施。由Hatanaka等人公布 的技術(shù)將ECC電路劃分為多個(gè)組使得來(lái)自于連接至每個(gè)ECC電路組的 存儲(chǔ)器單元(SA輸出)的數(shù)據(jù)變成每隔3個(gè)單元的數(shù)據(jù)。存在極其小 的可能性的是，距離4個(gè)單元的兩個(gè)單元同時(shí)是錯(cuò)誤的。因此，該ECC 電路僅可以是實(shí)質(zhì)上能夠校正1位錯(cuò)誤的通常的ECC電路。但是，在 Hatanaka等人公布的技術(shù)中，SA沒(méi)有劃分單元。
在Honda、 Shimada、以及Miyazawa公布的現(xiàn)有技術(shù)中，SA組不 被開(kāi)始同時(shí)進(jìn)行操作，從而能夠抑制電流在與SA組開(kāi)始操作的時(shí)間相 同的時(shí)間流動(dòng)。但是，存在多個(gè)SA組同時(shí)進(jìn)行操作的時(shí)間區(qū)。在該文 獻(xiàn)中，該時(shí)間區(qū)被稱(chēng)為穩(wěn)定操作時(shí)間以與操作開(kāi)始時(shí)間區(qū)分。
在用于Honda的圖2、用于Shimada的圖2中的tl，至t2，以及用于 Miyazawa的圖4中示出的穩(wěn)定操作時(shí)間中，多個(gè)SA組同時(shí)進(jìn)行操作。 此種技術(shù)防止在操作開(kāi)始時(shí)間的大電流流動(dòng)，然而電流仍然在每個(gè)SA 組中流動(dòng)?，F(xiàn)有技術(shù)沒(méi)有發(fā)現(xiàn)當(dāng)多個(gè)SA組同時(shí)操作時(shí)(在穩(wěn)定操作時(shí) 間，不是在用于SA組的操作開(kāi)始時(shí)間)的電流值的問(wèn)題。如果沒(méi)有許 多SA組，那么SA組的操作開(kāi)始時(shí)間能夠被移位成使得不存在在當(dāng)SA 組正在操作時(shí)的穩(wěn)定操作時(shí)間的電流的問(wèn)題。
但是，在同時(shí)讀出100位(用于DRAM的100個(gè)SA)的情況下， 許多SA組正在同時(shí)操作的穩(wěn)定操作時(shí)間的電流是不可忽略的，盡管它 取決于SA組中的多少被劃分為一組。即，即使在穩(wěn)定操作時(shí)間一些 SA組正在同時(shí)操作，那也不是問(wèn)題。但是如果SA組從4增加到8， 那么多個(gè)SA組正在同時(shí)操作的穩(wěn)定操作時(shí)間的重疊電流是不可忽略的。
圖4示出根據(jù)現(xiàn)有技術(shù)的存儲(chǔ)器陣列的電路圖。如圖4中所示，
128個(gè)單元連接至一條W線。每個(gè)SA連接至各自的位線。響應(yīng)于SA 激活信號(hào)SE，激活SA。此外，通過(guò)位線選擇信號(hào)YSW選擇特定的位 線，由SA放大的從單元讀出的數(shù)據(jù)被傳送到本地(Local) 1/0總線， 并且讀出的數(shù)據(jù)被輸入至數(shù)據(jù)放大器(DAMP)。
圖5示出圖4的存儲(chǔ)器陣列的操作時(shí)序圖。如圖5中所示，通過(guò) 激活信號(hào)SE激活SA。然后通過(guò)位線選擇信號(hào)YSW選擇位線。在激活 SA之后立即消耗了用于充電和放電位線的電流。在位線選擇信號(hào)YSW 被釋放之后，本地I/0總線被充電和放電。隨著存儲(chǔ)器容量增加，該本 地I/O總線的負(fù)載容量也增加，從而增加充電和放電電流流動(dòng)的時(shí)段。

發(fā)明內(nèi)容
本發(fā)明已經(jīng)發(fā)現(xiàn)了下述問(wèn)題，在現(xiàn)有技術(shù)的半導(dǎo)體集成電路中， 多個(gè)SA組同時(shí)進(jìn)行操作并且電流消耗增加。
本發(fā)明的實(shí)施例的第一示例性方面是半導(dǎo)體集成電路，該半導(dǎo)體 集成電路包括K (K是2或者大于2的自然數(shù))個(gè)耦合到同一字線的存 儲(chǔ)器單元，和耦合到存儲(chǔ)器單元的多個(gè)傳感放大器電路。多個(gè)傳感放 大器電路被劃分為N (N是2或者大于2的自然數(shù))個(gè)組。在N個(gè)組 中，在第一組傳感放大器電路被激活并且執(zhí)行預(yù)定的讀出操作之后， 第二組傳感放大器電路被激活并且執(zhí)行預(yù)定的讀出操作，并且第N組 傳感放大器電路被順序地激活以執(zhí)行預(yù)定的讀出操作。因?yàn)槎鄠€(gè)傳感 放大器組不在傳感放大器的穩(wěn)定操作時(shí)間同時(shí)進(jìn)行操作，因此能夠防 止生成重疊電流。
本發(fā)明提供下述半導(dǎo)體集成電路，其中多個(gè)SA組不同時(shí)進(jìn)行操 作并從而使得能夠減少電流消耗。此外，本發(fā)明提供了下述半導(dǎo)體集成電路，該半導(dǎo)體集成電路盡可能多地減少2位錯(cuò)誤，通過(guò)正常ECC
電路不能校正該錯(cuò)誤。


根據(jù)結(jié)合附圖的某些示例性實(shí)施例的以下描述，以上和其它示例
性方面、優(yōu)點(diǎn)和特征將更加明顯，其中
圖1示出根據(jù)第一示例性實(shí)施例的半導(dǎo)體集成電路的構(gòu)造；
圖2是用于解釋根據(jù)第一示例性實(shí)施例的半導(dǎo)體器件的操作的時(shí)
序圖3示出根據(jù)第二示例性實(shí)施例的半導(dǎo)體集成電路的構(gòu)造；
圖4示出根據(jù)現(xiàn)有技術(shù)的半導(dǎo)體集成電路的構(gòu)造；以及
圖5是用于說(shuō)明現(xiàn)有技術(shù)的半導(dǎo)體集成電路的問(wèn)題的時(shí)序圖。
具體實(shí)施例方式
參考圖1說(shuō)明根據(jù)本發(fā)明的第一示例性實(shí)施例的半導(dǎo)體集成電路 的構(gòu)造。圖1示出根據(jù)本實(shí)施例的半導(dǎo)體集成電路10的構(gòu)造。在這里 使用了具有連接至一條字線(W線)的128個(gè)單元(位)的存儲(chǔ)器單 元陣列的示例。在圖1中，單元沒(méi)有被分離地顯示。在DRAM的情況 下，存儲(chǔ)器單元的數(shù)目與傳感放大器的相同。
本實(shí)施例的半導(dǎo)體集成電路IO包括W線驅(qū)動(dòng)器電路11、W線12、 位線13、存儲(chǔ)器單元MC1至MC128、傳感放大器SA1至SA128、以 及傳感放大器控制電路15。 W線驅(qū)動(dòng)器電路11連接至W線12。 W線 12和多條位線13被安排為相互交叉。在圖1中，128條位線13被提 供為對(duì)應(yīng)于存儲(chǔ)器單元的數(shù)目。
MC1至MC128被放置在W線12和位線13的交叉處。存儲(chǔ)器單 元由一個(gè)晶體管和一個(gè)電容器組成。W線12連接至晶體管的柵極。位 線13連接至源極或者漏極，并且電容器連接至另一個(gè)。為了方便起見(jiàn)，從最接近W線驅(qū)動(dòng)器電路11的一個(gè)開(kāi)始，將存儲(chǔ)器單元稱(chēng)為MC1、
MC2 、以及MC128。傳感放大器SA1至SA128連接至各自的位線13。
在本實(shí)施例中，32個(gè)單元被分組成一個(gè)SA組，從而形成4個(gè)SA 組。從最靠近W線驅(qū)動(dòng)器電路11的一個(gè)開(kāi)始，將這些SA組稱(chēng)為SAgl、 SAg2、 SAg3、以及SAg4。 MC至MC32連接至SAgl， MC33至MC64 連接至SAg2， MC65至MC96連接至SAg3，并且MC97至MC128連 接至SAg4。分別響應(yīng)于從傳感放大器控制電路15輸出的SA激活信號(hào) SEgl至SEg4，分離地激活SAgl至SAg4的多個(gè)SA。每個(gè)SA組響應(yīng) 于激活信號(hào)讀出數(shù)據(jù)。
參考圖2說(shuō)明半導(dǎo)體集成電路10的操作。圖2是用于解釋根據(jù)本 實(shí)施例的半導(dǎo)體集成電路IO的操作的時(shí)序圖。在圖2中，水平軸表示 時(shí)間并且垂直軸表示電勢(shì)或者電流。如圖2中所示，當(dāng)目標(biāo)W線被選 擇時(shí)，響應(yīng)于SA激活信號(hào)SEgl，首先激活SAgl以執(zhí)行預(yù)定的讀出操 作。在SAgl被激活之后，響應(yīng)于SA激活信號(hào)SEg2，激活要在SAgl 之后激活的SAg2以執(zhí)行預(yù)定的讀出操作。在前面的SA組被激活之后， 以類(lèi)似的方式激活后面的SAg3和SAg4。
在圖2中，沒(méi)有清楚地示出激活信號(hào)SEgl至SEg4的上升/下降時(shí) 間中的延遲組件。但是為了使傳感放大器電路被激活，在從L到H的 上升時(shí)間期間存在激活(操作開(kāi)始)時(shí)間，并且在從H到L的下降時(shí) 間期間類(lèi)似地存在去激活(操作結(jié)束)時(shí)間。在本發(fā)明中，考慮上升 和下降時(shí)間確定SEgl至SEg4信號(hào)。
因此，在本實(shí)施例的半導(dǎo)體集成電路10中，僅順序地激活一個(gè) SAg(SA組)。即，不存在多個(gè)SA組被同時(shí)激活的時(shí)段。因此，消耗用 于僅一個(gè)S八g(SA組)的激活的峰值操作電流和操作穩(wěn)定電流。這使得 能夠同時(shí)減少峰值電流和SA操作穩(wěn)定電流。200910166005.0 活多個(gè)SA組的此種電
路。在每個(gè)SA組的激活被切換并且接下來(lái)的SA組的操作沒(méi)有被開(kāi)始 時(shí)的時(shí)刻，先前的SA組的操作被完成。因此，沒(méi)有多個(gè)SA組被激活 的重疊時(shí)間并且多個(gè)SA組的消耗電流不重疊。
從是離W線驅(qū)動(dòng)器電路11最近的SA組的SAgl順序地到最遠(yuǎn)的 SA組開(kāi)始操作的原因如下。就在選擇許多單元被連接到的W線之后， 在到W線驅(qū)動(dòng)器電路11的最近的組和最遠(yuǎn)的組之間生成W線12的電 勢(shì)差。因?yàn)閃線12的電勢(shì)是所選擇的晶體管的柵極電勢(shì)，因此希望 W線12的電勢(shì)是預(yù)定的電勢(shì)。W線驅(qū)動(dòng)器電路11附近的W線12的 電勢(shì)在遠(yuǎn)離W線驅(qū)動(dòng)器電路11的W線12的電勢(shì)之前達(dá)到預(yù)定的電勢(shì)。 因此，為了 SA執(zhí)行數(shù)據(jù)的穩(wěn)定讀出，SA應(yīng)從離W線驅(qū)動(dòng)器電路11 最近的一個(gè)開(kāi)始讀出。
根據(jù)產(chǎn)品規(guī)格通過(guò)操作開(kāi)始時(shí)間的峰值電流和穩(wěn)定操作時(shí)間的電 流確定被包括在一個(gè)SA組中的單元的數(shù)目(就DRAM來(lái)說(shuō)與SA的 數(shù)目相同)。在本實(shí)施例中，要?jiǎng)澐殖山M的SA組的數(shù)目是4，但是該 數(shù)目不限于此。增加SA組的數(shù)目使訪問(wèn)速度變慢但是減少了功率消 耗。減少SA組的數(shù)目增加了訪問(wèn)速度但是也增加功率消耗。例如，能 夠根據(jù)連接至一條W線12的同時(shí)讀出的單元的數(shù)目和產(chǎn)品的諸如訪問(wèn) 速度和功率消耗的規(guī)格確定構(gòu)造。
以上說(shuō)明使用DRAM單元作為示例，但是本實(shí)施例能夠以類(lèi)似的 方式應(yīng)用于其它存儲(chǔ)器，諸如SRAM或者甚至存儲(chǔ)器嵌入的LSI。在 DRAM的情況下，存儲(chǔ)器單元的數(shù)目和所有的SA的數(shù)目是相同的數(shù) 目。但是在SRAM的情況下，多個(gè)存儲(chǔ)器單元被連接至一個(gè)SA。因此， 在SRAM的情況下，存儲(chǔ)器單元的數(shù)目超過(guò)被提供在半導(dǎo)體集成電路 中的所有傳感放大器的數(shù)目。因此，存儲(chǔ)器單元的數(shù)目是K并且Ks 個(gè)傳感放大器被提供在N個(gè)組中。然后將會(huì)滿足公式KsXN〈K。[第二示例性實(shí)施例]
參考圖3解釋根據(jù)本發(fā)明的第二示例性實(shí)施例的半導(dǎo)體集成電路
的構(gòu)造。圖3解釋根據(jù)本實(shí)施例的半導(dǎo)體集成電路10'的構(gòu)造。圖3中 所示的集成電路10'是根據(jù)第一示例性實(shí)施例的半導(dǎo)體集成電路10的 修改。在半導(dǎo)體集成電路10'中，128個(gè)單元被連接至一條W線12。 在下文中解釋了其中SA組的數(shù)目是4并且32個(gè)單元被連接至一個(gè)SA 組的示例。在圖3中，通過(guò)與圖1中所示的附圖標(biāo)記相同的附圖標(biāo)記 表示與圖1中的組件相同的組件并且省略了其詳細(xì)描述。
根據(jù)本實(shí)施例的半導(dǎo)體集成電路10'包括W線驅(qū)動(dòng)器電路11、 W 線12、位線13、存儲(chǔ)器單元MC1至MC128、傳感放大器SA1至SA128、 校驗(yàn)位單元PMC1至PMC24、校驗(yàn)位傳感放大器PSA1至PSA24、以 及ECC電路14。 W線12和多條位線13被安排為相互交叉。在本示例 中，128+24條位線13被提供以與存儲(chǔ)器單元的數(shù)目和校驗(yàn)位單元的數(shù) 目相對(duì)應(yīng)。
MC1至MC128被放置在W線12和位線13的交叉處。如上所述， 存儲(chǔ)器單元由一個(gè)晶體管和一個(gè)電容器組成。W線12被連接至晶體管 的柵極。位線13被連接至源極或者漏極并且電容器被連接至另一個(gè)。 為了方便起見(jiàn)，從離W線驅(qū)動(dòng)器電路11最近的一個(gè)開(kāi)始將存儲(chǔ)器單元 稱(chēng)為MC1、 MC2、…、以及MC128。
傳感放大器SA1至SA128被連接至各自的位線13。在本實(shí)施例 中，32個(gè)單元被分組成一個(gè)SA組，從而形成4個(gè)SA組。從離W線 驅(qū)動(dòng)器電路11最近的一個(gè)開(kāi)始將這些SA組稱(chēng)為SAgl、 SAgl、 SAg2、 SAg3、以及SAg4。
、 MC5、 MC9、…、以及MC125被連接至SAgl。 MC2、 MC6、 MCIO、…、以及MC126被連接至SAg2。 MC3、 MC7、 MCll、…、以及MC127被連接至SAg3。 MC4、 MC8、 MC12、…、以及MC128 被連接至SAg4。 g卩，每隔3個(gè)存儲(chǔ)器單元連接至每個(gè)SA組。換言之， 與連接至SAgl的存儲(chǔ)器單元相鄰的存儲(chǔ)器單元被連接至不同于SAgl 的SA組。在圖3中，沒(méi)有詳細(xì)地示出SA組和存儲(chǔ)器單元之間的關(guān)系。 在DRAM的情況下，存儲(chǔ)器單元的數(shù)目與傳感放大器的數(shù)目相同。
在ECC電路14中使用的校驗(yàn)位單元PMC1至PMC24被連接至W 線12。提供了 6位X4-24個(gè)校驗(yàn)位單元(24個(gè)單元)。此外，校驗(yàn)位 單元中的6位(6個(gè)單元)被連接至SA組中的每一個(gè)。與一個(gè)SA組 的其它單元同時(shí)讀出校驗(yàn)位單元。
PMC1、PMC5、…、以及PMC21被連接至SAgl。PMC2、PMC6、 ■ 、 以及PMC22被連接至SAg2。 PMC3、 PMC7、…、以及PMC23被連接 至SAg3。 PMC4、 PMC8、…、以及PMC24被連接至SAg4。即，每隔 3個(gè)存儲(chǔ)器單元被連接至每個(gè)SA組。換言之，相鄰的存儲(chǔ)器單元被連 接至不同的SA組。
從每個(gè)SA組輸出的數(shù)據(jù)被輸出至ECC電路14。如圖3中所示， 存在4個(gè)ECC電路14 (ECC1至ECC4) 。 SAgl被連接至ECC1 ， SAg2 被連接至ECC2， SAg3被連接至ECC3，并且SAg4被連接至ECC4。 通常的1位錯(cuò)誤校正和2位錯(cuò)誤檢測(cè)(SEC-DED)能夠被用于ECC電 路14。
與第一示例性實(shí)施例一樣，本實(shí)施例的半導(dǎo)體集成電路10'中的 SA組的操作是按照從SAgl開(kāi)始的順序激活SA組并且在完成激活 SAgl之后，接下來(lái)的SAg2被激活。因此，如上所述，在所有的時(shí)段 中僅消耗了在激活時(shí)間的一個(gè)SAG (SA組)的峰值操作電流和操作穩(wěn) 定電流。這使得能夠同時(shí)減少峰值電流和SA操作穩(wěn)定電流。
從每個(gè)SA組輸出的數(shù)據(jù)被輸入至ECC電路14以被檢查和校正錯(cuò)誤(ECC處理)。因此，在本發(fā)明中，被提供給一條W線12的存儲(chǔ)
器單元被劃分為要按每個(gè)組進(jìn)行檢查和校正錯(cuò)誤的組。根據(jù)本實(shí)施例，
每隔3個(gè)單元的數(shù)據(jù)被輸入至ECC電路14中的每一個(gè)。存在很小的可 能性的是，彼此距離3個(gè)單元(地址數(shù))的2個(gè)單元是同時(shí)錯(cuò)誤的。 ECC電路14中的每一個(gè)能夠校正1位錯(cuò)誤。因此，本發(fā)明使得能夠通 過(guò)是SEC-DED的ECC電路校正2或者更多位錯(cuò)誤。
在下文中描述了與本實(shí)施例有關(guān)的SA組的數(shù)目m、校驗(yàn)位的數(shù) 目(校驗(yàn)單元的數(shù)目)k、以及ECC電路的數(shù)目之間的關(guān)系。增加SA 組的數(shù)目減少用于一個(gè)SA組的必要的校驗(yàn)位。但是，由于作為整個(gè)存 儲(chǔ)器單元陣列，kXm個(gè)校驗(yàn)位是必須的，所以校驗(yàn)位的整體數(shù)目增加。 被提供的ECC電路的數(shù)目與SA組的數(shù)目m相同。
在下面解釋校驗(yàn)位單元的數(shù)目。假設(shè)存儲(chǔ)器單元的數(shù)目是k并且 將SA劃分成組的組的數(shù)目是N，同時(shí)在每個(gè)SA組中從一條W線12 中讀出K/N位。當(dāng)這時(shí)滿足K/N-2X (x是正整數(shù))時(shí)，每個(gè)SA組要 求x+l個(gè)校驗(yàn)位。因此，在這樣的情況下，x+l個(gè)校驗(yàn)位單元被連接至 每個(gè)組。
另一方面，如果K/N沒(méi)有用2的冪來(lái)表達(dá)，那么K/N能夠被表達(dá) 為2X〈K/N〈2x"(x是正整數(shù))。在這樣的情況下，通常要求n+2個(gè)校驗(yàn) 位。此外，為了盡可能地具有最少的校驗(yàn)位，存儲(chǔ)器單元被分配為使 得盡可能多的組(通常N-1)滿足K/N-2x(x是正整數(shù))。在這樣的情況 下，在每個(gè)組當(dāng)中x+l個(gè)校驗(yàn)位單元被連接至N-l個(gè)組。然后，剩下 的組滿足2x<K/N<2x+1(x是正整數(shù))，并且x+2個(gè)校驗(yàn)位單元被連接至 對(duì)應(yīng)的組。
例如，如果128個(gè)單元被連接至本實(shí)施例中的一條W線12，那么 當(dāng)SA組的數(shù)目是4時(shí)32個(gè)單元將會(huì)被連接至每個(gè)SA組。在這樣的 情況下，由于存儲(chǔ)器單元的數(shù)目是25，因此要求5+1=6位的校驗(yàn)位。.因此總共要求6X4=24個(gè)校驗(yàn)位。如果SA組的數(shù)目是2，那么64個(gè) 單元被連接至各個(gè)SA組。在這樣的情況下，因?yàn)榇鎯?chǔ)器單元的數(shù)目是 26，因此要求6+1=7位的校驗(yàn)位。因此總共要求7X2=14位的校驗(yàn)位。
另一方面，如果144個(gè)單元被連接至一條W線12并且如果SA組 的數(shù)目是4，那么36個(gè)單元被連接至每個(gè)SA組。在這樣的情況下， 存儲(chǔ)器單元的數(shù)目是25<144/4=4+25<26。在這樣的情況下，將25個(gè)單 元分配成三組并且要求5+1=6位的校驗(yàn)位。剩下的一組要求5+2=2位 的校驗(yàn)位。因此，校驗(yàn)位的數(shù)目能夠被減少。
根據(jù)被連接至一條W線12的單元的數(shù)目和產(chǎn)品規(guī)格能夠適當(dāng)?shù)?修改此關(guān)系。被包括在每個(gè)組中的單元(位)的數(shù)目都可以是K/N。 但是取決于怎樣劃分組，被包括在特定組中的單元的數(shù)目可以小于或 者大于K/N。
如上所述，與第一示例性實(shí)施例一樣本實(shí)施例實(shí)現(xiàn)了減少功率消 耗。本實(shí)施例還盡可能地減少了通過(guò)通常的ECC電路(SEC-DED)不 能處理的2位錯(cuò)誤。
在本實(shí)施例中，由每個(gè)ECC電路14處理的存儲(chǔ)器單元數(shù)據(jù)是彼 此距離4個(gè)單元的數(shù)據(jù)。因此存在數(shù)據(jù)被反轉(zhuǎn)(2位錯(cuò)誤)的極其小的 可能性。因此，能夠通過(guò)通常的(SEC-DED) ECC電路進(jìn)行處理。
在下文中解釋了存儲(chǔ)器單元反轉(zhuǎn)。存在能夠?yàn)?位或者更多位的 存儲(chǔ)器單元的反轉(zhuǎn)考慮的由核放射線引起的兩個(gè)現(xiàn)象。 一個(gè)現(xiàn)象是當(dāng)
放射線進(jìn)入一次(撞擊一次)并且多個(gè)存儲(chǔ)器單元同時(shí)反轉(zhuǎn)的情況。 當(dāng)假定具有i位錯(cuò)誤的軟錯(cuò)誤率即SER是1，2位同時(shí)錯(cuò)誤的SER比1 小2位。應(yīng)注意的是，該值根據(jù)產(chǎn)品的存儲(chǔ)器單元和諸如放射線照射 的條件進(jìn)行變化。用于3位錯(cuò)誤的SER比用于2位錯(cuò)誤的SER小l位。另外，在2 位或者更多位的錯(cuò)誤中，用于同時(shí)讀出W線的2位或者更多位的錯(cuò)誤 的SER更小。如果如在本發(fā)明中一樣非相鄰的存儲(chǔ)器單元要被檢查和 校正它們的錯(cuò)誤(ECC處理)，那么具有2位錯(cuò)誤的可能性極小(基 本上是0)。
另一個(gè)現(xiàn)象是在某點(diǎn)產(chǎn)生1位錯(cuò)誤并且該1位錯(cuò)誤沒(méi)有被校正或 者重寫(xiě)的情況。那么，存在在包括前面的錯(cuò)誤單元的W線中生成的另 一錯(cuò)誤單元。這是積累的2位錯(cuò)誤。該錯(cuò)誤甚至不能通過(guò)定位存儲(chǔ)器 單元以檢査和校正相互遠(yuǎn)離的錯(cuò)誤來(lái)處理該錯(cuò)誤，與本發(fā)明中一樣。 但是，如果在1位錯(cuò)誤的階段檢査和校正錯(cuò)誤，那么這將不會(huì)是問(wèn)題。 可以說(shuō)在通常的RAM中，所述通常RAM將不會(huì)與在ROM中一樣使 用而是被重復(fù)地讀取和寫(xiě)入，存在產(chǎn)生積累的2位錯(cuò)誤的很小的可能 性。
如上所述，在本實(shí)施例中，如果存在要從一條W線12同時(shí)讀出 的多個(gè)單元，那么要被同時(shí)操作的傳感放大器被劃分為多個(gè)組。然后，
在一個(gè)傳感放大器組的操作之后，下一個(gè)傳感放大器組被操作。因此， 在本發(fā)明中，多個(gè)傳感放大器組沒(méi)有被同時(shí)激活。這使得能夠減少功
率消耗。
按照從離W線驅(qū)動(dòng)器11最近的一個(gè)到最遠(yuǎn)的一個(gè)的順序激活傳 感放大器組。這使得能夠穩(wěn)定從每個(gè)存儲(chǔ)器單元的讀出。被連接到傳 感放大器組的存儲(chǔ)器單元被以存儲(chǔ)器單元間隔預(yù)定數(shù)目的單元的方式 分配到每個(gè)傳感放大器組。通過(guò)將ECC電路提供給每個(gè)傳感放大器組， 能夠減少2位或者更多位錯(cuò)誤。
本領(lǐng)域的技術(shù)人員能夠根據(jù)需要組合第一和第二示例性實(shí)施例。
雖然已經(jīng)按照若千示例性實(shí)施例描述了本發(fā)明，但是本領(lǐng)域的技術(shù)人員將理解本發(fā)明可以在所附的權(quán)利要求的精神和范圍內(nèi)進(jìn)行各種 修改的實(shí)踐，并且本發(fā)明并不限于上述的示例。
此外，權(quán)利要求的范圍不受到上述的示例性實(shí)施例的限制。
此外，應(yīng)當(dāng)注意的是，申請(qǐng)人意在涵蓋所有權(quán)利要求要素的等同 形式，即使在后期的審査過(guò)程中對(duì)權(quán)利要求進(jìn)行過(guò)修改亦是如此。
權(quán)利要求
1.一種半導(dǎo)體集成電路，包括K個(gè)存儲(chǔ)器單元，所述K個(gè)存儲(chǔ)器單元耦合到同一字線，和多個(gè)傳感放大器電路，所述多個(gè)傳感放大器電路耦合到所述存儲(chǔ)器單元，其中所述多個(gè)傳感放大器電路被劃分為N個(gè)組，K和N是2或者大于2的自然數(shù)，在所述N個(gè)組中，在第一組傳感放大器電路被激活并且執(zhí)行預(yù)定的讀出操作之后，第二組所述傳感放大器電路被激活并且執(zhí)行所述預(yù)定的讀出操作，并且第N組所述傳感放大器電路被順序地激活以執(zhí)行所述預(yù)定的讀出操作。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體集成電路，其中所述N個(gè)組的所 述傳感放大器電路的激活時(shí)間基本上不重疊。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，進(jìn)一步包括連接至所 述字線的字線驅(qū)動(dòng)器電路，其中連接至所述第一組傳感放大器電路的存儲(chǔ)器單元被定位得比 連接至所述第二組傳感放大器電路的存儲(chǔ)器單元更靠近所述字線驅(qū)動(dòng) 器電路。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中與連接至所述第 一組的所述存儲(chǔ)器單元相鄰的存儲(chǔ)器單元被連接至不同于所述第一組 的組。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其中如果所述N個(gè)組 的每一個(gè)中的所述傳感放大器電路的數(shù)目被假定為Ks，那么滿足公式 KsXN< = K。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，進(jìn)一步包括ECC電路，所述ECC電路輸入從所述N個(gè)組中讀出的數(shù)據(jù)以執(zhí)行ECC處理。
7. 根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路，其中N個(gè)ECC電路 被提供為與所述N個(gè)組相對(duì)應(yīng)。
8. 根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路，進(jìn)一步包括用于所述 ECC處理的校驗(yàn)位單元，所述校驗(yàn)位單元連接至所述字線。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體集成電路，其中如果滿足K/N=2X，那么x+l個(gè)所述校驗(yàn)位單元被連接至所述組中 的每一個(gè)，如果滿足2 (<^^<2>{+1，那么x+l個(gè)所述校驗(yàn)位單元被連接至所 述組中的N-l個(gè)組，并且x+2個(gè)所述校驗(yàn)位單元被連接至剩下的一個(gè) 組，并且x是正整數(shù)。
10. —種半導(dǎo)體集成電路，包括多個(gè)存儲(chǔ)器單元，所述多個(gè)存儲(chǔ)器單元耦合到所選擇的字線； 傳感放大器，所述傳感放大器耦合到所述多個(gè)存儲(chǔ)器單元并且被劃分為多個(gè)不同的組；以及傳感放大器控制電路，所述傳感放大器控制電路進(jìn)行控制使得不同組中的所述傳感放大器的操作時(shí)間基本上不重疊。
全文摘要
本發(fā)明提供了一種半導(dǎo)體集成電路，該半導(dǎo)體集成電路具有K(K是2或者大于2的自然數(shù))個(gè)耦合到同一字線的存儲(chǔ)器單元，和耦合到存儲(chǔ)器單元的多個(gè)傳感放大器電路。多個(gè)傳感放大器電路被劃分為N(N是2或者大于2的自然數(shù))個(gè)組。在N個(gè)組中，在第一組傳感放大器電路被激活并且在執(zhí)行預(yù)定的讀出操作之后，第二組傳感放大器電路被激活并且執(zhí)行預(yù)定的讀出操作，并且第N組傳感放大器電路被順序地激活以執(zhí)行預(yù)定的讀出操作。
文檔編號(hào)G11C11/34GK101645303SQ20091016600
公開(kāi)日2010年2月10日 申請(qǐng)日期2009年8月7日 優(yōu)先權(quán)日2008年8月7日
發(fā)明者下川健壽, 古田博伺 申請(qǐng)人:恩益禧電子股份有限公司