專利名稱：存儲器系統(tǒng)中的時鐘同步的制作方法
技術(shù)領(lǐng)域：
本申請要求2007年4月19日提交的美國臨時專利申請 No.60/925，209的提交日期的權(quán)利，其公開通過引用結(jié)合于此。
背景技術(shù)：
現(xiàn)代存儲器系統(tǒng)典型地包括通過存儲器控制器訪問的 一個或更 多存儲器設(shè)備。在基于選通(strobe based )的存儲器系統(tǒng)中，數(shù)據(jù) 在存儲器設(shè)備和存儲器控制器之間與定時(或選通)信號一起傳遞。 當(dāng)從存儲器控制器向存儲器設(shè)備寫數(shù)據(jù)時，控制器向存儲器設(shè)備發(fā) 送寫數(shù)據(jù)和寫選通信號。存儲器設(shè)備對寫數(shù)據(jù)信號采樣以及采樣根 據(jù)寫選通信號被計時。當(dāng)從存儲器設(shè)備讀數(shù)據(jù)時，存儲器設(shè)備向控 制器發(fā)送讀數(shù)據(jù)和讀選通信號?？刂破鲗ψx數(shù)據(jù)信號采樣以及采樣 根據(jù)讀選通信號被計時。;數(shù)據(jù)和選通信號之間的定時關(guān)系是關(guān)鍵的。

發(fā)明內(nèi)容
某些較高性能的存儲器設(shè)備基于計時的定時架構(gòu)工作。不是根 據(jù)寫選通信號的定時而是根據(jù)存儲器的時鐘信號，來采樣寫數(shù)據(jù)信 號。而且，不是根據(jù)讀選通信號的定時而是根據(jù)控制器的時鐘信號， 來采樣讀數(shù)據(jù)信號。利用這種存儲器設(shè)備和存儲器控制器，不需要 均#f數(shù)據(jù)路徑和定時的電長度以避免選通和數(shù)據(jù)信號之間的偏差 (skew)。因此，布局存儲器控制器、存儲器設(shè)備和電路板的復(fù)雜 度可以顯著減小。但是，計時的定時架構(gòu)要求在存儲器或控制器處 采樣數(shù)據(jù)信號的時鐘相對于數(shù)據(jù)信號保持固定的相位偏移。當(dāng)環(huán)境 漂移成分出現(xiàn)在存儲器系統(tǒng)中引起其時鐘信號中連續(xù)的相位漂移 時，難以滿足這種要求。


通過示例給出下列詳細(xì)說明，但是不是旨在將本發(fā)明僅限于所 述的特定實施方式，結(jié)合附圖將更好理解，其中相同附圖標(biāo)記表示 相同元件和部分，在附圖中
圖1所示為根據(jù)一個實施方式的存儲器系統(tǒng)的示意圖。
圖2所示為根據(jù) 一 個實施方式的存儲器系統(tǒng)中的寫操作的框圖。
圖3所示為根據(jù)一個實施方式的存儲器系統(tǒng)中的讀操作的框圖。 圖4A和4B所示為根據(jù)實施方式的存儲器接口電路的部分的框圖。
圖5A至圖5E所示為根據(jù)一個實施方式的用于示出如何檢測定 時基準(zhǔn)信號中的錯誤的定時圖。
圖6所示為根據(jù)一個實施方式的存儲器接口電路的部分的框圖。
具體實施例方式
存儲器系統(tǒng)包括存儲器控制器和存儲器設(shè)備。在存儲器寫操作 期間，存儲器控制器向存儲器設(shè)備發(fā)送寫數(shù)據(jù)信號和第一定時基準(zhǔn) 信號，以及存儲器設(shè)備接收寫數(shù)據(jù)信號和第一定時基準(zhǔn)信號，對接 收到的寫數(shù)據(jù)信號和第一定時基準(zhǔn)信號進行采樣。在存儲器寫操作 之后，將從采樣第一定時基準(zhǔn)信號得到的結(jié)果存儲在存儲器設(shè)備中 并將其發(fā)送到存儲器控制器。存儲器控制器接收并分析采樣第一定 時基準(zhǔn)信號的結(jié)果，確定是否需要調(diào)節(jié)一個或更多存儲器控制器時 鐘，以及在確定需要這種調(diào)節(jié)之后調(diào)節(jié)至少一個存儲器控制器時鐘。
在存儲器讀操作期間，存儲器設(shè)備發(fā)送讀數(shù)據(jù)信號和第二定時 基準(zhǔn)信號。存儲器控制器接收讀數(shù)據(jù)信號和第二定時基準(zhǔn)信號，對 接收到的讀數(shù)據(jù)信號采樣以及對第二定時基準(zhǔn)信號采樣?；趶牟?樣第二定時基準(zhǔn)信號得到的結(jié)果，存儲器控制器調(diào)節(jié)用于采樣讀數(shù) 據(jù)信號的 一 個或更多存儲器控制器時鐘。
在一個實施方式中，第一定時基準(zhǔn)信號包括寫選通信號，以及第二定時基準(zhǔn)信號包括讀選通信號。在另一實施方式中，第一定時 基準(zhǔn)信號包括具有預(yù)定圖案的信號，以及第二定時基準(zhǔn)信號包括具 有預(yù)定圖案的信號。
圖1是存儲器系統(tǒng)10的實施方式的框圖，如圖形雙倍數(shù)據(jù)速率
(GDDR)存儲器系統(tǒng)。系統(tǒng)10包括存儲器控制器50、存儲器設(shè)備 (如DRAM) 55以及通信信道15，其可以包括，例如，用于在控制 器和存儲器設(shè)備之間傳送信號的多個信號線。在圖l所示的示例中， 在控制器50和存儲器設(shè)備55之間傳送的信號可以包括 一個或更 多時鐘信號("PCLK")、 一個或更多控制地址信號("CA，，)、 一個或更多寫數(shù)據(jù)掩模信號("WDM")、 一個或更多讀數(shù)椐總線 反轉(zhuǎn)信號("RDBI")、 一個或更多寫數(shù)據(jù)總線反轉(zhuǎn)信號("WDBI")、 一個或更多讀定時基準(zhǔn)信號("RDQS")、 一個或更多寫定時基準(zhǔn) 信號("WDQS")、 一個或更多寫數(shù)據(jù)信號("WDQ")、 一個 或更多讀數(shù)據(jù)信號("RDQ")以及一個或更多寫校準(zhǔn)信號RWDQS。 在一個實施方式中，通信信道15包括多個信號線。在控制器和 存儲器設(shè)備之間傳送的某些信號通過專用的信號線傳送，而其他信 號通過共享的信號線傳送。PCLK信號通過標(biāo)為"CK"的微分信號 發(fā)送線20而從控制器中的發(fā)送電路60發(fā)送到存儲器設(shè)備中的接收 電^各80。
一個或更多C A信號通過C A鏈路而從控制器發(fā)送到存儲器設(shè) 備，CA鏈路可以是"m，，比特寬度，所以m比特CA信息可以通過 對應(yīng)的信號線25 (標(biāo)為"CA")而從控制器中的對應(yīng)的發(fā)送電路 62并行發(fā)送到存儲器設(shè)備中對應(yīng)的接收電路82。但是，為了便于說 明，圖1中僅示出3組發(fā)送電路62、信號線25和接收電路82,可 以存在更多或更少組發(fā)送電路62、信號線25和接收電路82。在一 個示例中，通過13條線路并行發(fā)送13個CA信號。
一個或更多WDM信號通過WDM鏈路而從控制器發(fā)送到存儲 器設(shè)備。在一個示例中，WDM鏈路是4比特寬度，所以4比特WDM 信息可以從控制器中的對應(yīng)的發(fā)送電路64通過對應(yīng)的信號線30(標(biāo)為"DM")并行發(fā)送到存儲器設(shè)備中對應(yīng)的接收電路86。這4比特 WDM信息可以對應(yīng)于在彼此間并行傳送的32比特(4字節(jié))寫數(shù) 據(jù)(WDQ)以及具有4個WDM比特，WDM的每一比特對應(yīng)于4 個WDQ字節(jié)中的一個WDQ字節(jié)(8比特)。WDM可以作為"雙 倍數(shù)據(jù)速率"信號被發(fā)送。在雙倍數(shù)據(jù)速率信號中，信號的2個相 繼比特在一個對應(yīng)的時鐘周期中的每一信號線上被發(fā)送，2個比特之 一響應(yīng)于時鐘信號的第一邊沿(例如，上升沿)被發(fā)送，以及2個 比特中的另一個響應(yīng)于時鐘信號的第二邊沿(例如，下降沿)被發(fā) 送，第二邊沿緊接著第一邊沿。因此，8比特WDM可以在一個時鐘 周期中發(fā)送。
用于發(fā)送WDM信號的DM線也可以用于傳送一個或更多RDBI 信號。 一個或更多RDBI信號通過RDBI鏈路從存儲器設(shè)備發(fā)送到控 制器，所述RDBI鏈路是使用例如4比特寬度的DM線形成的。所 以，4比特RDBI信息可以通過DM線30從存儲器設(shè)備中對應(yīng)的發(fā) 送電路84并行發(fā)送到控制器中對應(yīng)的接收電路66。這種4比特RDBI 信息可以對應(yīng)于在它們彼此間并行傳送的32比特讀數(shù)據(jù)(RDQ)并 具有4個RDBI比特，其中RDBI的每一比特對應(yīng)于32比特RDQ中 的一個字節(jié)。類似于WDM信號，RDBI信號可以作為雙倍數(shù)據(jù)速率 信號被發(fā)送。
一個或更多WDBI信號通過例如4比特寬度的WDBI鏈路從控 制器發(fā)送到存儲器設(shè)備。所以，4比特WDBI信息可以通過對應(yīng)的 信號線35(標(biāo)為"RDQS")從控制器中對應(yīng)的發(fā)送電路68并行發(fā) 送到存儲器設(shè)備中對應(yīng)的接收電路90 。所述4比特WDBI信息可以 對應(yīng)于在彼此間并行傳送的32比特寫數(shù)據(jù)(WDQ)以及具有4個 WDBI比特，WDBI的每一比特對應(yīng)于32比特WDQ中的一個字節(jié)。 WD BI信號可以作為雙倍數(shù)據(jù)速率信號發(fā)送。
RDQS線35是雙向信號線，以及也可以用于從存儲器設(shè)備55 向控制器50發(fā)送RDQS信號。在一個實施方式中，一個或更多RDQS 信號通過例如4比特寬度的RDQS線而從控制器發(fā)送。所以，4比特RDQS信息可以并行從存儲器設(shè)備中對應(yīng)的發(fā)送電路88通過對應(yīng)的RDQS線35發(fā)送到控制器中對應(yīng)的接收電路70。所述4比特RDQS信息可以對應(yīng)于在彼此間并行傳送的32比特讀數(shù)據(jù)(RDQ)以及具有4個RDQS比特，RDQS的每一比特對應(yīng)于32比特RDQ中的一個字節(jié)。類似于WDBI信號，RDQS信號也可以作為"雙倍數(shù)據(jù)速率"信號通過RDQS線發(fā)送。
一個或更多WDQS信號通過例如4比特寬度的WDQS鏈路從控制器發(fā)送到存儲器設(shè)備。所以，4比特WDQS信息可以通過信號線40(標(biāo)為"WDQS")從控制器中對應(yīng)的發(fā)送電路72并行發(fā)送到存儲器設(shè)備中對應(yīng)的接收電路94。所述4比特WDQS信息可以對應(yīng)于在彼此間并行傳送的32比特寫數(shù)據(jù)信號(WDQ)以及具有4個WDQS比特，WDQS的每一比特對應(yīng)于32比特WDQ中的一個字節(jié)。類似于RDQS， WDQS信號可以是雙倍數(shù)據(jù)速率信號。
WDQ信號被從控制器發(fā)送到存儲器設(shè)備。在一個實施方式中，WDQ信號通過例如32比特(4字節(jié))寬度的WDQ鏈路被發(fā)送。所以，32比特WDQ信息可以通過對應(yīng)的信號線45 (標(biāo)為"DQ")被并行發(fā)送?？刂破?0可以包括一個或更多發(fā)送電路76，以將WDQ信息的每一字節(jié)發(fā)送到存儲器設(shè)備55中對應(yīng)的接收電路98。 WDQ可以作為雙倍數(shù)據(jù)速率信號被發(fā)送。
用于發(fā)送WDQ信號的32條DQ線是雙向信號線，以及也可以用于從存儲器設(shè)備向控制器發(fā)送RDQ信號。在一個實施方式中，RDQ信號通過例如32比特(4字節(jié))寬度的RDQ鏈路被發(fā)送，所以，32比特WDQ信息可以通過對應(yīng)的線45被并行發(fā)送。存儲器55可以包括一個或更多發(fā)送電路96,以將RDQ信息的每一字節(jié)發(fā)送到存儲器控制器50中對應(yīng)的接收電路78。類似于WDQ信號，RDQ信號可以作為雙倍數(shù)據(jù)速率信號被發(fā)送。
在一個實施方式中，使用寫定時基準(zhǔn)信號(WDQS)和/或讀定時基準(zhǔn)信號(RDQS)調(diào)節(jié)或校準(zhǔn)與控制器50中的發(fā)送和/或接收電路相關(guān)的一個或更多系數(shù)或參數(shù)。所述系數(shù)或參數(shù)的示例包括用于對發(fā)送WDQ信號和/或接收RDQ信號定時的一個或更多控制器時鐘的相位，以及均衡和/或串?dāng)_消除系數(shù)?？刂破鲿r鐘可以從PCLK得到?？梢灾芷谛缘鼗蜻B續(xù)地執(zhí)行調(diào)節(jié)以跟蹤時鐘的環(huán)境漂移。WDQS和RDQS信號也可以用于調(diào)節(jié)或校準(zhǔn)與存儲器控制器50和/或存儲器設(shè)備55中的發(fā)送或接收電路相關(guān)的其他系數(shù)或參數(shù)，如下述示例所示。
圖1的實施方式還提供一個或更多寫校準(zhǔn)信號("RWDQS")的產(chǎn)生和發(fā)送。在一個示例中，在寫操作期間一個或更多RWDQS信號的信息可以在存儲器設(shè)備55處獲得，并在寫操作之后例如在讀操作期間被發(fā)送到控制器50。在一個實施方式中，RWDQS信號通過4比特寬度的信號鏈路被發(fā)送，因此4個RWDQS信號可以通過例如WDQS線40被存儲器設(shè)備中對應(yīng)的發(fā)送電路92并行發(fā)送到控制器中對應(yīng)的接收電路74。 RWDQS信號可以對應(yīng)于控制器50中的一個或更多發(fā)送電路76、控制器50中一個或更多接收電路78、存儲器55中一個或更多發(fā)送電路96和/或存儲器55中一個或更多接收電路98。 RWDQS信號可以被一個或更多邏輯或處理電路(圖1中未示出)分析或處理，利用所述分析的結(jié)果在控制器50和/或存儲器55中一個或更多相應(yīng)的發(fā)送或接收電路中調(diào)節(jié)一個或更多參數(shù)或系數(shù)，如下列示例中所述。RWDQS信號可以作為雙倍數(shù)據(jù)速率信號被發(fā)送。
圖2所示為使用RWDQS信號校準(zhǔn)寫數(shù)據(jù)(WDQ)發(fā)送電路76中一個或更多系數(shù)或參數(shù)的一個示例。在寫操作中，其中數(shù)據(jù)從存儲器控制器50寫到存儲器設(shè)備55，數(shù)據(jù)70被控制器訪問并傳遞到數(shù)據(jù)發(fā)送電路76 。數(shù)據(jù)發(fā)送電路76接收控制器時鐘(例如PCLK 71)，以及可以包括一個或更多時鐘調(diào)節(jié)電路，以通過調(diào)節(jié)PCLK71的相位和/或占空比產(chǎn)生至少 一 個寫數(shù)據(jù)發(fā)送時鐘。數(shù)據(jù)發(fā)送電路7 6的輸出包括一個或更多寫數(shù)據(jù)信號(WDQ) 。 WDQ發(fā)送電路76中可以包括多個時鐘調(diào)節(jié)電路，以產(chǎn)生多個發(fā)送時鐘，從而控制來自WDQ發(fā)送電路76的多個WDQ信號輸出的定時。多個發(fā)送時鐘可以具有彼此固定的相位偏移，以解決多個WDQ信號通過信道15時可能經(jīng)歷的不同的偏差量。發(fā)送電路76還包括由同 一寫數(shù)據(jù)發(fā)送時鐘或多個寫數(shù)據(jù)發(fā)送時鐘或者由多個寫數(shù)據(jù)發(fā)送時鐘中對應(yīng)的那些計時的一個或更多信號發(fā)送器，導(dǎo)致WDQ信號在發(fā)送電路76的輸出基本同步于同一寫數(shù)據(jù)發(fā)送時鐘或?qū)?yīng)的寫數(shù)據(jù)發(fā)送時鐘。
圖案生成器310產(chǎn)生用于定時基準(zhǔn)的圖案。所述圖案是根據(jù)圖案發(fā)送時鐘的圖案發(fā)送電路72的時鐘輸出，以產(chǎn)生寫定時基準(zhǔn)信號(WDQS)。圖案發(fā)送電路72可以包括時鐘調(diào)節(jié)電路，以通過調(diào)節(jié)PCLK 71的相位和/或占空比產(chǎn)生圖案發(fā)送時鐘。在一個實施方式中，圖案生成器310是選通生成器，因此寫定時基準(zhǔn)信號是寫數(shù)據(jù)選通信號。
在一個實施方式中，數(shù)據(jù)發(fā)送電路76中以及圖案發(fā)送電路72中的時鐘調(diào)節(jié)電路被配置為使得每 一 寫數(shù)據(jù)發(fā)送時鐘和圖案發(fā)送時鐘具有^:此間預(yù)定的相位關(guān)系(例如，約90° )。因此，每一WDQ信號和WDQS信號還具有彼此間預(yù)定的相位關(guān)系。
控制器發(fā)送的寫數(shù)據(jù)和寫定時基準(zhǔn)信號分別在存儲器設(shè)備處被WDQ接收電路98和寫定時基準(zhǔn)接收電路94接收。在WDQ接收電路中，寫數(shù)據(jù)信號根據(jù)存儲器設(shè)備時鐘(DCLK) 73被采樣，其可以基于從存儲器控制器接收的PCLK被產(chǎn)生。WDQ接收電路產(chǎn)生的采樣將作為寫數(shù)據(jù)75被存儲在存儲器設(shè)備的存儲單元中。為了保證寫數(shù)據(jù)信號被DCLK正確采樣，寫數(shù)據(jù)信號應(yīng)相對于DCLK被適當(dāng)定時，即，寫數(shù)據(jù)信號和DCLK應(yīng)具有適當(dāng)?shù)南辔魂P(guān)系。在系統(tǒng)IO中，根據(jù)從寫定時基準(zhǔn)信號WDQS得到的信息調(diào)節(jié)WDQ信號的定時。
在一個實施方式中，如圖2所示，系統(tǒng)IO通過采樣在存儲器設(shè)備接收的寫定時基準(zhǔn)信號獲得WD Q信號的適當(dāng)定時，分析所述采樣的結(jié)果，以及根據(jù)分析調(diào)節(jié)WDQ信號和寫定時基準(zhǔn)信號的定時。更具體地，根據(jù)DCLK和/或其在定時基準(zhǔn)接收電路94的導(dǎo)數(shù)來采樣寫定時基準(zhǔn)信號。電路94可以包括時鐘調(diào)節(jié)電路以獲得DCLK的導(dǎo)數(shù)(例如，相位調(diào)節(jié)的DCLK)以及可以根據(jù)例如同相DCLK信號("數(shù)據(jù)時鐘信號")和/或正交或卯度延遲的DCLK信號("邊沿時鐘信號")而采樣信號，從而產(chǎn)生對應(yīng)的定時基準(zhǔn)信號采樣組、I-采樣和/或Q采樣。從束樣基準(zhǔn)信號得到的結(jié)果，例如，1-采樣和/或Q采樣和/或其表示，存儲在存儲器設(shè)備55中的存儲元件320中。存儲元件320可以是專用存儲元件，如存儲器設(shè)備55的接口中的數(shù)據(jù)高速緩存，或存儲器設(shè)備55的核心中的一組存儲單元的一部分。采樣或從其得到的結(jié)果在例如讀操作期間被從存儲器設(shè)備發(fā)送到控制器用于分析，其中數(shù)據(jù)被從存儲器設(shè)備發(fā)送到控制器。
在一個實施方式中，寫定時基準(zhǔn)信號的采樣或從其得到的信息以寫校準(zhǔn)信號的形式(RWDQS)被從存儲器設(shè)備發(fā)送到控制器，其可以通過與將寫定時基準(zhǔn)信號(WDQS)發(fā)送到存儲器設(shè)備所用的相同的線被發(fā)送到控制器。在其他實施方式中，所述寫校準(zhǔn)信號可以被返回到已用于寫數(shù)據(jù)信號的線上。在其他實施方式中，不承載寫定時基準(zhǔn)信號或?qū)憯?shù)據(jù)信號的邊帶信號可以用于返回寫校準(zhǔn)信號RWDQS。
寫校準(zhǔn)信號RWDQS被控制器50的RWDQS接收電路74接收。在一個實施方式中，RWDQS信號包括存儲在存儲320中的有關(guān)I-采樣和Q-采樣的信息。RWDQS接收電路74將接收的RWDQS信號傳遞到處理電路130,如果必需，其使用適當(dāng)?shù)慕獯a器獲得I-采樣和Q-采樣，并按對考慮采樣，每一對采樣包括I-采樣和其相應(yīng)的Q-采樣。
例如，處理電路可以對每一對I/Q采樣執(zhí)行異或運算，以產(chǎn)生與采樣相關(guān)的數(shù)字序列(由邏輯"1"和/或"0"組成的序列)。然后處理電路查找數(shù)字序列中一個或更多預(yù)定圖案的出現(xiàn)。每個預(yù)定圖案與一個或更多可能的錯誤特征相關(guān)，如下面參考圖5A至圖5E的示例所述。當(dāng)確定定時基準(zhǔn)信號以展現(xiàn)具體的錯誤特征時，處理電路130向圖案發(fā)送電路72和數(shù)據(jù)發(fā)送電路76產(chǎn)生校正信號131,以校正錯誤或使錯誤最小化。在備選實施方式中，僅同相采樣用于跟蹤定時基準(zhǔn)信號。即，
由于WDQS的邊沿可以與寫數(shù)據(jù)的中心對準(zhǔn)，同相WDQS采樣可以提供足夠的信息，以跟蹤定時基準(zhǔn)信號相對于DCLK的移動。這具有以下優(yōu)點存儲器55不必生成90度移位的DCLK，且在WDQS接收電路94中不必包括'2組接收器。
在另一備選實施方式中，僅正交釆樣被用于跟蹤定時基準(zhǔn)信號。即，如果WDQS的邊沿與寫數(shù)據(jù)信號WDQ的邊沿對準(zhǔn)，則根據(jù)90度移位的DCLK產(chǎn)生的采樣可以提供足夠的信息，以跟蹤定時基準(zhǔn)信號相對于DCLK的移動。
圖3所示為根據(jù)一個實施方式，使用讀定時基準(zhǔn)信號(RDQS)校準(zhǔn)讀數(shù)據(jù)(RDQ)接收電路78中一個或更多系數(shù)和/或參數(shù)的示例。在讀操作期間，從存儲器設(shè)備55讀取數(shù)據(jù)，并將其發(fā)送到控制器50,從存儲器設(shè)備的存儲單元訪問讀數(shù)據(jù)510，并將其傳遞到RDQ發(fā)送電路96。 RDQ發(fā)送電路根據(jù)DCLK得到計時，以及電路的輸出是一個或更多讀數(shù)據(jù)信號525 (RDQ)。
定時基準(zhǔn)發(fā)送電路88基于圖案89產(chǎn)生讀定時基準(zhǔn)信號(RDQS )527。所述圖案是電路88根據(jù)存儲器設(shè)備時鐘(DCLK)的時鐘輸出以產(chǎn)生讀定時基準(zhǔn)信號。在一個實施方式中，圖案生成器產(chǎn)生的圖案是讀數(shù)據(jù)選通，因此讀定時基準(zhǔn)信號是讀數(shù)據(jù)選通信號。
因為RDQ和讀定時基準(zhǔn)信號是由DCLK對它們對應(yīng)的發(fā)送電路的時鐘輸出，它們是同步的(即，它們彼此具有預(yù)定的相位關(guān)系)。
存儲器設(shè)備發(fā)送的讀定時基準(zhǔn)信號和讀數(shù)據(jù)信號分別通過讀定時基準(zhǔn)信號(RDQS)接收電路70和RDQ接收電路78在控制器處被接收。在RDQ接收電路處，讀數(shù)據(jù)信號根據(jù)至少一個讀數(shù)據(jù)時鐘被采樣，它可以由RDQ接收電路78中或RDQS接收電路70中的一個或更多時鐘調(diào)節(jié)電路從PCLK得到。多個時鐘調(diào)節(jié)電路可以用于產(chǎn)生多個讀數(shù)據(jù)接收時鋪，以控制對從RDQ發(fā)送電路96輸出的多個RDQ信號進行采樣的定時。多個讀數(shù)據(jù)接收時鐘可以具有相對于彼此固定的相位偏移，以解決多個WDQ信號通過信道15時可能經(jīng)歷的不同的偏差量。RDQ接收電路78產(chǎn)生的采樣存儲在控制器中， 或被控制器作為讀數(shù)據(jù)轉(zhuǎn)發(fā)。在RDQS接收電路70處，RDQS信號 根據(jù)讀數(shù)據(jù)接收時鐘被采樣，以及RDQS信號的采樣被傳遞到處理 電路120。
為了保證讀數(shù)據(jù)信號被正確采樣，到達控制器50的讀數(shù)據(jù)信號 應(yīng)該與相應(yīng)的讀數(shù)據(jù)接收時鐘具有適當(dāng)?shù)南辔魂P(guān)系。系統(tǒng)IO使用讀 定時基準(zhǔn)信號提供讀數(shù)據(jù)接收時鐘的相位和/或占空比的校準(zhǔn)。
在一個實施方式中，圖3的系統(tǒng)采樣讀定時基準(zhǔn)信號，分析所 述采樣的結(jié)果，以及根據(jù)所述分析，來調(diào)節(jié)與RDQ接收電路78和/ 或RDQS接收電路70相關(guān)的一個或更多系數(shù)或參數(shù)。更具體地，讀 定時基準(zhǔn)信號在接收電路70處被PCLK采樣。接收電路70可以根 據(jù)同相時鐘信號("數(shù)據(jù)時鐘信號")和90度延遲的時鐘信號("邊 沿時鐘信號")采樣讀定時基準(zhǔn)信號，以生成對應(yīng)的采樣組、I-采樣 和Q-采樣。接收電路產(chǎn)生的I-采樣和Q-采樣被傳遞到處理電路120。 處理電路按對考慮定時基準(zhǔn)信號采樣，每一對包括I-采樣和其相應(yīng) 的Q-采樣。在一個實施方式中，處理電路可以對每一對I/Q采樣執(zhí) 行異或運算，以產(chǎn)生與采樣相關(guān)的數(shù)字序列(由邏輯"1"和/或"0" 組成的序列)。就此，處理電路120可以類似于圖2的處理電路130， 且可以與處理電^各130共享某些電3各元件。
而且，類似于處理電路130,處理電路120查找數(shù)字序列中一個 或更多預(yù)定圖案的出現(xiàn)，以檢測與采樣讀數(shù)據(jù)信號相關(guān)的一個或更 多可能的錯誤特征，如下文參考圖5A至圖5F的示例所述。當(dāng)識別 具體的錯誤特征時，處理電路120向RDQ接收電^各78和/或RDQS 接收電路70產(chǎn)生校正信號121,以校正或使相關(guān)的錯誤最小。
在圖3的實施方式中，在處理電路120檢測與讀數(shù)據(jù)接收時鐘 的不適當(dāng)定時相關(guān)的錯誤的情況下，這種錯誤可以被處理電路120 校正，發(fā)送校正信號121以通過例如增加或減少讀數(shù)據(jù)接收時鐘的 相位，來命令RDQ接收電路78對讀數(shù)據(jù)接收時鐘應(yīng)用適當(dāng)調(diào)節(jié)。 每次當(dāng)從存儲器設(shè)備讀數(shù)據(jù)時，可以分析讀選通采樣。因此，可以周期性地調(diào)節(jié)采樣讀數(shù)據(jù)的定時，以校正可能由例如環(huán)境因素引起 的任何定時錯誤。
圖4A所示為根據(jù)一個實施方式，包括控制器50中接口電路52 的字節(jié)片斷的 一部分和包括存儲器設(shè)備55中接口電路57的字節(jié)片 斷的一部分。所示接口電路52和57的字節(jié)片斷用于并行發(fā)送和接 收通過信道15的一部分傳送的信號，信道15的該部分是11比特寬 度，且能夠并行傳送11個信號，包括8個(比特
) WDQ或RDQ 信號，以及相應(yīng)地，1個(比特[8]) WDM或RDBI信號，l個(比 特[9]) WDBI或RDQS信號以及1個(比特[IO]) WDQS或RWDQS 信號。
在一個實施方式中，控制器接口 52包括第一輸入電路401，它 具有，例如， 一組前置》t大器102和相應(yīng)的一組輸入采樣器104 (寸旦 是為了便于說明，每種僅示出l個)。第一輸入電路401可以包括 用于接收RDQ信號的接收電路78和/或用于接收RDBI信號的接收 電路66。接口 52還包括第二輸入電路70，其具有例如一個或更多 前置放大器112以及一個或更多輸入采樣器1"，用于接收RDQS 信號。來自第一和第二輸入電路的數(shù)據(jù)采樣輸出可以通過由PCLK 驅(qū)動的相應(yīng)的重定時電路106和116來重定時。第一和第二輸入電 路401和70由第一時鐘信號115驅(qū)動，所述第一時鐘信號115可以 從PCLK通過時鐘調(diào)節(jié)電路118得到，所述時鐘調(diào)節(jié)電路118可以 包括，例如，用于調(diào)節(jié)時鐘信號115的相位的混相器(未示出)。 第 一 時鐘信號可以是讀數(shù)據(jù)接收時鐘。
控制器接口 52還包括第三輸入電路74,其具有例如一個或更多 前置放大器122以及一個或更多輸入采樣器124,用于接收RWDQS 信號。第二輸入電路因此可以包括RWDQS接收電路74。來自第三 輸入電路的數(shù)據(jù)采樣輸出可以通過由PCLK驅(qū)動的一個或更多重定 時電路126被重定時。第三輸入電路由第二時鐘信號125驅(qū)動，所 述第二時鐘信號125可以通過時鐘調(diào)節(jié)電路128從PCLK得到，所 述時鐘調(diào)節(jié)電^各128可以包括，例如，用于調(diào)節(jié)時鐘信號125的相位的混相器。
控制器接口 52還包括第一輸出電路4U，其具有例如一組輸出 驅(qū)動器132和一組輸出復(fù)用器134。第一輸出電路可以包括用于發(fā)送 WDQ信號的WDQ發(fā)送電路76、用于發(fā)送WDM信號的WDM發(fā)送 電路64和/或用于發(fā)送WDBI信號的WDBI發(fā)送電路68。第一輸出 電路411由第三時鐘信號135驅(qū)動，所述第三時鐘信號135可以從 PCLK通過時鐘調(diào)節(jié)電路138得到，所述時鐘調(diào)節(jié)電路138可以包括， 例如，用于調(diào)節(jié)時鐘信號135的相位的混相器。第三時鐘信號可以 是寫數(shù)據(jù)發(fā)送時鐘。
控制器接口 52還包括第二輸出電路72,其具有例如一個或更多 輸出驅(qū)動器142以及一個或更多輸出復(fù)用器144,用于發(fā)送WDQS 信號。第二輸出電路由第四時鐘信號145驅(qū)動，所述第四時鐘信號 145可以從PCLK通過時鐘調(diào)節(jié)電路148得到，所述時鐘調(diào)節(jié)電路 148可以包括，例如，用于調(diào)節(jié)時鐘信號145的相位的混相器。
相應(yīng)地，存儲器接口 57包括第一輸出電路421,其具有例如一 組輸出驅(qū)動器152和相應(yīng)的一組輸出復(fù)用器154 (但是為了便于說 明，每種僅示出l個)。第一輸出電路21可以包括用于發(fā)送RDQ 信號的發(fā)送電路96和/或用于發(fā)送RDBI信號的發(fā)送電路84。接口 57還包括第二輸出電路88,其具有例如一個或更多輸出驅(qū)動器162 以及一個或更多輸出復(fù)用器164,用于發(fā)送RDQS信號。
存儲器接口 57還包括第一輸入電路431，其具有例如一組前置 放大器172和一組輸入采樣器174(但是為了便于說明，每種僅示出 1個)。第一輸入電路401可以包括用于接收WDQ信號的接收電路 98、用于接收WDM信號的接收電路86和/或用于接收WDBI信號 的接收電路90。
存儲器接口 57還包括第二輸入電路94，其具有例如一個或更多 前置放大器182以及一個或更多輸入采樣器184，用于接收WDQS 信號，以及數(shù)據(jù)高速緩存190用于存儲采樣WDQS信號的結(jié)果，如， 來自第二輸入電路和/或其導(dǎo)數(shù)的WDQS數(shù)據(jù)采樣輸出。在一個實施方式中，數(shù)據(jù)高速緩存l卯響應(yīng)于控制信號，如寫使能信號WEN和
讀使能信號REN。當(dāng)斷定WEN時，數(shù)據(jù)高速緩存190對在其輸入
處的數(shù)據(jù)進行時鐘輸入并將其存儲。當(dāng)斷定REN時，數(shù)據(jù)高速緩存
190對存儲在其中的數(shù)據(jù)進行時鐘輸出。備選地，不提供數(shù)據(jù)高速緩
存190，且從采樣WDQS信號得到的結(jié)果存儲在存儲器設(shè)備55的核
心中的一組存儲器單元(未示出)中，以及在讀和寫操作期間被寫 入和讀出存儲器單元。
存儲器接口 57還包括第三輸出電路92,其具有例如一個或更多 輸出驅(qū)動器192以及一個或更多輸出復(fù)用器194,用于發(fā)送RWDQS 信號，它是使用存儲在數(shù)據(jù)高速緩存190或存儲器設(shè)備55的核心中 的采樣WDQS信號的結(jié)果形成的。
在一個實施方式中，:第一、第二和第三輸出電路、第一和第二 輸入電路以及數(shù)據(jù)高速緩存由存儲器設(shè)備55中的時鐘信號DCLK驅(qū) 動。DCLK可以獲得自從控制器50接收的PCLK信號或從獨立于 PCLK的時鐘。
圖4A還示出控制器50中的第三輸出電路，其具有例如一個或 更多輸出驅(qū)動器202以及一個或更多輸出復(fù)用器204，用于發(fā)送 PCLK信號，以及控制器50中的第四輸出電路，其具有例如一個或 更多輸出驅(qū)動器212以及一個或更多輸出復(fù)用器214，用于發(fā)送CA 信號。第四輸出電路由控制器50中的215驅(qū)動，所述第五時鐘信號 215可以通過時鐘調(diào)節(jié)電路218從PCLK得到，時鐘調(diào)節(jié)電路218 可以包括，例如，調(diào)節(jié)時鐘信號215的相位的混相器。
在一個實施方式中，控制器50還包括處理電路120，它接收 RDQS采樣或其來自第二輸入電路70的導(dǎo)數(shù)，以及其包括確定是否 需要基于RDQS采樣或其導(dǎo)數(shù)調(diào)節(jié)時鐘信號115和/或125的相位和 /或占空比的邏輯，如下更詳細(xì)所述，以及響應(yīng)于該確定輸出4交正信 號121。時鐘調(diào)節(jié)電路118和/或128接收校正信號121和PCLK信 號并相應(yīng)地調(diào)節(jié)對應(yīng)的時鐘115和/或125的相位和/或占空比?？刂?器50還可以包括處理電路130,它接收RWDQS采樣或其來自第三輸入電路74的導(dǎo)數(shù)，以及包括確定是否需要基于RDQS采樣或其導(dǎo) 數(shù)調(diào)節(jié)時鐘信號135和/或145的相位和/或占空比的邏輯，如下更詳 細(xì)所述，以及響應(yīng)于該確定輸出校正信號131。時鐘調(diào)節(jié)電路138 和/或148接收校正信號131和PCLK信號，并相應(yīng)地調(diào)節(jié)對應(yīng)的時 鐘135和/或145的相位和/或占空比。
除了調(diào)節(jié)控制器50中的時鐘信號，也可以基于處理電路120和 /或130的輸出來調(diào)節(jié)與控制器50和/或存儲器55中輸入和輸出電路 相關(guān)的其他系數(shù)和參數(shù)。例如，可以基于RWDQS采樣和/或RDQS 采樣和/或其導(dǎo)數(shù)調(diào)節(jié)控制器50和存儲器55之一或二者中的某些或 所有前置放大器使用的基準(zhǔn)電壓電平。圖4B所示為控制器50中具 有動態(tài)基準(zhǔn)調(diào)節(jié)電路240的存儲器系統(tǒng)10。動態(tài)基準(zhǔn)調(diào)節(jié)電路240 接收來自處理電路120和/或130的輸出以及向控制器50和/或存儲 器55中某些或所有前置放大器輸出基準(zhǔn)電壓電平(REF)。可以提 供一組一個或更多專用信號線241用于將已調(diào)節(jié)的REF傳送到存儲 器設(shè)備55。備選地，用于存儲器設(shè)備55的REF可以使用共享的信 號線傳送。
如上所述，處理電路130和120可以用于檢測由控制器時鐘的 相位漂移引起的定時錯誤以及在控制器50和/或存儲器設(shè)備55接收 信號使用的基準(zhǔn)電壓的漂移引起的錯誤。圖5A至圖5F是用于說明 根據(jù)該實施方式如何使用定時基準(zhǔn)信號檢測與控制器時鐘相位漂移 和/或基準(zhǔn)電壓漂移有關(guān)的錯誤的定時圖。
在一個實施方式中，如上所述以及如圖5A所示，根據(jù)2個時鐘 信號510和515接收定時基準(zhǔn)信號520,其彼此具有相位偏移，例如 90度。所述示例中的定時基準(zhǔn)信號520具有簡單的類似選通的圖案。 如果定時基準(zhǔn)信號520是讀定時基準(zhǔn)信號，則其在控制器50處被接 收；或者如果定時基準(zhǔn)信號520是寫定時基準(zhǔn)信號，則其在存儲器 設(shè)備55被接收。時鐘信號510可以是同相DCLK信號("數(shù)據(jù)時鐘 信號")，以及時鐘信號515可以是90度延遲的DCLK信號("邊 沿時鐘信號，，)。在采樣疋時基準(zhǔn)信號520中采用基準(zhǔn)電壓電平525。圖5A示出了高基準(zhǔn)電壓的效果。圖5A還示出2個采樣序列530和 535。采樣序列530和535分別對應(yīng)于根據(jù)第一時鐘信號510和第二 時鐘信號515進行的定時基準(zhǔn)信號520的采樣。該采樣可以被包括 邏輯電路540的處理電路120或130處理。邏輯電路540可以通過 執(zhí)行，例如，對選通信號的每一對I/Q采樣進行異或運算(即，對每 一對I/Q采樣執(zhí)行邏輯異或以及然后對結(jié)果取反)，來為給定的定時 基準(zhǔn)信號產(chǎn)生數(shù)字序列。.
在圖5A的示例中，根據(jù)數(shù)據(jù)時鐘信號510對定時基準(zhǔn)信號520 的采樣產(chǎn)生I-采樣"1010101"，以及根據(jù)邊沿時鐘信號515對定時 基準(zhǔn)信號520的采樣產(chǎn)生Q-采樣"0000000"。當(dāng)重定時I-采樣和 Q-采樣時，于是相應(yīng)的采樣互相對準(zhǔn)，并且已對準(zhǔn)的采樣被提供給 邏輯電路520,該邏輯電路520對每一對I-采樣和Q-采樣執(zhí)行異或 運算，以及輸出序列(550 )，在所述示例中該序列包括圖案"0101", 該圖案表明如下可能性選通信號基準(zhǔn)電壓太高。
現(xiàn)在參考圖5B,示出了基準(zhǔn)電壓525是正確的，但是定時基準(zhǔn) 信號520相對于采樣時鐘信號較早的情況。因此，定時基準(zhǔn)信號520 的采樣產(chǎn)生I-采樣"1010101"以及Q-采樣"1010101"。在對采樣 執(zhí)行異或運算540之后，產(chǎn)生數(shù)字序列"1111"，表明如下可能性 定時基準(zhǔn)信號520相對于時鐘信號較早。即序列"1111"表明已使 定時基準(zhǔn)信號520的相位向定時圖的左側(cè)移動的相位錯誤。定時基 準(zhǔn)信號520中的相位錯誤可以表明在用于定時發(fā)送定時基準(zhǔn)信號的 發(fā)送時鐘或者在用于接收定時基準(zhǔn)信號的接收時鐘中的相位錯誤。
現(xiàn)在參考圖5C，示出了定時基準(zhǔn)信號520和基準(zhǔn)電壓525是正 確的，但是定時基準(zhǔn)信號520的占空比太高的情況。從圖5C可以看 出，產(chǎn)生的數(shù)字序列是"1010"。定時基準(zhǔn)信號520中的占空比錯 誤可以表明當(dāng)定時基準(zhǔn)信號520在發(fā)送時鐘的上升沿和下降沿被時 鐘輸出時，用于定時發(fā)送定時基準(zhǔn)的發(fā)送時鐘中的占空比錯誤。
有時，需要使用不同圖案的另一定時基準(zhǔn)信號520以更確定地 識別錯誤的原因。例如，如圖5D所示，定時基準(zhǔn)信號520的定時和占空比是正確的但是基準(zhǔn)電壓525太低。在這種情況下，產(chǎn)生的數(shù)
字序列是"1010",與圖5C情況中的序列一樣。因此，在圖5A至 圖5D的示例實施方式中，數(shù)字序列"1010"可以表示2個可能的錯 誤，占空比錯誤和基準(zhǔn)電壓錯誤。
為了解決模糊性，圖5E示出的具有不同圖案的另一定時基準(zhǔn)信 號520，如圖案"11001100"被發(fā)送和接收，以及觀察產(chǎn)生的數(shù)字序 列。圖案11001100是不受發(fā)送時鐘的占空比錯誤影響的，但是受基 準(zhǔn)電壓中的錯誤影響。圖5E示出當(dāng)接收具有圖案"11001100"的定 時基準(zhǔn)信號520時基準(zhǔn)電壓太低的場景，產(chǎn)生包括圖案"1110"的 數(shù)字序列。因此，通過發(fā)送和接收具有不同圖案的一個或更多定時 基準(zhǔn)信號，可以更確定地識別錯誤的原因。例如，如上所述，當(dāng)與 第一定時基準(zhǔn)信號520相關(guān)的第一序列550包括圖案"1010"時， 它表明可能是占空比錯誤或基準(zhǔn)電壓錯誤。為了進一步識別錯誤的 原因，觀察具有圖案"11001100"的第二定時基準(zhǔn)信號520的第二 序列550。如果第二序列550包括圖案"1110"，則確定占空比可能 是適當(dāng)?shù)?，但是基?zhǔn)電壓可能太低。如果仍存在混淆，可以使用具 有不同且可能更復(fù)雜圖案的更多定時基準(zhǔn)信號520，以進一步識別錯 誤的原因。還可以調(diào)節(jié)第一和第二時鐘信號510和515的相位以及 觀察產(chǎn)生的序列550以進一步識別錯誤的原因。
應(yīng)注意，結(jié)合圖5A至圖5E討論的實施方式僅是示例性的?；?顧本公開，本領(lǐng)域技術(shù)人員將易于理解可以應(yīng)用圖5A至圖5F的原 理的^f艮多實施方式。例如，結(jié)合圖5A5E討^論的原理可以應(yīng)用于校正 符號間干擾(ISI)和/或數(shù)據(jù)線上的串?dāng)_。而且，定時基準(zhǔn)信號圖案 不限于圖5A至圖5E所述的那些。
在一個實施方式中，控制器50可以使用基于選通的定時架構(gòu)利 用存儲器設(shè)備55或常規(guī)的存儲器設(shè)備250工作，如圖6所示。圖6 中示出存儲器250中存儲器接口 251的字節(jié)片斷包括第一輸出電路， 具有例如一組輸出驅(qū)動器252和對應(yīng)的一組輸出復(fù)用器254,用于發(fā) 送RDQ信號和RDBI信號，以及第二輸出電路，具有例如， 一個或更多輸出驅(qū)動器262和一個或更多輸出復(fù)用器264,用于發(fā)送一個或 更多讀選通RDQS信號。
存儲器接口 251還包括第一輸入電路，其具有例如一組前置放 大器272和一組輸入采樣器274,用于接收WDQ信號、WDM信號 和WDBI信號。
存儲器接口 251還包括第二輸入電路，其具有例如一個或更多 前置放大器275,用于接收一個或更多寫選通WDQS信號。
在一個實施方式中，存儲器設(shè)備55中第一和第二輸出電路被存 儲器設(shè)備時鐘DCLK驅(qū)動，以及存儲器設(shè)備250中第一輸入電路被 接收的寫選通信號WDQS驅(qū)動。
對應(yīng)地，當(dāng)利用存儲器250工作時，控制器50還使用讀選通信 號RDQS采樣進入的讀數(shù)據(jù)RDQ。因此，控制器50還包括延遲電 路292,它接收前置放大器112的輸出，所述前置放大器112接收 RDQS，以及對RDQS信號增加適當(dāng)?shù)念A(yù)定延遲以解決RDQ和RDQS 信號路徑的任何不匹配。控制器50還包括選擇電路294，如復(fù)用器， 它響應(yīng)于模式選擇信號(MODE)選擇來自延遲電路292的所接收 的RDQS信號295輸出或時鐘信號115以對采樣電路104計時，104 采樣RDQ信號。因此，基于設(shè)旦MODE信號，控制器50可以配置 為與存儲器設(shè)備55或存儲器設(shè)備250 —起工作。
鑒于此處所述的單個存儲器控制器/單個存儲器設(shè)備的實施方 式，本領(lǐng)域技術(shù)人員將易于理解本發(fā)明可以實現(xiàn)為具有一個存儲器 控制器和多個存儲器設(shè)備的系統(tǒng)。但是，應(yīng)注意，在一種多存儲器 設(shè)備實施方式中，存儲器控制器為每個存儲器設(shè)備提供不同的定時 基準(zhǔn)信號，每個這種定時基準(zhǔn)信號通過一條對應(yīng)的定時基準(zhǔn)信號線 傳送，或被對應(yīng)的定時基準(zhǔn)信號線傳送。因此，使用多存儲器設(shè)備 系統(tǒng)中的定時基準(zhǔn)信號校準(zhǔn)發(fā)送或接收系數(shù)或參數(shù)可以通過執(zhí)行關(guān) 于每個存儲器設(shè)備的上迷操作而實現(xiàn)。
在上述實施方式中，分析定時基準(zhǔn)信號的采樣以及調(diào)節(jié)發(fā)送或 接收參數(shù)或系數(shù)的任務(wù)在控制器中處理。因此，存儲器設(shè)備中要求的組件可以簡單且節(jié)約。例如，在參考圖2的討論的上述實施方式
器，而沒有任何進一步的處理。但是，可能進行最少的處理，例如, 在存儲器設(shè)備對釆樣對進行異或處理，因此所述最少處理的結(jié)果而 不是采樣本身被存儲并送回控制器。但是，在存儲器設(shè)備任何期望 的處理是最少的，以使存儲器設(shè)備的電路復(fù)雜度最小。實際上，可 以在存儲器設(shè)備中形成一組采樣的"第一級，，或"第二級"表示。 第一級表示包括采樣本身和/或?qū)υ摻M中的采樣或采樣組應(yīng)用不超過 一個邏輯過程的結(jié)果，例如，異或運算的結(jié)果。
一組采樣的"第二 級，，表示包括對該組中的采樣或采樣組應(yīng)用 一 個或多于 一 個邏輯過 程的結(jié)果。例如，"第二級，，表示可以是對異或運算的結(jié)果執(zhí)行的 圖案檢測操作的結(jié)果。
此外，上述實施方式使用了類似DRAM的存儲器架構(gòu)，僅作為 存儲器的示例。上述技術(shù)可以應(yīng)用于其他形式的存儲器。
可以4吏用上述特征的這些和其他變更和組合，而不脫離如^又利 要求所限定的本發(fā)明，上述實施方式的說明應(yīng)理解為舉例而不是限 制如權(quán)利要求所限定的本發(fā)明。
權(quán)利要求
1.一種在存儲器設(shè)備中操作的方法，所述方法包括從存儲器控制器通過數(shù)據(jù)信號線接收數(shù)據(jù)信號，通過選通信號線接收選通信號以及通過定時信號線接收定時信號；與所述定時信號同步采樣所述數(shù)據(jù)信號以產(chǎn)生代表在所述數(shù)據(jù)信號中傳送的數(shù)據(jù)的數(shù)據(jù)采樣；與所述定時信號同步采樣所述選通信號，以產(chǎn)生表明所述定時信號與所述數(shù)據(jù)信號之間的定時關(guān)系的定時信息；以及通過所述選通信號線向所述存儲器控制器輸出所述定時信息。
2. 根據(jù)權(quán)利要求1所述的方法，其中與所述定時信號同步采樣 所述選通信號包括響應(yīng)于所述定時信號的轉(zhuǎn)變來采樣所述選通信 號。
3. 根據(jù)權(quán)利要求1所述的方法，其中與所述定時信號同步采樣 所述選通信號包括響應(yīng)于相對于所述定時信號具有第一相位偏移 的第一信號的轉(zhuǎn)變，來采樣所述選通信號；以及響應(yīng)于相對于所述 第一信號具有預(yù)定相位偏移的第二信號的轉(zhuǎn)變，來采樣所述選通信 號。
4. 根據(jù)權(quán)利要求3所述的方法，其中所述預(yù)定相位偏移對應(yīng)于 所述選通信號的相繼轉(zhuǎn)變之間的標(biāo)稱時間間隔的 一 半。
5. 根據(jù)權(quán)利要求3所述的方法，其中所述定時信號是時鐘信號， 以及其中所述第一信號是所述時鐘信號的第一延遲版本，以及所述 第二信號是所述時鐘信號的第二延遲版本。
6. 根據(jù)權(quán)利要求5所述的方法，其中所述預(yù)定相位偏移對應(yīng)于 所述時鐘信號周期的四分之一。
7. 根據(jù)權(quán)利要求1所述的方法，還包括通過控制地址線接收控 制信號，以及與所述定時信號同步采樣所述控制信號。
8. 根據(jù)權(quán)利要求1所述的方法，還包括在所述存儲器設(shè)備中存 儲所述定時信息。
9. 根據(jù)權(quán)利要求8所述的方法，其中在所述存儲器設(shè)備中存儲所述定時信息包括將所述定時信息存儲在數(shù)據(jù)高速緩存中。
10. 根據(jù)權(quán)利要求8所述的方法，其中在所述存儲器設(shè)備中存儲 所述定時信息包括將所述定時信息存儲在所述存儲器設(shè)備的存儲 器核心中。
11. 根據(jù)權(quán)利要求1所述的方法，其中，至少在通過所述數(shù)據(jù)信 號線發(fā)送數(shù)據(jù)的時段期間，所述選通信號比所述定時信號的振蕩頻 率低。
12. —種在存儲器控制器中操作的方法，包括 通過數(shù)據(jù)信號線與第一時鐘信號同步向存儲器設(shè)備發(fā)送數(shù)據(jù)信號；通過定時信號線與所述第一時鐘信號同步向所述第一存儲器設(shè) 備發(fā)送定時信號，所述定時信號使所述存儲器設(shè)備能相對于所述數(shù) 據(jù)信號的轉(zhuǎn)變在期望的采樣時刻采樣所述數(shù)據(jù)信號；通過選通信號線與所述第一時鐘信號同步向所述存儲器設(shè)備發(fā) 送選通信號；通過所述選通信號線從所述存儲器設(shè)備接收表明在所述存儲器 設(shè)備中所述定時信號與所述選通信號之間的定時關(guān)系的定時信息； 以及響應(yīng)于所述定時信息，來調(diào)節(jié)所述定時信號與所述選通信號之間 的相位偏移。
13. 根據(jù)權(quán)利要求12所述的方法，其中所述選通信號線和數(shù)據(jù) 信號線產(chǎn)生相似的信號傳播延遲，使得所述選通信號的轉(zhuǎn)變與所述 數(shù)據(jù)信號的期望采樣時刻在所述存儲器設(shè)備處標(biāo)稱對準(zhǔn)，以及其中 調(diào)節(jié)所述定時信號與所述選通信號之間的相位偏移包括減少所述 定時信號觸發(fā)的實際數(shù)據(jù)采樣時刻與期望采樣時刻之間的不期望的 定時偏移。
14. 根據(jù)權(quán)利要求12所述的方法，其中通過定時信號線發(fā)送定 時信號包括通過所述定時信號線發(fā)送時鐘信號。
15. 根據(jù)權(quán)利要求14所述的方法，還包括通過控制地址線與 所述定時信號同步向所述存儲器設(shè)備發(fā)送控制信號。
16. 根據(jù)權(quán)利要求12所述的方法，其中，至少在通過所述數(shù)據(jù) 信號線發(fā)送數(shù)據(jù)的時段期間，所述選通信號比所述定時信號的振蕩 頻率低。
17. —種在存儲器控制器中操作的方法，所述方法包括 與至少 一 個定時基準(zhǔn)信號并行接收代表讀數(shù)據(jù)的數(shù)據(jù)信號； 根據(jù)第 一 時鐘信號采樣所述數(shù)據(jù)信號； 采樣所述至少一個定時基準(zhǔn)信號；以及分析采樣所述至少一個定時基準(zhǔn)信號的結(jié)果，以確定是否需要調(diào) 節(jié)所述第一時鐘信號。
18. 根據(jù)權(quán)利要求17所述的方法，還包括響應(yīng)于已確定需要 調(diào)節(jié)所述第一時鐘信號，調(diào)節(jié)所述第一時鐘信號的相位。
19. 根據(jù)權(quán)利要求17所述的方法，其中采樣所述至少一個定時 基準(zhǔn)信號包括根據(jù)與所述第一時鐘信號具有預(yù)定相位偏移的第二 時鐘信號，來采樣所述至少一個定時基準(zhǔn)信號。
20. 根據(jù)權(quán)利要求17所述的方法，其中所述至少一個定時基準(zhǔn) 信號包括選通信號。
21. 根據(jù)權(quán)利要求17所述的方法，其中所述至少一個定時基準(zhǔn) 信號包括具有預(yù)定圖案的信號。
22. —種在包括存儲器控制器和存儲器設(shè)備的存儲器系統(tǒng)中操作 的方法，包4舌與數(shù)據(jù)信號并行從所述存儲器控制器向所述存儲器設(shè)備發(fā)送第一定時基準(zhǔn)信號；在所述存儲器設(shè)備采樣所述第一定時基準(zhǔn)信號； 從所述存儲器設(shè)備向所述存儲器控制器發(fā)送從采樣所述第一定時基準(zhǔn)得到的結(jié)果；以及基于采樣所述第一定時基準(zhǔn)信號的所述結(jié)果，在所述存儲器控制 器調(diào)節(jié)控制器時鐘。
23. 根據(jù)權(quán)利要求22所述的方法，還包括 從所述存儲器設(shè)備向所述存儲器控制器發(fā)送第二定時基準(zhǔn)信號； 采樣所述第二定時基準(zhǔn)信號；以及基于采樣所述第二定時基準(zhǔn)信號的結(jié)果，來調(diào)節(jié)控制器時鐘。
24. 根據(jù)權(quán)利要求23所述的方法，其中所述第一定時基準(zhǔn)信號 包括寫選通信號。
25. 根據(jù)權(quán)利要求23所述的方法，其中所述第二定時基準(zhǔn)信號 包括讀選通信號。
26. 根據(jù)權(quán)利要求23所述的方法，其中所述第一定時基準(zhǔn)信號 包括具有預(yù)定圖案的信號。
27. 根據(jù)權(quán)利要求23所述的方法，其中所述第二定時基準(zhǔn)信號 包括具有預(yù)定圖案的信號。
28. —種存儲器系統(tǒng)，包括存儲器控制器，用于在存儲器寫操作期間與第 一 定時基準(zhǔn)信號并 行發(fā)送寫數(shù)據(jù)信號；以及存儲器設(shè)備，用于《1妄.收所述寫數(shù)據(jù)信號和所述第一定時基準(zhǔn)信 號，對所述接收到的寫數(shù)據(jù)信號和第一定時基準(zhǔn)信號進行采樣，以 及將從采樣所述第一定時基準(zhǔn)信號得到的結(jié)果發(fā)送到所述存儲器控 制器；所述存儲器控制器接收并分析采樣所述第一定時基準(zhǔn)信號得到 的所述結(jié)果，以及響應(yīng)于已確定需要調(diào)節(jié)存儲器控制器時鐘，來調(diào) 節(jié)第一存儲器控制器時鐘。
29. 根據(jù)權(quán)利要求28所述的存儲器系統(tǒng)，其中所述存儲設(shè)備還 被配置為在存儲器讀操作期間，發(fā)送讀數(shù)據(jù)信號和第二定時基準(zhǔn)信 號，以及所述存儲器控制器將接收所述讀數(shù)據(jù)信號和所述第二定時 基準(zhǔn)信號，對接收到的所述讀數(shù)據(jù)信號和第二定時基準(zhǔn)信號進行采 樣，以及基于從采樣所述第二定時基準(zhǔn)信號得到的結(jié)果，調(diào)節(jié)第二 存儲器控制器時鐘。
30. 根據(jù)權(quán)利要求28所述的存儲器系統(tǒng)，其中所述第一定時基準(zhǔn)信號包括寫選通信號。
31. 根據(jù)權(quán)利要求28所述的存儲器系統(tǒng)，其中所述第二定時基準(zhǔn)信號包括讀選通信號。
32. 根據(jù)權(quán)利要求28所述的存儲器系統(tǒng)，其中所述第一定時基 準(zhǔn)信號包括具有預(yù)定圖案的信號。
33. 根據(jù)權(quán)利要求28所述的存儲器系統(tǒng)，其中所述第二定時基 準(zhǔn)信號包括具有預(yù)定圖案的信號。
34. —種存儲器控制器，包括輸出電路，用于根據(jù)一個或更多第一存儲器控制器時鐘，通過數(shù) 據(jù)信號線輸出寫數(shù)據(jù)信號、以及通過定時基準(zhǔn)信號線輸出第一定時 基準(zhǔn)信號；以及第一輸入電路，用于通過所述定時基準(zhǔn)信號線接收從采樣所述第 一定時基準(zhǔn)信號得到的信息；以及第 一 處理電路，用于分析所述接收到的信息以確定是否需要調(diào)節(jié) 一個或更多第一存儲器控制器時鐘。
35. 根據(jù)權(quán)利要求34所述的控制器，其中所述第一定時基準(zhǔn)信 號是寫選通信號。
36. 根據(jù)權(quán)利要求34所述的控制器，其中所述第一定時基準(zhǔn)信 號是具有預(yù)定圖案的信號。
37. 根據(jù)權(quán)利要求34所述的控制器，還包括第二輸入電路，用于根據(jù)一個或更多第二存儲器控制器時鐘接收 讀數(shù)據(jù)信號和第二定時基準(zhǔn)信號；采樣電路，用于對所述讀數(shù)據(jù)信號和所述第二定時基準(zhǔn)信號采 樣；以及第二處理電路，用于分析采樣所述第二定時基準(zhǔn)信號的結(jié)果，以 及確定是否需要調(diào)節(jié) 一個或更多第二存儲器控制器時鐘。
38. 根據(jù)權(quán)利要求37所述的控制器，其中所述第二定時基準(zhǔn)信 號是讀選通信號。
39. 根據(jù)權(quán)利要求37所述的控制器，其中所述第二定時基準(zhǔn)信號是具有預(yù)定圖案的信號。
40. —種其上具有計算機可以讀信息的信息承載介質(zhì)，所述計算 機可以讀信息被配置為啟動電路形成裝置以形成根據(jù)權(quán)利要求34所 述的存儲器控制器。
41. 一種存儲器設(shè)備，包括輸入電路，用于通過數(shù)據(jù)信號線接收代表寫數(shù)據(jù)的數(shù)據(jù)信號，以 及通過定時基準(zhǔn)信號線接收定時基準(zhǔn)信號；采樣電路，用于對所述數(shù)據(jù)信號和所述至少一個定時基準(zhǔn)信號采 樣；以及至少一個輸出電路，用于通過所述定時基準(zhǔn)信號線發(fā)送從采樣所 述至少 一 個定時基準(zhǔn)信號獲得的定時信息。
42. 根據(jù)權(quán)利要求41所述的存儲器設(shè)備，其中所述至少一個定 時基準(zhǔn)信號包括選通信號。
43. 根據(jù)權(quán)利要求41所述的存儲器設(shè)備，其中所述至少一個定 時基準(zhǔn)信號包括具有預(yù)定圖案的信號。
44. 根據(jù)權(quán)利要求41所述的存儲器設(shè)備，還包括高速緩存， 用于存儲所述從采樣所述至少一個定時基準(zhǔn)信號獲得的定時信息。
45. 根據(jù)權(quán)利要求41所述的存儲器設(shè)備，其中所述采樣電路包 括至少一個第一采樣器，用于根據(jù)第一時鐘信號對所述至少一個定 時基準(zhǔn)信號采樣，以及至少一個第二采樣器，用于根據(jù)與所述第一 時鐘信號具有預(yù)定相位偏移的第二時鐘信號對所述至少一個定時基 準(zhǔn)信號采樣。
46. —種其上具有計算機可以讀信息的信息承載介質(zhì)，所述計算 機可以讀信息被配置為啟動電路形成裝置以形成根據(jù)權(quán)利要求41所 述的存儲器設(shè)備。
全文摘要
一種用于同步選通的存儲器系統(tǒng)10的系統(tǒng)和方法。在存儲器讀和/或存儲器寫操作期間，相應(yīng)的數(shù)據(jù)選通根據(jù)本地時鐘信號71/73在數(shù)據(jù)目的地50/55被采樣?；诓蓸拥慕Y(jié)果，數(shù)據(jù)選通和本地時鐘信號被同步。以這種方式，數(shù)據(jù)與本地時鐘信號同步，使得可以根據(jù)本地時鐘信號而不是數(shù)據(jù)選通來執(zhí)行在數(shù)據(jù)目的地的數(shù)據(jù)采樣。
文檔編號G11C7/10GK101681670SQ200880017284
公開日2010年3月24日 申請日期2008年4月18日 優(yōu)先權(quán)日2007年4月19日
發(fā)明者F·A·韋爾, J·M·基澤, J·M·威爾森, J·埃伯爾三世 申請人:拉姆伯斯公司