專利名稱：可編程門列陣中嵌入式可重構(gòu)存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計及可編程門列陣(Field Programmable GateArray， FPGA)芯片設(shè)計領(lǐng)域，尤其涉及FPGA芯片中嵌入式存儲器模塊的設(shè)計。為了滿足FPGA大量 片上數(shù)據(jù)存儲能力的需求，本發(fā)明提供了一種可編程門列陣中嵌入式可重構(gòu)存儲器。
背景技術(shù)：
FPGA的片上存儲資源有兩種實現(xiàn)方式細粒式和粗粒式。所謂細粒式，是指每個 基本邏輯單元可以配置成一個小的存儲器，若干個小存儲器再通過合并進行擴展。它不需 要額外邏輯，但存儲密度較低，適用于存儲需求不多的應(yīng)用。而粗粒式，就是將大容量的存 儲器模塊嵌入到FPGA芯片中作為專用存儲單元，與細粒式相比具有存儲密度高的優(yōu)點，適 用于數(shù)據(jù)處理等需要大量片上存儲空間的情況。 隨著FPGA應(yīng)用日益廣泛，尤其在多媒體、通信和信號處理領(lǐng)域，大容量存儲需求 越來越多，嵌入式存儲器模塊因此成為FPGA芯片中十分重要的資源。為了提高應(yīng)用的靈活 性和廣泛性，這些存儲模塊需要具有一定的可重構(gòu)特點。

發(fā)明內(nèi)容
( — )要解決的技術(shù)問題 有鑒于此，本發(fā)明的主要目的在于提供一種可編程門列陣中嵌入式可重構(gòu)存儲
器，以滿足可編程門陣列大容量存儲的需求，達到大容量片上存儲的目的。 本發(fā)明為一個18Kb的存儲器，通過外圍電路設(shè)計，實現(xiàn)了存儲器的多種配置模
式，提高了其應(yīng)用的靈活性和廣泛性。
( 二 )技術(shù)方案 為達到上述目的，本發(fā)明采用的技術(shù)方案如下 —種可編程門列陣中嵌入式可重構(gòu)存儲器，該存儲器包括存儲單元陣列、A端口外 圍電路、B端口外圍電路，以及A端口外圍電路與可編程門列陣芯片配置層之間的一個字線 選擇器和二個位線選擇器；該存儲單元陣列是雙端口存儲單元陣列，具有A端口和B端口 ， A端口外圍電路通過字線選擇器及位線選擇器與雙端口存儲單元陣列的A端口連接，B端口 外圍電路直接與雙端口存儲單元陣列的B端口連接。 上述方案中，所述存儲單元陣列由64 X 288個存儲單元構(gòu)成，每個存儲單元是6管 雙端口結(jié)構(gòu)。 上述方案中，所述A端口和B端口分別具有獨立的控制信號和控制電路，可獨立進 行讀或?qū)懖僮鳌?上述方案中，所述A端口外圍電路包括預(yù)充電電路及4-1多路選擇器、靈敏放大 器、輸出選擇陣列、輸入選擇陣列、輸出總線開關(guān)矩陣、輸入總線開關(guān)矩陣、輸出緩沖器、輸 入緩沖器、行/列譯碼器和控制電路；其中，輸入緩沖器、輸入總線開關(guān)矩陣、輸入選擇陣列 與預(yù)充電電路及4-1多路選擇器依次連接，且該預(yù)充電電路及4-1多路選擇器、靈敏放大器、輸出選擇陣列、輸出總線開關(guān)矩陣和輸出緩沖器依次連接，行/列譯碼器和控制電路同 時連接于預(yù)充電電路及4-1多路選擇器、靈敏放大器、輸出選擇陣列、輸入選擇陣列、輸出 總線開關(guān)矩陣、輸入總線開關(guān)矩陣、輸出緩沖器和輸入緩沖器。 上述方案中，所述輸出選擇器陣列由六組二選一多路選擇器陣列構(gòu)成，每組選擇 器陣列由一個地址信號控制；第一組36個二選一選擇器用于從72位數(shù)據(jù)中選出36位，第 二組18個二選一選擇器用于從上組輸出的36位中選出18位，第三組9個二選一選擇器用 于從上組輸出的18位中選出9位，第四組4個二選一選擇器用于從上組輸出的9位中的8 位中選出4位，第五組2個二選一選擇器用于從上組輸出的4位中選出2位，第六組1個二 選一選擇器用于從上組輸出的2位中選出l位。 上述方案中，所述預(yù)充電電路及4-l多路選擇器中的預(yù)充電電路，用于實現(xiàn)一個 時鐘周期內(nèi)先讀后寫的功能，讀和寫是在兩個不同的時間窗口進行的。
上述方案中，所述B端口外圍電路的結(jié)構(gòu)與所述A端口外圍電路的結(jié)構(gòu)相同。
上述方案中，在可編程門列陣配置階段對該可編程門列陣進行初始化，利用信號 modesel對字線選擇器及位線選擇器進行控制，當(dāng)modesel為低電平時，來自可編程門列陣 芯片配置層的字線wl、位線bl和bin分別通過4-1多路選擇器進入A端口外圍電路，從而 將配置信號'1'或'0'通過A端口寫入該存儲器中的存儲單元，實現(xiàn)該存儲器作為ROM來 使用。 上述方案中，該存儲器分為3種工作模式先讀后寫、先寫后讀和輸出保持；其中， 先讀后寫，即每次寫入數(shù)據(jù)之前，先將原來存儲的數(shù)據(jù)讀出并送到輸出總線上；先寫后讀，
即新寫入的數(shù)據(jù)同時立即出現(xiàn)在輸出總線上；輸出保持，即在寫操作過程中，輸出總線不受 影響，保持不變；先讀后寫是默認模式，可用于流水線設(shè)計。
(三)有益效果 本發(fā)明提供的這種可編程門列陣中嵌入式可重構(gòu)存儲器，具有以下特點
1、可以配置成為只讀存儲器(ROM)或普通靜態(tài)存儲器(SRAM);
2、具有A、 B連個獨立的端口，每個端口有自己的控制信號和控制電路，可以獨立 地進行讀寫操作； 3、根據(jù)應(yīng)用需要，可以將該存儲模塊配置成以下5種結(jié)構(gòu)512X36， lkX 18， 2kX9，4kX4，8kX2， 16kXl ; 4、支持三種可選的寫入模式，對應(yīng)寫入數(shù)據(jù)時三種不同的輸出狀態(tài)，包括適用于 流水線設(shè)計的"先讀后寫"模式； 5、可以對每位輸出獨立進行置'0'或置'l' 6、為FPGA芯片提供專用的大容量片上存儲資源，使FPGA芯片能夠滿較高的數(shù)據(jù) 存儲能力的需求； 7、可以作為ROM使用，在配置模式下對存儲單元陣列進行初始化；也可以所謂普 通靜態(tài)隨機存儲器使用，在邏輯模式下對存儲單元進行讀寫。 8、數(shù)據(jù)寬度可以選擇，可以配置成為512X36，lkX18，2kX9，4kX4，8kX2， 16kX 1這五種結(jié)構(gòu)模式。各模式的輸入共享36位輸入總線，輸出共享36位輸出總線，并使 用36位中特定位置。 9、該存儲器是可以擴展的，可以通過多個存儲器的級聯(lián)獲得更寬或更深的存儲器。


圖1是本發(fā)明提供的FPGA中嵌入式可重構(gòu)存儲器的結(jié)構(gòu)示意圖； 圖2是6管雙端口存儲單元的電路圖； 圖3是三種寫入模式的示意圖； 圖4是預(yù)充電的電路圖； 圖5是輸出選擇陣列的示意圖； 圖6是輸出總線開關(guān)矩陣的示意圖。
具體實施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，并參照 附圖，對本發(fā)明進一步詳細說明。 如圖1所示，圖1是本發(fā)明提供的FPGA中嵌入式可重構(gòu)存儲器的結(jié)構(gòu)示意圖。該
存儲器包括存儲單元陣列、A端口外圍電路、B端口外圍電路，以及A端口外圍電路與可編程
門列陣芯片配置層之間的一個字線選擇器和二個位線選擇器；該存儲單元陣列是雙端口存
儲單元陣列，具有A端口和B端口 ， A端口外圍電路通過字線選擇器及位線選擇器與雙端口
存儲單元陣列的A端口連接，B端口外圍電路直接與雙端口存儲單元陣列的B端口連接。 存儲單元陣列由64X288個存儲單元構(gòu)成，每個存儲單元是6管雙端口結(jié)構(gòu)。A端
口和B端口分別具有獨立的控制信號和控制電路，可獨立進行讀或?qū)懖僮鳌?A端口外圍電路包括預(yù)充電電路及4-l多路選擇器、靈敏放大器、輸出選擇陣列、
輸入選擇陣列、輸出總線開關(guān)矩陣、輸入總線開關(guān)矩陣、輸出緩沖器、輸入緩沖器、行/列
譯碼器和控制電路；其中，輸入緩沖器、輸入總線開關(guān)矩陣、輸入選擇陣列與預(yù)充電電路及
4-1多路選擇器依次連接，且該預(yù)充電電路及4-1多路選擇器、靈敏放大器、輸出選擇陣列、
輸出總線開關(guān)矩陣和輸出緩沖器依次連接，行/列譯碼器和控制電路同時連接于預(yù)充電電
路及4-1多路選擇器、靈敏放大器、輸出選擇陣列、輸入選擇陣列、輸出總線開關(guān)矩陣、輸入
總線開關(guān)矩陣、輸出緩沖器和輸入緩沖器。B端口外圍電路的結(jié)構(gòu)與所述A端口外圍電路的
結(jié)構(gòu)相同。 輸出選擇器陣列由六組二選一多路選擇器陣列構(gòu)成，每組選擇器陣列由一個地址 信號控制；第一組36個二選一選擇器用于從72位數(shù)據(jù)中選出36位，第二組18個二選一選 擇器用于從上組輸出的36位中選出18位，第三組9個二選一選擇器用于從上組輸出的18 位中選出9位，第四組4個二選一選擇器用于從上組輸出的9位中的8位中選出4位，第五 組2個二選一選擇器用于從上組輸出的4位中選出2位，第六組1個二選一選擇器用于從 上組輸出的2位中選出l位。 在可編程門列陣配置階段對該可編程門列陣進行初始化，利用信號modesel對字 線選擇器及位線選擇器進行控制，當(dāng)modesel為低電平時，來自可編程門列陣芯片配置層 的字線wl、位線bl和bin分別通過4-1多路選擇器進入A端口外圍電路，從而將配置信號 '1'或'0'通過A端口寫入該存儲器中的存儲單元，實現(xiàn)該存儲器作為R0M來使用。
如圖3所示，根據(jù)寫操作時輸出總線的狀態(tài)，該存儲器分為3種工作模式先讀后寫、先寫后讀和輸出保持；其中，先讀后寫，即每次寫入數(shù)據(jù)之前，先將原來存儲的數(shù)據(jù)讀出 并送到輸出總線上；先寫后讀，即新寫入的數(shù)據(jù)同時立即出現(xiàn)在輸出總線上；輸出保持，即 在寫操作過程中，輸出總線不受影響，保持不變；先讀后寫是默認模式，可用于流水線設(shè)計。
為了實現(xiàn)5種數(shù)據(jù)寬度的選擇，設(shè)計了輸入/輸出選擇陣列、輸入/輸出總線開關(guān) 矩陣。圖5給出了輸出選擇器陣列的結(jié)構(gòu)圖，它由六組二選一多路選擇器陣列組成，每組選 擇器陣列由一個地址信號控制。第一組36個二選一選擇器負責(zé)從72位數(shù)據(jù)中選出36位， 第二組18個二選一選擇器負責(zé)從上組輸出的36位中選出18位，第三組9個二選一選擇器 負責(zé)從上組輸出的18位中選出9位，第四組4個二選一選擇器負責(zé)從上組輸出的9位中的 8位中選出4位，第五組2個二選一選擇器負責(zé)從上組輸出的4位中選出2位，第六組1個 二選一選擇器負責(zé)從上組輸出的2位中選出1位。 根據(jù)配置信息控制各組二選一選擇器工作與否，例如如果要實現(xiàn)位寬為18位工 作模式，那么36個二選一選擇器負責(zé)從72位數(shù)據(jù)中選出36位，第二組18個二選一選擇器 負責(zé)從上組輸出的36位中選出18位，其余四組選擇器陣列則被關(guān)掉。除了選出的18位這 組數(shù)據(jù)，其他各信號全部被置為0。輸出總線開關(guān)矩陣負責(zé)將輸出選擇器陣列輸出的位寬分 別為36、18、9、4、2和1的數(shù)據(jù)合理的分配在36條輸出數(shù)據(jù)總線中。位寬為36的數(shù)據(jù)完全 占據(jù)36條總線中，0、2、4. 32、34、36用于位寬為18的數(shù)據(jù)，1、5、9、 13、 17、23、27、31、35用 于位寬為9的數(shù)據(jù)，3、11、25、33用于位寬為4的數(shù)據(jù)，7、24用于位寬為2的數(shù)據(jù)，15用于位 寬為1的數(shù)據(jù)。圖中所示的連接處由配置信號控制的傳輸門構(gòu)成，配置信號決定導(dǎo)通與否。 輸入選擇陣列、輸入總線開關(guān)矩陣的結(jié)構(gòu)與輸出相同，只是數(shù)據(jù)流方向相反。
為了實現(xiàn)一個時鐘周期內(nèi)先讀后寫的功能，讀和寫就必須在兩個不同的時間窗口 進行。為此設(shè)計如圖4(a)的預(yù)充電電路。dw、dwn是準(zhǔn)備寫入的數(shù)據(jù)，由輸入信號經(jīng)過一定 邏輯產(chǎn)生；dr、drn是準(zhǔn)備讀出的數(shù)據(jù)，經(jīng)過靈敏放大器等電路處理后送到輸出端。yi為預(yù) 充電控制信號，rdctl為讀控制信號，wtctl為寫控制信號，它們的時序關(guān)系如圖4(b)所示。 yi為低電平期間兩條位線都被拉到VDD，讀寫操作均被關(guān)閉。yi的高電平窗口約為O. 5ns， 此間先用半個窗口時間進行讀操作(rdctl拉低)，再用后半個窗口時間進行寫操作(wtctl 拉低)。這樣讀出的時候?qū)懭肼窂疥P(guān)閉，寫入的時候讀出路徑關(guān)閉，從而實現(xiàn)了先讀舊數(shù)據(jù) 后寫新數(shù)據(jù)的目的。而先寫后讀的模式則是將輸入直接送到輸出寄存器然后到達輸出總 線。輸出保持也是通過輸出寄存器實現(xiàn)的。 讀操作過程(以A端口為例)譯碼器產(chǎn)生的字線打開存儲單元中的NMOS傳輸 管，存儲的數(shù)據(jù)經(jīng)過傳輸管到達的位線，經(jīng)過位線選擇器(對于B端口則不需要經(jīng)過這個環(huán) 節(jié))，進入預(yù)充電電路和四選一多路選擇器，再經(jīng)過靈敏放大器放大，得到一個位寬為72的 數(shù)據(jù)。該數(shù)據(jù)進入輸出選擇陣列，得到位寬分別為36、18、9、4、2和1的5組數(shù)據(jù)，根據(jù)配置 要求其中一組數(shù)據(jù)進入輸出總線選擇矩陣，按設(shè)計要求分布在36條輸出總線上。
寫操作過程(以A端口為例)輸入數(shù)據(jù)首先進入輸入緩沖器，被緩沖為正負信 號，分別進入正輸入總線選擇矩陣和負輸入總線選擇矩陣，輸出位寬分別為36、18、9、4、2 和1的5組數(shù)據(jù)，根據(jù)外部配置信息某一組的正負數(shù)據(jù)分別進入正輸入選擇陣列和負輸入 選擇陣列。在選擇陣列中，根據(jù)不同的地址，數(shù)據(jù)被選擇分布在72條信號線中，隨后進入預(yù) 充電和四選一選擇電路中，再由該四選一選擇器電路分配到288對位線中。然后位線進入 存儲單元陣列，從而將數(shù)據(jù)寫入。
以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行了進一步詳 細說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡 在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保 護范圍之內(nèi)。
權(quán)利要求
一種可編程門列陣中嵌入式可重構(gòu)存儲器，其特征在于，該存儲器包括存儲單元陣列、A端口外圍電路、B端口外圍電路，以及A端口外圍電路與可編程門列陣芯片配置層之間的一個字線選擇器和二個位線選擇器；該存儲單元陣列是雙端口存儲單元陣列，具有A端口和B端口，A端口外圍電路通過字線選擇器及位線選擇器與雙端口存儲單元陣列的A端口連接，B端口外圍電路直接與雙端口存儲單元陣列的B端口連接。
2. 根據(jù)權(quán)利要求1所述的可編程門列陣中嵌入式可重構(gòu)存儲器，其特征在于，所述存 儲單元陣列由64X288個存儲單元構(gòu)成，每個存儲單元是6管雙端口結(jié)構(gòu)。
3. 根據(jù)權(quán)利要求l所述的可編程門列陣中嵌入式可重構(gòu)存儲器，其特征在于，所述A端 口和B端口分別具有獨立的控制信號和控制電路，可獨立進行讀或?qū)懖僮鳌?br> 4. 根據(jù)權(quán)利要求1所述的可編程門列陣中嵌入式可重構(gòu)存儲器，其特征在于，所述A 端口外圍電路包括預(yù)充電電路及4-1多路選擇器、靈敏放大器、輸出選擇陣列、輸入選擇陣 列、輸出總線開關(guān)矩陣、輸入總線開關(guān)矩陣、輸出緩沖器、輸入緩沖器、行/列譯碼器和控制 電路；其中，輸入緩沖器、輸入總線開關(guān)矩陣、輸入選擇陣列與預(yù)充電電路及4-1多路選擇 器依次連接，且該預(yù)充電電路及4-1多路選擇器、靈敏放大器、輸出選擇陣列、輸出總線開 關(guān)矩陣和輸出緩沖器依次連接，行/列譯碼器和控制電路同時連接于預(yù)充電電路及4-1多 路選擇器、靈敏放大器、輸出選擇陣列、輸入選擇陣列、輸出總線開關(guān)矩陣、輸入總線開關(guān)矩 陣、輸出緩沖器和輸入緩沖器。
5. 根據(jù)權(quán)利要求4所述的可編程門列陣中嵌入式可重構(gòu)存儲器，其特征在于，所述輸出選擇器陣列由六組二選一多路選擇器陣列構(gòu)成，每組選擇器陣列由一個地址信號控制； 第一組36個二選一選擇器用于從72位數(shù)據(jù)中選出36位，第二組18個二選一選擇器用于 從上組輸出的36位中選出18位，第三組9個二選一選擇器用于從上組輸出的18位中選出 9位，第四組4個二選一選擇器用于從上組輸出的9位中的8位中選出4位，第五組2個二 選一選擇器用于從上組輸出的4位中選出2位，第六組1個二選一選擇器用于從上組輸出 的2位中選出l位。
6. 根據(jù)權(quán)利要求4所述的可編程門列陣中嵌入式可重構(gòu)存儲器，其特征在于，所述預(yù) 充電電路及4-1多路選擇器中的預(yù)充電電路，用于實現(xiàn)一個時鐘周期內(nèi)先讀后寫的功能， 讀和寫是在兩個不同的時間窗口進行的。
7. 根據(jù)權(quán)利要求4所述的可編程門列陣中嵌入式可重構(gòu)存儲器，其特征在于，所述B端 口外圍電路的結(jié)構(gòu)與所述A端口外圍電路的結(jié)構(gòu)相同。
8. 根據(jù)權(quán)利要求1所述的可編程門列陣中嵌入式可重構(gòu)存儲器，其特征在于，在可編 程門列陣配置階段對該可編程門列陣進行初始化，利用信號modesel對字線選擇器及位線 選擇器進行控制，當(dāng)modesel為低電平時，來自可編程門列陣芯片配置層的字線wl、位線bl 和bln分別通過4-l多路選擇器進入A端口外圍電路，從而將配置信號'l'或'0'通過A 端口寫入該存儲器中的存儲單元，實現(xiàn)該存儲器作為ROM來使用。
9. 根據(jù)權(quán)利要求1所述的可編程門列陣中嵌入式可重構(gòu)存儲器，其特征在于，該存儲 器分為3種工作模式先讀后寫、先寫后讀和輸出保持；其中，先讀后寫，即每次寫入數(shù)據(jù)之 前，先將原來存儲的數(shù)據(jù)讀出并送到輸出總線上；先寫后讀，即新寫入的數(shù)據(jù)同時立即出現(xiàn) 在輸出總線上；輸出保持，即在寫操作過程中，輸出總線不受影響，保持不變；先讀后寫是 默認模式，可用于流水線設(shè)計。
全文摘要
本發(fā)明公開了一種可編程門列陣中嵌入式可重構(gòu)存儲器，其特征在于，該存儲器包括存儲單元陣列、A端口外圍電路、B端口外圍電路，以及A端口外圍電路與可編程門列陣芯片配置層之間的一個字線選擇器和二個位線選擇器；該存儲單元陣列是雙端口存儲單元陣列，具有A端口和B端口，A端口外圍電路通過字線選擇器及位線選擇器與雙端口存儲單元陣列的A端口連接，B端口外圍電路直接與雙端口存儲單元陣列的B端口連接。利用本發(fā)明，滿足了可編程門陣列大容量存儲的需求，達到了大容量片上存儲的目的。
文檔編號G11C7/00GK101727961SQ200810224990
公開日2010年6月9日 申請日期2008年10月29日 優(yōu)先權(quán)日2008年10月29日
發(fā)明者于芳, 張會, 陳陵都 申請人:中國科學(xué)院半導(dǎo)體研究所