專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，尤其涉及利用磁阻變化的存儲(chǔ)器單元的 寫入控制方法。
背景技術(shù)：
在非易失性存儲(chǔ)器中，利用^茲阻變化的MRAM ( Magnetoresistive Random Access Memory)有作為可高速動(dòng)作的RAM的可能性?，F(xiàn)有 的MRAM的單元結(jié)構(gòu)，由1個(gè)隧道磁阻元件TMR和用于讀出的選擇 晶體管MCT、寫入字線WWL、位線BL、以及源極線SL構(gòu)成。如圖 30所示，在隧道》茲阻元件TMR中，至少有2層》茲性層，其中， 一層 由自旋方向固定的固定層PL構(gòu)成，另一層由自旋方向相對(duì)于固定層 呈平行狀態(tài)和反平行狀態(tài)這2個(gè)狀態(tài)的自由層FL構(gòu)成。利用該自由 層的自旋方向進(jìn)行信息存儲(chǔ)，在反平行狀態(tài)，隧道磁阻元件的電阻為 高阻抗?fàn)顟B(tài)，在平行狀態(tài)，隧道磁阻元件的電阻為低阻抗?fàn)顟B(tài)。在讀 出動(dòng)作中，讀出隧道石茲阻元件TMR的電阻大小。而在重寫動(dòng)作中， 4吏電流流過寫入的字線WWL和位線BL,此時(shí)，由在隧道i茲阻元件 TMR中激勵(lì)的合成磁場控制自由層的自旋方向。但是，在該重寫方 式中，隨著隧道》茲阻元件TMR的微細(xì)化，重寫所需的i茲場強(qiáng)度變大， 因此存在流過寫入的字線和位線的電流也變大的問題。針對(duì)該問題， 在非專利文獻(xiàn)1中7^開了一種MRAM ( Spin RAM),該MRAM利 用了通過使電流垂直地流過上述的隧道^茲阻元件TMR來改變自由層 的自旋方向的自旋注入磁化反轉(zhuǎn)技術(shù)。上述重寫方式，如圖31所示，能夠利用與固定層、隧道膜、自由層垂直的方向的電流來控制自由層
的自》走方向。因此，由于重寫所需的電流與隧道》茲阻元件TMR的尺 寸成比例，所以能夠隨著隧道》茲阻元件TMR的孩i細(xì)化降低重寫電流， 在可擴(kuò)縮性方面是優(yōu)異的。
專利文獻(xiàn)1:日本特開2005-116923號(hào)公報(bào)
非專利文獻(xiàn) 1 : 2005 International Electron Device Meeting Technical Digest Papers pp. 473-476
發(fā)祖—內(nèi)—容
在自旋注入型MRAM中，當(dāng)前重寫所需的電流密度(閾值電流) 需要滿足1 x 106~ 107A/cm2,在用50nmx lOOnm的元件考慮此條件 的情況下，需要50pA的電流，這是與最小加工尺寸的MOS晶體管 能夠驅(qū)動(dòng)的電流相等的水平。
另外，發(fā)明人在研究中發(fā)現(xiàn)，該重寫所需的電流密度(閾值電流) 是寫入時(shí)間(重寫脈沖寬度)的函數(shù)，即，若要以短寫入時(shí)間充分地 使自旋方向反轉(zhuǎn)就需要很大的電流。也就是說，當(dāng)為自旋注入型 MRAM時(shí)，可擴(kuò)縮性優(yōu)異，且高速寫入性能優(yōu)良，但在高速地進(jìn)行 寫入時(shí)，需要用于流過大電流的大MOS晶體管，相反地，在為了減 小面積而使用小MOS晶體管時(shí)，則無法高速地進(jìn)行寫入。
另外，自旋注入型MRAM,可擴(kuò)縮性優(yōu)異，能夠進(jìn)行微細(xì)化。但 是，若進(jìn)行微細(xì)化，則每個(gè)存儲(chǔ)器單元的制造離差變大，寫入電流會(huì) 在每個(gè)存儲(chǔ)器單元上產(chǎn)生離差。因此，在寫入時(shí)需要降低流過存儲(chǔ)器 單元的電流的離差。
進(jìn)而，在自旋注入型MRAM中，寫入與讀出的差別僅是流過的
電流量不同。因此，存在因讀出導(dǎo)致的誤寫入的隱患。為避免上述隱 患需要降低讀出干擾。
為了解決上述問題，本申請(qǐng)的說明書所公開的主要發(fā)明如下。 第一，在自旋注入型MRAM的寫入動(dòng)作時(shí)，使第一電流流過隧 道f茲阻元件后，Y吏比第一電流大的第二電流流過。第二，在自;5走注入型MRAM的讀出時(shí)，z使電流流過存4諸器單元 的時(shí)間比重寫動(dòng)作的時(shí)間短，電流值為相同程度。
第三，在自旋注入型MRAM的寫入動(dòng)作時(shí)，流過對(duì)電容進(jìn)行充 電的電荷。
第四，在自旋注入型MRAM的寫入動(dòng)作時(shí)，使用寫入輔助線來 產(chǎn)生磁場，對(duì)隧道》茲阻元件產(chǎn)生影響。
第五，在自旋注入型MRAM的寫入動(dòng)作前，4吏電流流過位線來 產(chǎn)生^f茲場，對(duì)隧道》茲阻元件產(chǎn)生影響。
本發(fā)明的效果是能夠?qū)崿F(xiàn)高速寫入或穩(wěn)定動(dòng)作。


圖l是本發(fā)明的第一實(shí)施例。
圖2是本發(fā)明的第一實(shí)施例的動(dòng)作例。
圖3是采用了本發(fā)明的第一實(shí)施例時(shí)的實(shí)驗(yàn)結(jié)果。
圖4是實(shí)現(xiàn)第 一 實(shí)施例時(shí)的存儲(chǔ)器陣列的結(jié)構(gòu)例。
圖5是圖4的位線 源極線選擇電路的結(jié)構(gòu)例。
圖6是圖4的讀出放大器 寫入電路的結(jié)構(gòu)例。
圖7是圖4的字驅(qū)動(dòng)器的結(jié)構(gòu)例。
圖8是圖4至圖7的電路動(dòng)作波形圖。
圖9是圖6的讀出放大器 寫入電路的其它結(jié)構(gòu)例。
圖IO是圖6的讀出放大器.寫入電路的其它結(jié)構(gòu)例。
圖11是圖IO所示的電路的動(dòng)作波形圖。
圖12是本發(fā)明的第二實(shí)施例。
圖13是采用了本發(fā)明的第二實(shí)施例時(shí)的實(shí)驗(yàn)結(jié)果。
圖14是本發(fā)明的第二實(shí)施例的其它結(jié)構(gòu)例。
圖15是本發(fā)明的第二實(shí)施例的其它結(jié)構(gòu)例。
圖16是圖15的結(jié)構(gòu)例的動(dòng)作例。
圖17是本發(fā)明的第三實(shí)施例。
圖18是本發(fā)明的第三實(shí)施例的動(dòng)作例。圖19是本發(fā)明的第三實(shí)施例的其它結(jié)構(gòu)例。 圖20是圖19的結(jié)構(gòu)例的動(dòng)作例。 圖21是本發(fā)明的第三實(shí)施例的其它結(jié)構(gòu)例。 圖22是圖21的結(jié)構(gòu)例的動(dòng)作例。
圖23是實(shí)現(xiàn)本發(fā)明的實(shí)施例的存儲(chǔ)器單元陣列的布局例。
圖24是圖23的A-A'間的剖面圖和外圍電路的剖面圖。
圖25是圖23的B-B，間的剖面圖和C-C'間的剖面圖。
圖26是表示了本發(fā)明的第4實(shí)施例的存儲(chǔ)器陣列的布局例。
圖27是對(duì)應(yīng)于圖26的剖面結(jié)構(gòu)的存儲(chǔ)器單元的電路圖。
圖28是本發(fā)明的第4實(shí)施例的其它結(jié)構(gòu)例。
圖29是圖28的結(jié)構(gòu)例的動(dòng)作例。
圖30是隧道》茲阻元件TMR的結(jié)構(gòu)例。
圖31是自由層的自旋方向控制的說明圖。
具體實(shí)施例方式
使用圖1和圖2說明本發(fā)明的第一實(shí)施例。本結(jié)構(gòu)的存儲(chǔ)器單元 SC，由n型MOS晶體管Ml和隧道磁阻元件Tl構(gòu)成，如圖1所示 那樣連接在位線BL和源極線SL上，控制Ml柵極的是字線W。隧 道磁阻元件T1，如已經(jīng)在圖30中作為TMR說明的那樣，至少具有2 層磁性層，其中， 一層由自旋方向固定的固定層PL構(gòu)成，另一層由 使自旋方向相對(duì)于固定層取為平行狀態(tài)、反平行狀態(tài)這2種狀態(tài)的自 由層FL構(gòu)成。利用該自由層的自旋的方向進(jìn)行信息存儲(chǔ)，隧道磁阻 元件的電阻抗在反平行狀態(tài)下為高阻抗?fàn)顟B(tài)，在平行狀態(tài)下為低阻抗 狀態(tài)。當(dāng)選擇字線時(shí)，在T1和M1中，如果BL側(cè)比SL側(cè)電位高則 電流沿著圖1中的i方向流過，如果SL側(cè)比BL側(cè)電位高則電流沿相 反方向流過。與此對(duì)應(yīng)，如已經(jīng)在圖31中說明的那樣，能夠控制自 旋的方向，并能夠?qū)懭肱c此相對(duì)應(yīng)的信息。
圖2的(A)表示本結(jié)構(gòu)的特征。取橫軸為時(shí)間來示出電流i的 值。即，非選擇時(shí)的電流值為i0(例如，取電流為OiaA),最初的時(shí)間tl的電流值為il，之后時(shí)間t2的電流值為i2, il具有比i2小的 特征。在本說明書中，將提供最初的弱電流il的動(dòng)作稱為前脈沖。與 此相比較，在不提供前脈沖的情況下，如圖2的(B)所示，當(dāng)在重 寫動(dòng)作時(shí)間t3的期間流過恒定的電流i3時(shí)，該i3變?yōu)楸萯2大的^f直。 另外，如圖2的(C)所示，即使流過的電流與i2相同，重寫動(dòng)作時(shí) 間t4也會(huì)比t2長。作為引起這種現(xiàn)象的原因，考慮是由最初的弱電 流il使自由層的自旋發(fā)生擾動(dòng)，導(dǎo)致成為方向容易改變的狀態(tài)。因此， 與 一次性地流過重寫電流相比，預(yù)先用最初的弱電流做成為容易改變 自旋的狀態(tài)、之后使原本的重寫電流流過，能夠?qū)崿F(xiàn)更小的重寫電流。 圖3表示使用了本發(fā)明時(shí)的實(shí)驗(yàn)結(jié)果的示意圖。橫軸表示重寫時(shí)間， 縱軸表示重寫所需的電流，為了分別用所希望的點(diǎn)進(jìn)行標(biāo)準(zhǔn)化，單位 是任意的。如該圖3所示，通過如圖2的(A)所示那樣在最初提供 弱電流(具有前脈沖)，能夠用更短的時(shí)間進(jìn)行重寫。
如上所述，采用在最初提供弱電流il，之后提供比該電流大的電 流i2 (圖2 (A))的方法，能夠用更低的電流進(jìn)行重寫，另外，能 夠?qū)崿F(xiàn)高速重寫動(dòng)作。在前脈沖動(dòng)作之后，若不流過原本的用于重寫 動(dòng)作的電流，存儲(chǔ)器單元的狀態(tài)會(huì)返回最初的狀態(tài)，不會(huì)成為其它的 狀態(tài)。另外，可以僅對(duì)重寫的存儲(chǔ)器單元提供前脈沖，也可以包括不 重寫的單元而同時(shí)提供前脈沖。
圖4表示使用了本發(fā)明申請(qǐng)的存儲(chǔ)器陣列。存儲(chǔ)器單元SC由字 驅(qū)動(dòng)器WD控制，字線為Wl、 W2,各個(gè)存4諸器單元由MT和隧道》茲 阻元件TMR構(gòu)成，如圖所示那樣地連接在位線BL和源極線SL上。 在圖4中，存儲(chǔ)器單元SC配置在字線與位線的一半交點(diǎn)上，但也可 以配置在全部交點(diǎn)上。讀出放大器塊SAB配置有位線 源極線選擇 電路BLSEL、放大位線的微弱信號(hào)的讀出放大器SA、以及用于對(duì)存 儲(chǔ)器單元寫入數(shù)據(jù)的寫入電路WA。在圖4中，示出了對(duì)l個(gè)讀出放 大器.寫入電路連接有4對(duì)位線.源極線對(duì)的例子，但不限于此。也 可以對(duì)l對(duì)位線.源極線對(duì)連接讀出力文大器'寫入電路。在該情況下， 面積增大，但由于對(duì)全部位線連接讀出放大器，因此有利于一次向外部輸出大量數(shù)據(jù)。另外，若對(duì)4對(duì)、8對(duì)或16對(duì)等多個(gè)位線 源極線 對(duì)配置1個(gè)讀出放大器 寫入電路，則將使讀出放大器 寫入電路的 數(shù)量減少，因而具有能夠減少小面積的優(yōu)點(diǎn)。
圖5是根據(jù)位線選擇信號(hào)SEL0、 SEL1、 SEL2、 SEL3從4對(duì)位 線.源極線對(duì)中選擇1對(duì)位線.源極線對(duì)的位線.源極線選擇電^各例 子。在該電路中還包括補(bǔ)償MOS和預(yù)充電電路，該補(bǔ)償MOS用于根 據(jù)補(bǔ)償信號(hào)EQ0、 EQ1、 EQ2、 EQ3和預(yù)充電信號(hào)PC0、 PC1、 PC2、 PC3而在非選擇時(shí)將位線和源極線的電位設(shè)定為預(yù)定電壓Vs,上述 預(yù)充電電路用于根據(jù)讀出放大器預(yù)充電信號(hào)PCSA在讀出時(shí)將位線和 源極線的電位設(shè)定為預(yù)定讀出電壓(VR)。本電路并不限于圖5所 示的結(jié)構(gòu)。只要具有同樣的功能，也可以是其它電路結(jié)構(gòu)。
圖6表示圖4所示的讀出放大器SA和寫入電路WA的結(jié)構(gòu)例。 采用圖6所示出的結(jié)構(gòu)能夠?qū)崿F(xiàn)面積的減小。寫入電路，首先具有鎖 存電路，該鎖存電路由將LTP和LTA作為輸出的2級(jí)反相器電路構(gòu) 成。由列選擇信號(hào)Yl和第一寫入控制信號(hào)WE根據(jù)輸入輸出線IO 的信息來設(shè)定該鎖存電路中的信息。由該設(shè)定結(jié)果的LTP和LTA的 值，并由第二寫入控制信號(hào)WEI,使連接在此處的MOS晶體管導(dǎo)通， 則位線BLSA和源極線SLSA與Vd或Vs電連接。另外，由位線 源 極線選擇電路BLSEL所選擇的位線BL、源極線SL也與Vd或VS電 連接。位線BLSA、源極線SLSA與位線BL、源極線SL相同地進(jìn)行 控制，因此為了防止以下的說明變得復(fù)雜，只要沒有特別說明，位線 BLSA和位線BL作為相同線處理，源才及線SLSA和SL作為相同線處 理。此時(shí)，位線BL與Vd電連接時(shí)，LTP是高電位，LTA是低電位， 源極線SL與Vs電連接。為了對(duì)位線、源極線可靠地提供Vd,預(yù)先 設(shè)定鎖存電路的電位比Vd高。讀出時(shí)，能夠由讀出控制電路RE1、 RE將位線BL的信號(hào)送入讀出放大器進(jìn)行放大，或者將讀出放大器的 信號(hào)通過由列選擇信號(hào)Yl所控制的MOS晶體管輸出至IO。通過采 用該圖6的電路結(jié)構(gòu)，能夠進(jìn)行在圖1~圖3中所說明的本發(fā)明的動(dòng) 作。圖7是圖4所示的字驅(qū)動(dòng)器WD的電路例子。圖7的字驅(qū)動(dòng)器 WD表示用于通過控制字線來實(shí)現(xiàn)前脈沖的結(jié)構(gòu)。這里，該字驅(qū)動(dòng)器 是通過由例示出Ail和Ai2這二者的外部地址所選擇的信號(hào)(譯碼信 號(hào))來選擇字線Wl和W2的電路，此時(shí)，能夠通過切換HW來對(duì)字 線提供兩種電壓，上述兩種電壓分別是電壓值比Vdl少了 nMOS的 閾值量的電壓和電壓值等于Vdl的電壓。即，在非選擇狀態(tài)，Ail、 Ai2及HW為高電平，因此字線為Vs電平。在此，當(dāng)Ail被選擇而 成為低電平時(shí)，利用接收了該低電平的反相器的輸出，插入在Vdl 和Wl之間的nMOS的柵極電壓成為Vdl。因此，在字線輸出電壓值 比Vdl低了 nMOS的閾值量的電壓。接著，HW也成為低電平，則插 入在Vdl和Wl之間的串聯(lián)的2個(gè)pMOS的柵極成為低電平，在字線 輸出電壓值等于Vdl的電壓。根據(jù)該例子，能夠發(fā)生2種電壓，能夠 實(shí)現(xiàn)本發(fā)明所需的流過2種電流值的電流的動(dòng)作。
圖8表示圖4~圖7的電路的動(dòng)作例。是從IO取入重寫數(shù)據(jù)，利 用本發(fā)明的方法進(jìn)行重寫的動(dòng)作。10為初始低電壓，作為重寫數(shù)據(jù) 取為高電位。通過將Yl和WE置為高電位將其鎖存地讀入。結(jié)果LTP 由低電位切換為高電位，LTA由高電位切換為低電位。預(yù)充電信號(hào) PC和補(bǔ)償信號(hào)EQ此時(shí)為高電位，因此位線BL和源極線SL都為低 電位Vs。如果切換WE1，源極線SL成為能夠與高電位Vd電連接的 狀態(tài)，位線BL成為能夠與低電位Vs電連接的狀態(tài)。接著，PC和EQ 成為低電位，位線BL和源極線SL從低電位Vs電切換出來。之后， WE1成為高電位，源極線SL電連接高電位Vd，位線BL與低電位 Vs電連接。此時(shí)，譯碼信號(hào)Ail被切換，字驅(qū)動(dòng)器WD1進(jìn)行動(dòng)作， 字線Wl首先成為VI電位(前脈沖動(dòng)作)。該VI的值，如圖7的 電路圖所示，為電壓值比Vdl低了 MOS的閾值量的電壓。由此，使 對(duì)應(yīng)圖2的小電流il流過存儲(chǔ)器單元。因此，存儲(chǔ)器單元中的自旋成 為容易改變方向的狀態(tài)。之后，信號(hào)線HW被切換。這樣，如圖7的 電^各圖所示，由電壓Vdl經(jīng)由pMOS對(duì)字線施加電壓，字線Wl成為 比V2 ( =Vdl)高的電壓。4吏比對(duì)應(yīng)圖2電流大的重寫電流即i2流過存儲(chǔ)器單元。由此，存儲(chǔ)器單元中的自旋成為朝向所希望的方向，
能夠進(jìn)行重寫動(dòng)作。此時(shí)，最初對(duì)字線提供VI之后提供V2的動(dòng)作， 與一次性地對(duì)字線提供用于重寫動(dòng)作的電壓的情況相比，能夠使V2 變低或者使提供的時(shí)間縮短(即，能夠進(jìn)行高速重寫)。這樣，本發(fā) 明能夠降低重寫電流，進(jìn)行重寫的高速化。當(dāng)重寫結(jié)束時(shí)，使字線返 回最初的低電位，將WE1置為低電位，將PC置為高電位。因此，位 線BL和源極線SL都為低電位Vs。
圖9表示實(shí)現(xiàn)本發(fā)明時(shí)的寫入電路的其它結(jié)構(gòu)。與圖6的差別在 于由差動(dòng)信號(hào)(互補(bǔ)信號(hào)線)構(gòu)成輸入輸出線；連接Vd、位線BL 以及源極線SL的MOS晶體管為p型MOS晶體管。首先，采用差動(dòng) 信號(hào)能夠進(jìn)行高速且穩(wěn)定的讀出。另外，采用p型MOS晶體管具有 鎖存的電源電壓即使為Vd也能夠?qū)d的電位提供給位線BL或源極 線SL的特征。
具體而言，為了將輸入輸出線IO取為差動(dòng)信號(hào)，輸入輸出線為 10和IOB這2條，在此信號(hào)線上表現(xiàn)差動(dòng)信號(hào)。為此，第一寫入控 制信號(hào)WE和讀出控制信號(hào)RE控制2個(gè)MOS晶體管。另外，讀出 放大器兩端的輸出經(jīng)由用RE控制的MOS晶體管與輸入輸出線IO和 IOB連接。另外，為了使連接Vd和位線BL或源極線SL的MOS晶 體管為p型MOS晶體管，作為鎖存電i 各的輸出LTP和LTA,如上所 述，輸入到連接Vd和位線BL或源極線SL的p型晶體管的柵極。另 外，第二寫入控制信號(hào)也為兩種，分別是WE1和與WE1相位相反的 信號(hào)輸出WE1B，由WE1B控制用于連接Vd和位線BL或源極線SL 的另一p型晶體管。動(dòng)作與圖5相比僅具有以下不同點(diǎn)成為差動(dòng)的 輸入輸出線10和IOB;在WE1的基礎(chǔ)上添加與WE1相位相反的信 號(hào)輸出WE1B;鎖存電路的輸出的高電位可以為Vd電位。在本實(shí)施 例中，說明了使輸入輸出信號(hào)線10成為差動(dòng)信號(hào)線和使連接Vd和位 線BL或源極線SL的MOS晶體管為p型MOS晶體管這兩者，不言 而喻，當(dāng)然也可以4又選擇合適的一者。
圖10表示實(shí)現(xiàn)本發(fā)明時(shí)的寫入電路的其它結(jié)構(gòu)例。該電路的特征在于，不用字線電壓進(jìn)行前脈沖的動(dòng)作，而用位線BL和源極線SL 進(jìn)行前脈沖的動(dòng)作。因此，字線不用采用在圖8中進(jìn)行了說明的有2 種高電位的結(jié)構(gòu)，如后面所述，高電位可以為l種。因此，字驅(qū)動(dòng)器 WD也不用釆用圖7所示的電路，而能夠使用通常的字驅(qū)動(dòng)器WD。 為了通過驅(qū)動(dòng)位線、源極線實(shí)現(xiàn)前脈沖動(dòng)作，在圖IO所示的電路中， 能夠?qū)ξ痪€BL和源極線SL施加Vd和Vd2這2種高電位。此時(shí)， Vd2為比Vdl低的電位。在前脈沖動(dòng)作時(shí)，使用該Vd2,在其后的重 寫動(dòng)作時(shí)使用Vd。因此，如圖IO所示，Vd2和位線Bl或源極線SL 成為響應(yīng)鎖存電路的輸出，利用WE1信號(hào)進(jìn)行電連接的結(jié)構(gòu)，并且 Vd和位線BL或源極線SL成為響應(yīng)鎖存電路的輸出，利用WE2信 號(hào)進(jìn)行電連接的結(jié)構(gòu)。
圖ll表示圖IO所示的電路的動(dòng)作例。與圖6所示的動(dòng)作的不同 點(diǎn)在于，在此例子中，使用WE1信號(hào)進(jìn)行控制，在源極線SL表現(xiàn)第 一高電位，之后用WE2信號(hào)進(jìn)行控制，在源極線SL表現(xiàn)第二高電位。 通過由第一高電位產(chǎn)生的電流而使自旋的方向容易變化，通過由第二 高電位產(chǎn)生的電流而使該自旋的方向容易反轉(zhuǎn)。本例子是以在源極線 SL上表現(xiàn)這樣的電位作為例子的，但也有在位線BL上表現(xiàn)這樣的電 流的例子。這是由于如圖31所說明的那樣，在重寫時(shí)根據(jù)要寫入的 信息而具有2個(gè)方向的緣故。該電路的動(dòng)作如下所述。通過進(jìn)行這樣 的動(dòng)作，能夠做成自旋方向容易變化的狀態(tài)，因此能夠?qū)崿F(xiàn)重寫電流 的降低和重寫時(shí)間的縮短，實(shí)現(xiàn)低功耗和高速化。
4吏用圖12說明本發(fā)明的第二實(shí)施例。在讀出動(dòng)作和寫入動(dòng)作時(shí)， 觀察在存儲(chǔ)器單元中流過的電流和其脈沖寬度。本發(fā)明的特征是讀出 和寫入的電流量幾乎相等，讀出時(shí)的脈沖寬度比寫入時(shí)小。即，電流 值都等于i4,讀出時(shí)的脈沖寬度t5與寫入時(shí)的t6相比，t5小于t6。 將此與閃速存儲(chǔ)器相比，例如NAND型閃速存儲(chǔ)器，每個(gè)存儲(chǔ)器單 元的寫入電流比讀出電流小，另外，所需的脈沖寬度在寫入時(shí)比讀出 時(shí)大。利用電流在布線上產(chǎn)生磁場進(jìn)行重寫的MRAM,寫入時(shí)的電 流大。與這些例子不同，本發(fā)明進(jìn)行具有如圖12所示的特征的讀出和寫入。發(fā)明人發(fā)現(xiàn)這樣能夠大大地降低讀出時(shí)的干擾。發(fā)現(xiàn)這是與 通過縮短讀出時(shí)的脈沖寬度，利用其施加時(shí)間而 一般性地降低干擾完
全不同的原理。用圖13說明該原理。
圖13表示使用了本發(fā)明的第二實(shí)施例時(shí)的實(shí)驗(yàn)結(jié)果的示意圖。 橫軸取為重寫時(shí)間，縱軸表示重寫所需的電流。另外，與圖3同樣地 分別用所希望的點(diǎn)進(jìn)行標(biāo)準(zhǔn)化。這里，所謂讀出干擾是指在讀出動(dòng)作 中，引起弱重寫動(dòng)作，導(dǎo)致寫入的數(shù)據(jù)變化的現(xiàn)象。如該圖所示，當(dāng) 使重寫時(shí)間逐漸縮短時(shí)，重寫所需的電流逐漸增加。重寫所需的電流 的增加不利于用低電流進(jìn)行重寫，這表示相同的重寫電流難以引起寫 入。例如，嘗試用i4這樣的電流值觀察。此時(shí)，如果耳又重寫時(shí)間為 t6，則該電流比重寫所需的電流足夠大，因此能夠可靠地進(jìn)行重寫。 通常，不會(huì)用重寫所需的最低限度的電流進(jìn)行重寫。這是由于在存儲(chǔ) 器單元中所具有的大量的自旋中，會(huì)殘留沒有變?yōu)橹貙懰枰姆较?的自旋。另一方面，此時(shí)，嘗試將重寫時(shí)間取為t5來進(jìn)行觀察。此時(shí)， i4這樣的電流值比重寫所需的電流足夠小。這意p未著即使流過該電流 也不能引起重寫。而利用該區(qū)域內(nèi)的電流能夠讀取存儲(chǔ)器單元的信 息。即，如圖30所述，利用自由層的自旋的方向，能夠使隧道石茲阻 元件的電阻不同，能夠讀耳又該電阻的大小。此時(shí)，如上所述，該區(qū)域 內(nèi)的電流難以引起寫入動(dòng)作。由此，即使反復(fù)進(jìn)行讀出也難以引起干 擾。根據(jù)利用了這種特征的本發(fā)明，若結(jié)合圖12再次進(jìn)行敘述，則 能夠利用在讀出和重寫中相同的電流值i4，僅改變其脈沖寬度地進(jìn)行 讀出和重寫。這樣，在重寫時(shí)和讀出時(shí)，存儲(chǔ)器單元施加的電壓也可 以相同，能夠采用簡單的電路結(jié)構(gòu)，能夠?qū)崿F(xiàn)低成本的半導(dǎo)體存儲(chǔ)器 件。
圖14是本發(fā)明的第二實(shí)施例的其它結(jié)構(gòu)例。這里，在讀出和寫 入中，最大電流i4的值幾乎相等，但在寫入中，還使用前脈沖動(dòng)作。 因此，能夠使i4成為更小的值，能夠縮短重寫時(shí)間t7。與此相對(duì)應(yīng)， 能夠選擇讀出的脈沖寬度t5和公共電流i4,實(shí)現(xiàn)低功耗化和高速化。 圖14示出電流值，但在寫入時(shí)和讀出時(shí)，能夠通過在位線施加相同的電壓來實(shí)現(xiàn)。
圖15是用短的讀出時(shí)間高速地放大信號(hào)的結(jié)構(gòu)的一個(gè)例子。在 位線BL上連接有讀出放大器和由RE1控制的MOS晶體管，通過由 PC1控制的MOS晶體管將位線BL連接至Vs，通過由PPl控制的 MOS晶體管將與讀出放大器的連接節(jié)點(diǎn)NS連接至Vd。此處的特征 在于，NS的電壓由PPl的信號(hào)而變?yōu)閂d，從而位線BL的電壓被嵌 位在比RE1的電壓低了 MOS晶體管的閾值電壓量的電壓。因此，當(dāng) 使存儲(chǔ)器單元導(dǎo)通時(shí)，寄生電容比BL小的NS的電位高速地變化。 因此，能夠用讀出放大器直接地放大該信號(hào)，可以使存儲(chǔ)器單元斷開。 這樣，能夠縮短預(yù)先使存儲(chǔ)器單元導(dǎo)通的時(shí)間。如上所示，流過的時(shí) 間越短寫入所需的電流越大，因此作為其結(jié)果，將大大提高讀出動(dòng)作 中的抗干擾性。使用本結(jié)構(gòu)，用難以引起千擾的短暫的讀出時(shí)間，以 讀出放大器進(jìn)行放大也能夠得到足夠的信號(hào)電壓。對(duì)于源極線SL也 可以具備同樣的結(jié)構(gòu)。如上所述，通過采用本實(shí)施例的電路結(jié)構(gòu)，用 PPl控制的MOS晶體管成為所謂的源極浮置模式，對(duì)于位線BL的電 壓變化使連接節(jié)點(diǎn)NS的電壓高速地變化。由此能夠進(jìn)行高速的讀出 動(dòng)作。
圖16是表示圖15的電路的動(dòng)作例子的圖。PCI由高電位成為低 電位，之后，PPl成為低電位，則NS電連接至Vd。在此狀態(tài)下，RE1 成為高電位，通過在柵極上連接了 RE1的n型MOS晶體管，位線 BL預(yù)充電至比RE1的電壓低了該n型MOS晶體管的閾值電壓量的 電壓。這里，當(dāng)選擇字線W時(shí)，使電流流過存儲(chǔ)器單元。但是，位 線被嵌位在比RE1的電位低了上述n型MOS晶體管的閾值電壓量的 電壓。該結(jié)果，NS的寄生電容遠(yuǎn)小于位線BL的寄生電容，因此NS 的電位變大。其結(jié)果，能導(dǎo)通讀出放大器，在此之前使REl返回低電 壓，另外，能夠關(guān)閉字線。由此，能夠縮短電流流過存儲(chǔ)器單元的時(shí) 間。另外，本結(jié)構(gòu)與將位線的大寄生電容直接放電的情況相比，能夠 高速地進(jìn)行動(dòng)作。
圖17是表示本發(fā)明的第三實(shí)施例的圖。在該實(shí)施例中，為了提供對(duì)位線BL的電位，準(zhǔn)備了電容CS、用于將該電容與電源Vd連接 的開關(guān)Sl、以及用于將電容與位線BL連接的開關(guān)S2。即，至此的 結(jié)構(gòu)是為了對(duì)位線BL提供電位而用開關(guān)連接電源Vd、位線BL的結(jié) 構(gòu)。這樣，當(dāng)與電源直接連接時(shí)，由于構(gòu)成存儲(chǔ)器單元的MOS晶體 管的性能等原因，流過的電流隨每個(gè)存儲(chǔ)器單元的不同而出現(xiàn)離差。 本實(shí)施例與此不同，最初閉合開關(guān)Sl,用Vd為電容CS充電。之后， 斷開開關(guān)Sl,閉合開關(guān)S2，由電容CS電荷為位線BL提供電流。采 用此種結(jié)構(gòu)，因?yàn)閮H使用由電容CS所存儲(chǔ)的恒定的電荷，所以利用 位線在存儲(chǔ)器單元中流過的電流的總量、電荷的離差變小。通過該流 過的電荷的自旋，存儲(chǔ)器單元中的狀態(tài)發(fā)生變化，成為電流源的恒定 的電荷量與每個(gè)存儲(chǔ)器單元的自旋的變化量相一致。因此，通過采用 本實(shí)施例，能實(shí)現(xiàn)離差小的重寫之后的狀態(tài)。通過對(duì)源極線SL也形 成相同的結(jié)構(gòu)，改變重寫電流的方向，能夠重寫所需要的信息。電容 C能夠用MOS電容和MIM電容形成。
圖18表示圖17的電路的動(dòng)作例。最初，開關(guān)S1和開關(guān)S2都斷 開(打開)。首先，開關(guān)Sl閉合。由此，雖未圖示，但圖17的電容 CS開始充電。結(jié)束后，開關(guān)S1斷開，然后開關(guān)S2閉合。由此，利 用電容CS而流過電流i5。在此圖中，示意性地標(biāo)注為恒定的電流值， 但這段時(shí)間內(nèi)的總電荷量會(huì)影響重寫后的狀態(tài)。在本實(shí)施例中，因?yàn)?在電容CS充完電的值返回原來的狀態(tài)，所以在重寫時(shí)，在存儲(chǔ)器單 元中流過的總電荷量的離差變小。
圖19是表示本發(fā)明的第三實(shí)施例的其它的結(jié)構(gòu)例子的圖。在此 結(jié)構(gòu)例子中，準(zhǔn)備CS1和CS2這兩種電容。用開關(guān)S1對(duì)兩種電容預(yù) 充電至Vd。 CS1經(jīng)由S2連接在位線BL, CS2經(jīng)由S3連接在位線 BL。采用該結(jié)構(gòu)，能夠進(jìn)行前脈沖動(dòng)作，另外，能夠使CS1電容變 化來實(shí)現(xiàn)用于使此時(shí)的自旋方向容易變化的電流。另外，在重寫時(shí)， 因?yàn)閷?duì)電容CS1和CS2充電的電荷返回原來的值，所以離差變小。 為了進(jìn)行前脈沖動(dòng)作，Cl的電容值比C2的電容值小。
圖20是表示圖19的電路的動(dòng)作例子的圖，并且，用Sl對(duì)CS1和CS2進(jìn)行預(yù)充電，用S2和S3使存儲(chǔ)器單元與這些電容連接，使 電流流過存儲(chǔ)器單元。S2的脈沖寬度比S3的脈沖寬度小。由此，能 夠在存儲(chǔ)器單元中提供前脈沖動(dòng)作，能夠變?yōu)槿菀赘淖冏孕较虻臓?態(tài)。然后，利用S3提供重寫電流(電荷)。閉合開關(guān)S2后，在開關(guān) S2斷開前，閉合開關(guān)S3，則電容CS1和電容CS2暫時(shí)性地同時(shí)成為 負(fù)載，因此存儲(chǔ)器單元耗盡電荷的動(dòng)作延遲。因此，當(dāng)進(jìn)行控制使得 前脈沖和重寫脈沖不發(fā)生重疊時(shí)，電容CS1不成為負(fù)載，因此存儲(chǔ)器 單元能高速地耗盡電容CS2的電荷。因此，在圖20中，前脈沖和重 寫脈沖不連續(xù)。但是，如果縮短它們的間隔時(shí)間(數(shù)ns左右)，能 夠充分地得到前脈沖的效果。也可以控制開關(guān)S2、 S3使得前脈沖和 重寫脈沖連續(xù)。在該情況下，能夠最大限度地實(shí)現(xiàn)用前脈沖擾動(dòng)自旋 的效果。當(dāng)在寫入過程中斷開開關(guān)S2時(shí)，則會(huì)在電容CS1中殘留一 部分蓄積在電容CS2中的電荷，因此在使前脈沖和重寫脈沖連續(xù)的情 況下，最好是在寫入結(jié)束之后再斷開開關(guān)S2。
圖21是表示本發(fā)明的第三實(shí)施例的其它結(jié)構(gòu)例子的圖。該例子 的特征在于，由位線BL和源極線SL的寄生電容CB1、 CB2構(gòu)成在 圖17中說明過的CS。另外，為了實(shí)現(xiàn)在該寄生電容進(jìn)行預(yù)充電的動(dòng) 作，設(shè)置用WEP控制的MOS晶體管。由WED控制，將位線BL或 源極線SL的電位放電至Vs。由此，不需要形成MOS電容和MIM電 容，能夠減小面積。在還使用前脈沖動(dòng)作的情況下，使用寄生電容形 成電容CS1，使用MOS電容和MIM電容形成CS2即可。該情況下， 開關(guān)僅為連接圖19的位線和電容的開關(guān)S3，因此能夠連續(xù)進(jìn)行前脈 沖動(dòng)作和寫入動(dòng)作，最大程度地實(shí)現(xiàn)由前脈沖擾動(dòng)自旋的效果。
圖22表示圖21的結(jié)構(gòu)例的動(dòng)作例。進(jìn)行與至此說明過的動(dòng)作相 同的動(dòng)作后，WEP成為高電位。由此根據(jù)寫入數(shù)據(jù)，所指定的SL被 充電。此時(shí)，該SL具有寄生電容。然后，使WEP返回到低電位，選 擇字線，并使WED為高電位。由此，^吏蓄積在源才及線SL的寄生電 容中的電荷流過存儲(chǔ)器單元。利用存儲(chǔ)器單元晶體管的性能，源極線 (和位線)的電容的離差小，因此能在存儲(chǔ)器單元中流過恒定的電荷。圖23是實(shí)現(xiàn)本發(fā)明的實(shí)施例的存儲(chǔ)器單元陣列的布局例。在設(shè) 字線或位線的布線節(jié)距為2F情況下，存儲(chǔ)器單元的面積為8F、另外， 圖24表示圖23的A-A，間的剖面圖和外圍電路的剖面圖。圖25是圖 23的B-B，間的剖面圖和C-C，間的剖面圖。存4諸器單元MC由1個(gè) nMOS晶體管和隧道,茲阻TMR構(gòu)成。字線WL連接在晶體管的4冊(cè)極 GP上。柵極材料是P型多晶硅或者是在P型多晶硅的上部層疊硅化 物或鴒(W)，形成低電阻化。存儲(chǔ)器單元晶體管形成在P型半導(dǎo)體 區(qū)域pWEL中。P型半導(dǎo)體區(qū)域pWEL形成在n型半導(dǎo)體區(qū)域DWEL 中，該DWEL形成在P-Sub上。在nMOS晶體管的擴(kuò)散層LN的一側(cè) 配置源極線觸點(diǎn)SLC。源極線觸點(diǎn)與相鄰的存儲(chǔ)器單元MC共用來實(shí) 現(xiàn)小面積化。在源極線觸點(diǎn)上沿與字線垂直的方向配置源極線。在未 配置源纟及觸點(diǎn)的擴(kuò)散層LP上配置與隧道》茲阻TMR連接的下部電極 觸點(diǎn)BEC。下部電才及觸點(diǎn)BEC連接在用于配置隧道》茲阻的下部電極 BE上。在下部電才及BE上，配置由多個(gè)》茲性體膜和隧道膜構(gòu)成的隧道 磁阻TMR。隧道磁阻TMR至少具有1層隧道膜TB和配置在其兩側(cè) 的固定層PL、自由層FL。在磁性體的固定層PL中內(nèi)部電子的自旋 方向^皮固定為恒定方向。而在》茲性體的自由層FL中，內(nèi)部電子的自 旋方向相對(duì)于固定層為平行、反平行狀態(tài)這2種狀態(tài)中的任一狀態(tài)。 在本結(jié)構(gòu)中，在隧道膜TB和下部電極間配置固定層PL,在隧道石茲阻 TMR的上層布線的位線BL和隧道膜TB之間配置自由層FL。與字 線垂直、與源極線平行地布置位線。隧道》茲阻TMR,其位線布置方 向與字線布置方向相比，呈較長的長方形或橢圓形。由此，通過做成 長寬比不同的形狀，具有以下的優(yōu)點(diǎn)能夠表現(xiàn)出磁異向性，就是說 使自由層的磁化難以在該自由層相對(duì)于固定層PL呈平行、反平行狀 態(tài)之外的方向進(jìn)行，并且，自由層FL的自旋方向的保持特性優(yōu)良。
圖26是示出本發(fā)明的第4實(shí)施例的存儲(chǔ)器陣列的布局例。僅表 示對(duì)應(yīng)圖24的部分。本實(shí)施例的特征是在下部電極BE的下方配置與 字線平行地進(jìn)行布置的輔助字線AW。能夠通過使電流流過該輔助字 線AW來產(chǎn)生磁場，能夠?qū)MR元件的動(dòng)作產(chǎn)生影響。圖27是對(duì)應(yīng)圖26的剖面結(jié)構(gòu)的存儲(chǔ)器單元的電路圖。字線W和 輔助字線AW平行地配置，用箭頭表示能夠由使電流流過輔助字線 AW而產(chǎn)生的磁場對(duì)TMR元件Tl產(chǎn)生影響。用(A)和(B)表示 作為此動(dòng)作的例子。即，最初如(A)所示，僅使輔助字線導(dǎo)通來使 電流流過。因此，通過實(shí)際產(chǎn)生的磁場，能夠?qū)l內(nèi)部的自旋方向 做成容易改變的狀態(tài)。接著，在(B)的動(dòng)作中，使字線W導(dǎo)通，使 重寫電流流過。因?yàn)橐呀?jīng)通過輔助字線A W的動(dòng)作使自旋變得容易反 轉(zhuǎn)，所以能夠用更小的電流進(jìn)行重寫。僅使電流流過輔助字線，自旋 成為容易反轉(zhuǎn)的狀態(tài)，但會(huì)立即返回最初的狀態(tài)。
這樣的動(dòng)作能夠用非圖26的結(jié)構(gòu)的其它方法實(shí)現(xiàn)。圖28表示本 發(fā)明的第4實(shí)施例的其它結(jié)構(gòu)例。這樣，在位線BL和電流源i0之間 設(shè)置開關(guān)S2即可。圖29示出該動(dòng)作。首先，如(A)所示，閉合開 關(guān)S2,流過電流i0。由此，在位線BL產(chǎn)生石茲場。4艮據(jù)圖24的剖面 圖，位線BL連4妻在TMR元件上地進(jìn)行配置。由此，才艮據(jù)該》茲場， TMR元件受到影響，自旋變得容易反轉(zhuǎn)。接著，如(B)所示，斷開 開關(guān)S2,通過激活字線W來流過重寫電流i9。通過(A)的動(dòng)作自 旋變得容易反轉(zhuǎn)，因此，能夠用更小的電流進(jìn)行重寫。如果(A)的 動(dòng)作之后僅斷開了開關(guān)2，則TMR元件直接返回到原來的狀態(tài)。
以上，基于上述實(shí)施例對(duì)本發(fā)明進(jìn)行了說明，但在不脫離本發(fā)明 的主旨的范圍內(nèi)可以進(jìn)行各種變更。
權(quán)利要求
1. 一種半導(dǎo)體器件，其特征在于包括多條字線；多條位線，配置在與上述字線交叉的方向上；以及多個(gè)存儲(chǔ)器單元，配置在上述字線和上述位線的預(yù)定的交點(diǎn)上，上述多個(gè)存儲(chǔ)器單元的每一個(gè)，包括隧道磁阻元件，該隧道磁阻元件層疊有固定層、隧道膜及自由層；和MOSFET，它的柵極連接在上述字線上，它的漏極連接在上述隧道磁阻元件的一端上，上述固定層，鄰接上述隧道膜地配置，該固定層的電子自旋的方向被固定在預(yù)定方向，上述自由層，鄰接上述隧道膜的一個(gè)面，該面為與上述隧道膜的鄰接上述固定層的面相對(duì)的面，該自由層的電子自旋的方向相對(duì)于上述固定層取平行、反平行中的任一方向，上述自由層的自旋，利用自旋注入磁化反轉(zhuǎn)來寫入信息，在進(jìn)行上述寫入動(dòng)作時(shí)，使第一電流流過上述隧道磁阻元件中后，使比上述第一電流大的第二電流流過。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于施加于在上述隧道磁阻元件中流過上述第 一 電流時(shí)的字線上的 電壓，比施加于在上述隧道》茲阻元件中流過上述第二電流時(shí)的字線上 的電壓小。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于施加于在上述隧道磁阻元件中流過上述第 一 電流時(shí)的位線上的 電壓，比施加于在上述隧道磁阻元件中流過上述第二電流時(shí)的位線上 的電壓小。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件，在利用自旋注入磁化反轉(zhuǎn)的存儲(chǔ)器中，實(shí)現(xiàn)高速動(dòng)作時(shí)的低電流重寫動(dòng)作，抑制每個(gè)存儲(chǔ)器單元的離差，并抑制讀出干擾。在進(jìn)行重寫前，提供弱脈沖，使自旋狀態(tài)不穩(wěn)定，降低重寫電流。利用重寫電流在脈沖寬度中非線性地增大的區(qū)域進(jìn)行讀出，對(duì)干擾進(jìn)行抑制。進(jìn)而，通過利用位線電荷使注入自旋量恒定的驅(qū)動(dòng)方法來抑制離差。
文檔編號(hào)G11C11/02GK101425328SQ200810183830
公開日2009年5月6日 申請(qǐng)日期2007年2月27日 優(yōu)先權(quán)日2006年5月18日
發(fā)明者伊藤顯知, 河原尊之, 竹村理一郎, 高橋宏昌 申請(qǐng)人:株式會(huì)社日立制作所