專利名稱：：一種存儲(chǔ)單元及制造存儲(chǔ)單元陣列的方法
技術(shù)領(lǐng)域：
：本發(fā)明是關(guān)于基于存儲(chǔ)材料為基礎(chǔ)的高密度存儲(chǔ)器裝置，如相變化存儲(chǔ)(PCM)裝置，及制造這種裝置的方法。此存儲(chǔ)材料可以通過(guò)施加能量而在電性狀態(tài)之間切換。此存儲(chǔ)材料可以包含如硫?qū)倩?chalcogenide)以及其它材料等的相變化材料。
背景技術(shù)：
：以相變化為基礎(chǔ)的存儲(chǔ)材料被廣泛地運(yùn)用于讀寫光盤片中。這些材料包括有至少兩種固態(tài)相，包括如一大部分為非晶態(tài)的固態(tài)相，以及一大體上為結(jié)晶態(tài)的固態(tài)相。激光脈沖是用于讀寫光盤片中，以在二種相中切換，并讀取此種材料于相變化之后的光學(xué)性質(zhì)。如硫?qū)倩锛邦愃撇牧系拇说认嘧兓鎯?chǔ)材料，可通過(guò)施加其幅度適用于集成電路中的電流，而致使晶相變化。這種特性則引發(fā)使用可編程電阻材料以形成非易失性存儲(chǔ)器電路等興趣。此通常為非晶相狀態(tài)其特性為具有較通常為結(jié)晶相狀態(tài)高的電阻率；此電阻值的差異可以感測(cè)作為用來(lái)指示數(shù)據(jù)。這些特性吸引了大家的注意想使用可編程電阻材料以形成非易失存儲(chǔ)電路，其可隨機(jī)存取以進(jìn)行讀取及寫入。從非晶至結(jié)晶狀態(tài)的改變通常是一較低電流的操作。從結(jié)晶至非晶狀態(tài)的改變，在此表示為復(fù)位(reset)，通常是一較高電流的操作，其包含一短的高電流密度脈沖以融化或分解該結(jié)晶結(jié)構(gòu)，之后該相變化材料快速的冷卻，抑制該相變化的過(guò)程，允許至少一部份的相變化結(jié)構(gòu)穩(wěn)定在該非晶狀態(tài)。而我們希望減少被用于導(dǎo)致相變化材料的轉(zhuǎn)變從該結(jié)晶狀態(tài)至非晶狀態(tài)的復(fù)位電流的大小。用以復(fù)位的復(fù)位電流的大小，可以通過(guò)減少在單元中該相變化材料元件的大小和減少介于電極和該相變化材料間的結(jié)面積，使得較高的電流密度可以通過(guò)較小絕對(duì)電流值經(jīng)由該相變化材料元件來(lái)達(dá)成。5此領(lǐng)域發(fā)展的一種方向是致力使用微量的可編程電阻材料，特別是用來(lái)填充微小孔洞。致力于此等微小孔洞的專利包括于1997年11月11日公告的美國(guó)專利第5,687,112號(hào)"MultibitSingleCellMemoryElementHavingTaperedContact"、發(fā)明人為Ovshinky;于1998年8月4日公告的美國(guó)專利第5,789,277號(hào)"MethodofMakingChalogenide[sic]MemoryDevice"、發(fā)明人為Zahorik等；于2000年11月21日公告的美國(guó)專利第6,150,253號(hào)"ControllableOvonicPhase-ChangeSemiconductorMemoryDeviceandMethodsofFabricatingtheSame"、發(fā)明人為Doan等。在相變化存儲(chǔ)器中，是通過(guò)施加電流而致使相變化材料在非晶態(tài)與結(jié)晶態(tài)之間切換而儲(chǔ)存數(shù)據(jù)。電流會(huì)加熱此材料并致使在各狀態(tài)之間轉(zhuǎn)換。從非晶態(tài)轉(zhuǎn)變至結(jié)晶態(tài)一般是一低電流步驟。從結(jié)晶態(tài)轉(zhuǎn)變至非晶態(tài)(以下指稱為復(fù)位(reset))—般是一高電流步驟。而我們希望減少被用于導(dǎo)致相變化材料的轉(zhuǎn)變從該結(jié)晶狀態(tài)至非晶狀態(tài)的復(fù)位電流的大小。復(fù)位所需要的復(fù)位電流幅度可以通過(guò)將存儲(chǔ)單元中的主動(dòng)相變化材料元件的尺寸減少而降低。相變化存儲(chǔ)裝置的問(wèn)題之一在于，復(fù)位操作所需要的電流幅度，會(huì)隨著相變化材料中需要進(jìn)行相變化的體積大小而改變。因此，使用標(biāo)準(zhǔn)集成電路工藝所制造的單元，將會(huì)受到工藝設(shè)備的最小特征尺寸所限制。因此，必須研發(fā)可提供亞光刻尺寸的技術(shù)以制造存儲(chǔ)單元，然而其會(huì)在大尺寸高密度存儲(chǔ)裝置中，造成缺少均勻性與可靠性。一種用以在相變化單元中控制主動(dòng)區(qū)域尺寸的方式，是設(shè)計(jì)非常小的電極以將電流傳送至一相變化材料體中。此微小電極結(jié)構(gòu)將會(huì)在相變化材料的類似傘狀小區(qū)域中，亦即接觸部位，誘發(fā)相變化。請(qǐng)參照2002/8/22公告的美國(guó)專利6,429,064號(hào)"ReducedContactAreasofSidewallConductor"、發(fā)明人為Wicker;2002/10/8公告的美國(guó)專利6，462,353"MethodforFabricatingaSmallAreaofContactBetweenElectrodes"、發(fā)明人為Gilgen;2002/12/31發(fā)證的美國(guó)專利6,501,111號(hào)"Three-Dimensional(3D)ProgrammableDevice"、發(fā)明人為L(zhǎng)owrey;以及2003/7/1公告的美國(guó)專利6,563,156號(hào)"MemoryElementsandMethodsforMakingsame"、發(fā)明人為Harshfield。因此必須提出一種利用可靠及可重復(fù)工藝所生成的具有小主動(dòng)區(qū)域尺寸的可編程電阻材料的裝置結(jié)構(gòu)及其制法。
發(fā)明內(nèi)容有鑒于此，本發(fā)明所公開的存儲(chǔ)單元第一例包含一底電極層，其包含一底電極及一存儲(chǔ)單元層于該底電極層之上。該存儲(chǔ)單元層包含一第一介電層于該底電極層之上及一第二介電層于該第一介電層之上。該存儲(chǔ)單元層也包含一頂電極于該第二介電層之上，該頂電極與該底電極分離。該多個(gè)介電層定義一介層孔，該介層孔具有一第一部分由該第一介電層及該底電極所限定，及一第二部分由該第二介電層及該頂電極所限定。該第一部分遠(yuǎn)小于該第二部分且大致上置于該第二部分的中央之上。一存儲(chǔ)元件于該介層孔內(nèi)，包含一存儲(chǔ)材料可通過(guò)施加能量而在電性狀態(tài)間切換。該存儲(chǔ)元件與該頂電極及該底電極電性連接。在某些實(shí)施例中，該介層孔的該第一部分包含一狹隘部分而該介層孔的該第二部分包含一放大部分，該狹隘部分導(dǎo)致能量通過(guò)該存儲(chǔ)元件時(shí)會(huì)集中于該狹隘部分。在某些實(shí)施例中，該狹隘部分可以具有一寬度，其小于用來(lái)形成該介層孔的該放大部分所用的一光刻工藝最小特征尺寸。本發(fā)明所公開的存儲(chǔ)裝置第二例，包含一存儲(chǔ)元件陣列具有底表面，以及一底電極陣列，具有頂表面與該多個(gè)存儲(chǔ)元件各自的底表面連接。頂電極與該存儲(chǔ)元件陣列中的該多個(gè)存儲(chǔ)元件連接。一分隔層位于一絕緣層與該底電極之間，而該絕緣層位于該分隔層與該頂電極之間。以及該多個(gè)存儲(chǔ)元件包含存儲(chǔ)元件第一部份及存儲(chǔ)元件第二部份分別位于該分隔層與該絕緣層之內(nèi)。在某些實(shí)施例中，該存儲(chǔ)元件第一部份及存儲(chǔ)元件第二部份是自動(dòng)對(duì)準(zhǔn)的。在某些實(shí)施例中，該多個(gè)底電極的該頂表面具有頂表面區(qū)域遠(yuǎn)大于各自存儲(chǔ)元件的該底表面的底表面區(qū)域。此處所描述的一種制造一存儲(chǔ)單元陣列的方法，包含形成一底電極陣列，形成一分隔層于該底電極陣列之上，一隔離層于該分隔層之上及一犧牲層于該隔離層之上。此方法包含形成一開口陣列于該底電極陣列上方，并延伸進(jìn)入該分隔層之中。形成刻蝕掩模于該開口陣列之中，及使用該刻蝕掩?？涛g通過(guò)該分隔層，因此裸露出對(duì)應(yīng)該底電極的上表面。然后除去該刻蝕掩模以定義介層孔陣列于該分隔層之內(nèi)，該多個(gè)介層孔具有狹隘部分延伸至對(duì)應(yīng)該底電極的該多個(gè)上表面，且具有放大部分于該狹隘部分之上。然后形成存儲(chǔ)元件于該多個(gè)介層孔之內(nèi)，該存儲(chǔ)元件具有存儲(chǔ)元件第一部份于該狹隘部分之內(nèi)及具有存儲(chǔ)元件第二部份于該放大部分之內(nèi)，該存儲(chǔ)元件包含存儲(chǔ)材料。形成頂電極于該存儲(chǔ)元件之上。此處所描述的存儲(chǔ)單元導(dǎo)致于介層孔限縮部份內(nèi)的主動(dòng)區(qū)域可以具是非常小的，如此也可以大幅地降低復(fù)位所需的電流大小。介層孔的限縮部份具有一寬度，其小于用來(lái)形成此存儲(chǔ)單元的一工藝，通常是光刻工藝的最小特征尺寸。此小的限縮部份可以集中電流于靠近底電極的存儲(chǔ)元件區(qū)域中，如此可以降低于主動(dòng)區(qū)域內(nèi)誘發(fā)相變化所需的電流大小。此處所描述的工藝導(dǎo)致介層孔限縮部份的變異是與介層孔放大部份的變異無(wú)關(guān)，且可以控制的遠(yuǎn)小于介層孔放大部份的變異。如此導(dǎo)致存儲(chǔ)元件第一部分的寬度變異遠(yuǎn)小于存儲(chǔ)元件第二部分的寬度變異。此存儲(chǔ)元件第一部分的較小寬度變異改善了存儲(chǔ)單元陣列操作的均勻性。本發(fā)明的其它特征、目的和優(yōu)點(diǎn)，會(huì)參考圖式、發(fā)明詳細(xì)說(shuō)明及權(quán)利要求范圍來(lái)描述。圖1為依據(jù)本發(fā)明的一集成電路裝置的區(qū)塊示意圖。圖2是如圖1的一代表性存儲(chǔ)陣列的部分示意圖。圖3是根據(jù)本發(fā)明所制造的一范例存儲(chǔ)單元的簡(jiǎn)單剖面示意圖。圖4至圖12是圖3所示的存儲(chǔ)單元的工藝步驟序列示意圖。主要元件符號(hào)說(shuō)明10:集成電路12:存儲(chǔ)陣列14:字線譯碼器/驅(qū)動(dòng)器16:字線18:位線譯碼器20:位線22:總線24:感應(yīng)放大器以及數(shù)據(jù)輸入結(jié)構(gòu)26:數(shù)據(jù)總線28:數(shù)據(jù)輸入線30:其它電路32:數(shù)據(jù)輸出線34:控制器36:偏壓調(diào)整供應(yīng)電壓38、40、42、44:存取晶體管46、48、50、52:相變化元件54:源極線55:源極線終端56、58:字線60、62:位線64:存儲(chǔ)單元66:底電極層68:存儲(chǔ)單元層70:頂表面72:介電填充層74:底電極76-.存儲(chǔ)元件78:第一介電層79:分隔層80:第二介電層82:介層孔84:頂電極86:限縮部份88:放大部份90:電性狀態(tài)改變區(qū)域92:隔離層94:犧牲層98:開口99:寬度102:上方開口區(qū)段104:下方開口區(qū)段106:懸凸區(qū)域107:懸凸尺寸跳上方開口寬度110:下方開口寬度112:填充材料114:孔洞116:孔洞寬度120:開口尺寸122:刻蝕掩模具體實(shí)施例方式以下的發(fā)明說(shuō)明將參照至特定結(jié)構(gòu)實(shí)施例與方法?？梢岳斫獾氖?，本發(fā)明的范疇并非限制于特定所公開的實(shí)施例，且本發(fā)明可利用其它特征、元件、方法與實(shí)施例進(jìn)行實(shí)施。較佳實(shí)施例被描述以了解本發(fā)明，而非用以限制本發(fā)明的范疇，本發(fā)明的范疇是以權(quán)利要求范圍定義的。熟習(xí)該項(xiàng)技藝者可以根據(jù)后續(xù)的敘述而了解本發(fā)明的均等變化。在各實(shí)施例中的類似元件將以類似標(biāo)號(hào)進(jìn)行指定。圖1顯示應(yīng)用本發(fā)明的集成電路10的簡(jiǎn)易方塊示意圖。該集成電路10包含一存儲(chǔ)陣列12其使用相變化存儲(chǔ)單元(未示)于一半導(dǎo)體襯底之上，其后會(huì)詳加描述。一字線譯碼器14電性連接至許多的字線16。一位線譯碼器18電性連接至許多的位線20，以讀取和寫入存儲(chǔ)器陣列12中相變化存儲(chǔ)單元(未示)的數(shù)據(jù)。地址經(jīng)由總線22提供給字線譯碼器及驅(qū)動(dòng)器14和位線譯碼器18。在區(qū)塊24中，感應(yīng)放大器和數(shù)據(jù)輸入結(jié)構(gòu)，經(jīng)由數(shù)據(jù)總線26連接至位線譯碼器18。數(shù)據(jù)是經(jīng)由該數(shù)據(jù)輸入線28，從該集成電路10的輸入/輸出端，或從其它內(nèi)部或外部的數(shù)據(jù)來(lái)源，至在區(qū)塊24中的數(shù)據(jù)輸入結(jié)構(gòu)。其它電路30是被包含于該集成電路10中，例如一通用目的處理器或特殊目的應(yīng)用電路，或是一模塊的組合，提供由陣列12所支持的單芯片系統(tǒng)功能。數(shù)據(jù)是經(jīng)由該數(shù)據(jù)輸出線32，從在區(qū)塊24中的感應(yīng)放大器，至集成電路10的輸入/輸出端，或至其它集成電路10內(nèi)部或外部數(shù)據(jù)目的地。在此范例所實(shí)施的一控制電路34，使用偏壓調(diào)整狀態(tài)機(jī)構(gòu)控制偏壓調(diào)整供應(yīng)電壓36的應(yīng)用，例如讀取，編程，擦除，擦除驗(yàn)證，以及編程驗(yàn)證電壓。該控制器34可以使用業(yè)界所熟知的技術(shù)，如特殊目的邏輯電路來(lái)實(shí)施。在另一實(shí)施例中，該控制器34包含一通用目的處理器，其可以實(shí)施在相同集成電路上，其執(zhí)行一計(jì)算機(jī)程序以控制該裝置的操作。在另一實(shí)施例中，特殊目的邏輯電路和一通用目的處理器的組合可以被用來(lái)實(shí)施該控制器34。如圖2所示，陣列12中的每個(gè)存儲(chǔ)單元包括了一個(gè)存取晶體管(或其它存取裝置，例如二極管)、以及相變化元件，.其中四個(gè)存取晶體管在圖中是以標(biāo)號(hào)38、40、42、44顯示的，而四個(gè)相變化元件在圖中是以標(biāo)號(hào)46、48、50、52顯示的。每個(gè)存取晶體管38、40、42、44的源極共同連接至一源極線54，源極線54是在一源極線終端55結(jié)束。在另一實(shí)施例中，這些存取元件的源極線并未電性連接，而是可獨(dú)立控制的。多條字線16包括字線56與58是沿著第一方向平行地延伸。字線56、58與字線譯碼器14進(jìn)行電性交換信息。存取晶體管38、42的柵極是連接至一共同字線，例如字線56，而存取晶體管40、44的柵極是共同連接至字線58。多條位線20包括位線60、62是沿著第二方向平行地延伸，且連接到相變化元件，如相變化元件46、48的一端。特別地，相變化元件46是連接于存取晶體管38的漏極與位線60之間，而相變化元件48是連接于存取晶體管40的漏極與位線60之間。相似地，相變化元件50是連接于存取晶體管42的漏極與位線62之間，而相變化元件52是連接于存取晶體管44與位線62之間。需要注意的是，在圖中為了方便起見(jiàn)，僅繪示四個(gè)存儲(chǔ)單元，在實(shí)務(wù)中，陣列12可包括上千個(gè)至上百萬(wàn)個(gè)此種存儲(chǔ)單元。同時(shí)，亦可使用其它陣列結(jié)構(gòu)，例如將相變化存儲(chǔ)元件連接到存取晶體管的源極。圖3描述根據(jù)本發(fā)明的一存儲(chǔ)單元64的范例。此存儲(chǔ)單元64包含一底電極層66及一存儲(chǔ)單元層68于該底電極層66之上。底電極層66具有一頂表面70，且包含一介電填充層72，通常是二氧化硅，及底電極74，通常是氮化鈦或是鎢，于此介電填充層72內(nèi)且延伸至頂表面70。此底電極74在頂表面70的部分可以是一電性導(dǎo)體材料例如氮化鈦、氮化鎢、TiAlN或氮化鉭，以提供存儲(chǔ)單元層68的存儲(chǔ)元件76的增強(qiáng)連接特性。存儲(chǔ)元件76包含一個(gè)存儲(chǔ)材料可通過(guò)施加能量而在電性狀態(tài)之間轉(zhuǎn)換。此存儲(chǔ)材料通常是一相變化材料，例如GST，會(huì)在以下詳加描述。存儲(chǔ)單元層68包括一第一介電層(一第一分隔層)78于一表面70之上，一第二介電層(一第二分隔層)80于第一介電層78之上，其中第一介電層78和第二介電層80定義一介層孔82，如圖10所示，來(lái)包覆存儲(chǔ)元件76。存儲(chǔ)單元層68也包含一頂電極84。第一介電層78是與第二介電層80不同的材料且作為一刻蝕停止層，會(huì)在以下詳加描述。在一范例中，第一介電層78是氮化硅而第二介電層80是二氧化硅。頂電極84最好是一電性導(dǎo)體材料例如氮化鈦，選取以提供存儲(chǔ)單元層68的存儲(chǔ)元件76的增強(qiáng)連接特性；其它頂電極84的合適材料包括氮化鎢、TiAlN或氮化鉭。介層孔82包括一第一限縮部份86置于一第二放大部份88的中央，而第一限縮部份86由介電層78所環(huán)繞。如此會(huì)產(chǎn)生一電性狀態(tài)改變區(qū)域90于第一限縮部份86之內(nèi)。當(dāng)存儲(chǔ)元件76包含一相變化材料，區(qū)域90作為存儲(chǔ)元件76的一相變化轉(zhuǎn)換區(qū)域。此底電極74的頂表面具有一表面區(qū)域，其遠(yuǎn)大于存儲(chǔ)元件76部分的底表面區(qū)域形成于介層孔82的第一限縮部份86，其與底電極74連接。圖4至圖12為根據(jù)本發(fā)明存儲(chǔ)單元裝置64的一例的工藝步驟示意圖。可以理解的是，圖4至圖12所示的工藝步驟可以用來(lái)形成一存儲(chǔ)單元64陣列安排成沿著行與列，舉例而言，像是圖2所示的陣列。在圖4中，顯示具有四層材料形成于此底電極層66頂表面70之上。特別是，一分隔層79形成于此底電極74之上，此分隔層79包含第一分隔層78與第二分隔層80。一隔離層92形成于此分隔層79之上，而一犧牲層94形成于此隔離層92之上。在此例示實(shí)施例中，第一分隔層78包含氮化硅，第二分隔層80包含二氧化硅，而隔離層92包含多晶硅或非晶硅，且犧牲層包含氮化硅。底電極74延伸通過(guò)介電層72至一合適的隔離12裝置，通常是一晶體管型態(tài)或是二極管型態(tài)隔離裝置。在圖4的例示實(shí)施例中，此分隔層79包含兩層。替代地，分隔層79包含單一層。之后，一開口98形成于底電極74之上，此開口延伸進(jìn)入此分隔層79而裸露此第一分隔層78，導(dǎo)致如圖5所示的結(jié)構(gòu)。在此例示實(shí)施例中，此開口通過(guò)一刻蝕工藝形成，且第一分隔層78作為刻蝕停止層。此開口98的寬度99最好是與一用來(lái)形成此開口的工藝最小特征尺寸相等，通常是光刻工藝。舉例而言，此寬度99可以是大約90至110納米。圖6顯示此工藝下一步驟的剖面示意圖，其中開口98會(huì)被進(jìn)行選擇性的側(cè)削刻蝕工藝以除去一部份的隔離層92，然而保留犧牲層94和分隔層79仍附著。在隔離層92包含硅的實(shí)施例中，此選擇性刻蝕可以使用稀釋的氫氧化鉀溶液以緩慢地除去硅。此選擇性刻蝕工藝可以在犧牲層94中形成懸凸部份106，其懸凸尺寸107可以被精確地控制，且不會(huì)受到開口98寬度99變異的嚴(yán)重影響。因此，此懸凸尺寸107可以在陣列中不同之處是十分均勻的。在選擇性刻蝕之后，此開口98則會(huì)包含一上方開口段102于犧牲層94之內(nèi)以及一下方開口段104于隔離層92之內(nèi)，此下方開口段104具有一寬度110其大于此上方開口段102的寬度108。在圖6工藝的替代實(shí)施例中，此犧牲層94包含一材料可以選擇性的擴(kuò)展以形成懸凸。之后，一順形填充材料112形成于圖6所示的結(jié)構(gòu)之上，而構(gòu)成圖7中所示的結(jié)構(gòu)，其具有自動(dòng)對(duì)準(zhǔn)孔洞114于開口98的下方開口段104之中。此填充材料112是使用一工藝可以大致相同的速率在開口98的上方區(qū)段及下方區(qū)段側(cè)壁長(zhǎng)出此材料，導(dǎo)致在填充內(nèi)部時(shí)會(huì)在開口98上方封閉完成前形成一孔洞114。在此例示的實(shí)施例中，此填充材料112包含非晶硅且使用化學(xué)氣相沉積所生成。其它材料也可以被選取作為填充材料112，只要其刻蝕化學(xué)性以及具有于高深寬比的介層孔內(nèi)長(zhǎng)出順形層的能力。此外，其它工藝，例如原子層沉積、物理氣相沉積、低壓化學(xué)氣相沉積(LPCVD)或是高密度等離子體化學(xué)氣相沉積(HDPCVD)可以視所使用材料及幾何形狀被用來(lái)沉積此填充材料112。此填充材料112的沉積會(huì)在開口98的下方開口段104內(nèi)產(chǎn)生一自動(dòng)對(duì)準(zhǔn)孔洞114。此孔洞114具有一寬度116，其在陣列中不同孔洞之處的變異遠(yuǎn)小于開口98寬度108、IIO的變異。這是因?yàn)榇颂畛洳牧?12沉積在兩個(gè)具有不同寬度的開口98時(shí)，會(huì)導(dǎo)致更多的填充材料112會(huì)生成于具有較大寬度的開口98側(cè)壁上。此孔洞114的寬度116因此主要是由懸凸尺寸107所控制，且會(huì)根據(jù)開口98上方區(qū)段和下方區(qū)段的沉積速率而改變，而與形成此開口98的光刻工藝無(wú)關(guān)。之后，此填充材料112使用非等向性刻蝕工藝以裸露出第一分隔層78，且形成包含填充材料112的刻蝕掩模122，構(gòu)成圖8中所示的結(jié)構(gòu)。此刻蝕掩模122具有一開口尺寸120，其是大致由孔洞114的寬度116所決定。之后，第一分隔層78使用刻蝕掩模122進(jìn)行刻蝕，因此裸露出底電極74的頂表面以及形成一介層孔的限縮部份86于第一分隔層78內(nèi)，構(gòu)成圖9中所示的結(jié)構(gòu)。如圖9中所示，此刻蝕亦會(huì)除去犧牲層94。此限縮部份86具有一寬度87是由刻蝕掩模122的開口尺寸120所決定，因此度87是由孔洞li4的寬度116所決定。如之前所述，此孔洞114在存儲(chǔ)單元陣列中不同之處的變異主要是由懸凸106(見(jiàn)圖6)所控制，而陣列中第二分隔層80的寬度99其具有寬度變異是由形成此開口98的工藝所決定，通常是一光刻工藝。因此，第一分隔層78內(nèi)開口的寬度變化在一陣列中不同之處遠(yuǎn)小于第二分隔層80內(nèi)開口的寬度變化。因此，之后所形成的存儲(chǔ)元件(如圖11中標(biāo)號(hào)76)會(huì)具有一第一部分于第一分隔層78中，其寬度變化在一陣列中不同之處遠(yuǎn)小于形成在第二分隔層80的一第二部分的寬度變化。特別是，對(duì)一陣列中至少兩個(gè)存儲(chǔ)單元而言，存儲(chǔ)元件第一部分的個(gè)別直徑的差值遠(yuǎn)小于存儲(chǔ)元件第二部分個(gè)別直徑的差值。此刻蝕掩模122及隔離層92然后被除去以形成一介層孔82于分隔層79內(nèi)，構(gòu)成如圖10所示的結(jié)構(gòu)。此介層孔82具有一限縮部份86于第一分隔層78內(nèi)，及一放大部份88于第二分隔層80內(nèi)。在實(shí)施例中，其中刻蝕掩模122及隔離層92包含硅，刻蝕可以使用稀釋的氫氧化鉀溶液以除去刻蝕掩模122及隔離層92。一存儲(chǔ)材料沉積于介層孔82內(nèi)，然后可以使用如化學(xué)機(jī)械拋光以平坦化，構(gòu)成如圖11所示的結(jié)構(gòu)而具有存儲(chǔ)元件76。此存儲(chǔ)元件76具有一第一部份于介層孔82內(nèi)的限縮部份86，及具有一第二部份于介層孔82內(nèi)的放大部份88。之后，頂電極84被形成于存儲(chǔ)元件76之上且與一位線連接。替代地，此頂電極84可以包含一位線的一部分。本發(fā)明某些實(shí)施例的優(yōu)點(diǎn)之一為于限縮部份86內(nèi)的存儲(chǔ)元件第一部份可以具有一個(gè)非常小的寬度，且可以形成于一非常薄的第一分隔層78之中。如此導(dǎo)致介層孔82限縮部份86內(nèi)的存儲(chǔ)材料體積可以非常小。如此也可以大幅地降低誘發(fā)相變化所需的電流大小。另一個(gè)優(yōu)點(diǎn)是介層孔82，特別是限縮部份86，可以注入相變化材料以產(chǎn)生存儲(chǔ)元件76，而不會(huì)在刻蝕相變化材料以產(chǎn)生次光刻尺寸或其它縮減尺寸于相變化區(qū)域時(shí)，傷害到側(cè)壁部分的相變化材料。本發(fā)明的優(yōu)點(diǎn)可以進(jìn)一步與現(xiàn)有工藝及裝置做比較而理解。傳統(tǒng)存儲(chǔ)單元工藝中注入存儲(chǔ)材料的介層孔的直徑通常在一陣列中不同之處會(huì)有5%的變異率。因此，若將一陣列分割成子區(qū)域，舉例而言，四個(gè)子區(qū)域，且從每一個(gè)子區(qū)域取出一代表性存儲(chǔ)單元，此代表性存儲(chǔ)單元介層孔的直徑的變異大約是5%，或者是對(duì)一典型最小光刻特征尺寸為90納米而言的介層孔，大約是4.5納米。而根據(jù)本發(fā)明，限縮部份86的平均寬度或直徑87以及其生成的柱狀相變化材料于限縮部份86之中，是由懸凸106以及用來(lái)形成孔洞114的沉積工藝的順形程度所決定。此沉積工藝的順形程度是由定義幵口98，包含其懸凸106部份的側(cè)壁沉積速率的均勻程度來(lái)特征化；此沉積工藝也會(huì)補(bǔ)償開口98直徑的變異。對(duì)其上所描述的工藝，此介層孔82限縮部份86的直徑，通常是40納米，通常也是具有大約是5%的變異，所以此變異并不會(huì)大于約2納米，遠(yuǎn)小于傳統(tǒng)工藝及裝置中4.5納米的變異。介電材料可以包含一電性絕緣材料其包括一或多個(gè)元素選自于由硅，鈦，鋁，鉭，氮，氧，碳所組成的群組。在較佳裝置的實(shí)施例中，介電材料具有一較低的導(dǎo)熱率，低于0.014J/cmxKxsec。在其它較佳實(shí)施例中，當(dāng)存儲(chǔ)元件76是相變化材料時(shí)，此絕熱介電材料層78的導(dǎo)熱率可以低于非晶態(tài)的相變化材料，或就包含GST的相變化材料而言，低于大約0.003J/cmxKxsec。絕熱材料的代表包含由Si、C、O、F、與H等元素所選出的一組合。舉例而言，可作為絕熱材料者包括Si02、SiCOH、聚亞酰15胺(polyimide)、聚酰胺(polyamide)、以及氟碳聚合物。至于其它可作為絕熱材料范例則為氟化Si02、硅酸鹽、芳香醚、聚對(duì)二甲苯(parylene)、聚合氟化物、非晶質(zhì)氟化碳、鉆石結(jié)構(gòu)碳、多孔二氧化硅、中孔二氧化硅(mesoporoussilica)、多孔硅酸鹽、多孔聚亞酰胺、與多孔芳香醚。在其它實(shí)施例中，絕熱結(jié)構(gòu)包含以氣體填充的空孔作為相變化元件邊墻的內(nèi)襯，或者以使之接近相變化元件的一側(cè)。介電材料的單層結(jié)構(gòu)或多層結(jié)構(gòu)組合，均可提供絕熱和電性絕緣功能。一可編程電阻型態(tài)的存儲(chǔ)材料，例如一相變化材料，其有用特性為包括材料具有一可編程的電阻值，最好是可逆方式，例如具有至少兩個(gè)固態(tài)相其可以由電流而可逆地誘發(fā)。此至少兩個(gè)固態(tài)相包括一非晶相及一結(jié)晶相。然而，在操作中，此可編程電阻材料或許不會(huì)完全轉(zhuǎn)換成一非晶相或是一結(jié)晶相。中間相或是混合相或許可以具有可檢測(cè)的材料特性。此兩個(gè)固態(tài)相應(yīng)該通常為雙穩(wěn)定的(bistable)且具有不同的電性特性。此可編程電阻材料可以是一硫?qū)倩?。一硫?qū)倩锊牧峡梢园℅ST。于此公開者，相變化或是其它存儲(chǔ)材料通常是指GST，但亦可采用其它種類的相變化材料。此處公開一種可作為存儲(chǔ)裝置的材料為Ge2Sb2Te5。此處所描述的存儲(chǔ)單元64可以使用標(biāo)準(zhǔn)的光刻及薄膜沉積技術(shù)等簡(jiǎn)易地制成，而不需要特別的步驟來(lái)形成次光刻圖案，就可以達(dá)到在編程時(shí)真正產(chǎn)生阻值變化區(qū)域的非常小尺寸。在本發(fā)明的實(shí)施例中，此存儲(chǔ)材料可以是可編程電阻材料，通常是一相變化材料，例如為Ge2Sb2Tes或是其它在以下所描述的材料。此存儲(chǔ)單元64中產(chǎn)生相變化的區(qū)域90十分小；且對(duì)應(yīng)地，相變化所需要的電流大小也是十分小。存儲(chǔ)單元64的實(shí)施例包含相變化為基礎(chǔ)的存儲(chǔ)器材料，包含硫?qū)倩餅榛A(chǔ)的材料以及其它材料，最為存儲(chǔ)元件76。硫族元素(Chalcogens)包含任何四個(gè)元素的一氧(oxygen,0)，硫(sulfUr,S)，硒(selenium,Se)，以及碲(tdlurium,Te)，形成周期表的VI族的部分。硫?qū)倩锇涣蜃逶嘏c一更為正電性的元素或自由基的化合物。硫?qū)倩锖辖鸢驅(qū)倩锱c其它材料如過(guò)渡金屬的結(jié)合。一硫?qū)倩锖辖鹜ǔ０换蚨鄠€(gè)選自元素周期表IV族的元素，例如鍺(Ge)以及錫(Sn)。通常，硫?qū)倩锖辖鸢M合一或多個(gè)銻(Sb)、鎵(Ga)、銦(In)、以及銀(Ag)。許多相變化為基礎(chǔ)的存儲(chǔ)材料己經(jīng)被描述于技術(shù)文件中，包括下列合金鎵/銻、銦/銻、銦/硒、銻/碲、鍺/碲、鍺/銻/碲、銦/銻/碲、鎵/硒/碲、錫/銻/碲、銦/銻/鍺、銀/銦/銻/碲、鍺/錫/銻/碲、鍺/銻/硒/碲、以及碲/鍺/銻/硫。在鍺/銻/碲合金家族中，一大范圍的合金合成物是可行的。該合成物可以表式為TeaGebSb1Q。-(a+b)。一位研究員描述了最有用的合金為，在沉積材料中所包含的平均碲濃度是遠(yuǎn)低于70%，典型地是低于60%，并在一般型態(tài)合金中的碲含量范圍從最低23%至最高58%,且最佳是介于48%至58%的碲含量。鍺的濃度是高于約5%，且其在材料中的平均范圍是從最低8%至最高30%,—般是低于50%。最佳地，鍺的濃度范圍是介于8%至40%。在此合成物中所剩下的主要組成元素為銻。上述百分比是原子百分比，其為所有組成元素加總為100%。(Ovshinsky'112專禾U，欄10-11)由另一研究者所評(píng)估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7。(NoboruYamada，"PotentialofGe-Sb-TePhase-changeOpticalDisksforHigh-Data-RateRecording",SPIEv.3109,pp.28-37(1997》更一般地，一過(guò)渡金屬如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉬(Pt)、以及上述的混合物或合金，可與鍺/銻/碲結(jié)合以形成一相變化合金其具有可編程的電阻特性。有用的存儲(chǔ)材料的特殊范例，是如Ovshinsky'112專利中欄11-13所述，其范例在此被列入?yún)⒖?。在某些?shí)施例中，可在硫?qū)倩锛捌渌嘧兓牧现袚诫s物質(zhì)以改善使用摻雜硫?qū)倩镒鳛榇鎯?chǔ)元件的導(dǎo)電性、轉(zhuǎn)換溫度、熔化溫度及其它等性質(zhì)。代表性的慘雜物質(zhì)為氮、硅、氧、二氧化硅、氮化硅、銅、銀、金、鋁、氧化鋁、鉭、氧化鉭、氮化鉭、鈦、與氧化鈦?？蓞⒁?jiàn)美國(guó)專利第6，800,504號(hào)與美國(guó)專利申請(qǐng)US2005/0029502號(hào)。相變化材料可于一第一結(jié)構(gòu)態(tài)與第二結(jié)構(gòu)態(tài)之間切換，其中第一結(jié)構(gòu)態(tài)是指此材料大體上為非晶固相，而第二結(jié)構(gòu)態(tài)是指此材料大體上為結(jié)晶固相。這些合金系至少為雙穩(wěn)定的(bistable)。此詞匯「非晶」是用以指稱一相對(duì)較無(wú)次序的結(jié)構(gòu)，其較之一單晶更無(wú)次序性，而帶有可檢測(cè)的特征如比結(jié)晶態(tài)更高的電阻值。此詞匯「結(jié)晶」是用以指稱一相對(duì)較有次序的結(jié)構(gòu)，其較之非晶態(tài)更有次序，因此包括有可檢測(cè)的特征例如比非晶態(tài)更低的電阻值。典型地，相變化材料可電切換至完全結(jié)晶態(tài)與完全非晶態(tài)之間所有可檢測(cè)的不同狀態(tài)。其它受到非晶態(tài)與結(jié)晶態(tài)的改變而影響的材料特性中包括，原子次序、自由電子密度、以及活化能。此材料可切換成為不同的固態(tài)、或可切換成為由兩種以上固態(tài)所形成的混合物，提供從非晶態(tài)至結(jié)晶態(tài)之間的灰階部分。此材料中的電性質(zhì)亦可能隨之改變。相變化材料可利用電脈沖由一相態(tài)改變至另一相態(tài)。就過(guò)去的觀察，得知時(shí)間較短、振幅較大的脈沖，在此稱為一復(fù)位脈沖，較傾向?qū)⑾嘧兓牧限D(zhuǎn)為通常的非晶態(tài)；而時(shí)間長(zhǎng)、振幅較低的脈沖，在此稱為一編程脈沖，則易將相變化材料轉(zhuǎn)為通常的結(jié)晶態(tài)。時(shí)間短且振幅高的脈沖，能量較高，足以破壞結(jié)晶態(tài)的鍵能、同時(shí)縮短時(shí)間可防止原子重新排列為結(jié)晶態(tài)。無(wú)須大量實(shí)驗(yàn)，即可獲得適當(dāng)?shù)拿}沖參數(shù)，以應(yīng)用于特定的相變化材料與裝置結(jié)構(gòu)。以下為四種電阻存儲(chǔ)材料的簡(jiǎn)短摘要。1.硫?qū)倩锊牧螱exSbyTez，x:y:z=2:2:5，或其它成分為x:0~5;y:0~5;z:010。以氮、硅、鈦或其它元素?fù)诫s的GeSbTe亦可被使用。形成方法利用PVD濺射或磁電管(magnetron)濺射方式，其反應(yīng)氣體為氬氣、氮?dú)?、?或氦氣等以及硫?qū)倩?，在壓力為lmTorr至100mTorr。此沉積步驟一般是于室溫下進(jìn)行。一長(zhǎng)寬比為1~5的準(zhǔn)直器(collimater)可用以改良其注入表現(xiàn)。為了改善其注入表現(xiàn)，亦可使用數(shù)十至數(shù)百伏特的直流偏壓。另一方面，同時(shí)合并使用直流偏壓以及準(zhǔn)直器亦是可行的。有時(shí)需要在真空中或氮?dú)猸h(huán)境中進(jìn)行一沉積后退火處理，以改良硫?qū)倩锊牧系慕Y(jié)晶態(tài)。此退火處理的溫度典型地是介于10(TC至40(TC，而退火時(shí)間則少于30分鐘。硫?qū)倩锊牧系暮穸仁请S著單元結(jié)構(gòu)的設(shè)計(jì)而定。一般而言，硫?qū)倩锏暮穸却笥?納米者可以具有相變化特性，使得此材料展現(xiàn)至少雙穩(wěn)定的電阻態(tài)?？深A(yù)期某些材料亦合適于更薄的厚度。2.超巨磁阻(CMR)材料，PrxCayMn03，x:y=0.5:0.5，或其它成分為x:0~1;y:0~1。包括有錳氧化物的超巨磁阻材料亦可被使用。形成方法利用PVD濺射或磁電管濺射方式，其反應(yīng)氣體為氬氣、氮?dú)?、氧氣、?或氦氣、壓力為1mTorr至100mTorr。此沉積步驟的溫度可介于室溫至600°C，視后處理?xiàng)l件而定。一長(zhǎng)寬比為1~5的準(zhǔn)直器(collimater)可用以改良其注入表現(xiàn)。為了改善其注入表現(xiàn)，亦可使用數(shù)十至數(shù)百伏特的直流偏壓。另一方面，同時(shí)合并使用直流偏壓以及準(zhǔn)直器亦是可行的?？墒┘訑?shù)十高斯(Gauss)至1特司拉(tesla，10,000高斯)之間的磁場(chǎng)，以改良其磁結(jié)晶態(tài)?？梢赃x擇性地在真空中、氮?dú)猸h(huán)境中、或氧氣/氮?dú)饣旌檄h(huán)境進(jìn)行一沉積后退火處理，以改良超巨磁阻材料的結(jié)晶態(tài)。此退火處理的溫度典型地是介于40(TC至600°C，而退火時(shí)間則少于2小時(shí)。超巨磁阻材料的厚度是隨著存儲(chǔ)單元結(jié)構(gòu)的設(shè)計(jì)而定。厚度介于10nm至200nm的超巨磁阻材料，可被用作為核心材料。一YBCO(YBACu03，一種高溫超導(dǎo)體材料)緩沖層是通常被用以改良超巨磁阻材料的結(jié)晶態(tài)。此YBCO的沉積是在沉積超巨磁阻材料的前進(jìn)行。YBCO的厚度是介于30nm至200nm。3.雙元素化合物，NixOy、TixOy、AlxOy、WxOy、ZnxOy、ZrxOy、CUxOy等，其中x:y=0.5:0.5，或其它成分為x:0~l;y:0~l。形成方法l.利用PVD濺射或磁電管濺射方式，其反應(yīng)氣體為氬氣、氮?dú)?、?或氦氣、壓力為1mTorr至100mTorr，其標(biāo)靶金屬氧化物是如NixOy、TixOy、AxOy、WxOy、ZnxOy、ZrxOy、CiixOy等。此沉積步驟一般是于室溫下進(jìn)行。一長(zhǎng)寬比為1~5的準(zhǔn)直器可用以改良其注入表現(xiàn)。為了改善其注入表現(xiàn)，亦可使用數(shù)十至數(shù)百伏特的直流偏壓。若有需要時(shí)，同時(shí)合并使用直流偏壓以及準(zhǔn)直器亦是可行的?？梢赃x擇性地在真空中或氮?dú)猸h(huán)境或氧氣/氮?dú)饣旌檄h(huán)境中進(jìn)行一沉積后退火處理，以改良金屬氧化物內(nèi)的氧原子分布。此退火處理的溫度典型地是介于40(TC至600°C，而退火時(shí)間則少于2小時(shí)。2.利用PVD濺射或磁電管濺射方式，其反應(yīng)氣體為氬氣/氧氣、氬氣/氮?dú)?氧氣、純氧、氦氣/氧氣、氦氣/氮?dú)?氧氣等，壓力為lmTorr至100mTorr，其標(biāo)靶金屬氧化物是如Ni、Ti、Al、W、Zn、Zr、Cu等。此沉積步驟一般是于室溫下進(jìn)行。一長(zhǎng)寬比為15的準(zhǔn)直器可用以改良其注入表現(xiàn)。為了改善其注入表現(xiàn)，亦可使用數(shù)十至數(shù)百伏特的直流偏壓。若有需要時(shí)，同時(shí)合并使用直流偏壓以及準(zhǔn)直器亦是可行的。可以選擇性地在真空中或氮?dú)猸h(huán)境或氧氣/氮?dú)饣旌檄h(huán)境中進(jìn)行一沉積后退火處理，以改良金屬氧化物內(nèi)的氧原子分布。此退火處理的溫度典型地是介于40(TC至600°C，而退火時(shí)間則少于2小時(shí)。3.氧化使用一高溫氧化系統(tǒng)(例如一高溫爐管或一快速熱處理(RTP)系統(tǒng))進(jìn)行氧化。此溫度是介于20(TC至70(TC、以純氧或氮?dú)?氧氣混合氣體，在壓力為數(shù)mTorr至一大氣壓下進(jìn)行。進(jìn)行時(shí)間可從數(shù)分鐘至數(shù)小時(shí)。另一氧化方法是等離子體氧化。一無(wú)線射頻或直流電壓源等離子體與純氧或氬氣/氧氣混合氣體、或氬氣/氮?dú)?氧氣混合氣體，在壓力為1mTorr至100mTorr下進(jìn)行金屬表面的氧化，例如Ni、Ti、Al、W、Zn、Zr、Cu等。此氧化時(shí)間是從數(shù)秒鐘至數(shù)分鐘。氧化溫度是從室溫至約30(TC，視等離子體氧化的程度而定。4.聚合物材料，摻雜有銅、碳六十、銀等的TCNQ，或PCBM-TCNQ混合聚合物。形成方法l.蒸鍍利用熱蒸發(fā)、電子束蒸發(fā)、或原子束外延系統(tǒng)(MBE)進(jìn)行蒸發(fā)。一固態(tài)TCNQ以及摻雜物顆粒是在一單獨(dú)室內(nèi)進(jìn)行共蒸發(fā)。此固態(tài)TCNQ以及摻雜物顆粒被置于一鴿船或一鉭船或一陶瓷船中。接著施加一大電流或電子束，以熔化反應(yīng)物，使得這些材料混合并沉積于晶圓之上。此處并未使用反應(yīng)性化學(xué)物質(zhì)或氣體。此沉積作用是于壓力為10-4化汀至10^Torr下進(jìn)行。晶圓溫度是介于室溫至200°C。20可以選擇性地在真空中或氮?dú)猸h(huán)境中進(jìn)行一沉積后退火處理，以改良聚合物材料的成分分布。此退火處理的溫度典型地是介于室溫至30(TC之間，而退火時(shí)間則少于1小時(shí)。2.旋轉(zhuǎn)涂布使用一旋轉(zhuǎn)涂布機(jī)與經(jīng)摻雜的TCNQ溶液，轉(zhuǎn)速低于1000rpm。在旋轉(zhuǎn)涂布之后，此晶圓被靜置(典型地是在室溫下，或低于20(TC的溫度)一足夠時(shí)間以利固態(tài)的形成。此靜置時(shí)間可介于數(shù)分鐘至數(shù)天，視溫度以及形成條件而定。對(duì)于制造、元件材料、使用及操作相變化隨機(jī)存取存儲(chǔ)裝置的額外信息，請(qǐng)參閱2005年6月17日所申請(qǐng)，以，，ThinFilmFusePhaseChangeRamAndManufacturingMethod"為題的美國(guó)專利申請(qǐng)?zhí)柕?1/155,067號(hào)專利。最好是底電極和頂電極74、84與存儲(chǔ)元件76結(jié)的一部份或全部包含一電極材料，例如氮化鈦或是選取其它與存儲(chǔ)元件76的相變化材料兼容的另一種導(dǎo)體。可以作為栓塞結(jié)構(gòu)及底電極和頂電極結(jié)構(gòu)的導(dǎo)體型態(tài)可以包含鋁和鋁合金、氮化鈦、氮化鉭、氮化鋁鈦或氮化鋁鉭。其它合適的導(dǎo)體包含例如，一個(gè)以上選自下列群組的元素鈦、鎢、鉬、鋁、鉭、銅、鉑、銥、鑭、鎳、氧和釕及其組合。氮化鈦是較佳的，因?yàn)槠渑c作為存儲(chǔ)材料元件76的GST有良好的連接特性(如上所述)，其是半導(dǎo)體工藝中常用的材料，且在GST轉(zhuǎn)換的高溫(典型地介于600至70(TC)下可提供良好的擴(kuò)散勢(shì)壘。在此所使用的方位描述，以「上」、「下」、「左」、「右」描述并以各圖式中個(gè)別的結(jié)構(gòu)作為參照。而這些方向是幫助了解本發(fā)明的用而非限制本發(fā)明。本發(fā)明的公開是通過(guò)參照以上所描述的最佳實(shí)施例和范例，可以了解的是，這些范例僅只是用于描述而非限制本發(fā)明?？梢粤私獾氖?，熟知此技藝人士可以修改或組合本發(fā)明，其修改和組合仍將會(huì)落入本發(fā)明的精神以及權(quán)利要求范圍之內(nèi)。任何在前文中提及的專利申請(qǐng)案以及印刷文本，均被列為本發(fā)明的參考。權(quán)利要求1、一種存儲(chǔ)單元，其特征在于，包含一底電極層包含一底電極；一存儲(chǔ)單元層于該底電極層之上，該存儲(chǔ)單元層包含一第一介電層于該底電極層之上；一第二介電層于該第一介電層之上；一頂電極于該第二介電層之上，該頂電極與該底電極分離；該第一及第二介電層定義一介層孔，該介層孔具有一第一部分由該第一介電層及該底電極所限定，及一第二部分由該第二介電層及該頂電極所限定，該第一部分小于該第二部分且置于該第二部分的中央之上；以及一存儲(chǔ)元件于該介層孔內(nèi)，該存儲(chǔ)元件包含一存儲(chǔ)材料可通過(guò)施加能量而在電性狀態(tài)間切換，該存儲(chǔ)元件與該頂電極及該底電極電性連接。2、根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，該存儲(chǔ)元件與該頂電極及該底電極直接連接。3、根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，該介層孔的該第一部分包含一狹隘部分而該介層孔的該第二部分包含一放大部分，該狹隘部分導(dǎo)致能量通過(guò)該存儲(chǔ)元件時(shí)會(huì)集中于該狹隘部分。4、根據(jù)權(quán)利要求3所述的存儲(chǔ)單元，其特征在于，該狹隘部分具有一高度及一寬度，該寬度小于用來(lái)形成該介層孔的該放大部分所用的一光刻工藝最小特征尺寸。5、根據(jù)權(quán)利要求4所述的存儲(chǔ)單元，其特征在于，該狹隘部分的該寬度的變異不大于2納米。6、一種制造一存儲(chǔ)單元陣列的方法，其特征在于，該方法包含形成一底電極陣列；形成一分隔層于該底電極陣列之上，一隔離層于該分隔層之上及一犧牲層于該隔離層之上；形成一開口陣列于該底電極陣列上方，并延伸進(jìn)入該分隔層之中；形成刻蝕掩模于該開口陣列之中；使用該刻蝕掩?？涛g通過(guò)該分隔層，因此裸露出對(duì)應(yīng)的該底電極的上表面；除去該刻蝕掩模以定義多個(gè)介層孔于該分隔層之內(nèi)，該多個(gè)介層孔具有狹隘部分延伸至對(duì)應(yīng)的該底電極的該多個(gè)上表面，且具有放大部分于該狹隘部分之上；形成存儲(chǔ)元件于該多個(gè)介層孔之內(nèi)，該存儲(chǔ)元件具有存儲(chǔ)元件第一部份于該狹隘部分之內(nèi)及具有存儲(chǔ)元件第二部份于該放大部分之內(nèi)，該存儲(chǔ)元件包含存儲(chǔ)材料；以及形成頂電極于該存儲(chǔ)元件之上。7、根據(jù)權(quán)利要求6所述的方法，其特征在于形成一分隔層的步驟包含形成一第一分隔層于該底電極陣列之上及形成一第二分隔層于該第一分隔層之上；該開口陣列延伸通過(guò)該第二分隔層；以及該多個(gè)介層孔具有該狹隘部分于該第一分隔層之中，且具有該放大部分于該第二分隔層之中。8、根據(jù)權(quán)利要求7所述的方法，其特征在于，該第一分隔層是在形成該開口陣列的步驟中作為刻蝕停止層之用。9、根據(jù)權(quán)利要求6所述的方法，其特征在于形成一開口陣列的步驟包含形成下方開口區(qū)段于該隔離層之中及形成上方開口區(qū)段于該犧牲層之中，該下方開口區(qū)段具有寬度大于對(duì)應(yīng)的上方開口區(qū)段的寬度；以及形成刻蝕掩模的步驟包含利用一導(dǎo)致形成孔洞于該多個(gè)開口的下方開口區(qū)段中的工藝，沉積一填充材料于該開口陣列；以及非均向性刻蝕該填充材料以打幵該孔洞及裸露該分隔層，因此形成包含填充材料的刻蝕掩模于該多個(gè)開口內(nèi)。10、根據(jù)權(quán)利要求9所述的方法，其特征在于，該孔洞具有由該介層孔的該上方區(qū)段與下方區(qū)段寬度差距所決定的寬度。11、根據(jù)權(quán)利要求6所述的方法，其特征在于刻蝕通過(guò)該分隔層的步驟包含除去該犧牲層；以及除去該刻蝕掩模的步驟除去該隔離層。12、根據(jù)權(quán)利要求6所述的方法，其特征在于，形成存儲(chǔ)元件于該多個(gè)介層孔之內(nèi)包含將該存儲(chǔ)材料注入該多個(gè)介層孔之內(nèi)；以及平坦化該多個(gè)介層孔之內(nèi)的該存儲(chǔ)材料。13、根據(jù)權(quán)利要求6所述的方法，其特征在于該分隔層包含一氮化硅層及一二氧化硅層于該氮化硅層之上；該隔離層包含硅；以及該犧牲層包含氮化硅。14、根據(jù)權(quán)利要求6所述的方法，其特征在于，于該介層孔的該狹隘部分之內(nèi)的該存儲(chǔ)元件第一部份具有一寬度小于用來(lái)形成該存儲(chǔ)單元陣列的一光刻工藝的一最小特征尺寸。15、根據(jù)權(quán)利要求6所述的方法，其特征在于，該存儲(chǔ)單元陣列中的該存儲(chǔ)元件第一部份具有各自的直徑，及該存儲(chǔ)單元陣列中的該存儲(chǔ)元件第二部份具有各自的直徑，對(duì)一陣列中至少兩個(gè)存儲(chǔ)單元而言，該存儲(chǔ)元件第一部分的個(gè)別直徑差值小于該存儲(chǔ)元件第二部分的個(gè)別直徑差值。16、一種存儲(chǔ)裝置，其特征在于，包含一存儲(chǔ)元件陣列，該多個(gè)存儲(chǔ)元件具有底表面；一底電極陣列，該多個(gè)底電極具有頂表面與該多個(gè)存儲(chǔ)元件各自的底表面連接；頂電極與該存儲(chǔ)元件陣列中的該多個(gè)存儲(chǔ)元件連接；一絕緣層與一分隔層，該分隔層位于該絕緣層與該底電極之間，而該絕緣層位于該分隔層與該頂電極之間；以及該存儲(chǔ)元件陣列中的該多個(gè)存儲(chǔ)元件包含存儲(chǔ)元件第一部份及存儲(chǔ)元件第二部份分別位于該分隔層與該絕緣層之內(nèi)。17、根據(jù)權(quán)利要求16所述的存儲(chǔ)裝置，其特征在于，該存儲(chǔ)元件第一部份與存儲(chǔ)元件第二部份是自動(dòng)對(duì)準(zhǔn)的。18、根據(jù)權(quán)利要求16所述的存儲(chǔ)裝置，其特征在于，該多個(gè)底電極的該頂表面具有頂表面區(qū)域遠(yuǎn)大于各自存儲(chǔ)元件的該底表面的底表面區(qū)全文摘要本發(fā)明公開了一種存儲(chǔ)單元及制造存儲(chǔ)單元陣列的方法。本發(fā)明所公開的存儲(chǔ)單元包含一存儲(chǔ)單元層具有一第一介電層于該底電極層之上、一第二介電層于該第一介電層之上、及一頂電極于該第二介電層之上。該多個(gè)介電層定義一介層孔，具有一第一部分由該第一介電層及該底電極所限定，及一第二部分由該第二介電層及該頂電極所限定。一存儲(chǔ)元件于該介層孔內(nèi)，與該頂電極及該底電極電性連接。該介層孔的該第一及第二部分分別包含一狹隘、能量集中區(qū)域部分及一放大部分。該狹隘部分可以具有一寬度，其小于用來(lái)形成該介層孔的該放大部分所用的一光刻工藝最小特征尺寸。文檔編號(hào)G11C11/56GK101540368SQ200810183348公開日2009年9月23日申請(qǐng)日期2008年12月2日優(yōu)先權(quán)日2008年1月28日發(fā)明者林仲漢,陳介方,J·布雷杜斯克馬修,龍翔瀾申請(qǐng)人:旺宏電子股份有限公司;國(guó)際商用機(jī)器公司