專利名稱：用于電可擦除可編程只讀存儲器的靈敏放大器及實現方法
技術領域：
本發(fā)明涉及一種集成電路中非揮發(fā)性存儲器的讀出放大電路，具體涉及一種用于雙晶體管(2T)電可擦除可編程只讀存儲器(EEPR0M， Electrically Erasable Programmable Read-only Memory)的靈敏放大 器。本發(fā)明還涉及一種上述靈敏放大器的實現方法。
技術背景如圖1所示，雙晶體管電可擦除可編程只讀存儲器是由存儲陣列 (memory cell)和外圍電路構成的。外圍電路包括預解碼器(Pre decoder)、今亍解碼器(Row decoder)、列解碼器(Column decoder)、高 壓選擇器(High voltage Selector)、邏輯控制器(Control logic)、存 儲單元的柵極字線驅動器(SWL Driver)、列選擇器(Column Selector) 和靈敏放大器(Sense Amplifier)等電路組成。靈敏放大器電路用于將非揮發(fā)存儲器的存儲單元(Cell)電流與基準 電流，在各種工藝條件、電源電壓范圍和溫度變化下安全可靠的區(qū)分'0' 存儲單元和'T存儲單元。如圖2所示的傳統的靈敏放大器電路，其設 計利用參考存儲單元或電阻產生基準電流，在一定程度上補償工藝條件和 溫度特性，而對電源電壓的影響一般不做補償。主體電路包括負載補償 電路l、第一級放大電路2、第二級放大電路3和時序產生電路4。此類 電路在存儲單元特性隨工藝變化不大的情況下比較有效，而隨著特征尺寸不斷縮小，其局限性逐步體現出來；此外，對于可靠性要求很高的場合，此類設計往往無法達到要求。 發(fā)明內容本發(fā)明所要解決的技術問題是提供一種增益能夠隨工藝、電源電壓 和溫度自動補償的動態(tài)靈敏放大器。為此，本發(fā)明還要提供一種基于上述 靈敏放大器的實現方法。為解決上述技術問題，本發(fā)明的用于電可擦除可編程只讀存儲器的靈 敏放大器包括一個基準電流產生電路，用于給靈敏放大器主體電路提供溫度系數可以設定的基準電流；和一個靈敏放大器主體電路，用于比較基準 電流和存儲單元電流，區(qū)分0存儲單元和1存儲單元。本發(fā)明的上述靈敏放大器的實現方法包括由電流基準電路，采用不 同比例混合正比絕對溫度電流與恒定電流的方式，產生或正溫度系數，或 負溫度系數，或零溫度系數的基準電流作為靈敏放大器主體電路的負載管 偏置電流;靈敏放大器主體電路的負載管偏置電流的鏡像支路中加入存儲 單元選擇管，以構成源極抑制電路，從而使偏置電流隨著電源電壓和工藝 變化而變化，起到了增益補償作用。本發(fā)明的靈敏放大器具備工藝、電源電壓和溫度的自動補償，且具 有動態(tài)高速的性能，有效降低設計預留的余量，充分發(fā)揮器件的極限特性， 從而帶來可靠性即反復擦寫次數和數據保持時間的提升。
下面結合附圖和具體實施方式
對本發(fā)明作進一步詳細說明。圖1是靈敏放大器用于雙晶體管電可擦除可編程只讀存儲器的結構圖；圖2是現有靈敏放大器的電路結構圖；圖3是本發(fā)明靈敏放大器的基準電流產生電路結構圖；圖4是本發(fā)明靈敏放大器主體電路的結構圖。,圖5是靈敏放大器用于雙晶體管可擦除可編程只讀存儲器存儲單元 的結構圖及存儲器單元在讀出時的各端設定。
具體實施方式
本發(fā)明的用于電可擦除可編程只讀存儲器的靈敏放大器包括一個基 準電流產生電路，用于給靈敏放大器主體電路提供溫度系數可以設定的基 準電流;和一個靈敏放大器主體電路，用于比較基準電流和存儲單元電流， 區(qū)分0存儲單元和1存儲單元。其中主體電路如圖4所示，由四個模塊構成負載補償電路l:由第一麗0S管麗1，第二麗OS管麗2，第八存儲 單元選擇管MN8和第一PM0S管MP1構成。其中第一麗0S管麗1，第二麗OS 管麗2柵極相連，第八存儲單元選擇管麗8柵極接電源，漏極接第二畫OS 管麗2源極，源極接地，即構成源極抑制電路。第一 PMOS管MP1柵極與 漏極相連后與第二腿OS管MN2漏極相連，即作為第二 NMOS管麗2電流源 的負載管。第一級放大器電路2:由第二PM0S管MP2，第三PM0S管MP3，第六N 型本征管麗6，第七N型本征管麗7和第三麗OS管麗3，第四麗0S管MN4 和第五麗OS管麗5構成。第二 PMOS管MP2、第三PMOS管MP3與第一 PMOS 管MP1構成鏡像電流源；第二PM0S管MP2，第六N型本征管麗6和第三畫0S管麗3串聯，其中第三畫0S管麗3與負載補償電路的第一 麗0S管 麗l構成鏡像。第三PM0S管MP3與第七N型本征管麗7串聯，第七N型 本征管麗7源極連接到比特線(BL)。第七N型本征管麗7與第六N型本征 管麗6構成鏡像關系，其柵極連接到輔助電路的VBLG端。第二級動態(tài)比較放大電路3，包括一個動態(tài)比較放大器Il，其輸入端 分別連接第一級放大電路的第二 PM0S管MP2、第三PM0S管MP3的漏極， 其觸發(fā)信號端連接時序產生電路的輸出信號STRB，其輸出端為靈敏放大 器的輸出端。時序產生電路4，包括一個時序產生器，用于生成均衡控制信號EQ 和動態(tài)比較器觸發(fā)信號STRB等控制時序，其輸出端連接所述第一級放大 電路和所述第二級動態(tài)放大比較電路。靈敏放大器的基準電流產生電路如圖3所示，由三個模塊構成正比絕對溫度電流產生器5 (PTAT current generator):由第四PM0S 管MP4，第五PM0S管MP5，第八PM0S管MP8，運算放大器A2，電阻Rl 和PNP管Tl和T2構成。第四PMOS管MP4，第五PMOS管MP5為鏡像關系， 漏極分別連接Tl發(fā)射極和通過電阻Rl連接到T2發(fā)射極，Tl, T2共基極 共集電極并均接地。第八PMOS管MP8鏡像第一 PMOS管MP1和第二 PMOS 管MP2產生電流Ip。第四PMOS管MP4，第六PMOS管MP6和第八PMOS管MP8為相同尺寸， T2為M個T1構成，因此/,斗xln(M)其中k為波爾茨曼常數，q為單位電荷量，T為絕對溫標下的溫度；即IP正比于絕對溫度為正溫度系數電流。恒定電流產生器6 (Constant current generator):由第六PM0S管 MP6，第七PM0S管MP7，第九N型本征管麗9，電阻R2和第一運算放大器 Al構成。第一運算放大器Al的反相輸入端輸入基準電壓VREF，輸出端接 第六PM0S管MP6柵極，第六PM0S管MP6源極接電源漏極串聯柵漏極相連 的第九N型本征管麗9后反饋到第一運算放大器A1的同相輸入端。第一 麗0S管麗l漏柵極輸出為VBLG。第七PM0S管MP7鏡像第六PM0S管MP6 產生電流In。"一 i 2基準電壓VREF的通?？梢栽O計為零溫度系數或很小的溫度系數(通 常小于100ppm，即溫度每變化一攝氏度，電壓變化小于萬分之一)，該電 阻R2通常利用多晶硅電阻，具有很小的溫度系數(小于100ppm/攝氏度， 即溫度每變化一攝氏度，電阻的阻值變化小于萬分之一)?；旌掀?MUX)，用于混合所述正比絕對溫度電流In和所述恒定電流 Ip,根據控制信號ISET產生正溫度系數、負溫度系數或零溫度系數的基 準電流IREF輸出到靈敏放大器主體電路。主體電路和輔助電路之間通過IREF端和VBLG端連接，即基準電流由 輔助電路流向主體電路，比特線限制電壓由輔助電路提供控制電壓VBLG 給主體電路而實現?；鶞孰娏麟娐樊a生大小和溫度系數均可以調節(jié)的基準電流，可以在硅 片測試時根據存儲單元工藝情況設定相應的值，從而實現對工藝和溫度的 補償。該電路的正比絕對溫度電流產生器部分產生的電流正比于絕對溫度，即具有正的溫度系數，而恒定電流部分由于采用了精準電壓除以溫度系數很小的電阻，得到的電流接近零溫度系數?；旌掀骺梢酝ㄟ^外部設定，將一定比例的正比絕對溫度電流產生器電流與一定比例的恒定電流相加或相減，從而得到正，負或零溫度系數的基準電流。通過加權方式進行電
流的鏡像，可以根據外部設定調節(jié)輸出電流的大小?；鶞孰娏魍ㄟ^IREF端送入靈敏放大器主電路的IREF端。
放大器采用PMOS對負載方式，PM0S對的偏置電流由基準電路供給。如圖5 (a)所示，雙晶體管存儲器的存儲單元由存儲管Ncell和選擇管Npass串聯構成，存儲單元由存儲柵極字線SWL，字線WL，比特線BL和源線SL共計四個端子。圖5 (b)顯示了當存儲單元在讀出模式下，上述四端分別連到地，電源，比特電壓(1V)和地。由于選擇管串聯在存儲管和地之間，其阻抗將影響存儲單元的輸出電流。負載補償模塊在基準電流向PM0S負載鏡像的電路中加入了存儲單元選擇管構成源極抑制(Sourcedegeneration)。當存儲單元隨工藝變化如慢方向(Slow corner)即閾值電壓升高等效阻抗增加引起存儲單元電流減小;此時該偏置電路的源極抑制電路會相應減小電流，增加PMOS對阻抗從而加大了增益，補償存儲單元電流減小的影響。而電源電壓變低，選擇管因柵壓減小而阻抗增大從而導致存儲單元電流減??；此時該偏置電路的源極抑制電路相應電流減小，增加PMOS對阻抗從而加大了增益，補償存儲單元電流減小的影響。從而分別實現了對工藝偏差和對電源電壓的自動調節(jié)和補償。
放大器的第一級為電流比較放大電路，即比較流過第六N型本征管麗6的基準電流和第七N型本征管麗7的存儲單元電流大小，在第二 PM0S負載管MP2和第三PM0S管MP3的漏極產生電壓差。該電路也可以看成第六N型本征管麗6，第七N型本征管腦7構成的共柵極放大器。第四NMOS管麗4，第五麗0S管麗5用于比較前位線和基準之間的電壓均衡，從而提高比較速度和可靠性。
放大器的第二級為動態(tài)結構，通過觸發(fā)信號STRB放大第一級的電壓差并鎖存結果，從而實現了高速動態(tài)的靈敏放大，有效減小了讀出時間。
放大器的時序產生電路用于生成均衡控制信號，動態(tài)比較器觸發(fā)信號等所有放大器相關的控制時序。
比特線控制電壓的產生方式為主電路中比特線電壓控制管第六N型本征管麗6和第七N型本征管,7與輔助電路中恒定溫度系數電流產生電路中的控制電壓產生管第九N型本征管麗9構成復制結構(R印lica)，其柵極相連，第七N型本征管麗7輸出為比特線BL，控制電壓產生管第九N型本征管MN9的柵極和漏極相連，源極利用第一運算放大器Al的反饋作用設定為基準電壓VREF (IV);從而使比特線的電壓BL近似控制在基準電壓1V左右。
本發(fā)明的靈敏放大器的實現方法包括
由電流基準電路，采用不同比例混合正比絕對溫度電流與恒定電流的方式，產生或正溫度系數，或負溫度系數，或零溫度系數的基準電流作為靈敏放大器主體電路的負載管偏置電流。電流基準電路的恒定電流是通過運放跟隨器獲得基準電壓除以極小溫度系數的電阻而得到。
靈敏放大器主體電路的負載管偏置電流的鏡像支路中加入存儲單元選擇管，以構成源極抑制電路，從而使偏置電流隨著電源電壓和工藝變化而變化，起到了增益補償作用。其中，靈敏放大器主體電路采用電流偏置
的PM0S管負載方式。靈敏放大器主體電路的第二級動態(tài)放大比較電路通
過觸發(fā)信號放大第一級的電壓差并鎖存結果，產生動態(tài)的放大輸出信號。綜上，本發(fā)明的靈敏放大器具備工藝、電源電壓和溫度的自動補償，且具有動態(tài)高速的性能，有效降低設計預留的余量，充分發(fā)揮器件的極限特性，從而帶來可靠性即反復擦寫次數和數據保持時間的提升。
權利要求
1、一種用于電可擦除可編程只讀存儲器的靈敏放大器；其特征在于，包括一個基準電流產生電路，用于給靈敏放大器主體電路提供溫度系數可以設定的基準電流；和一個靈敏放大器主體電路，用于比較基準電流和存儲單元電流，區(qū)分0存儲單元和1存儲單元。
2、 如權利要求1所述的用于電可擦除可編程只讀存儲器的靈敏放 大器，其特征在于，所述的基準電流產生電路包括恒定電流產生電路，用于產生恒定電流并送入混合器電路，同時產生 控制電壓接入所述靈敏放大器主體電路；正比絕對溫度電流產生電路，用于產生正比絕對溫度電流并送入混合 器電路；及混合器電路，用于混合所述正比絕對溫度電流和所述恒定電流，產 生正溫度系數、負溫度系數或零溫度系數的基準電流輸出到所述靈敏放大 器主體電路。
3、 如權利要求2所述的用于電可擦除可編程只讀存儲器的靈敏放 大器，其特征在于所述恒定電流產生電路包括第六PMOS管(MP6)，第七PMOS管(MP7)， 第九N型本征管(麗9)，電阻R2和第一運算放大器(Al)，所述第一運算 放大器(Al)的反相輸入端接基準電壓，輸出端接所述第六PM0S管(MP6) 的柵極，所述的第九N型本征管(麗9)，其柵漏極相連并連接到所述第六PM0S管(MP6)的源極，其源極反饋到所述第一運算放大器(Al)的同相 輸入端，所述第九N型本征管(麗9)的源極經過電阻R2接地，所述第七 PM0S管(MP7)鏡像第六PM0S管(MP6)產生的電流，并輸入混合器電路， 所述第九N型本征管(麗9)漏柵極輸出電壓接入所述靈敏放大器主體電 路；所述正比絕對溫度電流產生電路包括第四PM0S管(MP4)、第五PM0S 管(MP5)、第八PM0S管(MP8)，第二運算放大器(A2)，電阻R1，第一 PNP 管(Tl)和第二 PNP管(T2)，所述第四PM0S管(MP4)和第五PM0S管(MP5) 為鏡像關系，其漏極分別連接第一 PNP管(Tl)發(fā)射極和通過電阻R1連 接到第二 PNP管(T2)發(fā)射極，所述第一 PNP管(Tl)和第二 PNP管(T2) 共基極共集電極并均接地，所述第八PM0S管(MP8)鏡像所述第四PM0S 管(MP4)和第五PM0S管(MP5)產生的電流并輸入混合器電路；所述混合器電路包括一個混合器，其輸入為所述恒定電流產生電路的 第七PM0S管MP7產生的電流和正比絕對溫度電流產生電路的第八PM0S 管(MP8)產生的電流，其輸出電流為所述靈敏放大器主體電路的輸入電 流。
4、如權利要求1所述的用于電可擦除可編程只讀存儲器的靈敏放 大器，其特征在于，所述靈敏放大器主體電路包括負載補償電路，所述負 載補償電路包括第一麗0S管(麗l)，第二麗OS管(麗2),第八存儲單 元選擇管(麗8)和第一PM0S管(MP1)，其中第一麗OS管(麗l)和第二 麗0S管(麗2)柵極相連，第八存儲單元選擇管(麗8)柵極接電源，漏 極接第二固0S管(麗2)源極，源極接地，即構成源極抑制電路，所述第一PM0S管(MP1)柵極與漏極相連后與第二薩OS管(麗2)漏極相連，即 作為第二NMOS管(麗2)電流源的負載管。
5、如權利要求4所述的用于電可擦除可編程只讀存儲器的靈敏放 大器，其特征在于，所述靈敏放大器主體電路還包括第一級放大電路、第 二級動態(tài)放大比較電路和時序產生電路；所述第一級放大電路包括第二PMOS管(MP2)，第三PMOS管(MP3)， 第六N型本征管(麗6)，第七N型本征管(麗7)，第三歷0S管(麗3)， 第四麗0S管(麗4)和第五醒0S管(麗5)，所述第二PMOS管(MP2)、第 三PM0S管(MP3)與所述第一PMOS管(MP1)構成鏡像電流源，所述第二 PM0S管(MP2)、第六N型本征管(麗6)和第三麗0S管(麗3)串聯，其 中第三麗0S管(麗3)與所述負載補償電路的第一麗OS管(麗l)構成鏡 像，所述第三PMOS管(MP3)與所述第七N型本征管(麗7)串聯，所述 第七N型本征管(麗7)源極連接到比特線，第七N型本征管(麗7)與第 六N型本征管(麗6)構成鏡像關系，其柵極連接到所述基準電流產生電 路的電壓輸出端，所述第四麗0S管(麗4)的源極和漏極分別連接所述第 六N型本征管(麗6)和第七N型本征管(麗7)的源極，所述第五麗0S 管(麗5)的源極和漏極分別連接所述第六N型本征管(麗6)和第七N 型本征管(麗7)的漏極，所述第四麗0S管(麗4)和第五麗OS管(麗5) 的柵極連接所述時序產生電路的輸出端；所述第二級動態(tài)放大比較電路包括動態(tài)比較器，用于通過觸發(fā)信號放 大第一級的電壓差并鎖存結果，其輸入端分別連接所述第一級放大電路的 第二PMOS管(MP2)和第三PMOS管(MP3)的漏極，其觸發(fā)信號端連接所述時序產生電路的輸出端，其輸出端為所述靈敏放大器的輸出端；所述時序產生電路包括時序產生器，用于生成均衡控制信號和動態(tài)比 較器觸發(fā)信號的控制時序，其輸出端連接所述第一級放大電路和所述第二 級動態(tài)放大比較電路。
6、 一種權利要求1所述靈敏放大器的實現方法，其特征在于，包括 如下步驟由電流基準電路，采用不同比例混合正比絕對溫度電流與恒定電流的 方式，產生或正溫度系數、負溫度系數或零溫度系數的基準電流作為靈敏 放大器主體電路的負載管偏置電流；靈敏放大器主體電路的負載管偏置電流的鏡像支路中加入存儲單元 選擇管，以構成源極抑制電路，從而使偏置電流隨著電源電壓和工藝變化 而變化，起到了增益補償作用。
7、 如權利要求6所述的靈敏放大器的實現方法，其特征在于，所述 靈敏放大器主體電路采用電流偏置的PM0S管負載方式。
8、 如權利要求6所述的靈敏放大器的實現方法，其特征在于，靈敏 放大器主體電路采用第二級動態(tài)放大比較電路通過觸發(fā)信號放大第一級 的電壓差并鎖存結果，產生動態(tài)的放大輸出信號。
9、 如權利要求6所述的靈敏放大器的實現方法，其特征在于，所述 采用不同比例混合正比絕對溫度電流與恒定電流的方式為產生正比于絕對溫度的電流和恒定溫度系數的電流，通過設定比例，實現正比于絕對溫 度電流和恒定溫度系數電流不同比例的混合，達到需要的溫度系數。
10、 如權利要求9所述的靈敏放大器的實現方法，其特征在于，所述設定比例是，根據工藝條件和溫度特性進行設定。
11、 如權利要求9所述的靈敏放大器的實現方法，其特征在于，所述恒定溫度系數的電流是通過將基準電壓輸入運放跟隨器獲得基準電壓，再除以溫度系數小于100ppm的電阻。
12、 如權利要求6所述的靈敏放大器的實現方法，其特征在于，還 包括將所述靈敏放大器主體電路中比特線電壓控制管與所述電流基準電 路中恒定電流產生電路中的控制電壓產生管構成復制結構，其柵極相連， 所述比特線電壓控制管源極輸出為比特線，所述控制電壓產生管的柵極和 漏極相連，源極利用運放跟隨器的反饋作用設定為基準電壓。
全文摘要
本發(fā)明公開了一種用于電可擦除可編程只讀存儲器的靈敏放大器，包括基準電流產生電路，用于給靈敏放大器主體電路提供溫度系數可以設定的基準電流；和主體電路，用于比較基準電流和存儲單元電流，區(qū)分0存儲單元和1存儲單元。本發(fā)明還公開了靈敏放大器的實現方法，包括增加電流基準電路，采用不同比例混合正比絕對溫度電流與恒定電流的方式，產生正溫度系數、負溫度系數或零溫度系數的基準電流輸入主體電路；在主體電路偏置電流的鏡像支路中加入存儲單元選擇管，以構成源極抑制電路，從而使偏置電流隨著電源電壓和工藝變化而變化，起到了增益補償作用。本發(fā)明的靈敏放大器具備工藝、電源電壓和溫度的自動補償，且具有動態(tài)高速的性能。
文檔編號G11C16/28GK101630532SQ20081004363
公開日2010年1月20日 申請日期2008年7月17日 優(yōu)先權日2008年7月17日
發(fā)明者翔 姚, 亮 徐, 李兆桂, 梓 王, 楠 王 申請人:上海華虹Nec電子有限公司