專利名稱：存儲器裝置分布式控制器系統(tǒng)的制作方法
技術領域：
本發(fā)明大體上涉及存儲器裝置，且特定來說本發(fā)明涉及非易失性存儲器裝置。
技術背景存儲器裝置通常作為內部半導體集成電路而提供于計算機或其它電子裝置中。存在 許多不同類型的存儲器，包含隨機存取存儲器(RAM)、只讀存儲器(ROM)、動態(tài)隨 機存取存儲器(DRAM)、同步動態(tài)隨機存取存儲器(SDRAM)和快閃存儲器?？扉W存儲器裝置已發(fā)展成為用于較寬范圍電子應用的非易失性存儲器的普遍來源。 快閃存儲器的常見使用包含個人計算機、個人數字助理(PDA)、數碼相機和蜂窩式電 話。例如基本輸入/輸出系統(tǒng)(basic input/output system, BIOS)的程序代碼和系統(tǒng)數據 通常存儲在快閃存儲器裝置中以在個人計算機系統(tǒng)中使用。快閃存儲器裝置通常使用浮動柵極，其為允許高存儲器密度、高可靠性和低功率消 耗的單晶體管存儲器單元。對浮動柵極上的電荷的調節(jié)決定單元的閾值電壓(Vt)，且因此決定單元的編程/擦除狀態(tài)。舉例來說，當存儲器單元具有負閾值時，其具有邏輯 "1"狀態(tài)。當閾值為正時，單元具有邏輯"0"狀態(tài)。通常，經擦除的存儲器單元處于 邏輯"1"狀態(tài)。為了降低每位的價格，存儲器制造商已創(chuàng)造了能夠每單元存儲多個位的多電平快閃 存儲器單元，當一個存儲器單元存儲"n"位數據時，存儲器單元具有2"個狀態(tài)或2n 個閾值電壓電平。舉例來說，如果存儲器單元存儲兩個數據位，那么所述單元具有四個 閾值電壓(Vt)帶。兩種常見類型的快閃存儲器陣列結構是"與非"和"或非"結構。這些結構以每一 結構的基本存儲器單元配置所具有的分別與基本"與非"或者"或非"門電路的類似之 處而命名。通過操作序列來編程和擦除快閃存儲器裝置。編程操作通常涉及循序地將編程脈沖 和編程-檢驗讀取脈沖施加到裝置的存儲器單元區(qū)塊。重復編程脈沖/讀取操作，其中編 程脈沖每次遞增增加，直到所述單元被編程為止。擦除操作通常包括預編程循環(huán)、擦除循環(huán)和軟編程循環(huán)。預編程循環(huán)通過將編程脈 沖施加到存儲器區(qū)塊中的每一行存儲器單元來將存儲器單元置于已知的經編程狀態(tài)。擦
除循環(huán)從浮動柵極移除電荷以使其更負。軟編程循環(huán)在擦除循環(huán)已完成之后針對過擦除 而校正所述單元。通過施加幅值低于正常編程脈沖的編程脈沖，使過擦除的單元的閾值 電壓回到適當電平。圖1說明典型的現有技術快閃存儲器裝置的框圖。此裝置由用于存儲數據的存儲器 陣列101組成。存儲器陣列101由如先前描述的多個存儲器單元組成，其以行和列格式 連接。單元行通過字線耦合，且列通過位線耦合。數據高速緩沖存儲器103耦合到陣列101，且臨時存儲待寫入陣列101中的數據和 已從陣列101讀出的數據。數據輸入/輸出區(qū)塊105是用于控制陣列101的讀出和寫入 的控制電路。非易失性存儲器區(qū)域中的熔合區(qū)域106用于存儲關于芯片行為的存儲器參數。這些 參數可包含存儲器區(qū)塊鎖定命令、電壓、時序以及其它此些類型的參數。模擬區(qū)塊108 負責產生集成電路操作所需的各種電壓。舉例來說，寫入和擦除操作要求將不同電壓施 加到各個選定和未選定的字線和位線。命令狀態(tài)機(CSM) 112耦合到算法控制器110，并解譯通過集成電路墊114輸入 的用戶命令。算法控制器IIO通常是狀態(tài)機或處理器，其響應于來自CSM 112的經解 譯命令而產生用于讀取、編程和擦除操作的控制信號和信號序列?？刂破鱅IO還控制來 自模擬區(qū)塊108的模擬電壓的產生。快閃存儲器裝置控制電路110通過執(zhí)行上述存儲器操作來管理快閃存儲器的各個 組件。控制器與硬連線致動器交互以將致動器信號發(fā)送給存儲器裝置的模擬電壓產生 器，以用于在編程、擦除和其它存儲器操作期間控制電壓產生器。這些控制器和硬連線致動器的一個問題是其對于特定應用來說是固定的設計。電路 無法容易地針對其它應用而重新配置或更新。這限制了快閃存儲器裝置的靈活性。出于上述原因，且出于下文所述的所屬領域的技術人員在閱讀和理解本說明書之后 將明了的其它原因，此項技術中需要一種可適合于不同應用的存儲器控制器電路。發(fā)明內容上文所提及的關于存儲器裝置的問題以及其它問題通過本發(fā)明來解決，且將通過閱 讀和研究以下說明書來理解。本發(fā)明的實施例涵蓋一種在快閃存儲器裝置中的分布式控制器系統(tǒng)。所述存儲器裝 置包括存儲器陣列、模擬電壓產生電路和數據高速緩沖存儲器。在一個實施例中，所述分布式控制器系統(tǒng)包括數據高速緩沖存儲器控制器，其耦合到數據高速緩沖存儲器且
適合于控制數據高速緩沖存儲器；模擬控制器，其耦合到模擬電壓產生電路且適合于控 制模擬電壓產生電路；以及主控制器，其耦合到所述存儲器陣列且適合于控制所述存儲 器陣列。替代實施例具有不同數量和類型的控制器。 一旦控制器響應于接收到的命令而 激活，所述控制器便可響應于其相應的軟件/固件指令而控制其相應的存儲器外圍電路。本發(fā)明的進一步實施例包含不同范圍的方法和設備。


圖1展示本發(fā)明的典型現有技術快閃存儲器裝置的框圖。圖2展示具有分布式控制器電路的本發(fā)明存儲器裝置的框圖。圖3展示根據圖2實施例的基本控制器系統(tǒng)的一個實施例的更詳細框圖。圖4展示作為存儲器系統(tǒng)一部分的本發(fā)明非易失性存儲器裝置的一個實施例的框圖。圖5展示本發(fā)明的存儲器模塊的一個實施例的框圖。 圖6展示本發(fā)明的分布式控制器系統(tǒng)方法的一個實施例的流程圖。
具體實施方式
在本發(fā)明的以下詳細描述中，參看形成本發(fā)明一部分的附圖，且在附圖中通過說明 的方式展示可實踐本發(fā)明的具體實施例。在圖式中，相同標號在若干圖中始終描述實質 上相同的組件。以充分的細節(jié)描述這些實施例以使所屬領域的技術人員能夠實踐本發(fā) 明。在不脫離本發(fā)明范圍的情況下，可使用其它實施例，且可做出結構、邏輯和電性改 變。因此，不應以限制性意義考慮以下詳細描述，且本發(fā)明的范圍僅由所附權利要求書 及其等效物界定。圖2說明具有分布式控制器的本發(fā)明存儲器裝置的一個實施例的框圖。處于簡明的 目的，僅說明對理解分布式控制器來說必要的區(qū)塊。本發(fā)明的分布式控制器分解存儲器裝置的控制功能，并在多個控制器之間分布不同 功能。圖2中所說明的實施例使用三個單獨的控制器。替代實施例可使用其它數量的控 制器，視對每一單獨控制器所要求的任務而定。存儲器裝置由存儲器陣列201組成，存儲器陣列201由以行和列格式耦合的多個存 儲器單元構成。存儲器行通過字線耦合在一起，且列通過位線耦合在一起。在"與非" 快閃存儲器裝置中，每一位線列構成串聯(lián)單元串。替代實施例包含易失性和非易失性的 "或非"結構存儲器、"與"結構存儲器或其它存儲器格式。數據高速緩沖存儲器204耦合到存儲器陣列201。數據高速緩沖存儲器204是臨時
存儲從存儲器陣列201讀取的數據和將寫入存儲器陣列201的數據的緩沖器。模擬功能203產生存儲器陣列201的適當操作所需的各種電壓。舉例來說，快閃存 儲器單元可能需要大約+16V至U+20V來進行編程，且可能需要負電壓來擦除所述單元。將控制器電路劃分為三個單獨控制器205到207。第一控制器205是模擬控制器 205。此控制器205耦合到模擬電壓區(qū)塊203，且負責控制模擬電壓區(qū)塊203。模擬控制 器205產生信號以指令模擬電壓區(qū)塊203產生存儲器陣列單元的適當操作所需的不同電 壓，如先前所述。模擬控制器205響應于接收到的命令(例如存儲器讀取、寫入或擦除 命令)而產生這些指令。數據高速緩沖存儲器控制器207耦合到數據高速緩沖存儲器204，且負責控制數據 高速緩沖存儲器204。數據高速緩沖存儲器控制器207產生在讀取和寫入操作期間啟用 高速緩沖存儲器204的必要信號。舉例來說，如果接收到讀取存儲器命令，那么數據高 速緩沖存儲器控制器207產生致使數據高速緩沖存儲器204接受來自存儲器陣列201 的數據的信號。如果接收到寫入存儲器命令，那么數據高速緩沖存儲器控制器207產生 致使高速緩沖存儲器204接受來自集成電路的外部數據墊的數據，且允許所述數據通過 以到達存儲器陣列201以進行編程的必要信號。如果高速緩沖存儲器207具有高阻抗狀 態(tài)，那么控制器可產生控制信號以起始此狀態(tài)。主控制器206耦合到存儲器陣列201，且負責控制存儲器陣列201。此控制器206 還耦合到另外兩個控制器205、 207，且還產生激活所述兩個控制器的必要信號。當CSM 209接收到用戶命令(例如，讀取、寫入、擦除)時，所述用戶命令被解 譯并發(fā)送到主控制器206。主控制器206接著決定激活其它控制器205、 207中的哪一 者。舉例來說，如果接收到擦除命令，那么主控制器206將已接收到擦除命令的信號發(fā) 送到模擬控制器205。模擬控制器205接著確定需要哪些電壓來擦除所需存儲器區(qū)塊， 并指令模擬電壓區(qū)塊203產生那些電壓。如果CSM 209接收到編程或寫入數據命令，那么CSM 209通知主控制器206所述 命令。主控制器206將已接收到寫入命令的信號發(fā)送到數據高速緩沖存儲器控制器207。 數據高速緩沖存儲器控制器207確定此命令要求數據高速緩沖存儲器204接受來自集成 電路的數據輸入引腳的數據，并將所述數據呈現給存儲器陣列201。主控制器206還將已接收到寫入命令的信號發(fā)送到模擬控制器205。模擬控制器205 確定需要哪些電壓來將數據編程到存儲器陣列201中，并指令模擬電壓區(qū)塊203產生這 些電壓。主控制器206還產生陣列201所需的用以執(zhí)行存儲器寫入的信號。舉例來說， 主控制器206可產生接通允許存取存儲器單元的選擇柵極漏極和選擇柵極源極晶體管的信號。如果CSM 209接收到讀取命令，那么CSM209通知主控制器206所述命令。主控 制器206將巳接收到讀取命令的信號發(fā)送到數據高速緩沖存儲器控制器207。數據高速 緩沖存儲器控制器207確定讀取命令要求數據高速緩沖存儲器204接受來自存儲器陣列 201的數據。控制器207產生所需信號以使高速緩沖存儲器204能夠執(zhí)行此動作。主控制器206還將已接收到讀取命令的信號發(fā)送到模擬控制器205。模擬控制器205 確定陣列201的存儲器單元需要哪些模擬電壓來執(zhí)行讀取操作。控制器205接著指令模 擬電壓區(qū)塊203產生這些電壓。主控制器206還產生存儲器陣列201需要的用以執(zhí)行讀取命令的信號。舉例來說， 主控制器206可產生接通選擇柵極漏極和選擇柵極源極晶體管的控制信號，從而允許存 取特定串聯(lián)存儲器串。在替代實施例中，分布式控制器系統(tǒng)具有帶有一個或一個以上主控制器的多個模擬 控制器和/或多個數據高速緩沖存儲器控制器。在此實施例中，存儲器裝置可具有一個 以上存儲器陣列，從而針對每一單獨陣列需要單獨的模擬電壓產生電路和單獨的數據高 速緩沖存儲器。圖2的實施例展示由本發(fā)明的分布式控制器系統(tǒng)提供的靈活性。每一控制器電路耦 合到存儲器外圍電路的不同部分(即，模擬電壓區(qū)塊、數據高速緩沖存儲器)。如果模 擬電壓改變且/或激活數據高速緩沖存儲器所需的信號的時序改變，那么僅需要改變相 應控制器的軟件/固件來更新存儲器裝置。不必如現有技術所需那樣更新整個控制軟件。圖3說明如圖2所說明的本發(fā)明控制器電路205到207的一個實施例的框圖。僅出 于說明目的而說明所述電路，因為替代實施例可使用不同功能區(qū)塊和/或以不同配置耦 合以實現實質上相似結果的功能區(qū)塊?？刂破麟娐酚伤阈g邏輯單元(ALU) 301組成，其執(zhí)行控制器的數學功能。ALU 301 執(zhí)行簡單或復雜的算術和邏輯運算，例如加法、減法、比較和其它此類運算。寄存器堆303是一組寄存器，用于存儲例如計數器和電壓值的臨時信息。寄存器堆 303可存儲正對數據進行運算時來自ALU的信息。寄存器堆303可另外存儲將從電路 傳輸的信號或已傳輸到電路的信號。代碼只讀存儲器(ROM) 305存儲將由控制器電路執(zhí)行的指令的二進制表示。通常，當設計存儲器集成電路時，由編譯器產生ROM 305的位矩陣且控制器電路操作所需的指令接著為已知的。這些指令是確定控制信號的時序和控制信號的類型的指令，所述控
制信號經產生以控制存儲器裝置中特定控制器耦合到的特定區(qū)塊。指令解碼器307執(zhí)行對通過指令寄存器309來自代碼ROM 305的指令的解碼。寄 存器309存儲已從ROM 305讀取且正由指令解碼器307執(zhí)行的當前指令。程序計數器311是存儲將執(zhí)行的當前指令的地址的寄存器。計數器311在每一指令 執(zhí)行之后更新。下一指令地址可以是后續(xù)地址或響應于來自ROM 305的指令之一而指 令代碼跳轉到的某另一地址。振蕩器313是控制電路系統(tǒng)時鐘。其在已接收到用戶命令之后由圖2的CSM 209 通過OSC—EN線激活。在一個實施例中，使用一個時鐘循環(huán)來執(zhí)行一個指令。替代實 施例每指令可使用其它數量的時鐘循環(huán)。參看圖3和圖6，控制器電路通過振蕩器313的起始601而操作。從ROM 305讀 取603指令，并將其存儲605在指令寄存器309中。由指令解碼器307對所述指令進行 解碼607，且由ALU301執(zhí)行609任何算術或邏輯運算。接著響應于最后執(zhí)行的指令或 ROM 305中的下一循序地址而更新6U程序計數器311。指令的執(zhí)行可包含產生用以激活其它控制電路的信號，如同在主控制器激活模擬或 數據高速緩沖存儲器控制器時。所述執(zhí)行還可包含信號的產生，所述信號控制特定控制 器耦合到的特定存儲器外圍電路。圖4說明可并入有本發(fā)明的非易失性存儲器單元的存儲器裝置400的功能框圖。存 儲器裝置400耦合到處理器410。處理器410可以是微處理器或某種其它類型的控制電 路。存儲器裝置400和處理器410形成電子系統(tǒng)420的一部分。存儲器裝置400已經簡 化以著重于存儲器的有助于理解本發(fā)明的特征。存儲器裝置包含快閃存儲器單元陣列430或某種其它類型的非易失性存儲器單元。 存儲器陣列430以行和列的組布置。每一行存儲器單元的控制柵極與字線耦合，而存儲 器單元的漏極和源極連接耦合到位線。如此項技術中眾所周知，單元到位線的連接取決 于陣列是"與非"結構、"或非"結構、"與"結構還是某種其它陣列結構。提供地址緩沖器電路440以鎖存地址輸入連接AO到Ax 442上所提供的地址信號。 地址信號由行解碼器444和列解碼器446接收并解碼，以存取存儲器陣列430。對于本 發(fā)明的益處，所屬領域的技術人員將了解，地址輸入連接的數目取決于存儲器陣列430 的密度和結構。也就是說，地址的數目隨著存儲器單元計數的增加以及組和區(qū)塊計數的 增加而增加。存儲器裝置400通過使用讀出放大器/緩沖器電路450讀出存儲器陣列列中的電壓或電流變化來讀取存儲器陣列430中的數據。在一個實施例中，讀出放大器/緩沖器電
路經耦合以讀取并鎖存來自存儲器陣列430的一行數據。包含數據輸入與輸出緩沖器電 路460以用于經由多個數據連接462與控制器410進行雙向數據通信。提供寫入電路 455以將數據寫入存儲器陣列。本發(fā)明的分布式控制電路470對來自處理器410的在控制連接472上提供的信號進 行解碼。先前詳細描述了控制電路470的結構和功能。圖4中所說明的快閃存儲器裝置己經簡化以便于對存儲器特征的基本理解，且僅用 于說明目的。對快閃存儲器的內部電路和功能的更詳細理解是所屬領域的技術人員已知 的。替代實施例可包含在其它類型電子系統(tǒng)中的本發(fā)明快閃存儲器單元。圖5是并入有如先前所論述的存儲器單元實施例的存儲器模塊500的圖解。盡管將 存儲器模塊500說明為存儲器卡，但參看存儲器模塊500而論述的概念可適用于其它類 型的可移除或便攜式存儲器，例如USB快閃驅動器。另外，盡管圖5描繪一個實例性 形狀因數，但這些概念同樣可適用于其它形狀因數。存儲器模塊500包含外殼505以封閉本發(fā)明的一個或一個以上存儲器裝置510。外 殼505包含一個或一個以上觸點515，用于與主機裝置通信。主機裝置的實例包含數碼 相機、數字記錄與重放裝置、PDA、個人計算機、存儲器卡讀取器、接口集線器等。對 于某個實施例，觸點515呈標準化接口的形式。舉例來說，對于USB快閃驅動器，觸 點515可能呈USB類型A插入連接器的形式。對于一些實施例，觸點515呈半專有接 口的形式，例如可能在以下存儲卡上發(fā)現由晟碟(SANDISK)公司許可的緊致快閃 (COMPACTFLASH)存儲器卡、由索尼(SONY )公司許可的記憶棒(MEMORY STICK) 存儲器卡、由東芝(TOSHIBA)公司許可的SD安全數字(SD SECURE DIGITAL)存 儲器卡等。然而， 一般來說，觸點515提供用于在存儲器模塊500與具有用于觸點515 的兼容插座的主機之間傳遞控制、地址和/或數據信號的接口。存儲器模塊500可視情況包含額外電路520。對于一些實施例，額外電路520可包含存儲器控制器，用于控制多個存儲器裝置510上的存取和/或用于提供外部主機與存儲器裝置510之間的轉譯層。舉例來說，在觸點515的數目與到一個或一個以上存儲器裝置510的I/O連接的數目之間可能不存在一一對應關系。因此，存儲器控制器可選擇性地耦合存儲器裝置510的1/0連接(圖5未圖示)，以在適當時間在適當1/0連接處接收適當信號，或在適當時間在適當觸點515處提供適當信號。類似地，主機與存儲器模塊500之間的通信協(xié)議可能不同于存儲器裝置510的存取所需的通信協(xié)議。存儲器控制器接著可將從主機接收到的命令序列轉譯為適當的命令序列，以實現對存儲器裝置510的所需存取。此轉譯除了命令序列之外可進一步包含信號電壓電平的變化。 額外電路520可進一步包含與存儲器裝置510的控制無關的功能性。額外電路520 可包含用于限制對存儲器模塊500的讀取或寫入存取的電路，例如密碼保護、生物計量 等。額外電路520可包含用于指示存儲器模塊500的狀態(tài)的電路。舉例來說，額外電路 520可包含用于確定功率是否正被施加到存儲器模塊500以及存儲器模塊500當前是否 正被存取，并顯示其狀態(tài)的指示(例如在被加電時的穩(wěn)定光(solid light)和在被存取 時的閃爍光)的功能性。額外電路520可進一步包含無源裝置，例如去耦電容器，以幫 助調節(jié)存儲器模塊500內的功率要求。結論總起來說，本發(fā)明的分布式控制器實施例提供存儲器裝置中的經改進的算法執(zhí)行速 度和操作額外開銷的減少。另外，通過具有每一者耦合到特定存儲器功能的多個專用控 制器，當存儲器電路改變時，僅需要更新用于所述特定控制器的軟件/固件。盡管本文已說明和描述了特定實施例，但所屬領域的技術人員將了解，經計算以實 現同一目的的任何布置可代替所示的特定實施例。所屬領域的技術人員將明了本發(fā)明的 許多改動。因此，希望本申請案涵蓋對本發(fā)明的任何改動或變化。顯然希望本發(fā)明僅受 所附權利要求書及其等效物限制。
權利要求
1. 一種在具有用于存儲數據的存儲器陣列的存儲器裝置中的分布式控制系統(tǒng)，所述系統(tǒng)包括多個控制器電路，每一電路具有預定功能；以及多個存儲器外圍電路，其耦合到所述存儲器陣列，用于響應于所述多個控制器電路而產生電壓和數據高速緩存信號，每一存儲器外圍電路耦合到所述多個控制器電路的不同控制器電路且由所述多個控制器電路的不同控制器電路控制。
2. 根據權利要求1所述的系統(tǒng)，其中每一預定功能不同于其它預定功能。
3. 根據權利要求1所述的系統(tǒng)，其中所述多個控制器電路中的一者是控制其余控制 器電路的主控制器電路。
4. 根據權利要求l所述的系統(tǒng)，其中所述存儲器裝置是快閃存儲器裝置。
5. 根據權利要求4所述的系統(tǒng)，其中所述快閃存儲器裝置是"與非"快閃存儲器裝 置。
6. 根據權利要求1所述的系統(tǒng)，其中所述預定功能包含模擬電壓控制、數據高速緩 沖存儲器控制和存儲器陣列控制。
7. —種在具有存儲器陣列的快閃存儲器裝置中的分布式控制系統(tǒng)，所述存儲器陣列 包括以行和列格式耦合的多個非易失性存儲器單元，每一行通過字線耦合，且每 一列通過位線耦合，通過選擇柵極漏極晶體管和選擇柵極源極晶體管控制對每一 列的存取，所述系統(tǒng)包括多個控制器電路，每一控制器電路具有與其余控制器電路的預定功能不同的預 定功能，第一控制器電路耦合到所述其余控制器電路中的每一者；以及多個存儲器外圍電路，其耦合到所述存儲器陣列，用于響應于所述多個控制器 電路而產生電壓和數據高速緩存信號，每一存儲器外圍電路耦合到所述多個控制 器電路的不同控制器電路且由所述多個控制器電路的不同控制器電路控制。
8. 根據權利要求7所述的系統(tǒng)，其進一步包含命令狀態(tài)機，所述命令狀態(tài)機耦合到 所述多個控制器電路的第一控制器電路，用于接受和解譯用戶命令。
9. 根據權利要求7所述的系統(tǒng)，其中所述第一控制器電路是控制所述其余控制器電 路的激活的主控制器電路。
10. 根據權利要求8所述的系統(tǒng)，其中所述第一控制器電路耦合到所述存儲器陣列和 所述其余控制器電路，并響應于經解譯的用戶命令而產生用于所述存儲器陣列和所述其余控制器電路的控制信號。
11. 根據權利要求io所述的系統(tǒng)，其中所述第一控制器電路產生用于接通所述選擇柵 極漏極和所述選擇柵極源極晶體管的控制信號。
12. —種具有分布式控制器系統(tǒng)的快閃存儲器裝置，所述裝置包括快閃存儲器陣列，其包括以行和列格式耦合的多個非易失性存儲器單元，每一 行通過字線耦合，且每一列通過位線耦合，通過選擇柵極漏極晶體管和選擇柵極 源極晶體管控制對每一列的存??；數據高速緩沖存儲器，其用于接受來自所述存儲器陣列的數據和向所述存儲器 陣列傳輸數據；模擬電壓產生電路，其用于產生用于所述存儲器陣列的操作的模擬電壓；以及 多個控制器電路，其包括耦合到所述快閃存儲器陣列的主控制器、耦合到所述 數據高速緩沖存儲器的數據高速緩沖存儲器控制器以及耦合到所述模擬電壓產生 電路的模擬控制器，所述主控制器耦合到所述數據高速緩沖存儲器控制器和所述 模擬控制器兩者，且適合于響應于接收到的命令而激活所述數據高速緩沖存儲器 控制器和所述模擬控制器兩者。
13. 根據權利要求12所述的快閃存儲器裝置，其中所述主控制器適合于響應于所述接 收到的命令而產生控制所述選擇柵極漏極和源極晶體管的操作的控制信號。
14. 一種在包括存儲器陣列、模擬電壓產生電路和數據高速緩沖存儲器的快閃存儲器 裝置中的分布式控制器系統(tǒng)，所述系統(tǒng)包括數據高速緩沖存儲器控制器，其耦合到所述數據高速緩沖存儲器且適合于控制 所述數據高速緩沖存儲器；模擬控制器，其耦合到所述模擬電壓產生電路且適合于控制所述模擬電壓產生 電路；以及主控制器，其耦合到所述存儲器陣列、所述數據高速緩沖存儲器控制器以及所 述模擬控制器，以用于響應于接收到的命令而激活每一控制器。
15. 根據權利要求14所述的系統(tǒng)，其中所述數據高速緩沖存儲器控制器適合于響應于 讀取命令而產生使所述數據高速緩沖存儲器能夠接收來自所述存儲器陣列的數據 的控制信號，并響應于寫入命令而向所述存儲器陣列傳輸數據。
16. 根據權利要求14所述的系統(tǒng)，其中所述模擬控制器適合于產生控制由所述模擬電 壓產生電路產生的電壓電平的控制信號。
17. 根據權利要求14所述的系統(tǒng)，其中所述主控制器適合于產生激活所述存儲器陣列內的電路元件的控制信號。
18. 根據權利要求14所述的系統(tǒng)，其中所述數據高速緩沖存儲器控制器、模擬控制器 和主控制器中的每一者包括代碼ROM，其用于存儲指令；指令解碼器，其耦合到所述代碼ROM，用于對從所述代碼ROM讀取的每一指 令進行解碼；算術邏輯單元，其響應于經解碼的指令而執(zhí)行運算；以及 寄存器堆，其用于存儲來自所述算術邏輯單元的數據。
19. 根據權利要求18所述的系統(tǒng)，其中所述控制器中每一者的所述代碼ROM響應于 所述控制器的功能而包括不同指令。
20. 根據權利要求14所述的系統(tǒng)，其中所述模擬控制器不連接到所述數據高速緩沖存 儲器控制器。
21. —種存儲器系統(tǒng)，其包括處理器，其產生存儲器信號；以及存儲器裝置，其耦合到所述處理器，并響應于所述存儲器信號而操作，所述存儲器裝置包括快閃存儲器陣列，其包括多個非易失性存儲器單元；數據高速緩沖存儲器，其用于接受來自所述存儲器陣列的數據和向所述存儲 器陣列傳輸數據；模擬電壓產生電路，其用于產生用于所述存儲器陣列的操作的模擬電壓；以及多個控制器電路，其包括耦合到所述快閃存儲器陣列的主控制器、耦合到所 述數據高速緩沖存儲器的數據高速緩沖存儲器控制器以及耦合到所述模擬電壓 產生電路的模擬控制器，所述主控制器耦合到所述數據高速緩沖存儲器控制器 和所述模擬控制器兩者，且適合于響應于接收到的命令而激活所述數據高速緩 沖存儲器控制器和所述模擬控制器兩者。
22. 根據權利要求21所述的系統(tǒng)，其中所述存儲器陣列是"與非"結構存儲器陣列。
23. —種存儲器模塊，其包括-至少兩個存儲器裝置，其每一者包括快閃存儲器陣列，其具有多個非易失性存儲器單元；數據高速緩沖存儲器，其用于接受來自所述存儲器陣列的數據和向所述存儲器陣列傳輸數據；模擬電壓產生電路，其用于產生用于所述存儲器陣列的操作的模擬電壓；以及 多個控制器電路，其包括耦合到所述快閃存儲器陣列的主控制器、耦合到所 述數據高速緩沖存儲器的數據高速緩沖存儲器控制器以及耦合到所述模擬電壓 產生電路的模擬控制器，所述主控制器耦合到所述數據高速緩沖存儲器控制器 和所述模擬控制器兩者，且適合于響應于接收到的命令而激活所述數據高速緩 沖存儲器控制器和所述模擬控制器兩者；以及多個觸點，其經配置以在所述存儲器陣列與主機系統(tǒng)之間提供選擇性接觸。
24. 根據權利要求23所述的模塊，其進一步包含存儲器控制器，所述存儲器控制器耦 合到所述存儲器陣列，以用于響應于所述主機系統(tǒng)而控制所述存儲器裝置的操作。
25. —種存儲器模塊，其包括存儲器裝置，其包括快閃存儲器陣列，其具有多個非易失性存儲器單元；數據高速緩沖存儲器，其用于接受來自所述存儲器陣列的數據和向所述存儲 器陣列傳輸數據；模擬電壓產生電路，其用于產生用于所述存儲器陣列的操作的模擬電壓；以及多個控制器電路，其包括耦合到所述快閃存儲器陣列的主控制器、耦合到所 述數據高速緩沖存儲器的數據高速緩沖存儲器控制器以及耦合到所述模擬電壓 產生電路的模擬控制器，所述主控制器耦合到所述數據高速緩沖存儲器控制器 和所述模擬控制器兩者，且適合于響應于接收到的命令而激活所述數據高速緩 沖存儲器控制器和所述模擬控制器兩者；以及 外殼，其用于封閉所述存儲器裝置；以及多個觸點，其耦合到所述外殼，且經配置以在所述存儲器陣列與主機系統(tǒng)之間 提供選擇性接觸。
26. —種用于操作具有存儲器陣列的存儲器裝置中的分布式控制器電路的方法，所述 方法包括接收命令； 解譯所述命令；響應于所述命令而起始主控制器；以及 所述主控制器響應于所述命令而激活分布式存儲器控制器。
27. 根據權利要求26所述的方法，其中所述主控制器激活高速緩沖存儲器控制器和模擬控制器，所述高速緩沖存儲器控制器經激活以控制數據高速緩沖存儲器，且所 述模擬控制器經激活以控制模擬電壓產生電路。
28. 根據權利要求27所述的方法，其進一步包含所述高速緩沖存儲器控制器響應于所 述命令而產生數據高速緩沖存儲器控制信號。
29. 根據權利要求28所述的方法，其中所述數據高速緩沖存儲器控制信號指令所述數 據高速緩沖存儲器在所述命令是讀取命令時接受來自所述存儲器陣列的數據，且 在所述命令是寫入命令時向所述存儲器陣列傳輸數據。
30. 根據權利要求27所述的方法，其中所述模擬控制器指令所述模擬電壓產生電路響 應于擦除命令而產生擦除電壓、響應于寫入命令而產生寫入電壓且響應于讀取命 令而產生讀取電壓。
全文摘要
一種存儲器裝置分布式控制器電路在多個存儲器控制器之間分布存儲器控制功能。主控制器接收經解譯的命令，并依據所述命令激活適當的從屬控制器。所述從屬控制器可包含數據高速緩沖存儲器控制器，其耦合到數據高速緩沖存儲器且控制數據高速緩沖存儲器；以及模擬控制器，其耦合到模擬電壓產生電路且控制模擬電壓產生電路。相應的控制器具有適當的軟件/固件指令，所述指令確定所述相應控制器響應于所述接收到的命令而采取的響應。
文檔編號G11C16/06GK101401167SQ200780008654
公開日2009年4月1日 申請日期2007年3月13日 優(yōu)先權日2006年3月13日
發(fā)明者盧卡·德桑蒂斯, 路易吉·皮洛利 申請人:美光科技公司