專利名稱：具有環(huán)形頂終端底電極的存儲(chǔ)裝置及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及采用存儲(chǔ)材料的高密度存儲(chǔ)裝置，例如非易失性阻抗存儲(chǔ)器(Resistance Random Access Memory, RRAM)裝置，以及制作該存儲(chǔ) 裝置的方法。該存儲(chǔ)裝置中的存儲(chǔ)材料可通過施加能量改變電性狀態(tài)。該 存儲(chǔ)材料可采用相變化材料，包括硫化物(chalcogenide)材料與其它材料。
背景技術(shù)：
以相變化為基礎(chǔ)的存儲(chǔ)材料被廣泛地運(yùn)用于讀寫光盤片中。這些材料 包括有至少兩種固態(tài)相，即一大致為非晶態(tài)的固態(tài)相，以及一大致上為結(jié) 晶態(tài)的固態(tài)相。讀寫光盤片利用激光脈沖，以在二種相態(tài)之間切換。硫化物或其它相似材料的相變化存儲(chǔ)器材料，也可通過集成電路施以 適當(dāng)強(qiáng)度的電流，來改變相位。通常的非晶態(tài)的電阻率高于通常的結(jié)晶態(tài)， 而此種電阻差異易于檢測(cè)，即可代表不同數(shù)據(jù)內(nèi)容。該種物質(zhì)特性引發(fā)研 究動(dòng)機(jī)，以利用可控制的電阻材料，制作非易失、并且可隨機(jī)讀寫的存儲(chǔ) 器電路。非晶態(tài)轉(zhuǎn)換至結(jié)晶態(tài)的過程，通常采用較低的操作電壓。由結(jié)晶態(tài)轉(zhuǎn) 換為非晶態(tài)的過程，在此稱為『重置』(reset)。其通常需要較高的操作電 壓，包含一短時(shí)間且高密度的電流脈沖，以熔化或破壞結(jié)晶結(jié)構(gòu)，隨后快 速冷卻相變化材料，經(jīng)淬火處理，將至少一部分的相變化結(jié)構(gòu)穩(wěn)定為非晶 態(tài)。此一過程，通過重置電流將相變化材料由結(jié)晶態(tài)轉(zhuǎn)變?yōu)榉蔷B(tài)，而人 們希望盡量降低重置電流的強(qiáng)度。為降低重置電流的強(qiáng)度，可降低存儲(chǔ)器 單元中的相變化材料裝置尺寸，或者降低電極與相變化材料的接觸區(qū)域大 小，因此較高的電流密度可以在較小的絕對(duì)電流值穿過相變化材料裝置的 情況下實(shí)現(xiàn)。采用小量的可編程電阻材料，為此項(xiàng)技術(shù)發(fā)展方向之一，尤其是制作 小孔洞(pores)。顯示小孔洞發(fā)展的專利包含Ovshinsky, "Multibit SingleCell Memory Element Having Tapered Contact", U.S. Pat， No.5，687,l 12，專利 發(fā)證日期1997年11月11日；Zahorik et al., "Method of Making Chalcogenide [sic] Memory Device", U.S. Pat. No.5,789,277，專利發(fā)證日期1998年8月4 日；Doan et al,， "Controllable Ovonic Phase-Change Semiconductor Memory Device and Methods of Gabracting the Same," U.S, Pat No. 6,150,253,專利 發(fā)證日期2000年11月21日，以及Reinberg, "Chalcogenide Memory Cell with a Plurality of Chalcogenide Electrodes," U.S. Pat. No. 5,920,788，專利發(fā) 證日期1999年7月6曰。相變化存儲(chǔ)器中，利用電流使相變化材料在結(jié)晶態(tài)與非晶態(tài)之間轉(zhuǎn) 換，以儲(chǔ)存數(shù)據(jù)。電流加熱材料同時(shí)引發(fā)相態(tài)之間的轉(zhuǎn)換。非晶態(tài)轉(zhuǎn)換至 結(jié)晶態(tài)的過程，通常采用較低的操作電壓。由結(jié)晶態(tài)轉(zhuǎn)換為非晶態(tài)的過程， 于此稱為『重置』。其通常需要較高的操作電壓。此一過程，通過重置電 流將相變化材料由結(jié)晶態(tài)轉(zhuǎn)變?yōu)榉蔷B(tài)，而人們希望盡量降低重置電流的 強(qiáng)度。為降低重置電流的強(qiáng)度，可降低存儲(chǔ)單元中的主動(dòng)相變化組件的尺 寸。與相變化存儲(chǔ)裝置相關(guān)的問題之一在于，因?yàn)橹刂貌僮魉璧碾娏鲝?qiáng) 度，由需要改變相態(tài)的相變化材料的體積而定。因此，采用標(biāo)準(zhǔn)集成電路 制作工藝的存儲(chǔ)單元，即會(huì)因?yàn)橹圃煸O(shè)備的最小特征尺寸而受到限制。是 故，必須為存儲(chǔ)單元發(fā)展可以提供次光刻尺寸的技術(shù)，其可提供目前所欠 缺大尺寸高密度存儲(chǔ)裝置所需的一致性與可靠度。一種控制相變化存儲(chǔ)單元主動(dòng)區(qū)域大小的方法，是設(shè)計(jì)極小的電極， 以輸送電流至相變化材料的主體。這種小電極結(jié)構(gòu)在小區(qū)域中誘發(fā)相變化 材料內(nèi)的相變化，該小區(qū)域呈蘑菇頭狀，位于接觸區(qū)域。參見，U.S. Pat, No.6,429,064，專利發(fā)證日期2002年8月6日,Wicker, "Reduced Contact Areas of Sidewall Conductor"; U.S. Pat. No.6,462,353 ，專利發(fā)證日期2002 年10月8日，Gilgen,"Method for Fabricating a Small Area of Contact Between Electrodes";U.S,Pat,No.6,501，lll，專利發(fā)證日期2003年7月1日，Lowrey， "Three-Dimensional(3D) Programmable Device"， 以及 U.S. Pat. No.6，563,156，專利發(fā)證日期2003年7月1日，Harshfield, "Memory Elements and Methods for Making Same"。由此產(chǎn)生構(gòu)想，設(shè)計(jì)形成存儲(chǔ)單元的結(jié)構(gòu)與方法，而此種結(jié)構(gòu)具有小主動(dòng)區(qū)域的可編程電阻材料，使用可靠與可重復(fù)的制作工藝技術(shù)。 發(fā)明內(nèi)容有鑒于此，本發(fā)明的一個(gè)目的在于提供一種存儲(chǔ)單元，包含可利用施 加能量在電性狀態(tài)之間切換的存儲(chǔ)材料，該存儲(chǔ)單元包含底電極、頂電極、 與存儲(chǔ)組件。底電極包含一具有一第一側(cè)向尺寸的第一下方部分，另包含 第二上方部分。該第二上方部分具有大致為環(huán)形的頂終端，該環(huán)形頂終端 圍繞非導(dǎo)體中央?yún)^(qū)域，該環(huán)形頂終端具有第二側(cè)向尺寸。第一側(cè)向尺寸的 長度小于第二側(cè)向尺寸。該第一下方部分為無穿孔結(jié)構(gòu)。存儲(chǔ)組件包含存 儲(chǔ)材料，其可利用施加能量轉(zhuǎn)換電性狀態(tài)。存儲(chǔ)組件位于頂電極與底電極 第二部份的環(huán)形頂終端之間，同時(shí)與該頂電極與該底電極第二部分的該環(huán) 形頂終端具有電性接觸。在某些范例中，環(huán)形頂終端在存儲(chǔ)組件的邊墻厚度為2 10nm。在某些范例中，第一側(cè)向尺寸的長度約為第二側(cè)向尺寸的 兩倍。在某些范例中，非導(dǎo)體中央?yún)^(qū)域包含第一介電材料與頂電極的第二 上方部份，該非導(dǎo)體中央?yún)^(qū)域受到第二介電材料包圍，并直接與該第二介 電材料接觸。該第一介電材料與第二介電材料具有不同的刻蝕特性。本發(fā)明的另一個(gè)目的在于提供一種制作存儲(chǔ)裝置的方法，該存儲(chǔ)裝置 包含可利用施加能量轉(zhuǎn)換電性狀態(tài)的存儲(chǔ)材料，制作工藝如下提供存儲(chǔ)單元存取層，該存儲(chǔ)單元存取層具有頂表面與一位于該頂表面的導(dǎo)電組件。形成一第一電極材料層于該頂表面之上；形成一第一介電材料層于該 第一電極材料層之上；形成一掩膜于該第一介電材料與電極材料層之上； 去除未被該掩膜所覆蓋的該第一介電材料層與該第一電極材料層部分；以 及去除該掩膜留下介電/電極堆棧于導(dǎo)電組件之上，介電/電極堆棧包含介 電間隙組件，其位于底電極組件之上。建立一底電極結(jié)構(gòu)于該介電/電極堆 棧之上，包含形成一底電極，該底電極包含一第一下方部分，以及一第 二上方部分，該第二上方部分具有一圍繞該介電間隙層組件的環(huán)形頂終 端；以及形成一介電側(cè)壁子，以圍繞該底電極的該第二上方部分；底電極 結(jié)構(gòu)包含介電間隙組件，其系為底電極組件與第二電極材料層所包圍。第 二電極材料層為第二介電材料層所覆蓋。隨后去除第二介電材料層與第二 電極材料層覆蓋介電間隙組件的部份，以利用介電間隙組件形成介電間隙層，而留下部份第二介電材料層，以包圍第二電極材料層的剩余部份，同 時(shí)建立底電極。形成一存儲(chǔ)組件于該環(huán)形頂終端之上；以及形成一頂電極 于存儲(chǔ)組件之上。在某些范例中，進(jìn)行去除介電間隙層組件的第二介電材料層與第二電極材料層部份的步驟可讓環(huán)形頂終端具有厚度2 10nm的邊墻。在某些范 例中，去除介電間隙層組件的第二介電材料層與第二電極材料層部份的步 驟包含刻蝕步驟、以及隨后的平面化步驟、同時(shí)更包含選擇與第二介電材 料相異的第一介電材料，使該第一介電材料與該第二介電材料層具有不同 的刻蝕特性，由此在該刻蝕步驟中，該介電間隙層組件無實(shí)質(zhì)重要的刻蝕。 本發(fā)明的其它特征、目的、與優(yōu)點(diǎn)可參考下述圖式、以及實(shí)施方式。


圖1為依據(jù)本發(fā)明的一種實(shí)施例所制作的集成電路裝置方塊示意圖。 圖2為圖1中存儲(chǔ)陣列的部分示意圖。圖3為依據(jù)本發(fā)明的一種實(shí)施例所制作的存儲(chǔ)單元簡(jiǎn)化側(cè)視范例圖。 圖5、圖6、圖7、圖8、圖9、圖10、圖ll、圖12、圖13、圖14、 與圖15為制作圖15的存儲(chǔ)裝置的制作步驟示意圖。主要組件符號(hào)說明10 集成電路12 存儲(chǔ)陣列14 字線譯碼器16、 56、 58、 106、 108字線18 位線譯碼器20、 60、 62、 130 位線22、 26 總線24 方塊28 數(shù)據(jù)輸入線30 其它電路32 數(shù)據(jù)輸出線34 控制器36 偏壓安排供應(yīng)電壓38、 40、 42、 44 存取晶體管46、 48、 50、 52 相變化組件54、 100 源極線68 存儲(chǔ)單元70 底電極72 頂電極74 存儲(chǔ)組件76 第一部份78 第一側(cè)向尺寸80 第二部份82 環(huán)形頂終端84 中央?yún)^(qū)域86 第二側(cè)向尺寸87、 91 邊墻厚度88、 89 介電間隙層 90、 120、 122 介電材料 92、 98 拴塞94 存儲(chǔ)單元存取層96 襯底102 介電薄層104 表面110、 112 薄層114、 116 光刻膠115 介電/電極桿117 底電極組件118 電極材料119 介電間隙層組件 121 外部終端123 底電極結(jié)構(gòu)
124 存儲(chǔ)材料 126 頂電極材料 128 存儲(chǔ)裝置 132 導(dǎo)體溝道
具體實(shí)施例方式
以下說明的實(shí)施方式將主要依據(jù)特定的實(shí)施例以及方法。應(yīng)理解為此 處無意將本發(fā)明限制于公開的特定實(shí)施例以及方法，而且本發(fā)明可利用其 它特征、組件、方法、與實(shí)施例來實(shí)施。較佳實(shí)施例意在說明本發(fā)明，而 非用于限制本發(fā)明的范圍，發(fā)明的范圍應(yīng)以權(quán)利要求書的范圍作為主要的 依據(jù)。本領(lǐng)域技術(shù)人員可依據(jù)下列說明，而可得知多種均等的變化。多個(gè) 實(shí)施例中的類似組件采用類似的組件數(shù)字編號(hào)。
參照?qǐng)D1，依據(jù)本發(fā)明可制作的一種集成電路10的簡(jiǎn)化示意方塊圖。 電路10包含相變化存儲(chǔ)陣列12，該相變化存儲(chǔ)陣列12是利用相變化存儲(chǔ) 單元(未顯示)，制作于半導(dǎo)體襯底之上，稍后將更詳細(xì)說明。 一字線譯 碼器14與多條字線16具有電性通訊。位線譯碼器18與多條位線20具有 電性通訊，以由相變化存儲(chǔ)陣列12中的相變化存儲(chǔ)單元(未顯示)讀取 或?qū)懭霐?shù)據(jù)。地址經(jīng)由總線22，提供至字線譯碼器與驅(qū)動(dòng)器14以及位線 譯碼器18。方塊24中的感應(yīng)放大器與數(shù)據(jù)輸入結(jié)構(gòu)，經(jīng)由數(shù)據(jù)總線26 與位線譯碼器18耦合。數(shù)據(jù)由集成電路10上的輸入/輸出端，或由集成電 路10之上的其它內(nèi)部或外部的數(shù)據(jù)源到經(jīng)由數(shù)據(jù)輸入線28，到達(dá)方塊24 的數(shù)據(jù)輸入結(jié)構(gòu)。集成電路10也可能包含其它電路30，例如可為通用目 的的處理器、特殊目的的應(yīng)用電路、或由陣列12支持的模塊組合，提供 系統(tǒng)單芯片的功能。數(shù)據(jù)由方塊24中的感應(yīng)放大器，經(jīng)過數(shù)據(jù)輸出線32， 到達(dá)集成電路10的輸入/輸出端，或者到達(dá)集成電路10的其它內(nèi)部或外部 數(shù)據(jù)終點(diǎn)。
本實(shí)施例采用控制器34，該控制器34是利用偏壓安排狀態(tài)機(jī)器，控 制偏壓安排供給電壓36的狀態(tài)，例如讀取、編程、擦除、擦除驗(yàn)證、以 及編程驗(yàn)證電壓。控制器34也采用現(xiàn)有技術(shù)所使用的特殊目的邏輯電路。
10在另一實(shí)施例中，控制器34包含一通用目的處理器，其可整合至相同集 成電路，以執(zhí)行計(jì)算機(jī)程序，進(jìn)而控制裝置的運(yùn)作。在又一實(shí)施例中，可采用特殊目的邏輯電路與通用目的處理器的組合，以完成控制器34。如圖2所示，相變化存儲(chǔ)陣列12的各存儲(chǔ)單元包含一個(gè)存取晶體管(或其它存取裝置，例如二極管)、以及相變化組件，其中四個(gè)存取晶體 管繪示如38、 40、 42、 44，而四個(gè)相變化組件繪示如46、 48、 50、 52。 各存取晶體管38、 40、 42、 44的源極共同連接至一源極線54，源極線54 在一源極線終端55結(jié)束。在另一實(shí)施例中，這些選擇裝置的源極線之間 不具電性連接，而可以獨(dú)立控制。多條字線16 (包括字線56與58)沿著 第一方向平行延伸。字線56、 58與字線譯碼器14具有電性通訊。存取晶 體管38、 42的柵極連接至一共同字線(例如字線56)，而存取晶體管40、 44的柵極共同連接至字線58。多條位線20 (包括位線60、 62)中，位線 60連接到相變化組件46、 48的一端。尤其，相變化組件46連接于存取晶 體管38的漏極與位線60，而相變化組件48連接于存取晶體管40的漏極 90與位線60。相似地，相變化組件50連接于存取晶體管42的漏極與位 線62，而相變化組件52連接于存取晶體管44的漏極與位線62。需注意 的是，在圖中為了方便起見，僅繪示四個(gè)存儲(chǔ)單元，在實(shí)際應(yīng)用中，陣列 12可包括上千個(gè)至上百萬個(gè)此種存儲(chǔ)單元。同時(shí)，也可使用其它陣列結(jié)構(gòu)， 例如將相變化存儲(chǔ)組件連接到源極。圖3為依據(jù)本發(fā)明所制作的蘑菇型存儲(chǔ)單元68。存儲(chǔ)單元68包含底 電極70、頂電極72、以及位于二者之間的存儲(chǔ)組件74。底電極70可由適 當(dāng)?shù)碾姌O材料制成，例如氮化鈦(TiN)、氮化鉭(TaN)或氮化鎢(WN)。頂電 極72通常由氮化鈦組成，而存儲(chǔ)組件74則通常由電阻存儲(chǔ)材料構(gòu)成，如 GST，稍后將更詳細(xì)說明。底電極70包含第一部份76，其具有第一側(cè)向 尺寸78，以及第二部份80，其具有環(huán)形頂終端82。上方終端82圍繞中央 區(qū)域84，其具有位于存儲(chǔ)組件74之中的第二側(cè)向尺寸86以及一邊墻厚度 87。邊墻厚度87的較佳實(shí)施例為2 10nm。第一側(cè)向尺寸78長于第二側(cè)向尺寸86。在一種實(shí)施例中，第一側(cè)向尺寸78為50至90nm，最佳實(shí)施 例為65 nm;而第二側(cè)向尺寸86為20至45 nm，最佳實(shí)施例為32 nm。第 一側(cè)向尺寸78通常約為第二側(cè)向尺寸86長度的兩倍。相較于第一部分76的寬度設(shè)計(jì)與第二部分80相同，若使第一部份76的寬度大于第二部分80 的寬度，后者可讓底電極70具有更好的機(jī)械穩(wěn)定性。中央部分84包含介電間隙層88，而介電側(cè)壁子89圍繞第二部分80。 介電側(cè)壁子89在存儲(chǔ)組件74之中具有邊墻厚度91，通常為10 30nm。 介電間隙層88與介電側(cè)壁子89通常由不同的介電材料制成，具有不同的 刻蝕特性，因此在刻蝕建立介電側(cè)壁子89的程序中(詳如稍后圖10至圖 12)，介電間隙層88未有任何實(shí)質(zhì)的刻蝕。介電側(cè)壁子89的設(shè)計(jì)，可在刻 蝕過程保護(hù)底電極70的第二部分80，詳如下述。由于上方終端82的邊墻 厚度87相對(duì)較薄，因此該設(shè)計(jì)相當(dāng)重要。介電間隙層88與介電側(cè)壁子89 的典型材料包含SiNx、氮氧化硅、與鉭氧化物。介電材料90，例如SiOx， 圍繞介電間隙層88與第一部分76。第一部分76緊靠拴塞92。存儲(chǔ)單元68的建構(gòu)提供數(shù)項(xiàng)優(yōu)點(diǎn)。具有與存儲(chǔ)組件74接觸的環(huán)形頂 終端82，可減低底電極70與存儲(chǔ)組件74的接觸面積，由此集中電流，以 減低所需的重置能量與重置電流。此外，相較于圓柱狀底電極，環(huán)形頂終 端82在修整之后可提供較佳的制作工藝一致性。這是因?yàn)楣饪烫卣鞒叽?變異與制作圓柱狀底電極與環(huán)形底電極時(shí)的修整制作工藝，會(huì)對(duì)各底電極 造成較高的半徑變異。然而，圓柱狀底電極的半徑變異對(duì)于圓柱狀底電極 的影響，高于對(duì)環(huán)形底電極的影響。這是因?yàn)閳A柱狀底電極的面積，是由 半徑的平方?jīng)Q定的(兀R2)，而具有環(huán)形頂終端的底電極接觸面積則僅由半 徑?jīng)Q定(2ttRT， T為邊墻厚度)，而非由半徑平方?jīng)Q定。制作磨菇型變化存儲(chǔ)單元68的方法，將在圖4至圖15說明?，F(xiàn)在參 照?qǐng)D4，顯示形成于襯底96之上的存儲(chǔ)單元存取層94，襯底96通常為二 氧化硅。存取層94通常包含存取晶體管(未顯示)，亦可使用其它種類的 存取裝置，諸如二極管。存取層94包含第一與第二拴塞92、 98以及源極 線IOO，均位于介電薄層102之中。第一與第二拴塞92、 98與源極線100 通常為鎢。存儲(chǔ)單元存取層94亦包含多晶硅字線106、 108。存儲(chǔ)單元存 取層94具有上方表面104。圖5顯示沉積電極材料(例如氮化鈦)薄層110于上方表面104之上的 結(jié)果，稍后再沉積與介電間隙層88的材料相同的薄層112。參見圖6，光 刻掩膜114隨后形成于圖5的結(jié)構(gòu)之上，并大致與拴塞92、 98對(duì)準(zhǔn)。較佳實(shí)施例中，光刻掩膜114具有一最小光刻側(cè)向特征尺寸，例如30至65 nm，最佳實(shí)施例為45nm。圖7顯示修整光刻的步驟，以產(chǎn)生修整過后的 光刻掩膜116。較佳實(shí)施例中，各個(gè)修整過的光刻掩膜116具有次光刻側(cè) 向特征尺寸，例如15至32nm，最佳實(shí)施例為22nm。薄層110與112上 未由光刻掩膜116覆蓋的部分會(huì)被刻蝕，此外如圖8所示，光刻掩膜116 去除后留下介電/電極堆棧115，其中包含底電極組件117與介電間隙層組 件119。介電間隙層組件119具有外部終端121。如圖9所示，電極材料 118 (通常與薄層110為相同材料)沉積于介電/電極堆棧115上，以建立 底電極結(jié)構(gòu)123。圖10顯示沉積介電材料120至圖9的結(jié)構(gòu)上的結(jié)果，介 電材料120與介電側(cè)壁子89采用相同材料。圖9與圖10的沉積通常采用 化學(xué)氣相沉積法(CVD)完成。刻蝕介電材料120，隨后刻蝕裸露的電極材 料118(其系覆蓋介電間隙組件119的外部終端121)，以建立如圖11所示 的結(jié)構(gòu)。進(jìn)行此一刻蝕步驟，可留下介電材料層125，側(cè)向圍繞第二電極 材料層118的剩余部分127，而剩余部分127又圍繞介電間隙組件119。圖12顯示沉積介電材料122至圖11的結(jié)構(gòu)上的結(jié)果，隨后再施以化 學(xué)機(jī)械研磨(CMP)處理；該材料122通常與襯底96的材料相同。由此 建立圖3的底電極70與介電間隙層88及介電側(cè)壁子89，而介電材料122 的作用如同圖3的介電材料90。圖13顯示沉積存儲(chǔ)材料124(通常為GST) 至圖12的結(jié)構(gòu)上的結(jié)果，隨后沉積頂電極材料126至存儲(chǔ)材料124之上。 圖14顯示圖案化存儲(chǔ)材料124與頂電極材料126，以建立圖3的存儲(chǔ)組件 74與頂電極72的結(jié)果。經(jīng)過金屬化步驟，位線130通過導(dǎo)體溝道132與 頂電極72連接，即可如圖15構(gòu)成完整的存儲(chǔ)裝置128。介電材料88、 89可能包含一電性絕緣體，其包含由硅、鈦、鋁、鉭、 氮、氧、與碳的群組中的一種或多種元素。裝置較佳實(shí)施例中，介電材料 88、 89具有低熱傳導(dǎo)性，小于約0.014 J/cm*K*sec。在其它較佳實(shí)施例中， 存儲(chǔ)組件74系由相變化材料制成，絕熱介電材料88、 89的至少一者的熱 傳導(dǎo)性小于非晶狀態(tài)的相變化材料，或小于包含GST的相變化材料的熱 傳導(dǎo)約0.003 J/cm*K*sec。代表性的絕熱材料，包含由硅(Si)、碳(C)、氧(O)、 氟(F)、與氫(H)所構(gòu)成的一組合?？勺鳛榻^熱介電材料88、 89的絕熱材料 的范例，尚包含二氧化硅、碳?xì)溲趸琛⒕蹃嗸０?polyimide)、聚酰胺(polyamide)、以及氟碳聚合物。其它可作為絕熱介電材料88、 89的絕熱 材料范例，包含氟化二氧化硅、聚倍半硅氧垸(Silsesquioxane)、聚芳香烯 乙醚(polyarylene ethers)、聚對(duì)二甲苯(parylene )、含氟聚合物 (fluoro-polymers)、氟化非晶碳(fluorinated amorphous carbon)、鉆石結(jié)構(gòu)碳、 多孔硅、中孔硅化物(mesoporous silica)、多孔聚倍半硅氧烷(porous silsesquioxane)、多孔聚亞酰胺(porouspolyimide)、以及多孔聚芳香烯乙醚 (porous polyarylene ethers)。在其它實(shí)施例中，絕熱結(jié)構(gòu)包含填充氣體的空 孔以絕熱。介電材料88、 89中的單層結(jié)構(gòu)或多層結(jié)構(gòu)組合，可絕熱或作 為非導(dǎo)體。可編程電阻型存儲(chǔ)材料(例如相變化材料)的可用性質(zhì)，包含該材料的 電阻值可編程，較佳者為可逆編程；例如可利用電流可逆地引致在兩種相 態(tài)之間變化。這些至少兩種固態(tài)相包含一非晶相與一結(jié)晶相。然而，在實(shí) 際操作時(shí)，可編程電阻材料可能無法完全轉(zhuǎn)換為非晶相或結(jié)晶相?；旌喜?同相態(tài)的中介相，可能會(huì)在材料性質(zhì)上具有可測(cè)知的差異。兩固態(tài)通常為 兩種穩(wěn)定態(tài)，同時(shí)具有不同的電性特征。可編程電阻可能包含一硫材料， 其中可能包含GST。在以下揭露的內(nèi)容中，相變化或者其它存儲(chǔ)材料通常 指GST，且應(yīng)理解，也可采用其它種類的相變化材料。此處一種可供存儲(chǔ) 單元所用的材料為Ge2Sb2Te5。此處所載的存儲(chǔ)裝置128可輕易地以標(biāo)準(zhǔn)光刻與薄膜沉積技術(shù)制作， 形成存儲(chǔ)單元中在編程時(shí)實(shí)際改變電阻的非常小尺寸區(qū)域，而無須利用額 外步驟形成次光刻圖案。依據(jù)本發(fā)明的實(shí)施例，存儲(chǔ)材料可能是可編程電 阻材料，通常為相變化材料，例如Ge2Sb2Te5以及下述其它材料。存儲(chǔ)組 件74之中會(huì)改變相態(tài)的區(qū)域很小，因此，用以改變相態(tài)的重置電流強(qiáng)度 亦小。存儲(chǔ)裝置128的實(shí)施例，包含利用相變化的存儲(chǔ)材料，其中包含硫化 物材料以及其它材料，作為存儲(chǔ)組件74。硫化物可能包含氧(O)、硫(S)、 硒(Se)、碲(Te)等四種元素，為元素周期表第六族的一部分。硫化物包含硫 族元素的化合物，以及一種正電性較強(qiáng)的元素或化合物基(radical);硫化 物合金則包含硫族元素與其它元素的組合，例如過渡金屬。硫化物合金通 常包含一種以上的元素周期表第四族元素，例如鍺(Ge)和錫(Sn)。通常，14硫化物合金中包含一種以上的銻(Sb)、鎵(Ga)、銦(In)、與銀(Ag)元素。文 獻(xiàn)中已有許多種類的相變化存儲(chǔ)器材料，例如下列合金Ga/Sb、 In/Sb、 In/Se、 Sb/Te、 Ge/Te、 Ge/Sb/Te、 In/Sb/Te、 Ga/Se/Te、 Sn/Sb/Te、 In/Sb/Ge、 Ag/In/Sb/Te、 Ge/Sn/Sb/Te、 Ge/Sb/Se/Te、以及Te/Ge/Sb/S。 Ge/Sb/Te的合 金家族中，許多合金組合均可作為相變化存儲(chǔ)器材料，此類組合可特定為 TeaGebSb1Q().(a+b)，其中a與b代表原子百分比，總原子組成為100%。已有 研究人員指出，效能最佳的合金，其沉積材料中的Te平均濃度均小于70%， 通常小于60%，而其范圍多為23%至58%之間，最佳濃度又為48%至58% 的Te。 Ge的濃度則為5%以上，范圍約為8%至30°/。之間，通常小于50%。 最佳實(shí)施例中，Ge的濃度范圍約為8。/。至40。/。。此一組成中，最后一項(xiàng)主 要組成元素為Sb。 (Ovshinsky， 112 patent, columns 10-11)。另一研究人員 所評(píng)估的特定合金包含Ge2Sb2Te5、 GeSb2Te4、與GeSb4Te7(Noboru Tamada, "Potential of Ge-Sb-Te Phase-Change Optical Disks for High-Data-Rate-Recording", SPIE v. 3109， pp. 28-37 (1997))。就更為普遍的 面向，過渡金屬，例如絡(luò)(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉑(Pt)， 與上述元素的合金，均可能與Ge/Sb/Te組成相變化合金，并使其具備可編 程電阻的性質(zhì)?？勺鳛榇鎯?chǔ)器材料的特定范例，見于Ovshinsky' 112 at column 11-13，此處的所載的范例即為參考上述文獻(xiàn)所為的組合。相變化材料通?？捎诜蔷Ч虘B(tài)相的第一結(jié)構(gòu)，與通常為結(jié)晶固態(tài)相的 第二結(jié)構(gòu)之間來回轉(zhuǎn)換，而此種轉(zhuǎn)換是進(jìn)行于存儲(chǔ)單元中的主動(dòng)信道區(qū) 域。此等合金至少具有兩種穩(wěn)定態(tài)?！悍蔷А恢赶噍^于單晶而言，較無固 定晶向的結(jié)構(gòu)，例如較結(jié)晶相具有更高的電阻率等特性。『結(jié)晶』則指相 對(duì)于非晶結(jié)構(gòu)而言，較有固定晶向的結(jié)構(gòu)，例如較非晶相具有更低的電阻 率等特性。通常而言，可于完全非晶態(tài)與完全結(jié)晶態(tài)之間，利用電流變換 相變化材料的相態(tài)。非晶態(tài)與結(jié)晶態(tài)轉(zhuǎn)換所影響的其它材料性質(zhì)，尚包括 原子排列、自由電子密度、與活化能。此種材料可轉(zhuǎn)換為兩種相異的固態(tài) 相，亦可轉(zhuǎn)換為兩種固態(tài)相的組合，故可于完整非晶相與完整結(jié)晶相之間， 形成灰色地帶，材料的電性亦將隨之轉(zhuǎn)換相變化合金可利用電脈沖改變相態(tài)。就過去的觀察，得知時(shí)間較短、 振幅較大的脈沖，較傾向?qū)⑾嘧兓牧限D(zhuǎn)為通常的非晶態(tài)。而時(shí)間長、振幅較低的脈沖，則易將相變化材料轉(zhuǎn)為通常的結(jié)晶態(tài)。時(shí)間短且振幅高的 脈沖，能量較高，足以破壞結(jié)晶態(tài)的鍵能，同時(shí)縮短時(shí)間可防止原子重新 排列為結(jié)晶態(tài)。無須大量實(shí)驗(yàn)，即可獲得適當(dāng)?shù)拿}沖參數(shù)，以應(yīng)用于特定 的相變化材料與裝置結(jié)構(gòu)。以下簡(jiǎn)單介紹四種電阻存儲(chǔ)材料。1. 硫化物材料GexSbyTez x:y:z = 2:2:5其它組成為x:0~5, y:0 5, z:0~10GeSbTe加入添加物(doping)，例如N-、 Si-、 Ti-、或添加其它元素。 制作方法以PVD濺射或磁控濺射法，采用Ar、 N2、和/或He等 作為反應(yīng)氣體，硫化物壓力為lmtorr lOOmtorr。此一沉積步驟通常在室 溫下完成。可采用深寬比1 5的準(zhǔn)直儀，以增進(jìn)填充效能。為增進(jìn)填充的 效能，常施加數(shù)十伏特至數(shù)百伏特的DC偏壓。另一方面，亦可同時(shí)結(jié)合 DC偏壓與準(zhǔn)直儀的使用。有時(shí)需要在真空或N2環(huán)境中進(jìn)行后沉積的退火處理，以提升硫化物 材料的結(jié)晶狀態(tài)。退火溫度的通常范圍為100C至400C，退火時(shí)間則小于 30分鐘。硫化物材料的厚度依據(jù)單元結(jié)構(gòu)的設(shè)計(jì)有所不同。通常而言，硫化物 材料的厚度若高于8nm，則可具有相變化的特性，如此材料即有兩種以上 具有穩(wěn)定電阻的相態(tài)。2. CMR但磁電阻，colossal magneto resistance)材料 PrxCayMn03x:y=0.5:0.5或其它組成x:0 l,y:0-l可采用包含Mil氧化物的其它CMR材料制作方法利用PVD濺射或 磁控濺射法，采用Ar、 N2、和/或He等作為反應(yīng)氣體，壓力為lmtorr 100mtorr。沉積溫度范圍可為室溫至600C，會(huì)依據(jù)后沉積制作工藝而有不 同?？刹捎蒙顚挶? 5的準(zhǔn)直儀，以增進(jìn)填充效能。為增進(jìn)填充的效能， 常施加數(shù)十伏特至數(shù)百伏特的DC偏壓。另一方面，亦可同時(shí)結(jié)合DC偏壓與準(zhǔn)直儀的使用。同時(shí)，亦可能施加幾十高斯至10,000高斯的磁場(chǎng)，以 增進(jìn)磁結(jié)晶態(tài)的排列。有時(shí)需要于真空、N2或N2/02混合的環(huán)境中進(jìn)行后沉積的退火處理，以提升CMR材料的結(jié)晶狀態(tài)。退火溫度的通常范圍為400C至600C，退 火時(shí)間則小于2小時(shí)。CMR材料的厚度依據(jù)單元結(jié)構(gòu)的設(shè)計(jì)而有不同，其核心材料的厚度 可為10nm至200nm。一般常采用YBCO(YBaCu03， 一種高溫超導(dǎo)材料)緩沖層，己增進(jìn) CMR材料的結(jié)晶性質(zhì)。YBCO先于CMR材料而沉積，其厚度范圍約為 30腿至200誰。3. 二元素化合物NixOy; TixOy; AlxOy; WxOy; ZnxOy; ZrxOy; CuxOy;等x:y=0.5:0.5或其它組成x:0~l， y:0~l制作方法1. 沉積利用PVD濺射或磁控濺射法，采用Ar、 N2、和/或He等作 為反應(yīng)氣體，壓力為lmtorr 100mtorr,以金屬氧化物作為鈀材，諸如NixOy、 TixOy、 AlxOy、 WxOy、 ZnxOy、 ZrxOy、 CiixOy等。此一沉積步驟通常完成 于室溫之下?？刹捎蒙顚挶? 5的準(zhǔn)直儀，以增進(jìn)填充效能。為增進(jìn)填充 的效能，常施加數(shù)十伏特至數(shù)百伏特的DC偏壓。另一方面，亦可同時(shí)結(jié) 合DC偏壓與準(zhǔn)直儀的使用。有時(shí)需要于真空、N2或N2/02混合的環(huán)境中進(jìn)行后沉積的退火處理，以促進(jìn)金屬氧化物中的氧分子擴(kuò)散。退火溫度的通常范圍為400C至600C， 退火時(shí)間則小于2小時(shí)。2. 反應(yīng)沉積利用PVD濺射或磁控濺射法，采用Ar/02、 Ar/N2/02、 和/或純02、 He/02、 He/N2/02等作為反應(yīng)氣體，壓力為lmtorr 100mtorr, 以金屬氧化物作為鈀材，諸如Ni、 Ti、 Al、 W、 Zn、 Zr、 Cu等。此一沉 積步驟通常完成于室溫之下?？刹捎蒙顚挶? 5的準(zhǔn)直儀，以增進(jìn)填充效 能。為增進(jìn)填充的效能，常施加數(shù)十伏特至數(shù)百伏特的DC偏壓。另一方 面，亦可同時(shí)結(jié)合DC偏壓與準(zhǔn)直儀的使用。有時(shí)需要于真空、N2或N2/02混合的環(huán)境中進(jìn)行后沉積的退火處理，以促進(jìn)金屬氧化物中的氧分子擴(kuò)散。退火溫度的通常范圍為400C至600C， 退火時(shí)間則小于2小時(shí)。3. 氧化利用高溫爐或RTP等高溫氧化系統(tǒng)。溫度范圍約為200C至 700C，以純02或02/1^2混合氣體，在幾個(gè)mtorr至latm的壓力下進(jìn)行反 應(yīng)。時(shí)間的范圍可為幾分鐘至幾個(gè)小時(shí)。另一氧化方法為液晶氧化。以 RF或DC來源的液晶，以純02、 Ar/02或Ar/N2/02混和氣體，在lmtorr 至100mtorr的壓力下，氧化Ni、 Ti、 Al、 W、 Zn、 Zr、或Cu等金屬表面。 氧化時(shí)間的范圍則可為幾秒鐘至幾分鐘。氧化溫度的范圍，為室溫至300C，依據(jù)液晶氧化的程度而有所不同。4. 高分子材料 TCNQ摻雜Cu、 C60、 Ag等 PCBM-TCNQ混合高分子制作方法1. 蒸鍍利用熱蒸鍍、電子束蒸鍍、或分子束磊晶(MBE)系統(tǒng)。固態(tài) TCNQ與摻雜物質(zhì)共同于單一反應(yīng)箱中蒸發(fā)。固態(tài)的TCNQ與摻雜物質(zhì)置 放于鎢舟(W-boat)、鉭舟(Ta-boat)、或陶瓷舟之中?？墒┘痈唠娏骰螂娮邮?以熔化來源，方得將材料混和，并沉積于晶圓片之上。其中無高活性的化 學(xué)成分或氣體。沉積的壓力約為10-4torr至10-10torr，晶圓片溫度范圍則 為室溫至200C。沉積后，有時(shí)需要于真空或N2環(huán)境中進(jìn)行退火，以增進(jìn)高分子材料 的組成分布。退火溫度范圍約為室溫至300C，退火時(shí)間則小于l小時(shí)。2. 旋涂法利用旋涂機(jī)，以摻雜的TCNQ溶液，于1000rpm以下的 旋轉(zhuǎn)速度旋涂。旋涂后，靜置晶圓片，以于室溫至200C的溫度范圍內(nèi)， 等待固態(tài)相形成。等待時(shí)間范圍可由幾分鐘至幾天，依據(jù)溫度與形成條件 而有所不同。其它關(guān)于制作、組成材料、使用、與操作相變化隨機(jī)存取存儲(chǔ)裝置的 信息，請(qǐng)參照美國專利申請(qǐng)?zhí)柎a11/155,067，申請(qǐng)日期2005年6月17日， 名稱為『Thin Film Fuse Phase Change Ram And Manufacturing Method』， Attorney Docket No. MXIC 1621-1較佳實(shí)施例中，與存儲(chǔ)組件74接觸的底電極與頂電極70、 72的全部18或部分，包含一電極材料，例如氮化鈦或者其它可與存儲(chǔ)組件74的相變 化材料兼容的導(dǎo)體。其它種類的導(dǎo)體，諸如鋁、鋁合金、氮化鈦、氮化鉭、 氮化鋁鈦、氮化鋁鉭等，可應(yīng)用于拴塞結(jié)構(gòu)、頂與底電極結(jié)構(gòu)。其它導(dǎo)體 可為由鈦、鎢、鉬、鋁、鉭、銅、鉑、銥、鑭、鎳、釕、及氧的群組中所選出的一元素或者多種元素。氮化鈦為較佳實(shí)施例，因其與GST(如上述) 存儲(chǔ)組件74具有較佳接觸、且為半導(dǎo)體制作通常使用的材料、同時(shí)可在 GST轉(zhuǎn)換的較高溫度提供較佳的擴(kuò)散掩膜，通常約在60(TC至70(TC的范 圍。前述說明可能使用例如以上、以下、頂、底、上方、下方等詞匯。此 等詞匯是在協(xié)助了解本發(fā)明的內(nèi)容，而非意欲限制發(fā)明的范圍。本發(fā)明參酌較佳實(shí)施例與實(shí)施方法揭露如前述，所應(yīng)理解的是，前述 范例僅作為說明之用，而非意欲限制本發(fā)明之范疇。本領(lǐng)域技術(shù)人員可依 據(jù)其內(nèi)容進(jìn)行修改與組合，而任何修改與組合均落入本發(fā)明的范圍以及本 發(fā)明權(quán)利要求所要求保護(hù)的范圍。所有專利、專利申請(qǐng)、與公開內(nèi)容均參照如上，在此提供以供參考。
權(quán)利要求
1.一種存儲(chǔ)單元，包含一存儲(chǔ)材料，可利用施加能量在電性狀態(tài)之間切換，其特征在于，該存儲(chǔ)單元包含一底電極，包含一第一下方部分，以及一第二上方部分，該第二上方部分具有一環(huán)形頂終端；一頂電極；以及一存儲(chǔ)組件，該存儲(chǔ)組件位于該頂電極與該底電極的該環(huán)形頂終端之間，同時(shí)與該頂電極與該底電極的該環(huán)形頂終端具有電性接觸。
2、 根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，該第二上方部分 的環(huán)形頂終端為一連續(xù)環(huán)形組件。
3、 根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，該第二上方部分 的環(huán)形頂終端在該存儲(chǔ)組件上具有一邊墻，該邊墻厚度為2 10nm。
4、 根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，該環(huán)形頂終端圍 繞一非導(dǎo)體中央?yún)^(qū)域。
5、 根據(jù)權(quán)利要求4所述的存儲(chǔ)單元，其特征在于，該非導(dǎo)體中央?yún)^(qū) 域包含一第一介電材料，該非導(dǎo)體中央?yún)^(qū)域受到一第二介電材料所包圍。
6、 根據(jù)權(quán)利要求5所述的存儲(chǔ)單元，其特征在于，該第一介電材料 與第二介電材料具有不同的刻蝕性質(zhì)。
7、 根據(jù)權(quán)利要求1所述的存儲(chǔ)單元，其特征在于，該存儲(chǔ)組件包含 一可編程電阻存儲(chǔ)材料。
8、 一種制作存儲(chǔ)裝置的方法，該存儲(chǔ)裝置包含一存儲(chǔ)材料可利用施 加能量在電性狀態(tài)之間切換，其特征在于，該方法包含提供一存儲(chǔ)單元存取層，該存儲(chǔ)單元存取層具有一頂表面與一導(dǎo)電組件；形成一介電/電極堆棧于該導(dǎo)電組件之上，該介電/電極堆棧包含一在該導(dǎo)電組件之上的介電間隙組件；建立一底電極結(jié)構(gòu)于該介電/電極堆棧之上，包含-形成一底電極，該底電極包含一第一下方部分，以及一第二上方部分，該第二上方部分具有一圍繞該介電間隙層組件的環(huán)形頂終端；以及 形成一介電側(cè)壁子，以圍繞該底電極的該第二上方部分； 形成一存儲(chǔ)組件于該環(huán)形頂終端之上；以及 形成一頂電極于存儲(chǔ)組件之上。
9、 根據(jù)權(quán)利要求8所述的制作存儲(chǔ)裝置的方法，其特征在于，在形 成該介電/電極堆棧的步驟之前，包含形成一第一電極材料層于該頂表面之上；形成一第一介電材料層于該第一電極材料層之上；形成一掩膜于該第一介電材料與電極材料層之上；去除未被該掩膜所覆蓋的該第一介電材料層與該第一電極材料層部 分；以及去除該掩膜。
10、 根據(jù)權(quán)利要求8所述的制作存儲(chǔ)裝置的方法，其特征在于，在建 立該底電極結(jié)構(gòu)的步驟，進(jìn)一步包含覆蓋一第二電極材料層于該介電/電極堆棧之上；覆蓋一第二介電材料層于該第二電極材料層之上；以及去除部份的該第二介電材料層與該第二電極材料層部分，其中該介電 側(cè)壁子是由留下的該第二介電材料層的部分所形成。
11、 根據(jù)權(quán)利要求9所述的制作存儲(chǔ)裝置的方法，其特征在于，該形成掩膜的步驟，使該掩膜具有一側(cè)向尺寸，該側(cè)向尺寸小于制作掩膜制作 工藝的最小特征尺寸。
12、 根據(jù)權(quán)利要求9所述的制作存儲(chǔ)裝置的方法，其特征在于，形成 該掩膜的步驟是利用一光刻制作工藝以及接續(xù)的一刻蝕制作工藝，由此該 掩膜具有一側(cè)向尺寸，該側(cè)向尺寸小于形成該掩膜的該光刻制作工藝的最 小光刻特征尺寸。
13、 根據(jù)權(quán)利要求8所述的制作存儲(chǔ)裝置的方法，其特征在于，在建立該底電極結(jié)構(gòu)的步驟，由此所形成該環(huán)形頂終端具有一邊墻厚度，該邊墻厚度為2 10nm。
14、 根據(jù)權(quán)利要求10所述的制作存儲(chǔ)裝置的方法，其特征在于，去 除部份的該第二介電材料層與該第二電極材料層部分的步驟，包含一刻蝕 步驟以及后續(xù)的一平面化步驟，同時(shí)更進(jìn)一步包含選擇與該第二介電材料 層相異的該第一介電材料層，使該該第一介電材料層與該第二介電材料層 可在該刻蝕步驟中具有不同的刻蝕特性。
全文摘要
本發(fā)明公開了一種具有環(huán)形頂終端底電極的存儲(chǔ)裝置及其制作方法，該存儲(chǔ)裝置包含底電極，頂電極，與可利用施加能量在電性狀態(tài)之間切換的一存儲(chǔ)組件。該底電極包含第一上方部分與第二下方部分。第一上方部分具有為環(huán)形的頂終端，其環(huán)繞非導(dǎo)體的中心區(qū)域。第二下方部分的側(cè)向尺寸較長，舉例而言可為環(huán)形頂終端側(cè)向尺寸的兩倍長度。第二下方部分為無穿孔結(jié)構(gòu)。存儲(chǔ)組件位于頂電極的電性接觸與底電極第一上方的環(huán)形頂終端之間。在某些實(shí)施例中，環(huán)形頂終端的存儲(chǔ)組件具有厚度2～10nm的邊墻。本發(fā)明同時(shí)公開了一種制作存儲(chǔ)裝置的方法。
文檔編號(hào)G11C11/56GK101257086SQ20071018870
公開日2008年9月3日 申請(qǐng)日期2007年11月15日 優(yōu)先權(quán)日2007年2月27日
發(fā)明者龍翔瀾 申請(qǐng)人:旺宏電子股份有限公司