專利名稱：用于多段靜態(tài)隨機(jī)存取存儲器的裝置、電路和方法
用于多段靜態(tài)隨機(jī)存取存儲器的裝置、電路和方法技術(shù)領(lǐng)域所揭示的內(nèi)容大致上涉及存儲器系統(tǒng)。所揭示的內(nèi)容尤其涉及用于多段 靜態(tài)隨機(jī)存取存儲器的裝置、電路和方法。
背景技術(shù)：
半導(dǎo)體存儲器由大量個別單元陣列所組成。每個單元將1或o的數(shù)據(jù)存 儲為一高電壓或低電壓的狀態(tài)。通常8個位可組成一字節(jié)的數(shù)據(jù)而至少16 位可組成一個字。在每個存儲器運作周期，通常從該陣列寫入或讀取至少一 字節(jié)。各單元安排在垂直數(shù)據(jù)(或位)線與水平字(或地址)線的交越處。 該字線啟動讀取或?qū)懭脒\作。當(dāng)一字線或一對位線被啟動時，發(fā)生一讀取或 寫入周期。在該字線與該位線交越處存取的該單元將會從該位線接收寫入數(shù) 據(jù)或送出寫入數(shù)據(jù)至該位線。單元可依任意的次序存取。 一單元也可依其在 該存儲器電路中的位置直接存取。一存儲器單元由一電子電路組成，通常包含晶體管。 一靜態(tài)隨機(jī)存取存 儲器(SRAM)單元通常由多個金屬氧化物半導(dǎo)體場效晶體管(MOSFETs) 所組成。SRAM最常見的類型是由6個晶體管(6T)單元所組成，其中每個 單元含有2個P型MOSFETs與4個N型MOSFETs。 一單元設(shè)有2個反相 器通過受到1字線控制的2個存取晶體管，自2互補(bǔ)位線存取。該結(jié)構(gòu)功耗 低且提供對電子噪聲的抵抗力。圖1顯示一公知6晶體管SRAM單元100。特別是，圖1顯示一 6晶體 管SRAM單元100具有2個額外電阻102與104。反相器INV-1的上拉晶體 管PU-1與下拉晶體管PD-1。類似的，反相器INV-2的上拉晶體管PU-2與 下拉晶體管PD-2。這些電阻中的每一個放置在一反相器的輸出端與相對反相 器的柵極之間。一電阻102從節(jié)點-2與一上拉晶體管PU-1與下拉晶體管PD-1 的并連的柵極至基板電容串連。 一電阻104從節(jié)點-1與一上拉晶體管PU-2 與下拉晶體管PD-2的并連的柵極至基板電容串連。節(jié)點-2通過一傳輸閘晶體管(pass-gate transistor.) PG-2連接至位線條(BLB， Bit Line Bar)。節(jié)點 -2也通過一傳輸閘晶體管PG-2連接至位線條BLB。傳輸閘晶體管PG-1與 PG-2由該字線WL所切換。為避免存儲器故障，每個存儲器在附近設(shè)有一冗余存儲器設(shè)置。通常， 該冗余為一有數(shù)行與數(shù)列存儲器單元的一存儲器區(qū)段(memory segment)的 形式。在一些實施例中， 一行或一列存儲器單元通常附有一行或一列的冗余 存儲器單元。如此一來，當(dāng)一存儲器單元故障，包含該故障存儲器單元的區(qū) 段以一冗余存儲器單元置換。該冗余存儲器區(qū)段放置在適用的存儲器單元的 附近以使置換后容易使用。如果一存儲器發(fā)生故障，該數(shù)據(jù)指向相應(yīng)的一冗 余單元。隨著存儲器系統(tǒng)不斷地增加容量與復(fù)雜度，冗余存儲器的數(shù)量也隨之增 加以符合大量可能損壞的單元。冗余單元通常分配在該存儲器電路的一區(qū)域 且在一冗余存儲器區(qū)段在最接近該損毀單元可選為置換單元之處。在某些設(shè) 計中，該冗余存儲器區(qū)段加在該存儲器單元所在的區(qū)域的最后面。如果發(fā)生 存儲器故障，該信息指向在該存儲器區(qū)最后面的該冗余存儲器區(qū)段，以置換 包含損毀單元的整個區(qū)段。然而，隨著越來越多使用半導(dǎo)體存儲器的技術(shù)需要更小的體積與更高行 動力，節(jié)省空間在半導(dǎo)體存儲器設(shè)計中越來越重要。尤其是為了不斷地達(dá)成 尺寸與性能上的優(yōu)越性，單元的幾何形狀必須要不斷縮小。因為在存儲器單 元與其冗余區(qū)之間一對一的關(guān)系，尺寸越大的存儲器就會有越大的冗余區(qū)。發(fā)明內(nèi)容在一實施例中，所揭示的內(nèi)容涉及一存儲器電路，包含 一存儲器陣列， 由設(shè)置成一或多列以及一或多行的多個存儲器所定義，每個存儲器單元與一對互補(bǔ)位線其中一條通信且與一字線通信;多個IO電路，每個10電路與多個列存儲器單元其中一個相連;多條冗余位線，每一條位線與一冗余位單元通信;一第一電路，用以檢測該存儲器電路中一損壞存儲器單元;一第二電路，用以選擇所述多條冗余位線其中之一，以從該損壞存儲器單元切換至該冗余存儲器單元;以及一第三電路，用以將該損壞存儲器的一字線脈沖指向所選的冗余 存儲器單元。在另一實施例中，所揭示的內(nèi)容涉及一種在一存儲器系統(tǒng)中提供冗余的 方法，包含提供一存儲器區(qū)段，由設(shè)置成一或多列以及一或多行的多個存 儲器所定義，每個存儲器單元與一對互補(bǔ)位線其中一條通信且與一字線通信; 檢測該存儲器電路中一損壞存儲器單元;自多條冗余位線其中確認(rèn)并選擇一條冗余位線;以及通過將一冗余字線脈沖指向與所選的冗余位單元通信的冗余存儲器單元置換該損壞存儲器單元。在另一實施例中，所揭示的內(nèi)容涉及一種用以檢測存儲在一靜態(tài)隨機(jī)存取存儲器結(jié)構(gòu)中的數(shù)據(jù)的地址錯誤的裝置，該裝置包含多個主要存儲器陣 列，用以存儲數(shù)據(jù)，每個存儲器陣列具有至少一存儲器單元與一字線通信，且與一對互補(bǔ)位線中的一條通信;多個冗余位線，用以置換一損壞存儲器單元; 一控制電路，設(shè)置成傳送一置換字信號至選自所述冗余位線的一所選的冗余 位線，該所選的冗余位線與該置換字線定義一冗余存儲器單元;其中該控制電 路還包含一閃存以存儲該損壞存儲器的地址與一比較器以將該置換信號指 向該冗余位線。


圖1顯示一公知6晶體管SRAM單元100。 圖2A是一存儲器系統(tǒng)中的公知存儲器位置的附圖。 圖2B是有一冗余存儲器區(qū)段的一公知存儲器配置系統(tǒng)的附圖。 圖3是根據(jù)所揭示的實施例中一存儲器單元配置的附圖。 圖4A與4B顯示示范性存儲器電路。 圖5是根據(jù)所揭示的實施例的一冗余電路的附圖。 .其中，附圖標(biāo)記說明如下 100 6晶體管SRAM單元 102、 104 額外電阻200、 201、 202、 203、 204、 205、 206、 207 8個IO陣列210 存儲器系統(tǒng)221-224 4個存儲器陣列226 存儲器區(qū)段230-232 字線譯碼器219 有源字線228 讀取-寫入(RW)電路252-253 冗余存儲器區(qū)段300 陣列310 RW電路320 字線譯碼器330 4個列存儲器340 示范性字線350 區(qū)域351a-351b-351c 冗余位線360-390 存儲器單元400 存儲器系統(tǒng)401-楊 位線410a-410d 列存儲器410-420-43 0-440 陣列411 字線412-414-416-418 區(qū)域417 冗余位線450 字線譯碼器510 存儲區(qū)段511 WL脈沖512 NAND邏輯門514 大驅(qū)動器516 小驅(qū)動器519 損壞位線520 控制器522 冗余位線523 比較器560 地址562 修復(fù)地址字段563 存儲器具體實施方式
圖2A是一存儲器系統(tǒng)中的公知存儲器位置的附圖。該存儲器系統(tǒng) 210包含4個存儲器陣列221、 222、 223與224。 一對相鄰的存儲器，例 如221與224組成一存儲器區(qū)段226。存儲器區(qū)段226包含8個10陣列 200到207。此外，區(qū)段226包含一左存儲庫(memory bank)與一右存儲庫， 顯示于圖2A的左、右邊。每個10陣列200-207與讀取-寫入(RW)電 路228通信。字線譯碼器(WLDEC) 230與232放置在相鄰的存儲器陣 列附近以提供字線信號至每個相應(yīng)的存儲器陣列。字線譯碼器230與232譯碼(即確認(rèn))該存儲器單元地址。圖2B是有一冗余存儲器區(qū)段的一公知存儲器配置系統(tǒng)的附圖。在圖 2B中，冗余10陣列252與253分別示于存儲器陣列221與224附近。 此外，0-7列存儲器中的每一列示有一位線于每個IO陣列之中。盡管每 個存儲器IO陣列可能包含不只一條位線，為求簡潔，僅顯示一條位線。 0-7列存儲器中的每一列通過10[7]與一相應(yīng)的讀取-寫入(RW)電路228 和一相應(yīng)的IO多任務(wù)器IO[O]通信。例如，位線271從存儲器區(qū)段222 指向一RW控制電路與IO[l]。如果一存儲器發(fā)生故障，(例如存儲器區(qū) 段221的存儲器單元4)， 一公知的存儲器系統(tǒng)將會以一冗余存儲器區(qū)段 (例如冗余存儲器區(qū)段252)置換該存儲器區(qū)段221。如此置換之后，有 源字線(active word-line) 219指向冗余存儲器252且該冗余存儲器相關(guān) 的RW信號通過冗余電路RED指向IO[4]。在公知冗余結(jié)構(gòu)中，僅可以 陣列252中的冗余BL置換該故障的位線4，陣列253中的冗余BL無法 修復(fù)故障的位線4。因為該有源位線需要驅(qū)動相同的行與區(qū)段。因而修復(fù) 效率低。申請人在此引用2005年8月16日公開的美國專利第6930934 B2 號(專禾U名稱"High Efficiency Redundancy Architecture in SRAM Compiler")，并將其全部視為本申請的背景技術(shù)?？梢院苋菀装l(fā)現(xiàn)替每個存儲器陣列21、 222、 223、 224設(shè)計一冗余 區(qū)段252會導(dǎo)致沒有效率的存儲器配置。為克服這問題與其它缺點，所 揭示的內(nèi)容的一實施例是關(guān)于重新布置該冗余陣列成具有涉及一個或更 多個冗余位單元的一個或更多個冗余位線(可交換的，IO陣列)的較小區(qū)域。該位線可以定義該陣列內(nèi)一單元結(jié)構(gòu)。在所揭示的另一實施例中，一個或多個冗余位線(與位單元)可加入受各RW電路控制的陣列區(qū)域 中。在另一實施例中，該公知冗余I/O陣列被一個或多個具有在一存儲 器單元發(fā)生故障時可輕易存取的冗余位線的單元。在另一實施例中，該 冗余位線可以置換任一故障存儲器單元而不管其在電路中的位置。在另 一實施例中， 一故障位線(例如BL4)可由存儲器區(qū)段252或253內(nèi)的 位線所修復(fù)。圖3是根據(jù)所揭示的實施例中一存儲器單元配置的附圖。在圖3中， 陣列300包含4個列存儲器(memory column) 330，由左至右標(biāo)為第0、 1、 2、 3歹i」。每個列存儲器330與相應(yīng)的一 RW電路310通信。每個列 存儲器可包含一個或更多個存儲器單元。字線譯碼器320放置在該存儲 器陣列300的旁邊。為求簡潔， 一示范性字線340也表示為與該存儲器 陣列300連接。根據(jù)所揭示的一實施例，一區(qū)域350分配為冗余位線351a、 351b與351c。冗余位線351a、 35lb與35lc中的每一個可包含一冗余存 儲器單元。該冗余區(qū)350實質(zhì)上可小于公知存儲器陣列200中冗余列212 專用的區(qū)域。而每個列存儲器330可包含多個存儲器單元，僅顯示存儲 器單元360、 370、 380、 390。此外，當(dāng)存儲器單元360、 370、 380、 390 中的每一個接收一位線與一互補(bǔ)位線，為求簡潔，僅有存儲器單元360 示有位線361與互補(bǔ)位線363。例如，若位線361損壞則存儲器單元360損壞。根據(jù)所揭示的一實 施例，為標(biāo)示該損壞，例如可選擇冗余位線351a置換損壞的存儲器單元 360。如此一來，對應(yīng)損壞存儲器單元360的字線340可被指向冗余單元 351a以置換該損壞存儲器單元。冗余存儲器單元351a的操作將于以下描 述。圖3的說明為示范性質(zhì)，且應(yīng)注意到若一位線發(fā)生損壞時，冗余位 線351a、 351b與351c中的每一個可替換該存儲器單元360、 370、 380、 390中的任一位線。如上述，該冗余區(qū)350可包含一個或多個冗余位線351a、351b與351c以使該存儲器系統(tǒng)即便在一損壞位線被檢測到之后仍能繼續(xù)運作。根據(jù) 一實施例， 一控制電路首先確認(rèn)一損壞存儲器單元與其相關(guān)的位線(包含互補(bǔ)位線)與字線。該控制電路接著確認(rèn)并選擇一冗余位線。("冗 余位線" 一詞可與"冗余位單元"交換，因為從損壞的位線切換字線連 接至該冗余位線也連接該字線至該置換該損壞位單元的冗余位單元。) 所選的冗余位線置換該損壞位線，且因而置換該損壞存儲器單元。接下來，該控制電路可將一冗余字線脈沖(word-line pulse)指向與該冗余位 線通信的一 RW控制電路。該冗余字線脈沖實質(zhì)上可與該損壞存儲器單 元相關(guān)的字線脈沖相同。如此一來，該RW控制電路結(jié)合該冗余位單元 與字線可置換該損壞存儲器單元。圖4A與4B顯示示范性存儲器電路。參照圖4A，存儲器系統(tǒng)400 示有陣列410、 420、 430、 440。 一對水平陣列形成一存儲器區(qū)段，如示 于圖4A。因而，圖4A是4區(qū)段位線設(shè)計的范例。每個存儲器陣列包含 4個列存儲器。例如，存儲器陣列410示有列存儲器410a、 410b、 410c、 410d。每個列存儲器包含數(shù)條位線與字線。為求簡潔，僅字線411 (參見 存儲器區(qū)段430、 440)示有常見地每列一條位線。例如，位線401-404 示為存儲器陣列430中每一列的位線。位線401、 402、 403、 404中的每 一條與相應(yīng)一RW電路通信，而每個RW電路依次與編號為10
到10[3] 的10電路中的一個電路通信。字線譯碼器(WLDEC) 450沿著每個列存 儲器放置以提供一 WL脈沖信號給每個存儲器單元。該WLDEC可為一 控制電路以進(jìn)行一預(yù)先譯碼處理步驟。即，WLDEC可譯碼該存儲器單元 的地址并判斷該選擇那個單元。在所揭示的一實施例中，冗余位線(或位單元)放置在該存儲器系 統(tǒng)400的412、 414、 416、 418區(qū)中。如圖4A所示的附圖，分配給冗余 位線的空間在實質(zhì)上會小于公知上分配給置換列存儲器的空間。在圖4A 中，冗余區(qū)412、 414、 416、 418中的每一個與相應(yīng)的RW電路通信。在 一范例中，在存儲器陣列440中，與位線406相連的的存儲器單元因位 線損壞而故障。根據(jù)所揭示的一實施例，為補(bǔ)正該故障， 一旦一存儲器 單元被確認(rèn)了，就從區(qū)域416選擇一個或多個冗余存儲單元去置換與位 線406相連的故障存儲器單元。 一旦選擇了冗余位單元， 一冗余WL脈 沖可用來尋址該冗余位單元。該冗余WL脈沖實質(zhì)上可與供應(yīng)給故障存 儲器單元的WL脈沖信號相同。在另一實施例中，該WL脈沖可從該故障存儲器單元指向該冗余區(qū)。參照圖4B，冗余區(qū)412、 414、 416、 418中的每一個與相應(yīng)的正常10陣 列共享相同的RW電路。在此范例中，與位線406相連的存儲器單元因 單元損壞而導(dǎo)致一位線故障。為補(bǔ)正該故障， 一旦確認(rèn)一損壞位線，從 區(qū)域412、 414、 416、 418中選擇一條或多條冗余位線以置換與位線406 相連的故障存儲器單元。 一旦選擇了冗余位線， 一冗余WL脈沖可用來 尋址該冗余位單元。該冗余WL脈沖實質(zhì)上可與供應(yīng)給故障存儲器單元 的WL脈沖信號相同。該RW電路419讀出冗余位線412并傳向IO[4] MUX 420而該冗余 位線數(shù)據(jù)重新指向IO[5]。該MUX緩沖輸出該405位線數(shù)據(jù)至IO[4],且 將該冗余位線數(shù)據(jù)重新指向用來置換損壞位線406的IO[4]。根據(jù)所揭示 的一實施例，如此一來，該損壞位線可由不同存儲器區(qū)段所置換。該WL譯碼器(WLDEC)電路450放置在存儲器區(qū)段440附近。該 WLDEC電路結(jié)合該冗余WL脈沖與該冗余位單元471可構(gòu)成與損壞位線 406相連的故障存儲器單元的適當(dāng)替代。WLDEC供應(yīng)一字線脈沖至存儲 器單元。如上述冗余位線417的輸出可經(jīng)由電路K)[4]指向I0[5]。如此 一來，電路10[5]可接收位線信息，該信息先前由與電路10[4]相連的故 障存儲器所提供。圖4B的實施例可使存儲器電路400切換一冗余位單元以反應(yīng)任何存 儲器單元中的一位線損壞。S卩，該冗余位單元可在任何存儲器區(qū)段發(fā)生 故障時置換一故障單元，而不論發(fā)生故障的區(qū)域是否接近冗余區(qū)412、 414、 416、 418。例如， 一冗余區(qū)418可作為損壞位線406 (與其存儲器 單元)的冗余，損壞位線406與區(qū)域418間隔了另一存儲器單元。圖5根據(jù)所揭示的實施例的一冗余電路的附圖。圖5尤其是表示可 用于圖4的存儲器電路400的冗余電路。參照圖5，存儲器區(qū)段510示有 具有冗余位線522的區(qū)域515。在所揭示的一實施例，該示范性冗余位線 定義了冗余位單元。NAND邏輯門512與大驅(qū)動器(反相器)514產(chǎn)生 與存儲器區(qū)段510相關(guān)的WL脈沖511。一字線脈沖信號與WL地址一起 輸入NAND邏輯門512。一類似電路(未顯示)可判斷損壞位線519的位置。 一旦判定之后，損壞位線519 (或與其相連的存儲器單元)的地址560可被存儲在存儲器 563。修復(fù)后的地址存儲在修復(fù)地址字段562。比較器523比較SRAM輸 入地址與該修復(fù)地址，若該輸入地址相符則產(chǎn)生一冗余尋獲控制信號 (redundant hitting control signal)。存儲器563可為任何型式的存儲器， 例如移位寄存器(shift register) 、 ROM、閃存(flash memory)。存儲 器563可為一輔助存儲器或可制成控制器520的一部分。該損壞單元的 地址可提供至存儲器563中的修復(fù)地址562。接下來，比較器523可比較 一所想要的地址與該修復(fù)地址。該所想要的地址與該修復(fù)地址相符，比 較器523送出一RED WL脈沖以控制RWCTRLs。該脈沖也可送至小驅(qū) 動器516。該脈沖通過控制使用該正常位線或該冗余位線，判定被讀取的 存儲單元。該小驅(qū)動器516可處理傳送自一 X譯碼器與RED WL脈沖的 信號以選擇該冗余陣列中的一冗余位單元。該RED WL脈沖可接著觸發(fā)RWCTRLs以使由該冗余位單元產(chǎn)生的 信號可以傳送至IO[O]。 一旦除去損壞位線519， 10[4]將不會直接從該處 收到信號。取而代之，冗余位單元515所產(chǎn)生的置換信號通過IO[4]傳送 給10[5]。然而，由相應(yīng)于10[4]的一位單元522所產(chǎn)生的一信號不會被 移位且將會指向IO[4]。如此一來，每個信號會傳給相應(yīng)的I/0電路而不 會干擾。根據(jù)所揭示的一方法，首先確認(rèn)一故障存儲器，而其地址存儲在一 輔助存儲器中。接著選擇一個或多個冗余位線。該冗余位線結(jié)合一冗余 字線以置換該故障存儲器單元。該存儲器單元可由一 SRAM結(jié)構(gòu)所定義。雖然本發(fā)明在此以一個或更多個特定的范例作為實施例闡明及描述，不過不應(yīng)將本發(fā)明局限于所示的細(xì)節(jié)，然而仍可在不脫離本發(fā)明的 精神下且在權(quán)利要求均等的領(lǐng)域與范圍內(nèi)實現(xiàn)許多不同的修改與結(jié)構(gòu)上 的改變。因此，最好將所附的權(quán)利要求書廣泛地且以符合本發(fā)明領(lǐng)域的 方法解釋，特此聲明。
權(quán)利要求
1.一種存儲器電路，包含一存儲器陣列，由設(shè)置成一或多列以及一或多行的多個存儲器所定義，每個存儲器單元與一對互補(bǔ)位線其中一條通信且與一字線通信；多個IO電路，每個IO電路與多個列存儲器單元其中一個相連；多條冗余位線，每一條位線與一冗余位單元通信；一第一電路，用以檢測該存儲器電路中一損壞存儲器單元；一第二電路，用以選擇所述多條冗余位線其中之一，以從該損壞存儲器單元切換至該冗余存儲器單元；以及一第三電路，用以將該損壞存儲器的一字線脈沖指向所選的冗余存儲器單元。
2. 如權(quán)利要求1的存儲器電路，其中該冗余位單元置換該損壞存儲器單 元，而無須置換與該損壞存儲器單元相連的該列存儲器。
3. 如權(quán)利要求1的存儲器電路，其中該第三電路設(shè)置成產(chǎn)生一冗余字線 脈沖。
4. 如權(quán)利要求1的存儲器電路，還包含一第四電路，用以將所選的冗余 位線之一輸出指向與該損壞存儲器單元相連的一IO電路。
5. 如權(quán)利要求1的存儲器電路，還包含一第二存儲器系統(tǒng)用以存儲該損 壞存儲器單元的一地址。
6. —種在一存儲器系統(tǒng)中提供冗余的方法，包含 提供一存儲器區(qū)段，由設(shè)置成一或多列以及一或多行的多個存儲器所定義，每個存儲器單元與一對互補(bǔ)位線其中一條通信且與一字線通信；檢測該存儲器電路中一損壞存儲器單元；自多條冗余位線其中確認(rèn)并選擇一條冗余位線;以及通過將一冗余字線脈沖指向與所選的冗余位單元通信的冗余存儲器單 元置換該損壞存儲器單元。
7. 如權(quán)利要求6的在一存儲器系統(tǒng)中提供冗余的方法，其中該冗余位線 以及該冗余字線與該冗余存儲器單元通信。
8. 如權(quán)利要求6的在一存儲器系統(tǒng)中提供冗余的方法，其中確認(rèn)至少一冗余位線的步驟還包含確認(rèn)該冗余存儲器單元以接收指定給該損壞存儲器 單元的一字線脈沖。
9. 如權(quán)利要求6的在一存儲器系統(tǒng)中提供冗余的方法，其中確認(rèn)至少一 冗余位線的步驟還包含選擇一冗余位線作為該損壞存儲器單元的一地址。
10. 如權(quán)利要求6的在一存儲器系統(tǒng)中提供冗余的方法，其中該冗余字 線脈沖是與該損壞存儲器單元相連的該字線脈沖。
11. 如權(quán)利要求6的在一存儲器系統(tǒng)中提供冗余的方法，其中該冗余位 單元置換該損壞存儲器單元而不需置換包含該損壞存儲器單元的一列存儲 器。
12. 如權(quán)利要求6的在一存儲器系統(tǒng)中提供冗余的方法，其中該冗余位 單元置換該損壞存儲器單元而不需置換包含該損壞存儲器單元的一行存儲 器。
13. —種用以檢測存儲在一靜態(tài)隨機(jī)存取存儲器結(jié)構(gòu)中的數(shù)據(jù)的地址錯 誤的裝置，該裝置包含多個主要存儲器陣列，用以存儲數(shù)據(jù)，每個存儲器陣列具有至少一存儲 器單元與一字線通信，且與一對互補(bǔ)位線中的一條通信； 多個冗余位線，用以置換一損壞存儲器單元；一控制電路，設(shè)置成傳送一置換字符信號至選自所述冗余位線的一所選 的冗余位線，該所選的冗余位線與該置換字線定義一冗余存儲器單元；其中該控制電路還包含一閃存以存儲該損壞存儲器的地址與一比較器 以將該置換信號指向該冗余位線。
14. 如權(quán)利要求13的用以檢測存儲在一靜態(tài)隨機(jī)存取存儲器結(jié)構(gòu)中的數(shù) 據(jù)的地址錯誤的裝置，其中該置換信號是一冗余字線脈沖，實質(zhì)上與該損壞 存儲器單元相連的該字線脈沖相同。
全文摘要
所揭示的內(nèi)容大致上涉及一種用于多段靜態(tài)隨機(jī)存取存儲器的裝置、電路和方法。在一實施例中，所揭示的內(nèi)容涉及一存儲器電路，包含一存儲器陣列，由設(shè)置成一或多列以及一或多行的多個存儲器所定義，每個存儲器單元與一對互補(bǔ)位線其中一條通信且與一字線通信；多個IO電路，每個IO電路與多個列存儲器單元其中一個相連；多條冗余位線，每一條位線與一冗余位單元通信；一第一電路，用以檢測該存儲器電路中一損壞存儲器單元；一第二電路，用以選擇多條冗余位線其中之一，以從該損壞存儲器單元切換至該冗余存儲器單元；以及一第三電路，用以將該損壞存儲器的一字線脈沖指向所選的冗余存儲器單元。
文檔編號G11C29/44GK101236791SQ200710188649
公開日2008年8月6日 申請日期2007年11月21日 優(yōu)先權(quán)日2007年1月31日
發(fā)明者吳瑞仁, 林永隆, 王道平, 陳炎輝 申請人:臺灣積體電路制造股份有限公司