專利名稱：利用自對準(zhǔn)工藝制造的相變存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及相變存儲器，尤其涉及利用自對準(zhǔn)工藝制造的相變存儲器。
背景技術(shù)：
相關(guān)申請的交叉引用本申請涉及標(biāo)題為“利用自對準(zhǔn)方法制造的相變存儲器”、代理人案卷號I331.296.101、序列號為##/###,###的美國專利申請以及標(biāo)題為“利用自對準(zhǔn)方法制造的相變存儲器”、代理人案卷號I331.297.101的、序列號為##/###,###的美國專利申請，它們與本申請均在同一天提交，并且在這里被結(jié)合用作參考。
非易失性存儲器的一種類型是電阻性存儲器。電阻性存儲器利用存儲元件的電阻值來儲存一位或多位的數(shù)據(jù)。例如，被編程為具有高阻值的存儲元件可以表示邏輯“1”數(shù)據(jù)位值，并且被編程為具有低阻值的存儲元件可以表示邏輯“0”數(shù)據(jù)位值。通過給所述存儲元件施加電壓脈沖或者電流脈沖來電切換存儲元件的電阻值。一種類型的電阻性存儲器是相變存儲器。相變存儲器使用將相變材料用于電阻性存儲元件。
相變存儲器取決于顯示出至少兩種不同狀態(tài)的相變材料。相變材料可以用在存儲單元中來儲存數(shù)據(jù)位。相變材料的狀態(tài)可以被稱作非晶態(tài)和晶態(tài)。這些狀態(tài)之所以可以被區(qū)分，是因為所述非晶態(tài)通常顯示出比所述晶態(tài)更高的電阻率。一般，所述非晶態(tài)包括更無序的原子結(jié)構(gòu)，而所述晶態(tài)包括更有序晶格。一些相變材料顯示出超過一個晶態(tài)，例如立方面心(FCC)狀態(tài)和六方密行(HCP)狀態(tài)。這兩種晶態(tài)具有不同的電阻率，并且可以用來儲存數(shù)據(jù)位。
在所述相變材料中的相變可以可逆感應(yīng)。這樣，所述存儲器可以響應(yīng)于溫度的變化從所述非晶態(tài)改變?yōu)榫B(tài)以及從晶態(tài)改變?yōu)榉蔷B(tài)。相變材料的溫度的變化可以通過各種方式實現(xiàn)。例如，可以將激光直接射到所述相變材料上，電流可以通過所述相變材料，或者電流可以饋通靠近所述相變材料的電阻加熱器。在其中的一些方法中，可以控制所述相變材料的加熱從而可以控制所述相變材料中的相變。
可以利用所述相變材料的存儲狀態(tài)，對包括具有多個存儲單元的存儲器陣列的相變存儲器編程以便存儲數(shù)據(jù)，其中多個存儲單元由相變材料制成。在相變存儲器裝置中讀和寫數(shù)據(jù)的一種方法是控制施加給所述相變材料的電流和/或電壓脈沖。電流和/或電壓的電平通常對應(yīng)于每個存儲單元中的相變材料中感應(yīng)的溫度。
對于數(shù)據(jù)存儲應(yīng)用，減小物理存儲單元尺寸是人們不懈追求的目標(biāo)。減小物理存儲單元尺寸則增加存儲器的存儲密度并且減小存儲器的成本。為了減小物理存儲單元尺寸，則應(yīng)當(dāng)易于對所述存儲單元的布局進行光刻。此外，由于存儲單元中的金屬和有源材料之間的層間電阻對于小區(qū)域而言對總電阻貢獻(xiàn)相當(dāng)大，因此界面面積應(yīng)當(dāng)被很好的控制。最終，所述存儲單元布局應(yīng)當(dāng)具有機械穩(wěn)定性，從而改進化學(xué)機械平坦化(CMP)工藝窗口，進而獲得更高的產(chǎn)量。
基于這些和其它的原因，需要本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的一個實施例提供了一種存儲器。該存儲器包括提供陣列的成行和成列的晶體管，跨過該陣列的成列的第一導(dǎo)電線，以及跨過該陣列的、成行的、由介電材料密封的第二導(dǎo)電線。每個第二導(dǎo)電線都與每一行的晶體管的源極-漏極路徑的一側(cè)耦合。所述存儲器包括在所述第二導(dǎo)電線之間、與所述第一導(dǎo)電線接觸并且與所述第一導(dǎo)電線自對準(zhǔn)的相變元件。每個相變元件都耦合到晶體管的所述源極-漏極路徑的另一側(cè)。


附圖用來對本發(fā)明進行進一步的理解，被結(jié)合并且組成說明書的一部分。附圖示出了本發(fā)明的實施例，并且與說明書一起用來解釋本發(fā)明的原理。參考所附的詳細(xì)描述可以更好地理解本發(fā)明的其它實施例和本發(fā)明的一些優(yōu)點。附圖的元件沒有必要彼此成比例。相同的參考表示相應(yīng)的類似的部件。
圖1是示出相變存儲單元陣列的一個實施例的視圖。
圖2A示出了相變存儲單元陣列的一個實施例的截面圖。
圖2B示出了圖2A中示出的相變存儲單元陣列的垂直截面圖。
圖2C示出了圖2A中示出的相變存儲單元陣列的頂視圖。
圖3A示出了預(yù)先經(jīng)過加工的晶片的一個實施例的截面圖。
圖3B示出了圖3A中示出的預(yù)先經(jīng)過加工的晶片的垂直截面圖。
圖3C示出了圖3A中示出的預(yù)先經(jīng)過加工的晶片的頂視圖。
圖4示出了預(yù)先經(jīng)過加工的晶片、導(dǎo)電材料層和第一介電材料層的一個實施例的截面圖。
圖5示出了蝕刻之后，預(yù)先經(jīng)過加工的晶片、接地線、第一介電材料層的一個實施例的截面圖。
圖6示出了預(yù)先經(jīng)過加工的晶片、接地線、第一介電材料層和第二介電材料層的一個實施例的截面圖。
圖7示出了蝕刻之后，預(yù)先經(jīng)過加工的晶片、接地線、第一介電材料層和側(cè)壁隔離物的一個實施例的截面圖。
圖8A示出了預(yù)先經(jīng)過加工的晶片、被密封的接地線、相變材料層和電極材料層的一個實施例的截面圖。
圖8B示出了圖8A中示出的晶片的垂直截面圖。
圖9A示出了蝕刻之后，預(yù)先經(jīng)過加工的晶片、被密封的接地線、相變材料層和位線的一個實施例的截面圖。
圖9B示出了圖9A中示出的晶片的垂直截面圖。
圖9C示出了圖9A中示出的晶片的頂視圖。
圖10A示出了預(yù)先經(jīng)過加工的晶片的一個實施例的截面圖。
圖10B示出了圖10A中示出的預(yù)先經(jīng)過加工的垂直截面圖。
圖10C示出了圖10A中示出的預(yù)先經(jīng)過加工的晶片的頂視圖。
圖11示出了預(yù)先經(jīng)過加工的晶片、導(dǎo)電材料層和第一介電材料層的一個實施例的截面圖。
圖12示出了蝕刻之后，預(yù)先經(jīng)過加工的晶片、接地線和第一介電材料層的一個實施例的截面圖。
圖13示出了預(yù)先經(jīng)過加工的晶片、接地線、第一介電材料層和第二介電材料層的一個實施例的截面圖。
圖14示出了蝕刻之后，預(yù)先經(jīng)過加工的晶片、接地線、第一介電材料層和側(cè)壁隔離物的一個實施例的截面圖。
圖15A示出了預(yù)先經(jīng)過加工的晶片、被密封的接地線和介電材料層的一個實施例的截面圖。
圖15B示出了圖15A所示的晶片的垂直截面圖。
圖16A示出了預(yù)先經(jīng)過加工的晶片、被密封的接地線、介電材料層和相變材料層的一個實施例的截面圖。
圖16B示出了圖16A中示出的晶片的垂直截面圖。
圖17A示出了預(yù)先經(jīng)過加工的晶片、被密封的接地線、相變材料層和位線的一個實施例的截面圖。
圖17B示出了圖17A中示出的晶片的垂直截面圖。
圖17C示出了圖17A中示出的晶片的頂視圖。
具體實施例方式
在下面詳細(xì)的描述中，參照形成說明書一部分的附圖，并且附圖通過說明可實施本發(fā)明的具體實施例的方式示出。在這方面，方向術(shù)語，例如“頂部”、“底部”、“前部”、“后部”、“前沿”、“后沿”等等作為所描述的附圖的取向的參考。由于本發(fā)明的實施例的元件可以位于多個不同的方向，因此方向術(shù)語用于說明而不是進行限制。應(yīng)當(dāng)理解，可以使用其它的實施例，并且可以不脫離本發(fā)明的范圍而對結(jié)構(gòu)或邏輯進行改變。因此，下面詳細(xì)的描述并不用于進行限制，并且本發(fā)明的范圍由所附權(quán)利要求進行限定。
圖1是示出相變存儲單元100的陣列的一個實施例的視圖。利用線光刻(linelithography)和自對準(zhǔn)方法來制造存儲器陣列100，從而使關(guān)鍵的光刻步驟最少。此外，金屬和活性料之間的層間電阻是不敏感的，并且通過使界面面積最大化，寄生電阻被最小化。存儲器陣列100完全沒有被隔離的小圖案，使得化學(xué)機械平坦化(CMP)工藝窗口得到改進，并且機械穩(wěn)定性也被改進。
存儲器陣列100包括多個相變存儲單元104a-104d(共同被稱為相變存儲單元104)、多條位線(BL)112a-112b(共同被稱為位線112)、多條字線(WL)110a-110b(共同被稱為字線110)，以及多個接地線(GL)114a-114b(共同被稱為接地線114)。
根據(jù)這里所使用的，術(shù)語“電耦合”不表示所述元件必須直接連接在一起，并且可以在所述“電耦合的”元件之間設(shè)置居間元件。
每個相變存儲單元104都電耦合到字線110、位線112，和接地線114。例如，相變存儲單元104a電耦合到位線112a、字線110a，以及接地線114a，并且相變存儲單元104b電耦合到位線112a、字線110b以及接地線114b。相變存儲單元104c電耦合到位線112b、字線110a以及接地線114a，并且相變存儲單元104d電耦合到位線112b、字線110b、以及接地線114b。
每個相變存儲單元104都包括相變元件106和晶體管108。雖然在所示出的實施例中，晶體管108是場效應(yīng)晶體管(FET)，但是在其它的實施例中，晶體管108可以是另一種合適的器件，例如雙極晶體管或3D晶體管結(jié)構(gòu)。相變存儲單元104a包括相變元件106a和晶體管108a。相變元件106a的一側(cè)電耦合到位線112a，相變元件106a的另一側(cè)電耦合到晶體管108a的源極-漏極路徑的一側(cè)。晶體管108a的源極-漏極路徑的另一側(cè)電耦合到接地線114a。晶體管108a的柵極電耦合到字線110a。相變存儲單元104b包括相變元件106b和晶體管108b。相變元件106b的一側(cè)電耦合到位線112a，相變元件106b的另一側(cè)電耦合到晶體管108b的源極-漏極路徑的一側(cè)。晶體管108b的源極-漏極路徑的另一側(cè)電耦合到接地線114b。晶體管108b的柵極電耦合到字線110b。
相變存儲單元104c包括相變元件106c和晶體管108c。相變元件106c的一側(cè)電耦合到位線112b，相變元件106c的另一側(cè)電耦合到晶體管108c的源極-漏極路徑的一側(cè)。晶體管108c的源極-漏極路徑的另一側(cè)電耦合到接地線114a。晶體管108c的柵極電耦合到字線110a。相變存儲單元104d包括相變元件106d和晶體管108d。相變元件106d的一側(cè)電耦合到位線112b，相變元件106d的另一側(cè)電耦合到晶體管108d的源極-漏極路徑的一側(cè)。晶體管108d的源極-漏極路徑的另一側(cè)電耦合到接地線114b。晶體管108d的柵極電耦合到字線110b。
在另一個實施例中，每個相變元件106都電耦合到接地線114，并且每個晶體管108都電耦合到位線112。例如，對于相變存儲單元104a，相變元件106a的一側(cè)電耦合到接地線114a。相變元件106a的另一側(cè)電耦合到晶體管108a的源極-漏極路徑的一側(cè)。晶體管108a的源極-漏極路徑的另一側(cè)電耦合到位線112a。通常，所述接地線114的電位都比所述位線112低。
根據(jù)本發(fā)明，每個相變元件106都包括可以由多種材料制成的相變材料。通常，包含一種或多種元素周期表中VI元素的硫族化物合金可用作這種材料。在一個實施例中，相變元件106的相變材料由硫族化物化合物材料制成，例如GeSbTe、SbTe、GeTe或者AgInSbTe。在另一個實施例中，所述相變材料不含硫族元素，例如GeSb、GaSb、InSb或者GeGaInSb。在其它實施例中，所述相變材料由任意合適的材料制成，這些材料包括元素Ge、Sb、Te、Ga、As、In、Se和S中的一種或一種以上。
在相變存儲單元104a的設(shè)置操作過程中，選擇性使能設(shè)定電流或電壓脈沖，并且將其通過位線112a傳送到相變元件106a，從而將相變元件106a加熱到其結(jié)晶溫度以上(但是通常在它熔化溫度以下)，其中選擇字線110a以激活晶體管108a。通過這種方式，相變元件106a在該設(shè)置操作期間達(dá)到它的晶態(tài)。在相變存儲單元104a的復(fù)位操作中，選擇性將復(fù)位電流或電壓脈沖使能到位線112a，并且將其傳送到相變材料元件106a。所述復(fù)位電流或電壓快速地將相變元件106a加熱到它的熔化溫度以上。在所述電流或電壓脈沖被關(guān)斷之后，所述相變元件106a快速淬火冷卻到非晶態(tài)。利用類似的電流或電壓脈沖，與相變存儲單元104a類似地設(shè)置和復(fù)位存儲器陣列100中的相變存儲單元104b-104d和其它的相變存儲單元104。
圖2A示出了相變存儲單元200的陣列的一個實施例的截面圖。圖2B示出了圖2A中示出的相變存儲單元200的陣列的垂直截面圖。圖2C示出了圖2A中示出的相變存儲單元200的陣列的頂視圖。在一個實施例中，相變存儲單元100的陣列與相變存儲單元200的陣列類似。相變存儲單元200的陣列包括襯底212、晶體管108、字線110、第一接觸206、第二接觸208、接地線114，介電材料210、216和230，淺溝槽隔離(STI)214，中間層電介質(zhì)(ILD)215，相變材料107，以及位線112。金屬布線(未示出)緊隨位線層之后。
用于選擇相變材料107中的存儲位置105的晶體管108按行和列形成在襯底212中。晶體管108的柵極電耦合到字線110。介電材料210沉積在晶體管108和字線110上方。第一接觸206將每個晶體管108的源極-漏極路徑的一側(cè)電耦合到接地線114。第二接觸208將每個晶體管108的源極-漏極路徑的另一側(cè)電耦合到存儲位置105，存儲位置105是相變材料107的一部分。每條相變材料107都電耦合到位線112。位線112垂直于字線110和接地線114。介電材料230使第一接觸206上方的接地線114絕緣。介電材料216將使相鄰的位線112和相變材料107的條彼此絕緣。STI214使相鄰的晶體管108彼此絕緣，并且ILD215使相鄰的第二接觸208彼此絕緣。
包括存儲位置105的相變材料107的條與位線112自對準(zhǔn)。該自對準(zhǔn)使得制造相變存儲單元200的陣列的關(guān)鍵光刻步驟最少。此外，由于該z自對準(zhǔn)，在第二接觸208和相變材料107之間的以及在相變材料107和位線112之間的層間電阻對于覆蓋是不敏感的(overlay insensitive)，并且寄生電阻被最小化。
在一個實施例中，對于雙柵存儲單元，相變存儲單元200的陣列可縮放至8F2，其中“F”是最小特征尺寸，或者對于單柵存儲單元，可縮放至6F2。在單柵極存儲單元的實施例中，在每兩個相鄰的存儲單元之間的晶體管108的有源柵極被絕緣柵極替代(也就是，晶體管不用作為開關(guān)；而總是被關(guān)閉)，并且虛接地線(dummy ground line)形成在該絕緣柵上方，從而將相鄰的存儲單元分開。參考以下的附圖3A-9C來描述和示出用于制造相變存儲單元200的陣列的方法的第一實施例。參考圖10A-17C來描述和示出用于制造相變存儲單元200的陣列的方法的第二實施例。
圖3A示出了預(yù)先經(jīng)過加工的晶片218的一個實施例的截面圖。圖3B示出了圖3A中示出的預(yù)先經(jīng)過加工的晶片218的垂直橫截面圖。圖3C示出了圖3A中示出的預(yù)先經(jīng)過加工的晶片218的頂視圖。預(yù)先經(jīng)過加工的晶片218包括襯底212、晶體管108、字線110、第一接觸206、第二接觸208、STI214、ILD215，以及介電材料210。
晶體管108按行和列形成在襯底212中。晶體管108的柵極電耦合到字線110。介電材料210沉積在晶體管108和字線110上方。第一接觸206電耦合到每個晶體管108的源極-漏極路徑的一側(cè)。第二接觸208電耦合到每個晶體管108的所述源極-漏極路徑的另一側(cè)。STI214將晶體管108與相鄰的晶體管108絕緣，并且ILD215將第二接觸208與相鄰的第二接觸208絕緣。
第一接觸206和第二接觸208是接觸栓，例如W栓、Cu栓、或其它合適的導(dǎo)電材料栓。字線110包括摻雜的多晶Si(poly-silicon)、W、TiN，NiSi、CoSi、TiSi、WSix或另外的合適的材料。介電材料210包括SiN或其它合適的材料，這些材料使得能夠為第一接觸206和第二接觸208實現(xiàn)無邊界接觸成形工藝。STI214和ILD 215包括SiO2、氟化石英玻璃(FSG)、硼-磷硅酸鹽玻璃(BPSG)、硼-硅酸鹽玻璃(BSG)、或者其它合適的介電材料。字線110垂直于STI214和ILD215。
圖4示出了預(yù)先經(jīng)過加工的晶片218、導(dǎo)電材料層114a和第一介電材料層230a的一個實施例的截面圖。導(dǎo)電材料，例如W、A1、Cu或其它合適的導(dǎo)電材料沉積在預(yù)先經(jīng)過加工的晶片218上方，從而提供導(dǎo)電材料層114a。利用化學(xué)氣相沉積法(CVD)、原子層沉積法(ALD)、金屬有機物化學(xué)氣相沉積法(MOCVD)、等離子體氣相沉積法(PVD)、噴射氣相沉積法(JVP)、或其它合適的沉積方法來沉積導(dǎo)電材料層114a。
介電材料，例如SiN或其它合適的介電材料沉積在導(dǎo)電材料層114a上方，從而提供第一介電材料層230a。利用CVD、ALD、MOCVD、PVD、JVP、高密度等離子體法(HDP)、或其它合適沉積方法來沉積第一介電材料層230a。
圖5示出了在蝕刻第一介電材料層230a和導(dǎo)電材料層114a之后，預(yù)先經(jīng)過加工的晶片218、接地線114、和第一介電材料層230b的一個實施例的截面圖。第一介電材料層230a和導(dǎo)電材料層114a被蝕刻，從而提供第一介電材料層230b和接地線114，并且形成溝槽220。線光刻術(shù)用來圖形化溝槽220，使其具有暴露第二接觸208的寬度221。所述線光刻術(shù)不需要精確地以第二接觸208為中心，只要第二接觸208被暴露即可。通過這種方式，對于所述線光刻術(shù)的要求不是那么嚴(yán)格，但是可以獲得所希望的存儲單元尺寸。
圖6示出了預(yù)先經(jīng)過加工的晶片218、接地線114、第一介電材料層230b，和第二介電材料層230c的一個實施例的截面圖。介電材料，例如SiN或其它合適的介電材料共形地沉積在第一介電材料層230b、接地線114和預(yù)先經(jīng)過加工的晶片218的暴露部分上，從而提供第二介電材料層230c。利用CVD、AID、MOCVD、PVD、JVP、HDP或其它合適的沉積方法沉積第二介電材料層230c。
圖7示出了在蝕刻第二介電材料層230c之后，預(yù)先經(jīng)過加工的晶片218、接地線114、第一介電材料層230b和側(cè)壁隔離物230d的一個實施例的截面圖。利用隔離物蝕刻(spacer etch)來蝕刻第二介電材料層230c從而形成側(cè)壁隔離物230d，并且暴露第二接觸208。第一介電材料層230b和側(cè)壁隔離物230d一同被稱為介電材料230。
圖8A示出了預(yù)先經(jīng)過加工的晶片218、被介電材料230密封的接地線114、相變材料107a、和電極材料層113a的一個實施例的截面圖。圖8B示出了圖8A中示出的晶片的垂直截面圖。相變材料，例如硫族化物化合物材料或其它合適的相變材料，沉積在介電材料230和預(yù)先經(jīng)過加工的晶片218的暴露部分上，從而提供相變材料層107a。利用CVD、ALD、MOCVD、PVD、JVP或其它合適的沉積技術(shù)來沉積相變材料層107a。在一個實施例中，相變材料層107a被平坦化，從而暴露介電材料230。
電極材料，例如TiN、TaN、W、Al、Cu、TiSiN、TaSiN、或其它合適的電極材料，沉積在相變材料層107a上，從而提供電極材料層113a。利用CVD、ALD、MOCVD、PVD、JVP或其它合適的沉積技術(shù)來沉積電極材料層113a。
圖9A示出了蝕刻電極材料層113a和相變材料層107a之后，預(yù)先經(jīng)過加工的晶片218、被介電材料230密封的接地線114、相變材料層107和位線112的一個實施例的截面圖。圖9B示出了圖9A中示出的晶片的垂直截面圖，并且圖9C示出了圖9A中示出的晶片的頂視圖。電極材料層113a和相變材料層107a被蝕刻，從而提供位線112和相變材料層107，并且該相變材料層107與位線112自對準(zhǔn)。在相變材料層107被平坦化從而暴露介電材料230的實施例中，電極材料層113a和相變材料層107a被蝕刻，從而提供位線112和與位線112自對準(zhǔn)的相變元件106。
在一個實施例中，相變材料層107可以選擇被底切(undercut)蝕刻。線光刻術(shù)被用來圖形化垂直于溝槽220的位線112和相變材料107的條，以使得相變材料107中的每個存儲位置105都與第二接觸208接觸。所述線光刻術(shù)不需要精確地以第二接觸208為中心，只要相變材料107中的每個存儲位置105的底部都與第二接觸208接觸即可。通過這種方式，對于所述線光刻術(shù)的要求不是那么嚴(yán)格，但是可以獲得所希望的存儲單元尺寸。
介電材料，例如SiO2、FSG、BPSG、BSG或其它合適的介電材料，沉積在位線112、相變材料層107、介電材料層230和預(yù)先經(jīng)過加工的晶片218的暴露部分上。所述介電材料層利用CVD、ALD、MOCVD、PVD、JVP、HDP或其它合適的沉積技術(shù)沉積。所述介電材料層被平坦化，從而暴露位線112，并且提供介電材料層216。所述介電材料層利用CMP或另一種合適的平坦化技術(shù)被平坦化，從而提供圖2A-2C中示出的相變存儲單元200a的陣列。
圖10A示出了預(yù)先經(jīng)過加工的晶片218的一個實施例的截面圖。圖10B示出了圖10A中示出的預(yù)先經(jīng)過加工的晶片218的垂直截面圖。圖10C示出了圖10A中示出的預(yù)先經(jīng)過加工的晶片218的頂視圖。預(yù)先經(jīng)過加工的晶片218包括襯底212、晶體管108、字線110、第一接觸206、第二接觸208、STI214、ILD215和介電材料210。
晶體管108按行和列形成在襯底212中。晶體管108的柵極電耦合到字線110。介電材料210沉積在晶體管108和字線110上。第一接觸206電耦合到每個晶體管108的源極-漏極路徑的一側(cè)。第二接觸208電耦合到每個晶體管108的所述源極-漏極路徑的另一側(cè)。STI214將晶體管108與相鄰的晶體管108絕緣，并且ILD215使接觸208與相鄰的第二接觸208絕緣。
第一接觸206和第二接觸208是接觸栓，例如W栓、Cu栓、或其它合適的導(dǎo)電材料栓。字線110包括摻雜的多晶Si、W、TiN、NiSi、CoSi、TiSi、WSix或另一種合適的材料。介電材料210包括SiN或其它合適的材料，這些材料使得能夠為第一接觸206和第二接觸208實現(xiàn)無邊界接觸形成工藝。STI214和ILD215包括SiO2、FSG、BPSG、BSG或其它合適的介電材料。字線110垂直于STI214和ILD215。
圖11示出了預(yù)先經(jīng)過加工的晶片218、導(dǎo)電材料層114a和第一介電材料層230a的一個實施例的截面圖。導(dǎo)電材料，例如W、A1、Cu或其它合適的導(dǎo)電材料，沉積在預(yù)先經(jīng)過加工的晶片218上，從而提供導(dǎo)電材料層114a。導(dǎo)電材料層114a利用CVD、ALD、MOCVD、PVD、JVP或其它合適的沉積技術(shù)沉積。
介電材料，例如SiN或其它合適的介電材料，沉積在導(dǎo)電材料層114a上，從而提供第一介電材料層230a。第一介電材料層230a利用CVD、ALD、MOCVD、PVD、JVP、HDP或其它合適的沉積技術(shù)沉積。
圖12示出了在蝕刻第一介電材料層230a和導(dǎo)電材料層114a之后，預(yù)先經(jīng)過加工的晶片218、接地線114和第一介電材料層230b的一個實施例的截面圖。第一介電材料層230a和導(dǎo)電材料層114a被蝕刻，從而提供第一介電材料層230b和接地線114，并且形成溝槽220。線光刻術(shù)被用來圖形化具有寬度221的溝槽220，從而暴露第二接觸208。所述線光刻術(shù)不需要精確地以第二接觸208為中心，只要第二接觸208被暴露即可。通過這種方式，對于所述線光刻術(shù)的要求不是那么嚴(yán)格，但是可以獲得所希望的存儲單元尺寸。
圖13示出了預(yù)先經(jīng)過加工的晶片218、接地線114、第一介電材料層230b和第二介電材料層230c的一個實施例的截面圖。例如SiN或其它合適的介電材料的介電材料共形地沉積在第一介電材料層230b、接地線114和預(yù)先經(jīng)過加工的晶片218的暴露部分上，從而提供第二介電材料層230c。第二介電材料層230c利用CVD、ALD、MOCVD、PVD、JVP、HDP或其它合適的沉積技術(shù)被沉積。
圖14示出了蝕刻第二介電材料層230c之后，預(yù)先經(jīng)過加工的晶片218、接地線114、第一介電材料層230b和側(cè)壁隔離物230d的一個實施例的截面圖。第二介電材料層230c利用隔離物蝕刻來進行蝕刻，從而形成側(cè)壁隔離物230d，并且暴露第二接觸208。第一介電材料層230b和側(cè)壁隔離物230d一同被稱為介電材料230。
圖15A示出了預(yù)先經(jīng)過加工的晶片218、由介電材料230密封的接地線114以及介電材料層216a的一個實施例的截面圖。圖15B示出了圖15A中示出的晶片的垂直截面圖。介電材料，例如SiO2、FSG、BPSG、BSG或其它合適的介電材料，沉積在介電材料230和預(yù)先經(jīng)過加工的晶片218的暴露部分上，從而提供介電材料層216a。介電材料層216a利用CVD、ALD、MOCVD、PVD、JVP、HDP或其它合適的沉積技術(shù)被沉積。
圖16A示出預(yù)先經(jīng)過加工的晶片218、由介電材料230密封的接地線114、介電材料層216和相變材料層107a的一個實施例的截面圖。圖16B示出了圖16A中示出的晶片的垂直截面圖。介電材料層216a被蝕刻從而提供介電材料層216。線光刻術(shù)用來圖形化垂直于溝槽220的溝槽，以使得第二接觸208和部分介電材料230被暴露。所述線性光刻術(shù)不需要精確地以第二接觸208為中心，只要第二接觸208被暴露即可。通過這種方式，對于所述線光刻術(shù)的要求不是那么嚴(yán)格，但是可以獲得所希望的存儲單元尺寸。
相變材料，例如硫族化物化合材料或其它合適相變材料，沉積在介電材料層216、介電材料230和預(yù)先經(jīng)過加工的晶片218的暴露部分上，從而提供相變材料層。所述相變材料層利用CVD、ALD、MOCVD、PVD、JVP、HDP或其它合適的沉積技術(shù)被沉積。所述相變材料層被平坦化從而暴露介電材料層216，進而提供相變材料層107a。所述相變材料層利用CMP或另一種合適的平面化技術(shù)被平坦化。
圖17A示出了預(yù)先經(jīng)過加工的晶片218、被介電材料230密封的接地線114、相變材料層107、和位線112的一個實施例的截面圖。圖17B示出了圖17A中示出的晶片的垂直截面圖，并且圖17C示出了圖17A中示出的晶片的頂視圖。相變材料層107a被凹陷蝕刻(recess etch)從而提供相變材料層107。電極材料，例如TiN、TaN、W、Al、Cu、TiSiN、TaSiN、或其它合適電極材料，沉積在相變材料層107和介電材料層216上，從而提供電極材料層。所述電極材料層利用CVD、ALD、MOCVD、PVD、JVP或其它合適的沉積技術(shù)沉積。所述電極材料層被平坦化以暴露介電材料層216，從而提供位線112。所述電極材料層利用CMP或另一種合適的平坦化技術(shù)被平坦化，從而提供圖2A-2C中示出的相變存儲單元200a的陣列。
本發(fā)明的實施例提供了利用線光刻術(shù)和自對準(zhǔn)技術(shù)制造的相變存儲單元的陣列，從而使關(guān)鍵的光刻步驟最少。此外，在陣列的金屬和有源材料之間的層間電阻是覆蓋不敏感的，并且通過使界面面積最大，而使寄生電阻最小。相變存儲單元的陣列具有改進的化學(xué)機械平坦化(CMP)工藝窗口，并且在制造過程中的機械穩(wěn)定性提高。
盡管已經(jīng)在這里說明和描述了特定的實施例，但是本領(lǐng)域的那些普通技術(shù)人員應(yīng)當(dāng)理解，多種改進和/或等效的實施方式都可以代替所示出的特定實施例，并且可以不脫離本發(fā)明的范圍進行描述。本申請將覆蓋這里描述的特定實施例的任意改變或變型。因此，本發(fā)明僅僅由權(quán)利要求和其等效物限定。
權(quán)利要求
1.一種存儲器，其包括按行和列設(shè)置成陣列的晶體管；跨過所述陣列的成列的第一導(dǎo)線；跨過所述陣列成行的、被介電材料密封的第二導(dǎo)線，每條第二導(dǎo)線都與每行中的晶體管的源極-漏極路徑的一側(cè)相耦合；以及在所述第二導(dǎo)線之間、與所述第一導(dǎo)線接觸并且與所述第一導(dǎo)線自對準(zhǔn)的相變元件，每個相變元件都與晶體管的源極-漏極路徑的另一側(cè)相耦合。
2.如權(quán)利要求1所述的存儲器，其中所述第一導(dǎo)線是位線，并且所述第二導(dǎo)線是接地線。
3.如權(quán)利要求1所述的存儲器，還包括跨過所述陣列成行的字線，每條字線都與每一行中的晶體管的柵極相耦合。
4.如權(quán)利要求1所述的存儲器，其中所述存儲器可縮放至6F2，其中F是最小特征尺寸。
5.如權(quán)利要求1所述的存儲器，其中所述存儲器可縮放至8F2，其中F是最小特征尺寸。
6.一種存儲器，其包括按行和列設(shè)置成陣列的晶體管；跨過所述陣列成列的第一導(dǎo)線；跨過所述陣列成行的、被介電材料密封的第二導(dǎo)線，每條第二導(dǎo)線都與每行中的晶體管的源極-漏極路徑的一側(cè)相耦合；以及跨過所述陣列的成列的相變材料，其在所述第二導(dǎo)線之間提供存儲位置，該相變材料與所述第一導(dǎo)線接觸，并且與所述第一導(dǎo)線自對準(zhǔn)，每個存儲位置都與晶體管的源極-漏極路徑的另一側(cè)相連。
7.如權(quán)利要求6所述的存儲器，其中所述第一導(dǎo)線是位線，并且所述第二導(dǎo)線是接地線。
8.如權(quán)利要求6所述的存儲器，還包括跨過所述陣列的成行的字線，每條字線都與每一行中的晶體管的柵極相耦合。
9.如權(quán)利要求6所述的存儲器，其中所述存儲器可縮放至6F2，其中F是最小特征尺寸。
10.如權(quán)利要求6所述的存儲器，其中所述存儲器可縮放至8F2，其中F是最小特征尺寸。
11.一種用于制造存儲器的方法，該方法包括提供包括第一接觸和第二接觸的預(yù)先經(jīng)過加工的晶片；在該預(yù)先經(jīng)過加工的晶片上制造被介電材料密封的第一導(dǎo)線，所述第一導(dǎo)線與所述第一接觸接觸；在所述介電材料和所述預(yù)先經(jīng)過加工的晶片的暴露部分上沉積相變材料層；在所述相變材料層上沉積電極材料層；以及蝕刻所述電極材料層和所述相變材料層，從而形成第二導(dǎo)線和與第二導(dǎo)線自對準(zhǔn)的相變材料，所述相變材料提供與所述第二接觸接觸的存儲位置。
12.如權(quán)利要求11所述的方法，其中制造由介電材料密封的所述第一導(dǎo)線的步驟包括在所述預(yù)先經(jīng)過加工的晶片上沉積導(dǎo)電材料層；在所述導(dǎo)電材料層上沉積第一介電材料層；蝕刻所述第一介電材料層和所述導(dǎo)電材料層，從而形成暴露所述第二接觸的溝槽，并且提供接觸第一接觸的第一導(dǎo)線；在所述第一介電材料層和所述第一導(dǎo)線的暴露部分上共形地沉積第二介電材料層；以及蝕刻所述第二介電材料層，從而提供側(cè)壁隔離物，以使得所述第一導(dǎo)線被所述第一介電材料層和所述側(cè)壁隔離物密封。
13.如權(quán)利要求11所述的方法，其中制造所述第一導(dǎo)線包括制造接地線。
14.如權(quán)利要求11所述的方法，其中蝕刻所述電極材料材料層以形成所述第二導(dǎo)線包括蝕刻所述電極材料層以形成位線。
15.一種用于制造存儲器的方法，該方法包括提供預(yù)先經(jīng)過加工的晶片，該晶片包括第一接觸和第二接觸；在該預(yù)先經(jīng)過加工的晶片上制造被介電材料密封的的第一導(dǎo)線，所述第一導(dǎo)線與所述第一接觸接觸；在所述介電材料和所述預(yù)先經(jīng)過加工的晶片的暴露部分上沉積相變材料層；平坦化所述相變材料層，從而暴露所述介電材料；在所述相變材料層和所述介電材料上沉積電極材料層；以及蝕刻所述電極材料層和所述相變材料層，從而形成第二導(dǎo)線和與所述第二導(dǎo)線自對準(zhǔn)的相變元件，其中每個相變元件都與第二接觸接觸。
16.如權(quán)利要求15所述的方法，其中制造由介電材料密封的所述第一導(dǎo)線包括在所述預(yù)先經(jīng)過加工的晶片上沉積導(dǎo)電材料層；在所述導(dǎo)電材料層上沉積第一介電材料層；蝕刻所述第一介電材料層和所述導(dǎo)電材料層，從而形成暴露所述第二接觸的溝槽，并且提供與所述第一接觸接觸的第一導(dǎo)線；在所述第一介電材料層和所述第一導(dǎo)線的暴露部分上共形沉積第二介電材料層；以及蝕刻所述第二介電材料層，從而提供側(cè)壁隔離物，以使得所述第一導(dǎo)線被所述第一介電材料層和所述側(cè)壁隔離物密封。
17.如權(quán)利要求15所述的方法，其中制造所述第一導(dǎo)線包括制造接地線。
18.如權(quán)利要求15所述的方法，其中蝕刻所述電極材料層從而形成所述第二導(dǎo)線包括蝕刻所述電極材料層從而形成位線。
19.一種用于制造存儲器的方法，該方法包括提供預(yù)先經(jīng)過加工的晶片，該晶片包括第一接觸和第二接觸；在該預(yù)先經(jīng)過加工的晶片上制造被第一介電材料密封的的第一導(dǎo)線，所述第一導(dǎo)線與所述第一接觸接觸；在所述第一介電材料和所述預(yù)先經(jīng)過加工的晶片的暴露部分上沉積第二介電材料層；在所述第二介電材料層中蝕刻溝槽，從而暴露所述第二接觸和部分所述第一介電材料；在所述第二介電材料層、所述第一介電材料和所述預(yù)先經(jīng)過加工的晶片的暴露部分上沉積相變材料；平坦化所述相變材料層，從而暴露所述第二介電材料層；凹陷蝕刻所述相變材料層；在所述第二介電材料層和所述相變材料層的暴露部分上沉積電極材料層；以及平坦化所述電極材料層，以暴露所述第二介電材料層，從而形成與所述相變材料自對準(zhǔn)的第二導(dǎo)線，該相變材料提供與所述第二接觸接觸的存儲位置。
20.如權(quán)利要求19所述的方法，其中制造由所述第一介電材料密封的所述第一導(dǎo)線包括在所述預(yù)先經(jīng)過加工的晶片上沉積導(dǎo)電材料層；在所述導(dǎo)電材料層上沉積第三介電材料層；蝕刻所述第三介電材料層和所述導(dǎo)電材料層，從而形成暴露所述第二接觸的溝槽，并且提供與所述第一接觸接觸的第一導(dǎo)線；在所述第三介電材料層和所述第一導(dǎo)線的暴露部分上共形沉積第四介電材料層；以及蝕刻所述第四介電材料層，從而提供側(cè)壁隔離物，以使得所述第一導(dǎo)線被所述第三介電材料層和所述側(cè)壁隔離物密封。
21.如權(quán)利要求19所述的方法，其中制造所述第一導(dǎo)線包括制造接地線。
22.如權(quán)利要求19所述的方法，其中平坦化所述電極材料層以形成所述第二導(dǎo)線包括平坦化所述電極材料層以形成位線。
全文摘要
一種存儲器，其包括按行和列設(shè)置形成陣列的晶體管；跨過所述陣列按列設(shè)置的第一導(dǎo)線和跨過所述陣列的按行設(shè)置的被介電材料密封的第二導(dǎo)線。每個第二導(dǎo)線都與每一行的晶體管的源極—漏極路徑的一側(cè)相連。該存儲器包括在所述第二導(dǎo)線之間、與第一導(dǎo)線接觸并且與所述第一導(dǎo)線自對準(zhǔn)的相變元件。每個相變元件都與晶體管的源極—漏極路徑的另一側(cè)相連。
文檔編號G11C11/56GK101064331SQ200710100698
公開日2007年10月31日 申請日期2007年3月2日 優(yōu)先權(quán)日2006年3月2日
發(fā)明者U·G·馮施維林, T·哈普 申請人:奇夢達(dá)股份公司