專利名稱：：降低氮化物只讀存儲器的編程干擾的方法
技術領域：
：本發(fā)明涉及一種氮化物只讀存儲器(NitrideReadOnlyMemory,NROM)的編程方法，尤其涉及一種降低NROM存儲器的編程干擾的方法。
背景技術：
：圖l是一種氮化物只讀存儲器(以下稱NROM存儲器)的半導體結(jié)構(gòu)圖。該存儲器單元100包括一基體101、一多晶硅柵極層102、一第一源/漏極層103、一第二源/漏極層104，在柵極層102與基體101之間具有一ONO三層結(jié)構(gòu)105，此三層結(jié)構(gòu)105進一步包括氧化物層105a(Oxide)、氮化物層105b(Nitride)和氧化物層105c(Oxide)。此外，該三層結(jié)構(gòu)105中具有2個可充電區(qū)域106a、106b，其中每個充電區(qū)域106定義一個二進制位(bit)。當對基體101、柵極層102、第一源/漏極層103和第二源/漏極層104施加適當?shù)碾妷簳r，便可分別形成第一方向(如圖1中的水平方向)的電場和第二方向(如圖1中的垂直方向)的電場，以將充電區(qū)域106a、106b充電到一定電壓。由于NROM結(jié)構(gòu)的對稱性，一般以施加低電壓的一極為源極，施加高電壓的一極為漏極。舉例來說，如圖1所示，若對第一源/漏極層103施加低電壓，將其視為源極(Source)，而第二源/漏極層104施加高電壓，將其視為漏極(Drain)，相應地，被充電的區(qū)域為106b。反之亦然，而被充電的區(qū)域是106a。NROM單元適合構(gòu)成一陣列結(jié)構(gòu)，以作為非易失性存儲器(Non-volatilememory)。圖2是一種包含NROM單元的非易失性存儲器的陣列結(jié)構(gòu)，如圖2所示，該陣列結(jié)構(gòu)包括一NROM單元陣列、多條字線(WordLine)WL1WLn+l和多條位線(BitLine)BLlBLm(圖中示出5條)，其中多條字線WLlWLn+l連接各行NROM單元的柵極g,多條位線BLlBLm連接各列NROM單元的第一源/漏極或第二源/漏極。每個NROM單元具有兩個存儲位，以NROM單元201為例，其具有存儲位201a和存儲位201b。對上述存儲陣列的編程時，若需對某個NROM單元編程，則由字線和位線共同選中該NROM單元。仍以NROM單元201為例，以字線WL1和位線BL1和BL2選中此NROM單元，以其第一源/漏極為源極，以其第二源/漏極為漏極，并施加適當?shù)臇艠O電壓Vg、源極電壓Vs、漏極電壓Vd、基體偏壓(SubstrateBias)Vb使其存儲位201b達到某一電壓。然而此編程過程中存在編程干擾的問題。舉例來說，當只對選中的NROM單元201編程時，由于電壓Vs和Vd被分別施加于整條位線BL1、BL2，這些電壓不僅施加于選中的NROM單元201，并且會施加于同一位線BL1、BL2的未選中NROM單元(例如NROM單元20220n+l)，使它們的存儲位被錯誤地影響而具有一個不正常的電壓，這些由于位線導致的錯誤干擾稱為"BL千擾"(位線干擾)。這種干擾在與選中的NROM單元位線上相鄰的NROM單元(例如NROM單元202的存儲位202b)中尤其明顯。需要指出的是，無論該相鄰的NROM單元是否己被編程，即無論其處于本原(native)狀態(tài)(即未編程)或是編程(programmed)狀態(tài)，BL干擾都會對其產(chǎn)生影響。
發(fā)明內(nèi)容因此，本發(fā)明所要解決的技術問題是提供一種降低NROM存儲器的編程干擾的方法，以降低其BL干擾。本發(fā)明為解決上述技術問題而采用的技術方案是提供一種降低NROM存儲器的編程干擾的方法，用以降低NROM存儲器編程中的位線干擾，該NROM存儲器具有一存儲單元陣列，該陣列中的存儲單元的柵極連接多條字線，該陣列中的存儲單元的源極或漏極連接多條位線，其中，該方法包括以下步驟對選中的存儲單元編程；與此同時，對該NROM存儲器施加一特定的基體偏壓，使該基體偏壓施加至與選中的存儲單元同一位線的未選中存儲單元。上述的降低NROM存儲器的編程干擾的方法中，對選中的存儲單元編程的步驟進一步包括通過一字線施加一柵極電壓至選中的存儲單元的柵極，以及通過兩位線分別施加一源極電壓和一漏極電壓至選中的存儲單元的源極和漏極。上述的降低NROM存儲器的編程干擾的方法，對該NROM存儲器施加一特定的基體偏壓的步驟還包括，從一表格中選取該特定的基體偏壓，其中該表格包含存儲單元的基體偏壓與位線干擾的對應關系。上述的降低NROM存儲器的編程干擾的方法，還包括測量一組基體偏壓與位線干擾的對應關系，以預先建立該表格。上述的降低NROM存儲器的編程干擾的方法中，預先建立該表格的步驟包括以一編程模式對一存儲單元的一存儲位進行編程，檢測該存儲位的電壓；以一干擾模式對該存儲單元施加電壓，其中選擇一組不同的基體偏壓，并檢測該存儲單元在不同的基體偏壓作用下的存儲位電壓的變動量；建立該組基體偏壓與該存儲單元的存儲位電壓的變動量的對應關系表。上述的降低NROM存儲器的編程干擾的方法中，預先建立該表格的步驟包括測量一存儲單元的一存儲位的初始電壓；以一干擾模式對該存儲單元的該存儲位施加電壓，并且選擇一組不同的基體偏壓，以檢測該存儲單元在不同的基體偏壓作用下的該存儲位電壓的變動量；以及建立該組基體偏壓與該存儲單元的該存儲位電壓的變動量的對應關系表。上述的降低NROM存儲器的編程干擾的方法中，所述的與選中的存儲單元同一位線的未選中存儲單元的狀態(tài)包括未編程和已編程。上述的降低NROM存儲器的編程干擾的方法中，該基體偏壓為正電壓，該正電壓例如介于0.10.5V之間。本發(fā)明由于采用以上技術方案，使之與現(xiàn)有技術相比，具有如下顯著優(yōu)點通過選取適當?shù)幕w偏壓，使BL干擾降低到可容忍的程度，且不影響存儲器的編程效能。為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，以下結(jié)合附圖對本發(fā)明的具體實施方式作詳細說明，其中圖1是NROM存儲器NROM單元的半導體結(jié)構(gòu)圖。圖2是包含NROM單元的非易失性存儲器的陣列結(jié)構(gòu)圖。圖3是本發(fā)明中的不同基體偏壓與相鄰編程單元的編程干擾的關系圖。圖4是本發(fā)明中的不同基體偏壓與相鄰未編程單元的編程干擾的關系圖。具體實施例方式本發(fā)明的基本構(gòu)思是尋找使未選中存儲單元的編程干擾最小化的條件，且同時保持選中的存儲單元具有良好的編程效能。在以下描述中，如無特別說明，將NROM單元的源/漏極中施加高電壓的一極視為漏極，而施加低電壓的一極視為源極。仍然參閱圖2所示，來考察單個NROM單元中的存儲位電壓在編程后受到BL干擾時的情形。以NROM單元202為例，當對字線WL2施加柵極電壓Vg，對位線BLl和BL2分別施加源極電壓Vs和漏極電壓Vd，且同時施加一基體偏壓Vb，對NROM單元202的存儲位202b編程后，存儲位202b將處于一高開啟電壓Vt。而當對NROM單元201編程時，將對字線WL1施加柵極電壓Vg，對位線BLl和BL2分別施加源極電壓Vs和漏極電壓Vd，同時施加一基體偏壓Vb，此時字線WL2被施加電壓Vg=0，即NROM單元202未被選中，由于BL干擾的作用，存儲位202b的電壓Vt將下降至Vt，，由此產(chǎn)生一變動量DVt=Vt，-Vt?？梢杂胠DVtl大小來衡量BL干擾的程度，lDVtl越大，貝ljBL干擾越大，反之，則BL干擾越小。由于基體效應的存在，在不同的基體偏壓Vb下，該變動量DVt將呈現(xiàn)截然不同的值，當選取特定的基體偏壓Vb，例如選取一適當?shù)恼妷簳r，可以使該變動量DVt的值明顯降低，由此可以降低BL干擾的影響。下面以實際的例子來說明基體效應對編程干擾的影響。需要指出的是，下面所列舉的各參數(shù)的值僅僅是特定情形下的例子，對于不同的存儲器件，其編程的條件往往各不相同，因此需要針對其特定的特征參數(shù)進行選取和試驗。首先，以一普通的編程模式對NROM單元202編程，即對其存儲位202b充電，其充電條件為Vs:0.3V(對BLl),Vg:7.5V+nativeVt,Vc^2.56.5V(對BL2)，Vdstep=0.1V,PW=0.5usec,Vb=0V。其中nativeVt為存儲位202b未編程前本身所具有的電壓。漏極電壓Vd為不斷升高的階梯形電壓，其每階增加的幅度為0.1V，而每階的脈沖寬度(PulseWidth,PW)為0.5微秒。編程后，通過檢測可知存儲位202b處于一高電壓Vt。其次，以一干擾模式對NROM單元202施加電壓，亦即模擬NROM單元202處于BL干擾影響下(如此刻正對NROM單元201的存儲位201b編程)被施加的電壓。保持Vg:OV，Vs=0.1V(對BL1)，Vd=4.5~5.5V(對BL2),Vdstep=0.1V,PW=10msec,選擇不同的Vb。下表1示出干擾模式下各電壓的選取。表1<table>tableseeoriginaldocumentpage8</column></row><table>測量在不同基體偏壓Vb下所產(chǎn)生的變動量DVt，其結(jié)果以如圖3所示的圖表示出。在圖3中，橫軸表示漏極電壓Vd階梯式升高的過程，縱軸表示存儲位202b的電壓Vt的變動量一DVt。由圖3可以看出，當基體偏壓約為OV時，相鄰單元202的BL干擾可達到-1.30V。而當施加一約為0.3V的正電壓至基體時，相鄰單元的BL干擾可減小到-0.64V，減小幅度達到50%。因此，通過建立此組基體偏壓Vb與該NROM單元的存儲位電壓的變動量DVt的對應關系表，可以在編程時作為選取合適基體偏壓Vb的依據(jù)。請回到參閱圖2所示，再來考察單個NROM單元中的存儲位電壓在未編程時受到BL干擾時的情形。仍以NROM單元202為例，如果它處于未編程狀態(tài)，則其存儲位202b具有一初始電壓Vt，Vt是一低電壓。而當對NROM單元201編程時，將對字線WLl施加柵極電壓Vg，對位線BLl和BL2分別施加源極電壓Vs和漏極電壓Vd，并且施加一基體偏壓Vb，此時字線WL2被施加電壓Vgi，即NROM單元202未被選中，由于BL干擾的作用，存儲位202b的電壓Vt將上升至Vt，，由此產(chǎn)生一變動量DVt=Vt，-Vt。由于基體效應的存在，在不同的基體偏壓Vb下，該變動量DVt將呈現(xiàn)截然不同的值，當選取特定的基體偏壓Vb，例如選取一適當?shù)恼妷簳r，可以使該變動量DVt具有很小的值，由此可以降低BL干擾的影響。下面以實際的例子來說明此情形下基體效應對編程干擾的影響。需要指出的是，下面所列舉的各參數(shù)的值僅僅是特定情形下的例子，對于不同的存儲器件，其編程的條件往往各不相同，因此需要針對其特定的特征參數(shù)進行選取和試驗。首先，測量存儲位202b的初始電壓Vt。測量的方法是，選擇Vs=0V，Vg=0V~7V,Vd=1.3V,Vb=0V;PW=0.5us。其中Vg是從OV逐漸升高至7V。其次，以干擾模式對NROM單元202施加電壓，亦即模擬NROM單元202處于BL干擾影響下(如此刻正對NROM單元201的存儲位201b)編程)被施加的電壓。保持Vg=0V,Vs=0.1V(對BL1),Vd=4.5~5.5V(對BL2),Vdstep=0.IV,PW=10mSeC,選擇不同的Vb。此干擾模式下各電壓的選取請參照前述的表1。測量在不同基體偏壓Vb下所產(chǎn)生的變動量DVt，其結(jié)果以如圖4所示的圖表示出。在圖4中，橫軸表示漏極電壓Vd階梯式升高的過程，縱軸表示存儲位202b的電壓Vt的變動量DVt。由圖4可以看出，當基體偏壓約為OV時，相鄰單元202的BL干擾可達到0.97V。而當施加一約為0.3V的正電壓至基體時，相鄰單元的BL干擾可減小到0.39V，減小幅度達到60%。因此，通過建立此組基體偏壓Vb與該NROM單元的位線干擾(以存儲位電壓的變動量DVt衡量)的對應關系表，可以在編程時作為選取合適基體偏壓Vb的依據(jù)。對比圖3和圖4可知，無論對于相鄰單元已被編程還是未被編程，基體偏壓Vb對BL干擾的抑制作用是十分一致的，這使得我們可以只根據(jù)一種情形來選取基體電壓即可適應上述兩種情形。上述過程是以NROM單元的一側(cè)存儲位(圖2中的右側(cè))為例進行說明的，然而對于另一側(cè)存儲位(圖2中的左側(cè))來說，其過程是類似的，差別僅在于源極和漏極選取的不同。此外，上述過程僅例舉了相鄰的NROM單元201、202之間的干擾，然而應當指出，在同一位線(如位線BL1、BL2)上不相鄰單元之間的干擾，同樣適用上述過程。此外，如果考慮同一位線上的一系列在后編程的單元對在先編程的單元的疊加影響，則在上述干擾模式模擬中增大編程的脈沖寬度(PW)，例如使PW40msec甚至更大。根據(jù)上述結(jié)果，設計本發(fā)明的降低NROM存儲器的編程干擾的方法，其中，對選中的NROM單元進行編程，以及與此同時，選擇一特定的基體偏壓Vb，使該基體偏壓Vb施加至同一位線的未選中NROM單元中。在一個實施例中，該特定的基體偏壓Vb可從一表格中選取，其中該表格包含NROM單元的基體偏壓與存儲位的電壓變動量的對應關系，根據(jù)該對應關系，可根據(jù)對存儲位的電壓變動量的容忍度選擇適當?shù)幕w偏壓。上述表格可通過預先進行的試驗建立并儲存，其建立的詳細過程已如前文所述，在此不再重復。此外，對于不同種類的存儲器，可分別進行試驗以建立各自的表格。在一個實施例中，該特定的基體偏壓Vb為一個正電壓，而其范圍介于0.10.5V之間，視具體NROM存儲器而定。需要指出的是，雖然隨著Vb的增大，其對BL干擾的降低效果愈加明顯，然而Vb的值超過一定限度時將影響編程效果。因此Vb的選取以使BL干擾降低到可容忍的程度，且不影響存儲器的編程效能為限。雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的修改和完善，因此本發(fā)明的保護范圍當以權(quán)利要求書所界定的為準。權(quán)利要求1.一種降低氮化物只讀存儲器的編程干擾的方法，用以降低氮化物只讀存儲器編程中的位線干擾，該氮化物只讀存儲器具有一存儲單元陣列，該陣列中的存儲單元的柵極連接多條字線，該陣列中的存儲單元的源極或漏極連接多條位線，其特征在于，該方法包括以下步驟a.對選中的存儲單元編程；以及b.在步驟a的同時，對該氮化物只讀存儲器施加一特定的基體偏壓，使該基體偏壓施加至與選中的存儲單元同一位線的未選中存儲單元。2.如權(quán)利要求1所述的降低氮化物只讀存儲器的編程干擾的方法，其特征在于，該步驟a進一步包括通過一字線施加一柵極電壓至選中的存儲單元的柵極，以及通過兩位線分別施加一源極電壓和一漏極電壓至選中的存儲單元的源極和漏極。3.如權(quán)利要求1所述的降低氮化物只讀存儲器的編程干擾的方法，其特征在于，該步驟b還包括，從一表格中選取該特定的基體偏壓，其中該表格包含存儲單元的基體偏壓與位線干擾的對應關系。4.如權(quán)利要求3所述的降低氮化物只讀存儲器的編程干擾的方法，其特征在于，還包括測量一組基體偏壓與位線干擾的對應關系，以預先建立該表格。5.如權(quán)利要求4所述的降低氮化物只讀存儲器的編程干擾的方法，其特征在于，預先建立該表格的步驟包括以一編程模式對一存儲單元的一存儲位進行編程，檢測該存儲位的電壓；以一干擾模式對該存儲單元施加電壓，其中選擇一組不同的基體偏壓，并檢測該存儲單元在不同的基體偏壓作用下的存儲位電壓的變動量；建立該組基體偏壓與該存儲單元的存儲位電壓的變動量的對應關系表。6.如權(quán)利要求4所述的降低氮化物只讀存儲器的編程干擾的方法，其特征在于，預先建立該表格的步驟包括測量一存儲單元的一存儲位的初始電壓；以一干擾模式對該存儲單元的該存儲位施加電壓，并且選擇一組不同的基體偏壓，以檢測該存儲單元在不同的基體偏壓作用下的該存儲位電壓的變動量；建立該組基體偏壓與該存儲單元的該存儲位電壓的變動量的對應關系表。7.如權(quán)利要求1所述的降低氮化物只讀存儲器的編程干擾的方法，其特征在于，所述與選中的存儲單元同一位線的未選中存儲單元的狀態(tài)包括未編程和已編程。8.如權(quán)利要求1所述的降低氮化物只讀存儲器的編程干擾的方法，其特征在于，該基體偏壓為正電壓。9.如權(quán)利要求1所述的降低氮化物只讀存儲器的編程干擾的方法，其特征在于，該基體偏壓介于0.10.5V之間。全文摘要本發(fā)明公開一種降低氮化物只讀存儲器的編程干擾的方法，用以降低氮化物只讀存儲器編程中的位線干擾，該氮化物只讀存儲器具有一存儲單元陣列，該陣列中的存儲單元的柵極連接多條字線，該陣列中的存儲單元的源極或漏極連接多條位線，其特征在于，該方法包括以下步驟對選中的存儲單元編程；與此同時，對該氮化物只讀存儲器施加一特定的基體偏壓，使該基體偏壓施加至與選中的存儲單元同一位線的未選中存儲單元。通過選取適當?shù)幕w偏壓，可使BL干擾降低到可容忍的程度，且不影響存儲器的編程效能。文檔編號G11C16/06GK101369455SQ20071004497公開日2009年2月18日申請日期2007年8月17日優(yōu)先權(quán)日2007年8月17日發(fā)明者劉鑒常,繆威權(quán),陳德艷,陳良成申請人:中芯國際集成電路制造(上海)有限公司