專利名稱：存儲(chǔ)器裝置的寫入電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器裝置的寫入電路；更具體而言，本發(fā)明涉及一種用于在寫入操作期間減少電流消耗的半導(dǎo)體存儲(chǔ)器裝置的寫入電路。
背景技術(shù)：
為了以高速操作半導(dǎo)體存儲(chǔ)器裝置，不僅需要改善中央處理單元(CPU)的操作速度而且需要通過盡可能多地減少CPU的等待時(shí)間來縮短半導(dǎo)體存儲(chǔ)器裝置的存取時(shí)間。
在異步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的情況下，需要延遲時(shí)間對(duì)異步DRAM的時(shí)鐘與系統(tǒng)時(shí)鐘進(jìn)行同步。因此，為避免延遲時(shí)間的必要性，優(yōu)選與系統(tǒng)時(shí)鐘同步操作的同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)。由于SDRAM不需要延遲時(shí)間，所以SDRAM具有較短存取時(shí)間。
一般而言，SDRAM響應(yīng)于在系統(tǒng)時(shí)鐘轉(zhuǎn)變時(shí)所產(chǎn)生的脈沖信號(hào)而操作。SDRAM根據(jù)用于轉(zhuǎn)變系統(tǒng)時(shí)鐘的方法而分類為單數(shù)據(jù)速率(SDR)SDRAM及雙數(shù)據(jù)速率(DDR)SDRAM。
SDR SDRAM響應(yīng)于系統(tǒng)時(shí)鐘的上升邊緣而產(chǎn)生脈沖信號(hào)從而輸入或輸出與所產(chǎn)生的脈沖信號(hào)同步的數(shù)據(jù)及指令。DDR SDRAM響應(yīng)于系統(tǒng)時(shí)鐘的上升及下降邊緣而產(chǎn)生脈沖信號(hào)進(jìn)而輸入或輸出與所產(chǎn)生脈沖信號(hào)同步的數(shù)據(jù)及指令。
DDR SDRAM根據(jù)預(yù)取操作的種類而分類為DDR1 SDRAM、DDR2SDRAM等。DDR1 SDRAM在數(shù)據(jù)輸入或輸出操作期間執(zhí)行2比特預(yù)取。
DDR2S DRAM在數(shù)據(jù)輸入或輸出操作期間執(zhí)行4比特預(yù)取。
圖1為展示現(xiàn)有技術(shù)SDRAM的寫入操作的框圖。
如圖所示，SDRAM包括數(shù)據(jù)輸入/輸出墊(DQ_PAD，DQ墊)10、預(yù)取塊20、數(shù)據(jù)傳遞塊30、放大塊(DIN IOSA)40及全域(global)數(shù)據(jù)輸入/輸出線50。
在SDRAM的寫入操作期間，SDRAM經(jīng)由DQ_PAD 10接收輸入數(shù)據(jù)。
對(duì)于DDR1 SDRAM而言，需要兩個(gè)預(yù)取塊20來預(yù)取經(jīng)由DQ_PAD 10輸入的輸入數(shù)據(jù)。對(duì)于DDR2 SDRAM而言，需要四個(gè)預(yù)取塊20來預(yù)取經(jīng)由DQ_PAD 10輸入的輸入數(shù)據(jù)。DDR2 SDRAM在圖1中被描述。
參考圖1，在DDR2 SDRAM的寫入操作期間，從預(yù)取塊20輸出的預(yù)取數(shù)據(jù)A0至A3根據(jù)通過由模式寄存器設(shè)定的列地址(column address)CA<1:0>及叢發(fā)類型(burst type)而經(jīng)由數(shù)據(jù)傳遞塊30作為寫入數(shù)據(jù)D0至D3傳遞到放大塊40。
表1為基于列地址CA<1:0>及叢發(fā)類型經(jīng)數(shù)據(jù)傳遞塊30傳遞到放大塊40的寫入數(shù)據(jù)D0至D3的示例性說明。叢發(fā)類型分類為順序類型及交錯(cuò)類型。


放大塊40用作數(shù)據(jù)輸入/輸出感測(cè)放大器，使得放大塊40對(duì)響應(yīng)于數(shù)據(jù)輸出信號(hào)DQS的上升及下降邊緣而鎖存的寫入數(shù)據(jù)D0至D3進(jìn)行放大以將放大的數(shù)據(jù)輸出至全域數(shù)據(jù)輸入輸出線50。為了同步輸入數(shù)據(jù)，在寫入操作期間施加數(shù)據(jù)輸出信號(hào)DQS。也就是說，將寫入數(shù)據(jù)D0至D3從DQS域轉(zhuǎn)換成時(shí)鐘域。
參考圖1，在SDRAM寫入操作期間，用于控制放大塊40的啟用信號(hào)為時(shí)鐘信號(hào)CLK。因此，放大塊40始終響應(yīng)于數(shù)據(jù)輸出信號(hào)DQS的上升及下降邊緣而將寫入數(shù)據(jù)D0至D3作為全域數(shù)據(jù)輸出至全域數(shù)據(jù)輸入/輸出線50，而不檢查全域數(shù)據(jù)輸入/輸出線50處的全域數(shù)據(jù)。
如上文所述，放大塊40始終在SDRAM的寫入操作期間運(yùn)作因而消耗不必要的電流。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種半導(dǎo)體存儲(chǔ)器裝置的寫入電路，其基于寫入數(shù)據(jù)與半導(dǎo)體存儲(chǔ)器裝置內(nèi)的全域數(shù)據(jù)I/O線的全域數(shù)據(jù)的比較結(jié)果而選擇性地執(zhí)行寫入操作，從而減少不必要的電流消耗。
根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體存儲(chǔ)器裝置的寫入電路，其包括一全域數(shù)據(jù)輸入/輸出(I/O)線；一放大塊，其用于接收及放大寫入數(shù)據(jù)并將放大的寫入數(shù)據(jù)作為全域數(shù)據(jù)而傳輸至全域數(shù)據(jù)I/O線上；及一控制塊，其用于比較寫入數(shù)據(jù)與全域數(shù)據(jù)，從而當(dāng)寫入數(shù)據(jù)與全域數(shù)據(jù)具有大體相同的數(shù)據(jù)值時(shí)停用放大塊。
根據(jù)本發(fā)明的另一個(gè)方面，提供了一種用于寫入數(shù)據(jù)的半導(dǎo)體存儲(chǔ)器裝置，其包括一全域數(shù)據(jù)輸入/輸出(I/O)線；一全域鎖存塊，其用于鎖存所述全域數(shù)據(jù)I/O線的全域數(shù)據(jù)；一預(yù)取塊，其用于接收及預(yù)取經(jīng)由數(shù)據(jù)墊傳輸?shù)妮斎霐?shù)據(jù)并在寫入操作期間將輸入數(shù)據(jù)作為經(jīng)預(yù)取的數(shù)據(jù)而輸出；及一數(shù)據(jù)傳遞塊，其用于接收經(jīng)預(yù)取的數(shù)據(jù)并響應(yīng)于通過由模式寄存器設(shè)定的列地址及叢發(fā)類型而將經(jīng)接收的數(shù)據(jù)作為寫入數(shù)據(jù)輸出；一控制塊，其用于通過比較寫入數(shù)據(jù)與全域數(shù)據(jù)I/O線的全域數(shù)據(jù)，而產(chǎn)生放大啟用信號(hào)；及一放大塊，其基于放大啟用信號(hào)而接收及放大寫入數(shù)據(jù)并選擇性地將經(jīng)放大的寫入數(shù)據(jù)作為全域數(shù)據(jù)傳輸?shù)饺驍?shù)據(jù)I/O線上。
根據(jù)本發(fā)明的另一個(gè)方面，提供了一種用于驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)器裝置的方法，所述半導(dǎo)體存儲(chǔ)器裝置包括用于接收及放大寫入數(shù)據(jù)并將寫入數(shù)據(jù)作為全域數(shù)據(jù)而輸出到全域數(shù)據(jù)輸入/輸出(I/O)線上的放大及驅(qū)動(dòng)裝置，所述方法包括比較寫入數(shù)據(jù)與全域數(shù)據(jù)；當(dāng)寫入數(shù)據(jù)與全域數(shù)據(jù)具有相同的數(shù)據(jù)值時(shí)停用所述放大及驅(qū)動(dòng)裝置；以及當(dāng)寫入數(shù)據(jù)與全域數(shù)據(jù)具有大體不同的數(shù)據(jù)值時(shí)啟用所述放大及驅(qū)動(dòng)裝置。


從以下對(duì)優(yōu)選實(shí)施例的描述以及結(jié)合附圖，本發(fā)明的以上及其它目的和特征將會(huì)變得明顯，其中圖1為半導(dǎo)體存儲(chǔ)器裝置的寫入操作的現(xiàn)有技術(shù)的框圖；
圖2為根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器裝置的寫入操作的框圖；圖3為根據(jù)本發(fā)明的第一實(shí)施例用于選擇性地驅(qū)動(dòng)數(shù)據(jù)輸入放大塊的半導(dǎo)體存儲(chǔ)器裝置的框圖；圖4為根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體存儲(chǔ)器裝置的框圖，所述半導(dǎo)體存儲(chǔ)器裝置基于測(cè)試模式信號(hào)而選擇性地驅(qū)動(dòng)數(shù)據(jù)輸入放大塊；圖5為根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體存儲(chǔ)器裝置的框圖，所述半導(dǎo)體存儲(chǔ)器裝置基于熔絲選用(fuse option)而選擇性地驅(qū)動(dòng)數(shù)據(jù)輸入放大塊；圖6為根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體存儲(chǔ)器裝置的框圖，所述半導(dǎo)體存儲(chǔ)器裝置通過結(jié)合測(cè)試模式信號(hào)與熔絲選用來選擇性地驅(qū)動(dòng)數(shù)據(jù)輸入放大塊；及圖7為圖2至圖6所示的單元數(shù)據(jù)輸入放大塊的詳細(xì)框圖。
附圖中的標(biāo)號(hào)說明如下10 DQ墊(DQ PAD)20 預(yù)取塊30 數(shù)據(jù)傳遞塊40 放大塊50 全域數(shù)據(jù)輸入/輸出線200預(yù)取塊300數(shù)據(jù)傳遞塊400數(shù)據(jù)輸入放大塊400A 單元數(shù)據(jù)輸入放大塊420差動(dòng)放大塊440啟用塊460驅(qū)動(dòng)塊500全域數(shù)據(jù)輸入/輸出線500A 全域數(shù)據(jù)輸入/輸出線600控制塊600A 單元控制塊620比較塊620A 單元比較塊620B 單元比較塊
620C 單元比較塊620D 單元比較塊640信號(hào)產(chǎn)生塊640A 單元信號(hào)產(chǎn)生塊640B 單元信號(hào)產(chǎn)生塊640C 單元信號(hào)產(chǎn)生塊640D 單元信號(hào)產(chǎn)生塊662鎖存單元660C 熔絲選用電路660D 比較控制單元700全域鎖存塊700A 單元全域鎖存塊具體實(shí)施方式
下文中，將參考附圖詳細(xì)描述根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器裝置的寫入電路。
圖2為根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器裝置的寫入操作的框圖。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器裝置包括數(shù)據(jù)輸入/輸出墊(DQ PAD)10、預(yù)取塊200、數(shù)據(jù)傳遞塊300、數(shù)據(jù)輸入放大塊(DIN IOSA)400、全域數(shù)據(jù)輸入/輸出線500、控制塊600及全域鎖存塊700。
預(yù)取塊200接收并預(yù)取經(jīng)由DQ PAD 10輸入的輸入數(shù)據(jù)，以將輸入數(shù)據(jù)作為預(yù)取數(shù)據(jù)A0至A3輸出。
數(shù)據(jù)傳遞塊300接收從預(yù)取塊200輸出的預(yù)取數(shù)據(jù)A0至A3，以響應(yīng)于通過由模式寄存器設(shè)定的列地址CA<1:0>及叢發(fā)類型(也就是說，順序類型或交錯(cuò)類型)，而將接收的數(shù)據(jù)作為寫入數(shù)據(jù)D0至D3而輸出到數(shù)據(jù)輸入放大塊400。
數(shù)據(jù)輸入放大塊400接收及放大寫入數(shù)據(jù)D0至D3，以將放大的數(shù)據(jù)作為全域數(shù)據(jù)GIO_D0至GIO_D3輸出到全域數(shù)據(jù)I/O線500，也就是說，GIO_Q0至GIO_Q3。
控制塊600比較輸入到數(shù)據(jù)輸入放大塊400的寫入數(shù)據(jù)D0至D3與全域數(shù)據(jù)I/O線500的全域數(shù)據(jù)GIO_D0至GIO_D3，因而當(dāng)寫入數(shù)據(jù)D0至D3與全域數(shù)據(jù)GIO_D0至GIO_D3具有相同的數(shù)據(jù)值時(shí)停用數(shù)據(jù)輸入放大塊400。
控制塊600包括比較塊620及信號(hào)產(chǎn)生塊640。比較塊620比較寫入數(shù)據(jù)D0至D3與全域數(shù)據(jù)GIO_D0至GIO_D3。信號(hào)產(chǎn)生塊640通過將比較塊620的輸出與時(shí)鐘信號(hào)CLK相組合，而產(chǎn)生用于啟用或停用數(shù)據(jù)輸入放大塊400的放大啟用信號(hào)AMP_EN。
全域鎖存塊700鎖存全域數(shù)據(jù)I/O線500的全域數(shù)據(jù)GIO_D0至GIO_D3因而防止全域數(shù)據(jù)I/O線500浮動(dòng)。
下文中，將根據(jù)多種實(shí)施例描述用于選擇性地驅(qū)動(dòng)數(shù)據(jù)輸入放大塊400的方法。
為了便于闡述，使用基本單元，例如單元數(shù)據(jù)輸入放大塊400A、全域數(shù)據(jù)I/O線500A、單元控制塊600A及單元全域鎖存塊700A，來描述半導(dǎo)體存儲(chǔ)器裝置的每一組件。
圖3是根據(jù)本發(fā)明的第一實(shí)施例的用于選擇性驅(qū)動(dòng)數(shù)據(jù)輸入放大塊400的半導(dǎo)體存儲(chǔ)器裝置的框圖。
如圖所示，單元數(shù)據(jù)輸入放大塊400A響應(yīng)于從單元控制塊600A輸出的放大啟用信號(hào)AMP_EN而比較寫入數(shù)據(jù)D與全域數(shù)據(jù)GIO_D。單元全域鎖存塊700A鎖存單元數(shù)據(jù)輸入放大塊400A的輸出以將鎖存的數(shù)據(jù)輸出到對(duì)應(yīng)的全域數(shù)據(jù)I/O線500A。
單元控制塊600A包括單元比較塊620A及單元信號(hào)產(chǎn)生塊640A。單元比較塊620A比較寫入數(shù)據(jù)D與全域數(shù)據(jù)GIO_D。單元信號(hào)產(chǎn)生塊640A基于單元比較塊620A的輸出與時(shí)鐘信號(hào)CLK而產(chǎn)生用于控制單元數(shù)據(jù)輸入放大塊400A的放大啟用信號(hào)AMP_EN。
特別地，本發(fā)明的第一實(shí)施例的單元比較塊620A始終被啟用。參考圖3，單元比較塊620A包括異或門電路(exclusive OR gate)XOR1，其用于接收寫入數(shù)據(jù)D及全域數(shù)據(jù)GIO_D以在其之間執(zhí)行“異或”(exclusive OR，XOR)運(yùn)算。也就是說，僅當(dāng)寫入數(shù)據(jù)D與全域數(shù)據(jù)GIO_D具有不同的數(shù)據(jù)值時(shí)，單元比較塊620A輸出具有邏輯電平“高”的數(shù)據(jù)。
此外，單元信號(hào)產(chǎn)生塊640A包括“與”(AND)門電路AND1，其執(zhí)行單元比較塊620A的輸出與時(shí)鐘信號(hào)CLK的“與”運(yùn)算，以將結(jié)果作為放大啟用信號(hào)AMP_EN而輸出到單元數(shù)據(jù)輸入放大塊400A。
圖4是根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體存儲(chǔ)器裝置的框圖，所述半導(dǎo)體存儲(chǔ)器裝置基于測(cè)試模式信號(hào)而選擇性地驅(qū)動(dòng)數(shù)據(jù)輸入放大塊400。
如圖所示，除了單元比較塊620B接收作為比較啟用信號(hào)COM_EN而輸入的外部測(cè)試模式信號(hào)TEST_MODE以便基于所述比較啟用信號(hào)COM_EN選擇性地被啟用外，圖4中所示的第二實(shí)施例的存儲(chǔ)器裝置類似于圖3中所示的第一實(shí)施例的存儲(chǔ)器裝置。
單元比較塊620B包括“異或非”(exclusive NOR，XNOR)門電路XNOR1及“與非”(NAND)門電路NAND1。“異或非”門電路XNOR1接收寫入數(shù)據(jù)D及全域數(shù)據(jù)GIO_D以在其之間執(zhí)行“異或非”運(yùn)算。“與非”門電路NAND1接收“異或非”門電路XNOR1的輸出及比較啟用信號(hào)COM_EN以在其之間執(zhí)行“與非”運(yùn)算。因此，若比較啟用信號(hào)COM_EN被啟用，則僅當(dāng)寫入數(shù)據(jù)D與全域數(shù)據(jù)GIO_D具有不同數(shù)據(jù)值時(shí)單元比較塊620B才輸出具有邏輯電平“高”的數(shù)據(jù)。
此外，單元信號(hào)產(chǎn)生塊640B包括“與”門電路AND2，其執(zhí)行單元比較塊620B的輸出與時(shí)鐘信號(hào)CLK的“與”運(yùn)算，以將其作為放大啟用信號(hào)AMP_EN而輸出到單元數(shù)據(jù)輸入放大塊400A。
圖5為根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體存儲(chǔ)器裝置的框圖，所述半導(dǎo)體存儲(chǔ)器裝置基于熔絲選用而選擇性地驅(qū)動(dòng)數(shù)據(jù)輸入放大塊400。
如圖所示，除了用于控制單元比較塊620C的比較啟用信號(hào)COM_EN是通過由熔絲選用電路660C產(chǎn)生之外，圖5所示的第三實(shí)施例的存儲(chǔ)器裝置類似于圖4中所示的第二實(shí)施例的存儲(chǔ)器裝置。
用于產(chǎn)生比較啟用信號(hào)COM_EN的熔絲選用電路660C包括NMOS晶體管N1、熔絲選用件FUSE1、鎖存單元662及反轉(zhuǎn)器INV1。
NMOS晶體管N1響應(yīng)于從外部輸入的開機(jī)信號(hào)(power-up signal)PWRUP_P而將接地電壓VSS傳遞到第一節(jié)點(diǎn)NODE1。熔絲選用件FUSE1將電源電壓VDD傳遞到第一節(jié)點(diǎn)NODE1。鎖存單元662鎖存從NMOS晶體管N1傳遞的接地電壓VSS與從熔絲選用件FUSE1傳遞的電源電壓VDD的邏輯值之一。反轉(zhuǎn)器INV1使鎖存單元662的輸出反轉(zhuǎn)以將經(jīng)鎖存的信號(hào)作為比較啟用信號(hào)COM_EN而輸出到單元比較塊620C。結(jié)果，如果通過熔絲選用件FUSE1啟用比較啟用信號(hào)COM_EN，則單元比較塊620C僅當(dāng)寫入數(shù)據(jù)D與全域數(shù)據(jù)GIO_D具有不同的數(shù)據(jù)值時(shí)輸出具有邏輯電平“高”的數(shù)據(jù)。
單元比較塊620C具有與第二實(shí)施例相同的結(jié)構(gòu)且基于比較啟用信號(hào)COM_EN執(zhí)行寫入數(shù)據(jù)D與全域數(shù)據(jù)GIO_D的邏輯運(yùn)算。
此外，單元信號(hào)產(chǎn)生塊640C包括“與”門電路AND3，其執(zhí)行單元比較塊620C的輸出與時(shí)鐘信號(hào)CLK的“與”運(yùn)算，以將其作為放大啟用信號(hào)AMP_EN而輸出到單元數(shù)據(jù)輸入放大塊400A。
圖6為根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體存儲(chǔ)器裝置的框圖，所述半導(dǎo)體存儲(chǔ)器裝置通過結(jié)合測(cè)試模式信號(hào)及熔絲選用而選擇性地驅(qū)動(dòng)數(shù)據(jù)輸入放大塊400。
如圖所示，圖6中所示的第四實(shí)施例的存儲(chǔ)器裝置具有圖3及圖4中所示的第二實(shí)施例及第三實(shí)施例的組合結(jié)構(gòu)，使得第四實(shí)施例的存儲(chǔ)器裝置還包含比較控制單元660D，所述比較控制單元660D通過結(jié)合測(cè)試模式信號(hào)TEST_MODE與熔絲選用而產(chǎn)生比較啟用信號(hào)COM_EN。
用于通過結(jié)合測(cè)試模式信號(hào)TEST_MODE與熔絲選用而產(chǎn)生比較啟用信號(hào)COM_EN的比較控制單元660D包括NMOS晶體管N2、熔絲選用件FUSE2、鎖存單元664、反轉(zhuǎn)器INV2，及“或”(OR)門電路OR1。
NMOS晶體管N2響應(yīng)于外部開機(jī)信號(hào)PWRUP_P而將接地電壓VSS傳遞至第二節(jié)點(diǎn)NODE2。熔絲選用件FUSE2將電源電壓VDD傳遞至第二節(jié)點(diǎn)NODE2。鎖存單元664鎖存自NMOS晶體管N2傳遞的接地電壓VSS與從熔絲選用件FUSE2傳遞的電源電壓VDD的邏輯值之一。反轉(zhuǎn)器INV2使鎖存單元664的輸出反轉(zhuǎn)。“或”門電路OR1執(zhí)行測(cè)試模式信號(hào)TEST_MODE與反轉(zhuǎn)器INV2的輸出的“或”運(yùn)算，以將結(jié)果信號(hào)作為比較啟用信號(hào)COM_EN而輸出至單元比較塊620D。結(jié)果，如果通過熔絲選用件FUSE2或測(cè)試模式信號(hào)TEST_MODE來啟用比較啟用信號(hào)COM_EN，則單元比較塊620D僅當(dāng)寫入數(shù)據(jù)D與全域數(shù)據(jù)GIO_D具有不同數(shù)據(jù)值時(shí)輸出具有邏輯電平“高”的數(shù)據(jù)。
單元比較塊620D具有與第二實(shí)施例或第三實(shí)施例相同的結(jié)構(gòu)，且基于比較啟用信號(hào)COM_EN而執(zhí)行寫入數(shù)據(jù)D與全域數(shù)據(jù)GIO_D的邏輯運(yùn)算。
此外，單元信號(hào)產(chǎn)生塊640D包括“與”門電路AND4，其執(zhí)行單元比較塊620D的輸出與時(shí)鐘信號(hào)CLK的“與”運(yùn)算，以將其作為放大啟用信號(hào)AMP_EN而輸出至單元數(shù)據(jù)輸入放大塊400A。
圖7為圖2至圖6中所示的單元數(shù)據(jù)輸入放大塊400A的詳細(xì)框圖。
通過放大啟用信號(hào)AMP_EN啟用的單元數(shù)據(jù)輸入放大塊400A放大寫入數(shù)據(jù)D以將經(jīng)放大的數(shù)據(jù)作為全域數(shù)據(jù)GIO_D輸出到對(duì)應(yīng)全域數(shù)據(jù)I/O線500A。
單元數(shù)據(jù)輸入放大塊400A包括差動(dòng)(differential)放大塊420、啟用(enable)塊440及驅(qū)動(dòng)塊460。
差動(dòng)放大塊420響應(yīng)于放大啟用信號(hào)AMP_EN而感測(cè)及放大寫入數(shù)據(jù)D以將經(jīng)放大的差動(dòng)信號(hào)輸出到驅(qū)動(dòng)塊460。
啟用塊440響應(yīng)于放大啟用信號(hào)AMP_EN而控制差動(dòng)放大塊420。
驅(qū)動(dòng)塊460驅(qū)動(dòng)差動(dòng)放大塊420的經(jīng)放大差動(dòng)的信號(hào)并將其輸出到對(duì)應(yīng)全域數(shù)據(jù)I/O線500A。
因此，根據(jù)本發(fā)明，控制塊600比較寫入數(shù)據(jù)D與全域數(shù)據(jù)GIO_D。若它們具有不同的數(shù)據(jù)值，則控制塊600啟用具有邏輯電平“高”的放大啟用信號(hào)AMP_EN并將其輸出到數(shù)據(jù)輸入放大單元400。結(jié)果，數(shù)據(jù)輸入放大單元400執(zhí)行寫入操作。另一方面，若他們具有相同值，則控制塊600停用具有邏輯電平“低”的放大啟用信號(hào)AMP_EN并將其輸出到數(shù)據(jù)輸入放大單元400。因此，數(shù)據(jù)輸入放大單元400不執(zhí)行寫入操作從而減少了寫入操作期間的不必要的電流消耗。
如上文所述，在現(xiàn)有技術(shù)中，不論全域數(shù)據(jù)I/O線的全域數(shù)據(jù)如何，當(dāng)將數(shù)據(jù)寫入到全域數(shù)據(jù)I/O線時(shí)，數(shù)據(jù)輸入/輸出感測(cè)放大器始終被啟用，以致由于數(shù)據(jù)輸入/輸出感測(cè)放大器的不必要操作而消耗額外電流。
另一方面，在本發(fā)明中，可通過基于寫入數(shù)據(jù)與半導(dǎo)體存儲(chǔ)器裝置內(nèi)全域數(shù)據(jù)I/O線的全域數(shù)據(jù)的比較結(jié)果選擇性地執(zhí)行寫入操作而減少不必要的電流消耗。本發(fā)明對(duì)于預(yù)取操作被增加的裝置，諸如DDR2SDRAM及DDR3SDRAM，甚至更有效。
本申請(qǐng)案含有與在2005年9月29日以及在2005年12月28日于韓國(guó)專利局申請(qǐng)的韓國(guó)專利申請(qǐng)案第2005-91549號(hào)及第2005-132643號(hào)相關(guān)的主題，所述專利申請(qǐng)案的全文以引用的方式并入本文中。
盡管已對(duì)于特定實(shí)施例描述了本發(fā)明，但本領(lǐng)域的技術(shù)人員將明顯看出，在不偏離以下權(quán)利要求所界定的本發(fā)明的精神及范圍的狀況下，可進(jìn)行多種變化及修改。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器裝置的寫入電路，其包含一全域數(shù)據(jù)輸入/輸出(I/O)線；一放大塊，其用于接收及放大寫入數(shù)據(jù)，并將經(jīng)放大的寫入數(shù)據(jù)作為全域數(shù)據(jù)傳輸?shù)剿鋈驍?shù)據(jù)I/O線上；及一控制塊，其用于比較所述寫入數(shù)據(jù)與所述全域數(shù)據(jù)，從而當(dāng)所述寫入數(shù)據(jù)與所述全域數(shù)據(jù)具有大體相同的數(shù)據(jù)值時(shí)停用所述放大塊。
2.如權(quán)利要求1所述的寫入電路，其進(jìn)一步包含一全域鎖存塊，其用于鎖存所述全域數(shù)據(jù)以防止所述全域數(shù)據(jù)I/O線浮動(dòng)；一預(yù)取塊，其用于接收及預(yù)取經(jīng)由一數(shù)據(jù)墊傳輸?shù)妮斎霐?shù)據(jù)，并在寫入操作期間將所述輸入數(shù)據(jù)作為經(jīng)預(yù)取的數(shù)據(jù)輸出；及一數(shù)據(jù)傳遞塊，其用于接收所述經(jīng)預(yù)取的數(shù)據(jù)，并響應(yīng)于通過模式寄存器設(shè)定的列地址及叢發(fā)類型，而將所述接收的數(shù)據(jù)作為所述寫入數(shù)據(jù)輸出至所述放大塊。
3.如權(quán)利要求1所述的寫入電路，其中所述控制塊包括一比較塊，其用于比較所述寫入數(shù)據(jù)與所述全域數(shù)據(jù)；及一信號(hào)產(chǎn)生塊，其用于通過結(jié)合時(shí)鐘信號(hào)與所述比較塊的輸出，而產(chǎn)生用于控制所述放大塊的放大啟用信號(hào)。
4.如權(quán)利要求3所述的寫入電路，其中所述比較塊始終被啟用。
5.如權(quán)利要求4所述的寫入電路，其中所述比較塊包括用于執(zhí)行所述寫入數(shù)據(jù)與所述全域數(shù)據(jù)的“異或”(XOR)運(yùn)算的第一邏輯門電路，且所述信號(hào)產(chǎn)生塊包括用于執(zhí)行所述時(shí)鐘信號(hào)與所述比較塊的所述輸出的“與”(AND)運(yùn)算以將所述放大啟用信號(hào)輸出至所述放大塊的第二邏輯門電路。
6.如權(quán)利要求3所述的寫入電路，其中所述比較塊是基于比較啟用信號(hào)而被選擇性地啟用。
7.如權(quán)利要求6所述的寫入電路，其中所述比較塊包括第一邏輯門電路，其用于執(zhí)行所述寫入數(shù)據(jù)與所述全域數(shù)據(jù)的“異或非”(XNOR)運(yùn)算；及第二邏輯門電路，其用于執(zhí)行所述比較啟用信號(hào)與所述第一邏輯門電路的輸出的“與非”(NAND)運(yùn)算，并且，所述信號(hào)產(chǎn)生塊包括第三邏輯門電路，其用于執(zhí)行所述時(shí)鐘信號(hào)與所述比較塊的所述第二邏輯門電路的輸出的“與”運(yùn)算，以將所述經(jīng)“與”運(yùn)算的信號(hào)作為所述放大啟用信號(hào)而輸出到所述放大塊。
8.如權(quán)利要求7所述的寫入電路，其中所述比較啟用信號(hào)是基于從外部輸入的測(cè)試模式信號(hào)而產(chǎn)生的。
9.如權(quán)利要求7所述的寫入電路，其中所述比較啟用信號(hào)是通過使用熔絲選用電路而產(chǎn)生。
10.如權(quán)利要求9所述的寫入電路，其中所述熔絲選用電路包括一熔絲選用件，其用于將第一電壓傳遞到第一節(jié)點(diǎn)；一NMOS晶體管，其用于響應(yīng)于外部開機(jī)信號(hào)輸入而將第二電壓傳遞至所述第一節(jié)點(diǎn)；一鎖存單元，其用于鎖存所述第一電壓和所述第二電壓的邏輯值之一；及一反轉(zhuǎn)器，其用于使所述鎖存單元的輸出反轉(zhuǎn)，并將所述經(jīng)反轉(zhuǎn)的信號(hào)作為所述比較啟用信號(hào)輸出到所述比較塊。
11.如權(quán)利要求7所述的寫入電路，其中所述比較啟用信號(hào)是通過采用熔絲選用及測(cè)試模式信號(hào)的比較控制單元而產(chǎn)生的。
12.如權(quán)利要求11所述的寫入電路，其中所述比較控制單元包括一熔絲選用件，其用于將第一電壓傳遞至第一節(jié)點(diǎn)；一NMOS晶體管，其用于響應(yīng)于自外部輸入的開機(jī)信號(hào)而將第二電壓傳遞至所述第一節(jié)點(diǎn)；一鎖存單元，其用于鎖存所述第一電壓和所述第二電壓的邏輯值之一；一反轉(zhuǎn)器，其用于使所述鎖存單元之一輸出反轉(zhuǎn)；及第四邏輯門電路，其用于執(zhí)行所述測(cè)試模式信號(hào)與所述反轉(zhuǎn)器的輸出的“或”(OR)運(yùn)算，并將所述經(jīng)“或”運(yùn)算的信號(hào)作為所述比較啟用信號(hào)輸出到所述比較塊。
13.如權(quán)利要求3所述的寫入電路，其中所述放大塊包括一差動(dòng)放大塊，其用于響應(yīng)于所述放大啟用信號(hào)而感測(cè)及放大所述寫入數(shù)據(jù)，以輸出經(jīng)放大的差動(dòng)信號(hào)；一啟用塊，其用于響應(yīng)于所述放大啟用信號(hào)而控制所述差動(dòng)放大塊；及一驅(qū)動(dòng)塊，其用于驅(qū)動(dòng)所述經(jīng)放大的差動(dòng)信號(hào)，并將所述經(jīng)驅(qū)動(dòng)的信號(hào)作為所述全域數(shù)據(jù)而輸出至所述全域數(shù)據(jù)I/O線。
14.一種用于寫入數(shù)據(jù)的半導(dǎo)體存儲(chǔ)器裝置，其包含一全域數(shù)據(jù)輸入/輸出(I/O)線；一全域鎖存塊，其用于鎖存所述全域數(shù)據(jù)I/O線的全域數(shù)據(jù)；一預(yù)取塊，其用于接收及預(yù)取經(jīng)由數(shù)據(jù)墊傳輸?shù)妮斎霐?shù)據(jù)，并在寫入操作期間將所述輸入數(shù)據(jù)作為經(jīng)預(yù)取的數(shù)據(jù)予以輸出；及一數(shù)據(jù)傳遞塊，其用于接收所述經(jīng)預(yù)取的數(shù)據(jù)，并響應(yīng)于通過模式寄存器設(shè)定的列地址及叢發(fā)類型，而將所述經(jīng)接收的數(shù)據(jù)作為寫入數(shù)據(jù)予以輸出；一控制塊，其用于通過比較所述寫入數(shù)據(jù)與所述全域數(shù)據(jù)I/O線的所述全域數(shù)據(jù)，而產(chǎn)生放大啟用信號(hào)；及一放大塊，其基于所述放大啟用信號(hào)而接收及放大所述寫入數(shù)據(jù)，并將所述經(jīng)放大的寫入數(shù)據(jù)作為所述全域數(shù)據(jù)選擇性地傳輸至所述全域數(shù)據(jù)I/O線上。
15.如權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)器裝置，其中當(dāng)所述寫入數(shù)據(jù)與所述全域數(shù)據(jù)具有不同數(shù)據(jù)值時(shí)，所述放大啟用信號(hào)被啟動(dòng)。
16.如權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器裝置，其中所述控制塊包括一比較塊，其用于比較所述寫入數(shù)據(jù)與所述全域數(shù)據(jù)；及一信號(hào)產(chǎn)生塊，其用于通過結(jié)合時(shí)鐘信號(hào)與所述比較塊的輸出，而產(chǎn)生用于控制所述放大塊的所述放大啟用信號(hào)。
17.如權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)器裝置，其中所述比較塊始終被啟用。
18.如權(quán)利要求17所述的半導(dǎo)體存儲(chǔ)器裝置，其中所述比較塊包括用于執(zhí)行所述寫入數(shù)據(jù)與所述全域數(shù)據(jù)的“異或”運(yùn)算的第一邏輯門電路；且所述信號(hào)產(chǎn)生塊包括用于執(zhí)行所述時(shí)鐘信號(hào)與所述比較塊的所述輸出的“與”運(yùn)算以將所述放大啟用信號(hào)輸出至所述放大塊的第二邏輯門電路。
19.如權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)器裝置，其中所述比較塊是基于比較啟用信號(hào)而被選擇性地啟用。
20.如權(quán)利要求19所述的半導(dǎo)體存儲(chǔ)器裝置，其中所述比較塊包括第一邏輯門電路，其用于執(zhí)行所述寫入數(shù)據(jù)與所述全域數(shù)據(jù)的“異或非”運(yùn)算；及第二邏輯門電路，其用于執(zhí)行所述比較啟用信號(hào)與所述第一邏輯門電路的輸出的“與非”運(yùn)算，并且，所述信號(hào)產(chǎn)生塊包括第三邏輯門電路，其用于執(zhí)行所述時(shí)鐘信號(hào)與所述比較塊的所述第二邏輯門電路的輸出的“與”運(yùn)算，以將所述經(jīng)“與”運(yùn)算的信號(hào)作為所述放大啟用信號(hào)輸出至所述放大塊。
21.如權(quán)利要求20所述的半導(dǎo)體存儲(chǔ)器裝置，其中所述比較啟用信號(hào)是基于外部測(cè)試模式信號(hào)輸入而產(chǎn)生。
22.如權(quán)利要求20所述的半導(dǎo)體存儲(chǔ)器裝置，其中所述比較啟用信號(hào)是通過使用熔絲選用電路而產(chǎn)生。
23.如權(quán)利要求22所述的半導(dǎo)體存儲(chǔ)器裝置，其中所述熔絲選用電路包括一熔絲選用件，其用于將第一電壓傳遞到第一節(jié)點(diǎn)；一NMOS晶體管，其用于響應(yīng)于外部開機(jī)信號(hào)輸入而將第二電壓傳遞至所述第一節(jié)點(diǎn)；一鎖存單元，其用于鎖存所述第一電壓和所述第二電壓的邏輯值之一；及一反轉(zhuǎn)器，其用于使所述鎖存單元之一的輸出反轉(zhuǎn)，并將所述經(jīng)反轉(zhuǎn)的信號(hào)作為所述比較啟用信號(hào)輸出至所述比較塊。
24.如權(quán)利要求20所述的半導(dǎo)體存儲(chǔ)器裝置，其中所述比較啟用信號(hào)是通過采用熔絲選用及測(cè)試模式信號(hào)的比較控制單元而產(chǎn)生。
25.如權(quán)利要求24所述的半導(dǎo)體存儲(chǔ)器裝置，其中所述比較控制單元包括一熔絲選用件，其用于將第一電壓傳遞到第一節(jié)點(diǎn)；一NMOS晶體管，其用于響應(yīng)于外部開機(jī)信號(hào)輸入而將第二電壓傳遞至所述第一節(jié)點(diǎn)；一鎖存單元，其用于鎖存所述第一電壓和所述第二電壓的邏輯值之一；一反轉(zhuǎn)器，其用于使所述鎖存單元的輸出反轉(zhuǎn)；及第四邏輯門電路，其用于執(zhí)行所述測(cè)試模式信號(hào)與所述反轉(zhuǎn)器輸出的“或”運(yùn)算，并將所述經(jīng)“或”運(yùn)算的信號(hào)輸出到所述比較塊。
26.如權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)器裝置，其中所述放大塊包括一差動(dòng)放大塊，其用于響應(yīng)于所述放大啟用信號(hào)而感測(cè)及放大所述寫入數(shù)據(jù)，以輸出經(jīng)放大的差動(dòng)信號(hào)；一啟用塊，其用于響應(yīng)于所述放大啟用信號(hào)而控制所述差動(dòng)放大塊；及一驅(qū)動(dòng)塊，其用于驅(qū)動(dòng)所述經(jīng)放大的差動(dòng)信號(hào)，并將所述經(jīng)驅(qū)動(dòng)的信號(hào)作為所述全域數(shù)據(jù)輸出至所述全域數(shù)據(jù)I/O線。
27.一種用于驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)器裝置的方法，所述半導(dǎo)體存儲(chǔ)器裝置包括用于接收及放大寫入數(shù)據(jù)并將全域數(shù)據(jù)輸出至全域數(shù)據(jù)輸入/輸出(I/O)線的放大及驅(qū)動(dòng)裝置，所述方法包含比較所述寫入數(shù)據(jù)與所述全域數(shù)據(jù)；當(dāng)所述寫入數(shù)據(jù)與所述全域數(shù)據(jù)具有相同數(shù)據(jù)值時(shí)停用所述放大及驅(qū)動(dòng)裝置；當(dāng)所述寫入數(shù)據(jù)的數(shù)據(jù)值與所述全域數(shù)據(jù)的數(shù)據(jù)值彼此大體不同時(shí)啟用所述放大及驅(qū)動(dòng)裝置。
28.如權(quán)利要求27所述的用于驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)器裝置的方法，其進(jìn)一步包含預(yù)取經(jīng)由數(shù)據(jù)墊傳遞的輸入數(shù)據(jù)，以在寫入操作期間輸出經(jīng)預(yù)取的數(shù)據(jù)；及接收所述經(jīng)預(yù)取的數(shù)據(jù)，并響應(yīng)于通過模式寄存器設(shè)定的列地址及叢發(fā)類型而將經(jīng)接收的數(shù)據(jù)作為所述寫入數(shù)據(jù)輸出。
29.如權(quán)利要求27所述的用于驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)器裝置的方法，其中基于比較啟用信號(hào)而執(zhí)行所述寫入數(shù)據(jù)與所述全域數(shù)據(jù)的比較。
30.如權(quán)利要求29所述的用于驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)器裝置的方法，其中以測(cè)試模式啟動(dòng)所述比較啟用信號(hào)。
31.如權(quán)利要求29所述的用于驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)器裝置的方法，其中根據(jù)熔絲選用而啟動(dòng)所述比較啟用信號(hào)。
32.如權(quán)利要求29所述的用于驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)器裝置的方法，其中根據(jù)熔絲選用以測(cè)試模式啟動(dòng)所述比較啟用信號(hào)。
全文摘要
一種半導(dǎo)體存儲(chǔ)器裝置的寫入電路，其包括一全域數(shù)據(jù)輸入/輸出(I/O)線；一放大塊，其用于接收及放大寫入數(shù)據(jù)，并將經(jīng)放大的寫入數(shù)據(jù)作為全域數(shù)據(jù)傳輸?shù)剿鋈驍?shù)據(jù)I/O線上；及一控制塊，其用于比較所述寫入數(shù)據(jù)與所述全域數(shù)據(jù)，從而當(dāng)所述寫入數(shù)據(jù)與所述全域數(shù)據(jù)具有大體相同數(shù)據(jù)值時(shí)停用所述放大塊。
文檔編號(hào)G11C7/10GK1941164SQ20061010599
公開日2007年4月4日 申請(qǐng)日期2006年7月21日 優(yōu)先權(quán)日2005年9月29日
發(fā)明者辛范柱 申請(qǐng)人:海力士半導(dǎo)體有限公司