專(zhuān)利名稱(chēng)：頁(yè)緩沖器電路及采用該電路讀取和編程數(shù)據(jù)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及快閃存儲(chǔ)器設(shè)備，更具體地說(shuō)，涉及一種快閃存儲(chǔ)器設(shè)備的頁(yè)緩沖器電路、以及用于采用其中的頁(yè)緩沖器電路讀取和編程數(shù)據(jù)的方法。
背景技術(shù)：
一般而言，以頁(yè)為單元執(zhí)行快閃存儲(chǔ)器設(shè)備中的讀取和編程操作。近來(lái)提出了一種包括多電平元件(multi-level cell--MLC)的快閃存儲(chǔ)器設(shè)備，其存儲(chǔ)多個(gè)數(shù)據(jù)位，以便改善其集成密度。由于多電平元件能夠以?xún)蓚€(gè)數(shù)據(jù)位被編程，因此它可以存儲(chǔ)四個(gè)數(shù)據(jù)狀態(tài)即[11]、[10]、
和
當(dāng)中的一個(gè)，并且被設(shè)置與所存儲(chǔ)的數(shù)據(jù)狀態(tài)相對(duì)應(yīng)的閾值電壓Vt1～Vt4之一。否則，存儲(chǔ)單個(gè)數(shù)據(jù)位的存儲(chǔ)器元件被稱(chēng)作單電平元件(SLC)。
圖1是示出快閃存儲(chǔ)器設(shè)備的傳統(tǒng)頁(yè)緩沖器電路的示意圖，其中該頁(yè)緩沖器電路具有輸入/輸出端，以對(duì)多電平元件執(zhí)行讀取和編程操作。如圖1所示，頁(yè)緩沖器電路10包括位線選擇電路11、預(yù)充電電路12、高位寄存器電路13、低位寄存器電路14、數(shù)據(jù)比較電路15、數(shù)據(jù)傳送電路16和17、數(shù)據(jù)輸入電路18、以及數(shù)據(jù)輸出電路19。數(shù)據(jù)輸入電路18包括NMOS晶體管25和26，而數(shù)據(jù)輸出電路19包括NMOS晶體管27和28。由頁(yè)緩沖器電路10從多電平元件(未示出)讀出數(shù)據(jù)位的過(guò)程簡(jiǎn)述如下。
作為示例，將要說(shuō)明從連接到位線BLe和BLo之一的多電平元件讀出低數(shù)據(jù)位的過(guò)程。初始化高位和低位寄存器13和14，并且預(yù)充電電路12將檢測(cè)節(jié)點(diǎn)S預(yù)先充電至電源電壓Vcc的電平。然后，位線選擇電路11將位線BLe和BLo之一，例如BLe連接到檢測(cè)節(jié)點(diǎn)S。并且，將讀取電壓提供給多電平元件的柵極，其通過(guò)字線(未示出)連接到位線BLe。結(jié)果，位線BLe和檢測(cè)節(jié)點(diǎn)S根據(jù)存儲(chǔ)在連接到位線BLe的多電平元件中的數(shù)據(jù)值，被保持為電源電壓Vcc的電平，或者被放電為地電壓的電平。此時(shí)，低位寄存器14響應(yīng)于鎖存器控制信號(hào)LATCH1或LATCH2而對(duì)檢測(cè)節(jié)點(diǎn)S處的電壓進(jìn)行檢測(cè)，并且將所檢測(cè)的數(shù)據(jù)位作為低數(shù)據(jù)位存儲(chǔ)在其中。存儲(chǔ)在低位寄存器14中的低數(shù)據(jù)位由數(shù)據(jù)輸出電路19的NMOS晶體管28輸出到輸入/輸出節(jié)點(diǎn)Y。
另一方面，從連接到位線BLe和BLo之一的多電平元件讀取高數(shù)據(jù)位的過(guò)程類(lèi)似于讀取低數(shù)據(jù)位的過(guò)程，但是具有幾個(gè)不同點(diǎn)。讀取高和低數(shù)據(jù)位的過(guò)程之間的第一區(qū)別在于讀取電壓電平相互不同。第二區(qū)別在于從多電平元件讀出的高數(shù)據(jù)位在被存儲(chǔ)于響應(yīng)于鎖存器控制信號(hào)MLATCH1而工作的高位寄存器13中之后，通過(guò)數(shù)據(jù)輸出電路19的NMOS晶體管27而被輸出到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)Y。這樣，在頁(yè)緩沖器電路10中，低數(shù)據(jù)位僅被存儲(chǔ)在低位寄存器14中，并且高數(shù)據(jù)位僅被存儲(chǔ)在高位寄存器13中。這是因?yàn)楦呶患拇嫫?3被配置成僅檢測(cè)檢測(cè)節(jié)點(diǎn)S的電壓，從而使得不可能將所檢測(cè)的數(shù)據(jù)位的相反值存儲(chǔ)在其中。這樣，頁(yè)緩沖器電路10在這一觀點(diǎn)上是低效的。此外，數(shù)據(jù)輸出電路19需要包括NMOS晶體管28來(lái)輸出低數(shù)據(jù)位到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)Y，并且需要包括NMOS晶體管27來(lái)輸出高數(shù)據(jù)位到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)Y。
接下來(lái)，由頁(yè)緩沖器電路10編程連接到位線BLe和BLo之一的多電平元件的過(guò)程如下。首先，在初始化高位寄存器13和低位寄存器14之后，將要被編程的數(shù)據(jù)位存儲(chǔ)在高位寄存器13中。然后，由數(shù)據(jù)傳送電路16將存儲(chǔ)在高位寄存器13中的數(shù)據(jù)位傳輸?shù)礁呶患拇嫫?4，然后存儲(chǔ)在低位寄存器14中。位線BLe和BLo之一，例如BLe由位線選擇電路11連接到檢測(cè)節(jié)點(diǎn)S。另外，編程電壓被提供給多電平元件的柵極，其通過(guò)字線連接到位線BLe。數(shù)據(jù)傳送電路17將數(shù)據(jù)位從低位寄存器14傳輸?shù)綑z測(cè)節(jié)點(diǎn)S。結(jié)果，存儲(chǔ)在低位寄存器14中的數(shù)據(jù)位被傳輸?shù)竭B接到檢測(cè)節(jié)點(diǎn)S的位線BLe，從而以所傳輸?shù)臄?shù)據(jù)位編程連接到位線BLe的多電平元件。通過(guò)前述過(guò)程，完成低數(shù)據(jù)位的編程操作。
在多電平元件中編程高數(shù)據(jù)位的過(guò)程中，首先初始化高位寄存器13和低位寄存器14，并且將要被編程的數(shù)據(jù)位存儲(chǔ)在高位寄存器13中。低位寄存器14存儲(chǔ)從多電平元件讀出的低數(shù)據(jù)位。然后，將存儲(chǔ)在高位寄存器13中的數(shù)據(jù)位傳輸?shù)降臀患拇嫫?4，然后存儲(chǔ)在其中。位線選擇電路11將位線BLe和BLo之一，例如BLe連接到檢測(cè)節(jié)點(diǎn)S。另外，編程電壓被提供給多電平元件的柵極，其通過(guò)字線連接到所選位線BLe。數(shù)據(jù)比較電路15比較高位寄存器13的數(shù)據(jù)位與低位寄存器14的數(shù)據(jù)位，然后將其比較結(jié)果輸出到檢測(cè)節(jié)點(diǎn)S。將通過(guò)比較而得到的數(shù)據(jù)位存儲(chǔ)在高位寄存器13中。然后，數(shù)據(jù)比較電路15再次比較高位寄存器13的數(shù)據(jù)位與低位寄存器14的數(shù)據(jù)位，然后輸出要被編程的數(shù)據(jù)位到檢測(cè)節(jié)點(diǎn)S。結(jié)果，編程數(shù)據(jù)位被傳輸?shù)竭B接到檢測(cè)節(jié)點(diǎn)S的位線BLe，從而連接到所選位線BLe的多電平元件被編程。通過(guò)前述過(guò)程，完成了連接到位線BLe的多電平元件的編程操作。
如上所述，圖1所示的頁(yè)緩沖器電路要求數(shù)據(jù)比較電路15在多電平元件中編程低數(shù)據(jù)位之后編程高數(shù)據(jù)位。結(jié)果，由于頁(yè)緩沖器電路10包括數(shù)據(jù)輸出電路19的NMOS晶體管27和28、以及數(shù)據(jù)比較電路15，因此它增大了電路面積，并且增大了快閃存儲(chǔ)器設(shè)備的尺寸。

發(fā)明內(nèi)容
本發(fā)明涉及一種能夠減小電路面積和增強(qiáng)操作性能的頁(yè)緩沖器電路。
本發(fā)明還涉及一種用于采用頁(yè)緩沖器電路從多位元件讀取數(shù)據(jù)位的方法，其能夠減小電路面積和增強(qiáng)操作性能。
本發(fā)明還涉及一種用于采用頁(yè)緩沖器電路在多位元件中編程數(shù)據(jù)位的方法，其能夠減小電路面積和增強(qiáng)操作性能。
根據(jù)本發(fā)明的頁(yè)緩沖器電路被配置成以簡(jiǎn)化的電路結(jié)構(gòu)執(zhí)行多電平元件的讀取和編程操作。根據(jù)本發(fā)明的頁(yè)緩沖器電路被配置成通過(guò)在讀取操作中交替地利用高位和低位寄存器來(lái)讀取數(shù)據(jù)位，而不管來(lái)自多電平元件的數(shù)據(jù)位是高數(shù)據(jù)位還是低數(shù)據(jù)位。
本發(fā)明的一方面是提供一種快閃存儲(chǔ)器設(shè)備的頁(yè)緩沖器電路，其中該快閃存儲(chǔ)器設(shè)備包括多個(gè)多電平元件，其中每個(gè)至少連接到一對(duì)位線，該頁(yè)緩沖器電路包括高位寄存器，響應(yīng)于第一或第二讀取控制信號(hào)，對(duì)檢測(cè)節(jié)點(diǎn)的電壓進(jìn)行檢測(cè)，并且根據(jù)檢測(cè)結(jié)果而存儲(chǔ)第一或第二高檢測(cè)數(shù)據(jù)位，并且響應(yīng)于第一或第二高讀取控制信號(hào)、以及通過(guò)輸入/輸出節(jié)點(diǎn)而接收的輸入數(shù)據(jù)位而存儲(chǔ)第一或第二內(nèi)部數(shù)據(jù)位；輸出驅(qū)動(dòng)電路，響應(yīng)于從第一高檢測(cè)數(shù)據(jù)位、第二高檢測(cè)數(shù)據(jù)位、第一內(nèi)部數(shù)據(jù)位和第二內(nèi)部數(shù)據(jù)位之中的接收信號(hào)，生成輸出數(shù)據(jù)位；低位寄存器，響應(yīng)于第一或第二低讀取控制信號(hào)，對(duì)檢測(cè)節(jié)點(diǎn)的電壓進(jìn)行檢測(cè)，并且根據(jù)檢測(cè)結(jié)果而存儲(chǔ)第一或第二低檢測(cè)數(shù)據(jù)位；第一傳送裝置，響應(yīng)于第一編程控制信號(hào)，將輸出數(shù)據(jù)位傳輸?shù)綑z測(cè)節(jié)點(diǎn)；以及第二傳送裝置，響應(yīng)于第二編程控制信號(hào)，將第一或第二低檢測(cè)數(shù)據(jù)位傳送到檢測(cè)節(jié)點(diǎn)。
在本實(shí)施例中，頁(yè)緩沖器電路還包括數(shù)據(jù)輸入電路，響應(yīng)于輸入控制信號(hào)，將輸入數(shù)據(jù)位輸出到輸入/輸出節(jié)點(diǎn)；數(shù)據(jù)輸出電路，響應(yīng)于輸出控制信號(hào)，將輸出數(shù)據(jù)位輸出到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)；位線選擇電路，響應(yīng)于位線選擇信號(hào)和放電信號(hào)，指定位線對(duì)中的一個(gè)，并且連接所選的位線與檢測(cè)節(jié)點(diǎn)；預(yù)充電電路，響應(yīng)于預(yù)充電控制信號(hào)而將檢測(cè)節(jié)點(diǎn)預(yù)充電到內(nèi)部電壓；第一驗(yàn)證電路，響應(yīng)于第一和第二高檢測(cè)數(shù)據(jù)位中所接收的一個(gè)，輸出高驗(yàn)證數(shù)據(jù)位；以及第二驗(yàn)證電路，響應(yīng)于第一和第二低檢測(cè)數(shù)據(jù)位中所接收的一個(gè)，輸出低驗(yàn)證數(shù)據(jù)位。
在本實(shí)施例中，高位寄存器包括檢測(cè)電路，對(duì)檢測(cè)節(jié)點(diǎn)的電壓進(jìn)行檢測(cè)，并且根據(jù)檢測(cè)結(jié)果而生成檢測(cè)數(shù)據(jù)位到輸入/輸出節(jié)點(diǎn)；輸入電路，響應(yīng)于第一高讀取控制信號(hào)和檢測(cè)數(shù)據(jù)位或通過(guò)輸入/輸出節(jié)點(diǎn)接收的輸入數(shù)據(jù)位，將第一高檢測(cè)數(shù)據(jù)位或第一內(nèi)部數(shù)據(jù)位輸出到第一節(jié)點(diǎn)，或者響應(yīng)于第二高讀取控制信號(hào)和檢測(cè)數(shù)據(jù)位或通過(guò)輸入/輸出節(jié)點(diǎn)接收的輸入數(shù)據(jù)位，將第二高檢測(cè)數(shù)據(jù)位或第二內(nèi)部數(shù)據(jù)位輸出到第二節(jié)點(diǎn)；以及鎖存器電路，鎖存通過(guò)第一節(jié)點(diǎn)接收的第一內(nèi)部數(shù)據(jù)位或第一高檢測(cè)數(shù)據(jù)位，并且將第一高檢測(cè)數(shù)據(jù)位的反相值或者第一內(nèi)部數(shù)據(jù)位的反相值輸出到第二節(jié)點(diǎn)，或者鎖存通過(guò)第二節(jié)點(diǎn)接收的第二內(nèi)部數(shù)據(jù)位或第二高檢測(cè)數(shù)據(jù)位，并且將第二高檢測(cè)數(shù)據(jù)位的反相值或者第二內(nèi)部數(shù)據(jù)位的反相值輸出到第一節(jié)點(diǎn)。
在本實(shí)施例中，檢測(cè)電路根據(jù)檢測(cè)節(jié)點(diǎn)的電壓電平而將輸入/輸出節(jié)點(diǎn)放電到地電壓電平。輸入電路包括第一開(kāi)關(guān)電路，連接在第一節(jié)點(diǎn)和輸入/輸出節(jié)點(diǎn)之間，響應(yīng)于第一高讀取控制信號(hào)而被導(dǎo)通或關(guān)斷；以及第二開(kāi)關(guān)電路，連接在第二節(jié)點(diǎn)和輸入/輸出節(jié)點(diǎn)之間，響應(yīng)于第二高讀取控制信號(hào)而被導(dǎo)通或關(guān)斷。
在本實(shí)施例中，輸出驅(qū)動(dòng)電路包括第一反相器，反相第一高檢測(cè)數(shù)據(jù)位、第二高檢測(cè)數(shù)據(jù)位的反相值、第一內(nèi)部數(shù)據(jù)位和第二內(nèi)部數(shù)據(jù)位的反相值中的一個(gè)(通過(guò)第一節(jié)點(diǎn)而接收)。
鎖存器電路包括第二反相器，其通過(guò)輸入和輸出端交叉耦合到第一和第二節(jié)點(diǎn)。
第一反相器在電流驅(qū)動(dòng)能力上大于第二反相器中的每一個(gè)。
在本實(shí)施例中，在讀取操作期間，檢測(cè)電路檢測(cè)由從連接到所選位線的多個(gè)多電平元件之一讀出的高或低數(shù)據(jù)位或者由第一或第二低檢測(cè)數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓。
在本實(shí)施例中，低位寄存器檢測(cè)電路響應(yīng)于第一低讀取控制信號(hào)，對(duì)檢測(cè)節(jié)點(diǎn)的電壓進(jìn)行檢測(cè)，并且生成第一低檢測(cè)數(shù)據(jù)位到第一節(jié)點(diǎn)，或者響應(yīng)于第二低讀取控制信號(hào)，對(duì)檢測(cè)節(jié)點(diǎn)的電壓進(jìn)行檢測(cè)，并且生成第二低檢測(cè)數(shù)據(jù)位到第二節(jié)點(diǎn)；以及鎖存器電路，鎖存通過(guò)第一節(jié)點(diǎn)接收的第一低檢測(cè)數(shù)據(jù)位，并且將第一低檢測(cè)數(shù)據(jù)位的反相值輸出到第二節(jié)點(diǎn)，或者鎖存通過(guò)第二節(jié)點(diǎn)接收的第二低檢測(cè)數(shù)據(jù)位，并且將第二低檢測(cè)數(shù)據(jù)位的反相值輸出到第一節(jié)點(diǎn)。
在本實(shí)施例中，檢測(cè)電路在讀取操作期間，檢測(cè)由從連接到所選位線的多個(gè)多電平元件之一讀出的低或高數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且檢測(cè)由低數(shù)據(jù)位或輸出數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓。
在本實(shí)施例中，數(shù)據(jù)輸入電路包括第一開(kāi)關(guān)電路，連接在輸入/輸出節(jié)點(diǎn)和數(shù)據(jù)輸入/輸出節(jié)點(diǎn)之間，響應(yīng)于輸入控制信號(hào)而被導(dǎo)通或關(guān)斷。
數(shù)據(jù)輸出電路包括第二開(kāi)關(guān)電路，連接在輸出驅(qū)動(dòng)電路的輸出端與數(shù)據(jù)輸入/輸出節(jié)點(diǎn)之間，響應(yīng)于輸出控制信號(hào)而被導(dǎo)通或關(guān)斷。
本發(fā)明還提供了一種用于在快閃存儲(chǔ)器設(shè)備中由至少連接到一對(duì)位線的頁(yè)緩沖器電路讀取數(shù)據(jù)位的方法，其中快閃存儲(chǔ)器設(shè)備具有多個(gè)字線和多個(gè)多電平元件，其中每個(gè)多電平元件連接到位線對(duì)。該方法包括以下步驟初始化高位寄存器和低位寄存器；響應(yīng)于位線選擇信號(hào)和放電信號(hào)，選擇形成該位線對(duì)的位線之一，并且將所選的位線連接到檢測(cè)節(jié)點(diǎn)；當(dāng)多個(gè)字線之一被選擇時(shí)，選擇高位寄存器和低位寄存器之一作為讀取寄存器；當(dāng)高位寄存器被選擇為讀取寄存器時(shí)，通過(guò)高位寄存器，從連接到所選位線和所選字線的多個(gè)多電平元件當(dāng)中的所選多電平元件讀取低數(shù)據(jù)位；并且當(dāng)?shù)臀患拇嫫鞅贿x擇為讀取寄存器時(shí)，通過(guò)低位寄存器從所選多電平元件讀取低數(shù)據(jù)位。
在本實(shí)施例中，由高位寄存器讀取低數(shù)據(jù)位的步驟包括以下步驟當(dāng)?shù)谝蛔x取電壓正被提供給所選字線時(shí)，響應(yīng)于第一高讀取控制信號(hào)，檢測(cè)由從所選多電平元件輸出的第一讀取數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果，將第一高檢測(cè)數(shù)據(jù)位存儲(chǔ)到高位寄存器中；當(dāng)?shù)诙x取電壓正被提供給所選字線時(shí)，響應(yīng)于第二高讀取控制信號(hào)，檢測(cè)由從所選多電平元件輸出的第二讀取數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果將第二高檢測(cè)數(shù)據(jù)位存儲(chǔ)到高位寄存器中；反相第二高檢測(cè)數(shù)據(jù)位，并且輸出第二高檢測(cè)數(shù)據(jù)位的反相值；并且響應(yīng)于輸出控制信號(hào)，將第二高檢測(cè)數(shù)據(jù)位的反相值作為低數(shù)據(jù)位輸出到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)。第二高檢測(cè)數(shù)據(jù)位的邏輯值相同或不同于第一高檢測(cè)數(shù)據(jù)位的邏輯值。
在本實(shí)施例中，第二讀取電壓高于第一讀取電壓。初始化高位寄存器和低位寄存器的步驟響應(yīng)于第二高讀取控制信號(hào)而初始化高位寄存器。
在本實(shí)施例中，由低位寄存器讀取低數(shù)據(jù)位的步驟包括以下步驟當(dāng)?shù)谝蛔x取電壓正被提供給所選字線時(shí)，響應(yīng)于第一低讀取控制信號(hào)，檢測(cè)由從所選多電平元件輸出的第一讀取數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果，將第一低檢測(cè)數(shù)據(jù)位存儲(chǔ)到低位寄存器中；當(dāng)?shù)诙x取電壓正被提供給所選字線時(shí)，響應(yīng)于第二低讀取控制信號(hào)，檢測(cè)由從所選多電平元件輸出的第二讀取數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果，將第二低檢測(cè)數(shù)據(jù)位存儲(chǔ)到低位寄存器中；響應(yīng)于編程控制信號(hào)，通過(guò)檢測(cè)節(jié)點(diǎn)將第二低檢測(cè)數(shù)據(jù)位從低位寄存器傳輸?shù)礁呶患拇嫫?；響?yīng)于第一高讀取控制信號(hào)，檢測(cè)由第二低檢測(cè)數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果，將高檢測(cè)數(shù)據(jù)位存儲(chǔ)到高位寄存器中；反相高檢測(cè)數(shù)據(jù)位，并且輸出高檢測(cè)數(shù)據(jù)位的反相值；并且響應(yīng)于輸出控制信號(hào)，將高檢測(cè)數(shù)據(jù)位的反相值作為低數(shù)據(jù)位輸出到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)。第二低檢測(cè)數(shù)據(jù)位的邏輯值相同或不同于第一低檢測(cè)數(shù)據(jù)位的邏輯值。
在本實(shí)施例中，第二讀取電壓高于第一讀取電壓。
在本實(shí)施例中，初始化高位寄存器和低位寄存器的步驟響應(yīng)于第二高讀取控制信號(hào)而初始化高位寄存器，并且響應(yīng)于第二低讀取控制信號(hào)而初始化低位寄存器。
本發(fā)明還提供了一種用于在快閃存儲(chǔ)器設(shè)備中由至少連接到一對(duì)位線的頁(yè)緩沖器電路讀取數(shù)據(jù)位的方法，其中快閃存儲(chǔ)器設(shè)備具有多個(gè)字線和多個(gè)多電平元件，其中每個(gè)多電平元件連接到該位線對(duì)。該方法包括以下步驟初始化高位寄存器和低位寄存器；響應(yīng)于位線選擇信號(hào)和放電信號(hào)，選擇形成該位線對(duì)的位線之一，并且將所選的位線連接到檢測(cè)節(jié)點(diǎn)；當(dāng)多個(gè)字線之一被選擇時(shí)，選擇高位寄存器和低位寄存器之一作為讀取寄存器；當(dāng)高位寄存器被選擇為讀取寄存器時(shí)，通過(guò)高位寄存器，從連接到所選位線和所選字線的多個(gè)多電平元件當(dāng)中的所選多電平元件讀取高數(shù)據(jù)位；并且當(dāng)?shù)臀患拇嫫鞅贿x擇為讀取寄存器時(shí)，通過(guò)低位寄存器從所選多電平元件讀取高數(shù)據(jù)位。
在本實(shí)施例中，由高位寄存器讀取高數(shù)據(jù)位的步驟包括以下步驟當(dāng)讀取電壓正被提供給所選字線時(shí)，響應(yīng)于第一高讀取控制信號(hào)，檢測(cè)由從所選多電平元件輸出的讀取數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果，將高檢測(cè)數(shù)據(jù)位存儲(chǔ)到高位寄存器中；反相高檢測(cè)數(shù)據(jù)位，并且輸出高檢測(cè)數(shù)據(jù)位的反相值；并且響應(yīng)于輸出控制信號(hào)，將高檢測(cè)數(shù)據(jù)位的反相值作為高數(shù)據(jù)位輸出到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)。
在本實(shí)施例中，初始化高位寄存器和低位寄存器的步驟響應(yīng)于第二高讀取控制信號(hào)而初始化高位寄存器。
在本實(shí)施例中，由低位寄存器讀取低數(shù)據(jù)位的步驟包括以下步驟當(dāng)讀取電壓正被提供給所選字線時(shí)，響應(yīng)于第一低讀取控制信號(hào)，檢測(cè)由從所選多電平元件輸出的讀取數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果，將第一低檢測(cè)數(shù)據(jù)位存儲(chǔ)到低位寄存器中；響應(yīng)于編程控制信號(hào)，通過(guò)檢測(cè)節(jié)點(diǎn)將低檢測(cè)數(shù)據(jù)位從低位寄存器傳輸?shù)礁呶患拇嫫鳎豁憫?yīng)于第一高讀取控制信號(hào)，檢測(cè)由低檢測(cè)數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果將高檢測(cè)數(shù)據(jù)位存儲(chǔ)到高位寄存器中；反相高檢測(cè)數(shù)據(jù)位，并且輸出高檢測(cè)數(shù)據(jù)位的反相值；并且響應(yīng)于輸出控制信號(hào)，將高檢測(cè)數(shù)據(jù)位的反相值作為高數(shù)據(jù)位輸出到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)。
在本實(shí)施例中，初始化高位寄存器和低位寄存器的步驟響應(yīng)于第二高讀取控制信號(hào)而初始化高位寄存器，并且響應(yīng)于第二低讀取控制信號(hào)而初始化低位寄存器。
本發(fā)明還提供了一種用于在快閃存儲(chǔ)器設(shè)備中由連接到至少一對(duì)位線的頁(yè)緩沖器電路編程數(shù)據(jù)位的方法，其中該快閃存儲(chǔ)器設(shè)備具有多個(gè)字線和多個(gè)多電平元件，其中每個(gè)多電平元件連接到該位線對(duì)。該方法包括以下步驟初始化高位寄存器和低位寄存器；響應(yīng)于第一或第二高讀取控制信號(hào)以及通過(guò)輸入/輸出節(jié)點(diǎn)接收的輸入數(shù)據(jù)位，將第一或第二內(nèi)部數(shù)據(jù)位存儲(chǔ)到高位寄存器中；響應(yīng)于第一編程控制信號(hào)而通過(guò)檢測(cè)節(jié)點(diǎn)將第一或第二內(nèi)部數(shù)據(jù)位從高位寄存器傳輸?shù)降臀患拇嫫鳎豁憫?yīng)于第一低讀取控制信號(hào)，檢測(cè)由第一或第二內(nèi)部數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果將第一低檢測(cè)數(shù)據(jù)位存儲(chǔ)到低位寄存器中；從連接到多個(gè)字線中的所選之一和形成位線對(duì)的位線中的所選之一的多個(gè)多電平元件當(dāng)中的所選之一讀取低數(shù)據(jù)位；響應(yīng)于第一低讀取控制信號(hào)，檢測(cè)由低數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果將第二低檢測(cè)數(shù)據(jù)位存儲(chǔ)到低位寄存器中；響應(yīng)于第二低檢測(cè)數(shù)據(jù)位而生成低驗(yàn)證數(shù)據(jù)位，并且確定低驗(yàn)證數(shù)據(jù)位的邏輯值是否是設(shè)定值；當(dāng)?shù)万?yàn)證數(shù)據(jù)位的邏輯值不同于設(shè)定值時(shí)，在編程電壓正被提供給所選字線時(shí)，響應(yīng)于第二編程控制信號(hào)而通過(guò)檢測(cè)節(jié)點(diǎn)將第二低檢測(cè)數(shù)據(jù)位輸出到所選位線，從而將第二低檢測(cè)數(shù)據(jù)位編程到所選多電平元件中；并且重復(fù)讀取、存儲(chǔ)第二低檢測(cè)數(shù)據(jù)位、確定、以及輸出的步驟，直到低驗(yàn)證數(shù)據(jù)位的邏輯值達(dá)到設(shè)定值。
在本實(shí)施例中，初始化高位寄存器和低位寄存器的步驟響應(yīng)于第一高讀取控制信號(hào)而初始化高位寄存器，并且響應(yīng)于第二低讀取控制信號(hào)而初始化低位寄存器。
在本實(shí)施例中，每當(dāng)執(zhí)行在第一編程循環(huán)之后執(zhí)行的編程循環(huán)中的輸出步驟時(shí)，將以分級(jí)電壓(stepping voltage)升高的編程電壓提供給所選字線，其中第一編程循環(huán)包括讀取、存儲(chǔ)第二低檢測(cè)數(shù)據(jù)位、確定、以及輸出的步驟。
本發(fā)明還提供了一種用于在快閃存儲(chǔ)器設(shè)備中由連接到至少一對(duì)位線的頁(yè)緩沖器電路編程數(shù)據(jù)位的方法，其中該快閃存儲(chǔ)器設(shè)備具有多個(gè)字線和多個(gè)多電平元件，其中每個(gè)多電平元件連接到該位線對(duì)。該方法包括以下步驟初始化高位寄存器和低位寄存器；響應(yīng)于第一或第二高讀取控制信號(hào)以及通過(guò)輸入/輸出節(jié)點(diǎn)接收的輸入數(shù)據(jù)位，將第一或第二內(nèi)部數(shù)據(jù)位存儲(chǔ)到高位寄存器中；參考第一或第二內(nèi)部數(shù)據(jù)位和從多個(gè)多電平元件當(dāng)中的所選之一讀出的第一低數(shù)據(jù)位，將第一低檢測(cè)數(shù)據(jù)位存儲(chǔ)到低位寄存器中，其中多個(gè)多電平元件當(dāng)中的所選之一連接到形成位線對(duì)的位線中的所選之一和多個(gè)字線中的所選之一；響應(yīng)于第一或第二內(nèi)部數(shù)據(jù)位，生成第一高驗(yàn)證數(shù)據(jù)位，并且第一驗(yàn)證第一高驗(yàn)證數(shù)據(jù)位的邏輯值是否等于設(shè)定值；當(dāng)?shù)谝桓唑?yàn)證數(shù)據(jù)位的邏輯值不同于設(shè)定值時(shí)，在編程電壓正被提供給所選字線時(shí)，響應(yīng)于第一編程控制信號(hào)而通過(guò)檢測(cè)節(jié)點(diǎn)將第一或第二內(nèi)部數(shù)據(jù)位第一輸出到所選位線，從而將第一或第二內(nèi)部數(shù)據(jù)位編程到所選多電平元件中；當(dāng)?shù)谝或?yàn)證電壓正被提供給所選字線時(shí)，響應(yīng)于從所選多電平元件讀出的高數(shù)據(jù)位，生成第二高驗(yàn)證數(shù)據(jù)位，并且第二驗(yàn)證第二高驗(yàn)證數(shù)據(jù)位的邏輯值是否等于設(shè)定值；當(dāng)?shù)诙唑?yàn)證數(shù)據(jù)位的邏輯值不同于設(shè)定值時(shí)，在編程電壓正被提供給所選字線時(shí)，響應(yīng)于第一編程控制信號(hào)而通過(guò)檢測(cè)節(jié)點(diǎn)將高數(shù)據(jù)位第二輸出到所選位線，從而將高數(shù)據(jù)位編程到所選多電平元件中；重復(fù)第二驗(yàn)證和輸出步驟，直到第二高驗(yàn)證數(shù)據(jù)位的邏輯值達(dá)到設(shè)定值；當(dāng)?shù)诙唑?yàn)證數(shù)據(jù)位的邏輯值等于設(shè)定值時(shí)，在第二驗(yàn)證電壓正被提供給所選字線時(shí)，響應(yīng)于從所選多電平元件讀出的第二低數(shù)據(jù)位，生成低驗(yàn)證數(shù)據(jù)位，并且第三驗(yàn)證低驗(yàn)證數(shù)據(jù)位的邏輯值是否是設(shè)定值；當(dāng)?shù)万?yàn)證數(shù)據(jù)位的邏輯值不同于設(shè)定值時(shí)，在編程電壓正被提供給所選字線時(shí)，響應(yīng)于第二編程控制信號(hào)而通過(guò)檢測(cè)節(jié)點(diǎn)將第二低數(shù)據(jù)位第三輸出到所選位線，從而將第二低數(shù)據(jù)位編程到所選多電平元件中；重復(fù)第三驗(yàn)證和輸出步驟，直到低驗(yàn)證數(shù)據(jù)位的邏輯值達(dá)到設(shè)定值。
在本實(shí)施例中，將第一低檢測(cè)數(shù)據(jù)位存儲(chǔ)到低位寄存器中的步驟包括以下步驟當(dāng)讀取電壓正被提供給所選字線時(shí)，響應(yīng)于第一低讀取控制信號(hào)，檢測(cè)由從所選多電平元件輸出的第一低數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果而將第一檢測(cè)數(shù)據(jù)位存儲(chǔ)到低位寄存器中；響應(yīng)于第一編程控制信號(hào)，通過(guò)檢測(cè)節(jié)點(diǎn)將第一或第二內(nèi)部數(shù)據(jù)位從高位寄存器傳輸?shù)降臀患拇嫫?；并且響?yīng)于第一低讀取控制信號(hào)，檢測(cè)由第一或第二內(nèi)部數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果而將第二檢測(cè)數(shù)據(jù)位存儲(chǔ)到低位寄存器中。第二檢測(cè)數(shù)據(jù)位的邏輯值相同或不同于第一檢測(cè)數(shù)據(jù)位的邏輯值。
在本實(shí)施例中，初始化高位寄存器和低位寄存器的步驟響應(yīng)于第一高讀取控制信號(hào)而初始化高位寄存器，并且響應(yīng)于第二低讀取控制信號(hào)而初始化低位寄存器。
在本實(shí)施例中，第二驗(yàn)證電壓高于第一驗(yàn)證電壓，而第一驗(yàn)證電壓高于讀取電壓。
在本實(shí)施例中，每當(dāng)執(zhí)行在第二驗(yàn)證步驟和第二輸出步驟之后執(zhí)行的編程循環(huán)中的第二輸出步驟時(shí)，將以分級(jí)電壓升高的編程電壓提供給所選字線。
在本實(shí)施例中，每當(dāng)執(zhí)行在第三驗(yàn)證步驟和第三輸出步驟之后執(zhí)行的編程循環(huán)中的第三輸出步驟時(shí)，將以分級(jí)電壓升高的編程電壓提供給所選字線。


為了提供對(duì)本發(fā)明的進(jìn)一步理解，包括了附圖，并且這些附圖被并入在本說(shuō)明書(shū)中，并且形成其一部分。這些附圖示出了本發(fā)明的示例實(shí)施例，并且與本描述一起用來(lái)說(shuō)明本發(fā)明的原理。在附圖中
圖1是示出傳統(tǒng)的快閃存儲(chǔ)器設(shè)備的頁(yè)緩沖器電路的示意圖；圖2是示出根據(jù)本發(fā)明實(shí)施例的頁(yè)緩沖器電路和存儲(chǔ)器元件塊的圖；圖3是示出多電平元件的閾值電壓的分布曲線(distribution profile)的圖，其在根據(jù)本發(fā)明的頁(yè)緩沖器電路的編程操作期間變化；圖4是示出根據(jù)本發(fā)明實(shí)施例的頁(yè)緩沖器電路的讀取操作的過(guò)程的流程圖；圖5是圖4所示的步驟340的詳細(xì)流程圖；圖6是圖4所示的步驟350的詳細(xì)流程圖；圖7和8是根據(jù)本發(fā)明實(shí)施例的與頁(yè)緩沖器電路的讀取操作相關(guān)聯(lián)的信號(hào)的時(shí)序圖；圖9是示出根據(jù)本發(fā)明另一實(shí)施例的頁(yè)緩沖器電路的讀取操作的過(guò)程的流程圖；圖10是圖9所示的步驟440的詳細(xì)流程圖；圖11是圖9所示的步驟450的詳細(xì)流程圖；圖12和13是根據(jù)本發(fā)明另一實(shí)施例的與頁(yè)緩沖器電路的讀取操作相關(guān)聯(lián)的信號(hào)的時(shí)序圖；圖14是示出根據(jù)本發(fā)明實(shí)施例的頁(yè)緩沖器電路的編程操作的過(guò)程的流程圖；圖15是根據(jù)本發(fā)明實(shí)施例的與頁(yè)緩沖器電路的編程操作相關(guān)聯(lián)的信號(hào)的時(shí)序圖；圖16是示出根據(jù)本發(fā)明另一實(shí)施例的頁(yè)緩沖器電路的編程操作的過(guò)程的流程圖；以及圖17是根據(jù)本發(fā)明另一實(shí)施例的與頁(yè)緩沖器電路的編程操作相關(guān)聯(lián)的信號(hào)的時(shí)序圖。
具體實(shí)施例方式
下面將參照附圖更詳細(xì)地描述本發(fā)明的優(yōu)選實(shí)施例。然而，本發(fā)明可以以不同的形式來(lái)實(shí)施，并且不應(yīng)當(dāng)被解釋為局限于這里闡述的實(shí)施例。相反，提供這些實(shí)施例是為了使本公開(kāi)內(nèi)容透徹且完整，并且這些實(shí)施例將向本領(lǐng)域的技術(shù)人員全面?zhèn)鬟_(dá)本發(fā)明的范圍。相同的標(biāo)號(hào)貫穿本說(shuō)明書(shū)引用相同的元件。
以下，將結(jié)合附圖描述本發(fā)明的示例性實(shí)施例。
圖2是示出根據(jù)本發(fā)明實(shí)施例的頁(yè)緩沖器電路和存儲(chǔ)器元件塊的圖。參照?qǐng)D2，存儲(chǔ)器元件塊101包括多電平元件Me11～MeKN和Mo11～MoKM(K和N是整數(shù))，其共享位線BLe1～BLeN和BLo1～BloN(N是整數(shù))和字線WL1～WLK(K是整數(shù))。存儲(chǔ)器元件塊101還包括連接到漏極選擇線DSL的漏極選擇晶體管DST、以及連接到源極選擇線SSL的源極選擇晶體管SST。在存儲(chǔ)器元件塊101中，多電平元件Me11～MeKN和Mo11～MoKM耦接到組成一頁(yè)(例如，PG1)的字線中的單個(gè)字線，例如WL1。多個(gè)頁(yè)緩沖器PB1～PBN(N是整數(shù))分別連接到位線BLe1～BLeN和BLo1～BLeK。例如，頁(yè)緩沖器PB1連接到位線BLe1和BLo1。頁(yè)緩沖器PB1～PBN的結(jié)構(gòu)和操作基本上完全相同，從而下面將以頁(yè)緩沖器PB1作為代表性示例來(lái)描述它們。頁(yè)緩沖器PB1包括位線選擇電路110、預(yù)充電電路120、高位寄存器130、輸出驅(qū)動(dòng)電路140、低位寄存器150、傳送電路160和170、數(shù)據(jù)輸入電路180、數(shù)據(jù)輸出電路190、以及驗(yàn)證電路200和210。位線選擇電路110響應(yīng)于位線選擇信號(hào)SBLe和SBLo以及放電信號(hào)DISCHe和DISCHo，選擇位線BLe1和BLo1之一，并且將所選位線BLe或BLo連接到檢測(cè)節(jié)點(diǎn)SO。位線選擇電路110包括NMOS晶體管111～114。本領(lǐng)域的技術(shù)人員可以容易地理解NMOS晶體管111～114的詳細(xì)操作，從而這里將不描述它們。預(yù)充電電路120響應(yīng)于預(yù)充電控制信號(hào)PRECHb而將檢測(cè)節(jié)點(diǎn)SO預(yù)充電至內(nèi)部電壓Vcc。優(yōu)選地，當(dāng)預(yù)充電控制信號(hào)PRECHb正被禁止時(shí)，預(yù)充電電路120將檢測(cè)節(jié)點(diǎn)SO設(shè)為內(nèi)部電壓Vcc。
高位寄存器130包括檢測(cè)電路131、輸入電路132和鎖存器電路133。檢測(cè)電路131可以用NMOS晶體管來(lái)實(shí)現(xiàn)。檢測(cè)電路131對(duì)檢測(cè)節(jié)點(diǎn)SO處的電壓進(jìn)行檢測(cè)，根據(jù)檢測(cè)結(jié)果生成檢測(cè)數(shù)據(jù)位SD到輸入/輸出節(jié)點(diǎn)IO。更詳細(xì)地說(shuō)，當(dāng)檢測(cè)節(jié)點(diǎn)SO在電壓上處于邏輯高電平時(shí)，檢測(cè)電路131將輸入/輸出節(jié)點(diǎn)IO放電到地電壓VSS。輸入電路132響應(yīng)于第一高讀取控制信號(hào)DLOAD和檢測(cè)數(shù)據(jù)位SD或者通過(guò)輸入/輸出節(jié)點(diǎn)IO接收的輸入數(shù)據(jù)位ID，輸出高檢測(cè)數(shù)據(jù)位SB1或內(nèi)部數(shù)據(jù)位IB1到節(jié)點(diǎn)Q1。此外，輸入電路132響應(yīng)于第二高讀取控制信號(hào)nDLOAD和檢測(cè)數(shù)據(jù)位SD或者通過(guò)輸入/輸出節(jié)點(diǎn)IO接收的輸入數(shù)據(jù)位ID，將高檢測(cè)數(shù)據(jù)位SB2或內(nèi)部數(shù)據(jù)位IB2輸出到節(jié)點(diǎn)Q2。更詳細(xì)地說(shuō)，輸入電路132包括開(kāi)關(guān)電路134和135。開(kāi)關(guān)電路134和135中的每一個(gè)可以采用NMOS晶體管來(lái)實(shí)現(xiàn)。開(kāi)關(guān)電路134連接在節(jié)點(diǎn)Q1和輸入/輸出節(jié)點(diǎn)IO之間，其響應(yīng)于第一高讀取控制信號(hào)DLOAD而被導(dǎo)通或關(guān)斷。優(yōu)選地，當(dāng)?shù)谝桓咦x取控制信號(hào)DLOAD正被啟用時(shí)，開(kāi)關(guān)電路134被導(dǎo)通，以連接輸入/輸出節(jié)點(diǎn)IO與檢測(cè)節(jié)點(diǎn)SO。結(jié)果，與檢測(cè)電路131生成的檢測(cè)數(shù)據(jù)位SD相對(duì)應(yīng)地在節(jié)點(diǎn)Q1處出現(xiàn)高檢測(cè)數(shù)據(jù)位SB1，或者與輸入數(shù)據(jù)位ID相對(duì)應(yīng)地在節(jié)點(diǎn)Q1處出現(xiàn)內(nèi)部數(shù)據(jù)位。開(kāi)關(guān)電路135連接在節(jié)點(diǎn)Q2和輸入/輸出節(jié)點(diǎn)IO之間，其響應(yīng)于第二高讀取控制信號(hào)nDLOAD而被導(dǎo)通或關(guān)斷。優(yōu)選地，當(dāng)?shù)诙咦x取控制信號(hào)nDLOAD正被啟用時(shí)，開(kāi)關(guān)電路135被導(dǎo)通，以連接輸入/輸出節(jié)點(diǎn)IO與檢測(cè)節(jié)點(diǎn)SO。結(jié)果，與檢測(cè)電路131生成的檢測(cè)數(shù)據(jù)位SD相對(duì)應(yīng)地在節(jié)點(diǎn)Q2處出現(xiàn)高檢測(cè)數(shù)據(jù)位SB2，或者與輸入數(shù)據(jù)位ID相對(duì)應(yīng)地在節(jié)點(diǎn)Q2處出現(xiàn)內(nèi)部數(shù)據(jù)位。
鎖存器電路133包括反相器136和137。反相器136的輸入端和反相器137的輸出端連接到節(jié)點(diǎn)Q1，而反相器136的輸出端和反相器137的輸入端連接到節(jié)點(diǎn)Q2。鎖存器電路133保持通過(guò)節(jié)點(diǎn)Q1接收的高檢測(cè)數(shù)據(jù)位SB1或內(nèi)部數(shù)據(jù)位IB1，并且將反相高檢測(cè)數(shù)據(jù)位SB1b或反相內(nèi)部數(shù)據(jù)位IB1b輸出到節(jié)點(diǎn)Q2。鎖存器電路133保持通過(guò)節(jié)點(diǎn)Q2接收的高檢測(cè)數(shù)據(jù)位SB2或內(nèi)部數(shù)據(jù)位IB2，并且將反相高檢測(cè)數(shù)據(jù)位SB2b或反相內(nèi)部數(shù)據(jù)位IB2b輸出到節(jié)點(diǎn)Q1。
輸出驅(qū)動(dòng)電路136響應(yīng)于從節(jié)點(diǎn)Q1接收的檢測(cè)數(shù)據(jù)位SB1和SB2b之一而生成輸出數(shù)據(jù)位DO。更詳細(xì)地說(shuō)，輸出驅(qū)動(dòng)電路140可以采用反相器來(lái)實(shí)現(xiàn)。在這種情況下，擔(dān)當(dāng)輸出驅(qū)動(dòng)電路140的反相器的電流驅(qū)動(dòng)能力優(yōu)選地高于反相器136和137的電流驅(qū)動(dòng)能力，因?yàn)樗枰?qū)動(dòng)輸出電路(即，外部負(fù)載電路)。輸出驅(qū)動(dòng)電路140反相內(nèi)部數(shù)據(jù)位IB1和IB2b之一或者高檢測(cè)數(shù)據(jù)位SB1和SB2b之一，并且生成反相數(shù)據(jù)位作為輸出數(shù)據(jù)位DO。
低位寄存器150包括檢測(cè)電路151和鎖存器電路152。檢測(cè)電路151包括153～155。檢測(cè)電路151響應(yīng)于第一或第二低讀取控制信號(hào)READ1或READ2而對(duì)檢測(cè)節(jié)點(diǎn)SO處的電壓進(jìn)行檢測(cè)，并且生成低檢測(cè)數(shù)據(jù)位SB3或SB4到節(jié)點(diǎn)Q3和Q4。
傳送電路160和170中的每一個(gè)可以采用NMOS晶體管來(lái)實(shí)現(xiàn)。傳送電路160響應(yīng)于編程控制信號(hào)PGML而將輸出數(shù)據(jù)位DO傳輸?shù)綑z測(cè)節(jié)點(diǎn)SO。更詳細(xì)地說(shuō)，傳送電路160連接在輸出驅(qū)動(dòng)電路140的輸出端和檢測(cè)節(jié)點(diǎn)SO之間，響應(yīng)于編程控制信號(hào)PGML而連接或斷開(kāi)輸出驅(qū)動(dòng)電路140的輸出端與檢測(cè)節(jié)點(diǎn)SO。優(yōu)選地，當(dāng)編程控制信號(hào)PGML正被啟用時(shí)，傳送電路160連接輸出驅(qū)動(dòng)電路140與檢測(cè)節(jié)點(diǎn)SO。傳送電路170響應(yīng)于編程控制信號(hào)PGMR而將低檢測(cè)數(shù)據(jù)位SB3b或SB4傳輸?shù)綑z測(cè)節(jié)點(diǎn)SO。更詳細(xì)地說(shuō)，傳送電路170連接在節(jié)點(diǎn)Q4和檢測(cè)節(jié)點(diǎn)SO之間，響應(yīng)于編程控制信號(hào)PGMR而連接或斷開(kāi)節(jié)點(diǎn)Q4與檢測(cè)節(jié)點(diǎn)SO。優(yōu)選地，當(dāng)編程控制信號(hào)PGMR正被啟用時(shí)，傳送電路170連接節(jié)點(diǎn)Q4與檢測(cè)節(jié)點(diǎn)SO。
數(shù)據(jù)輸入電路180響應(yīng)于輸入控制信號(hào)DIN而將輸入數(shù)據(jù)位ID輸出到輸入/輸出節(jié)點(diǎn)IO。更詳細(xì)地說(shuō)，數(shù)據(jù)輸入電路180連接在數(shù)據(jù)輸入/輸出節(jié)點(diǎn)Y1和輸入/輸出節(jié)點(diǎn)IO之間，其可以采用諸如NMOS晶體管的開(kāi)關(guān)電路來(lái)實(shí)現(xiàn)，其響應(yīng)于輸入控制信號(hào)DIN而被導(dǎo)通或關(guān)斷。優(yōu)選地，當(dāng)輸入控制信號(hào)DIN正被啟用時(shí)，數(shù)據(jù)輸入電路180將數(shù)據(jù)輸入/輸出節(jié)點(diǎn)Y1連接到輸入/輸出節(jié)點(diǎn)IO。由于在加載高位寄存器130的數(shù)據(jù)時(shí)，數(shù)據(jù)輸入/輸出節(jié)點(diǎn)Y1被提供了地電壓VSS，因此數(shù)據(jù)輸入電路180將從數(shù)據(jù)輸入/輸出節(jié)點(diǎn)Y1接收的邏輯低電平的輸入數(shù)據(jù)位ID輸出到輸入/輸出節(jié)點(diǎn)IO。
數(shù)據(jù)輸出電路190響應(yīng)于輸出控制信號(hào)DOUT而生成輸出數(shù)據(jù)位DO到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)Y1。更詳細(xì)地說(shuō)，數(shù)據(jù)輸出電路190連接在輸出驅(qū)動(dòng)電路140的輸出端和數(shù)據(jù)輸入/輸出節(jié)點(diǎn)Y1之間，其可以采用諸如NMOS晶體管的開(kāi)關(guān)電路來(lái)實(shí)現(xiàn)，響應(yīng)于輸出控制信號(hào)DOUT而被導(dǎo)通或關(guān)斷。優(yōu)選地，當(dāng)輸出控制信號(hào)DOUT正被啟用時(shí)，數(shù)據(jù)輸出電路190將輸出驅(qū)動(dòng)電路140的輸出端連接到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)Y1。
驗(yàn)證電路200和210中的每一個(gè)可以采用PMOS晶體管來(lái)實(shí)現(xiàn)。驗(yàn)證電路200響應(yīng)于高檢測(cè)數(shù)據(jù)位SB1b和SB2之一、或者內(nèi)部數(shù)據(jù)位IB1b和IB2之一而生成低驗(yàn)證數(shù)據(jù)位VRFL。優(yōu)選地，當(dāng)高檢測(cè)數(shù)據(jù)位SB1b和SB2之一、或者內(nèi)部數(shù)據(jù)位IB1b和IB2之一處于邏輯低電平時(shí)，驗(yàn)證電路200輸出邏輯高電平(即，內(nèi)部電壓VCC的電平)的高驗(yàn)證數(shù)據(jù)位VRFL。驗(yàn)證電路210響應(yīng)于接收高檢測(cè)數(shù)據(jù)位SB3b和SB4之一而生成低驗(yàn)證數(shù)據(jù)位VRFR。優(yōu)選地，當(dāng)高檢測(cè)數(shù)據(jù)位SB3b和SB3之一處于邏輯低電平時(shí)，驗(yàn)證電路210輸出邏輯高電平(即，內(nèi)部電壓VCC的電平)的高驗(yàn)證數(shù)據(jù)位VRFL。
現(xiàn)在，將參照?qǐng)D3到8詳細(xì)地描述根據(jù)本發(fā)明實(shí)施例的由頁(yè)緩沖器電路讀取數(shù)據(jù)位的過(guò)程。為了方便說(shuō)明起見(jiàn)，在本實(shí)施例中，假定從頁(yè)P(yáng)G1的多電平元件Me11～Me1N讀出數(shù)據(jù)位。還將以頁(yè)緩沖器電路PB1的操作為例來(lái)描述數(shù)據(jù)位。
圖4是示出根據(jù)本發(fā)明實(shí)施例的頁(yè)緩沖器電路的讀取操作的過(guò)程的流程圖，其示出了頁(yè)緩沖器電路PB1從所選多電平元件讀取低數(shù)據(jù)位的處理步驟。參照?qǐng)D4，首先，初始化高位寄存器130和低位寄存器150(步驟S310)。高位寄存器130的初始化過(guò)程的進(jìn)一步詳情結(jié)合圖7描述如下。在初始化周期T1中，當(dāng)預(yù)充電控制信號(hào)PRECHb正被禁止時(shí)，預(yù)充電電路120響應(yīng)于預(yù)充電控制信號(hào)PRECHb而將檢測(cè)節(jié)點(diǎn)SO充電至內(nèi)部電壓VCC的電平。結(jié)果，檢測(cè)電路131響應(yīng)于檢測(cè)節(jié)點(diǎn)SO的電壓而將輸入/輸出節(jié)點(diǎn)IO放電到地電壓VSS，生成檢測(cè)數(shù)據(jù)位SD到輸入/輸出節(jié)點(diǎn)IO。此后，當(dāng)?shù)诙咦x取控制信號(hào)nDLOAD正被啟用時(shí)，輸入電路132響應(yīng)于第二高讀取控制信號(hào)nDLOAD而連接輸入/輸出節(jié)點(diǎn)IO與節(jié)點(diǎn)Q2。結(jié)果，具有邏輯‘0’的檢測(cè)數(shù)據(jù)位SD作為高檢測(cè)數(shù)據(jù)位SB2被輸出到節(jié)點(diǎn)Q2。并且，鎖存器電路133存儲(chǔ)邏輯‘0’的高檢測(cè)數(shù)據(jù)位SB2，從而完成高位寄存器130的初始化。低位寄存器150的初始化過(guò)程的進(jìn)一步詳情結(jié)合圖8描述如下。在初始化周期T2中，當(dāng)預(yù)充電控制信號(hào)PRECHb正被禁止時(shí)，預(yù)充電電路120響應(yīng)于預(yù)充電控制信號(hào)PRECHb而將檢測(cè)節(jié)點(diǎn)SO充電至內(nèi)部電壓VCC的電平。此后，當(dāng)?shù)诙妥x取控制信號(hào)READ2正被啟用時(shí)，檢測(cè)電路151響應(yīng)于檢測(cè)節(jié)點(diǎn)SO的電壓和第二低讀取控制信號(hào)READ2而將節(jié)點(diǎn)Q4放電到地電壓VSS的電平，從而生成低檢測(cè)數(shù)據(jù)位SB4到節(jié)點(diǎn)Q4。結(jié)果，鎖存器電路133存儲(chǔ)邏輯‘0’的低檢測(cè)數(shù)據(jù)位SB4，從而完成低位寄存器150的初始化。
再次參照?qǐng)D4，位線選擇電路110在步驟S320指定位線BLe1和BLo1之一，例如BLe1。結(jié)果，作為示例選擇多電平元件Me11。由于本領(lǐng)域的技術(shù)人員可以容易地理解步驟S320中的頁(yè)緩沖器電路PB1的操作，因此以下將不對(duì)其進(jìn)行詳述。此后，確定讀取寄存器是否是低位寄存器130(步驟S330)。在步驟330，可以根據(jù)第一和第二低讀取控制信號(hào)(READ1和READ2)之一是否正被啟用或者第一和第二高讀取控制信號(hào)(DLOAD和nDLOAD)之一是否正被啟用的條件來(lái)執(zhí)行對(duì)讀取寄存器類(lèi)型的確定。換句話(huà)說(shuō)，當(dāng)?shù)谝缓偷诙咦x取控制信號(hào)(DLOAD和nDLOAD)之一正被啟用時(shí)，高位寄存器130用作讀取寄存器。否則，當(dāng)?shù)谝缓偷诙妥x取控制信號(hào)(READ1和READ2)之一正被啟用時(shí)，低位寄存器150用作讀取寄存器。如果高位寄存器130被分配為讀取寄存器，則由高位寄存器130從所選多電平元件Me11讀出低數(shù)據(jù)位(步驟S340)。否則，如果高位寄存器130未被分配為讀取寄存器(即，如果低位寄存器150被分配為讀取寄存器)，則由高位寄存器130從所選多電平元件Me11讀出低數(shù)據(jù)位(步驟S350)。
參照?qǐng)D5和7，將更詳細(xì)地描述步驟340。首先，當(dāng)讀取電壓RV1正被提供給所選一個(gè)字線，例如WL1時(shí)，高位寄存器130響應(yīng)于第一高讀取控制信號(hào)DLOAD而將第一高檢測(cè)數(shù)據(jù)位SB1存儲(chǔ)在其中(步驟S341)。更詳細(xì)地說(shuō)，當(dāng)讀取電壓RV1在周期T1～T8期間正被提供給所選字線WL1時(shí)，從所選多電平元件Me11輸出讀取數(shù)據(jù)位RLD1。這里，讀取電壓RV1位于被擦除的多電平元件(即，存儲(chǔ)‘11’的數(shù)據(jù)狀態(tài)的多電平元件)的閾值電壓和存儲(chǔ)‘10’的數(shù)據(jù)狀態(tài)的多電平元件的閾值電壓之間。
在周期T2期間，放電信號(hào)DISCHe和DISCHo被啟用，而預(yù)充電控制信號(hào)PRECHb被禁止。結(jié)果，預(yù)充電電路120響應(yīng)于預(yù)充電控制信號(hào)PRECHb而將檢測(cè)節(jié)點(diǎn)SO預(yù)充電至內(nèi)部電壓VCC的電平，并且位線選擇電路110將位線BLe1和BLo1放電到位線控制信號(hào)VIRPWR的電壓電平(即，地電壓VSS的電平)。
此后，在周期T3期間，位線選擇信號(hào)SBLe被啟用，而位線選擇信號(hào)SBLo被禁止，并且放電信號(hào)DISCHe被禁止，而放電信號(hào)DISCHo保持有效狀態(tài)。位線選擇電路110響應(yīng)于位線選擇信號(hào)SBLe和SBLo以及放電信號(hào)DISCHe和DISCHo，將位線BLe1連接到檢測(cè)節(jié)點(diǎn)SO，并且斷開(kāi)位線BLo1與檢測(cè)節(jié)點(diǎn)SO。結(jié)果，通過(guò)檢測(cè)節(jié)點(diǎn)SO的預(yù)充電電壓(即，內(nèi)部電壓VCC)將位線BLe1預(yù)充電到V1-Vth1的電壓(Vth1是NMOS晶體管113的閾值電壓)。同時(shí)，位線BLo1保持放電狀態(tài)(即，地電壓VSS的電平)。
在周期T4期間，位線選擇信號(hào)SBLe被禁止，而預(yù)充電控制信號(hào)PRECHb被啟用。位線選擇電路110從檢測(cè)節(jié)點(diǎn)SO斷開(kāi)位線BLe1，并且預(yù)充電電路120停止對(duì)檢測(cè)節(jié)點(diǎn)SO預(yù)充電。當(dāng)數(shù)據(jù)狀態(tài)‘10’、‘00’和‘01’之一被設(shè)置在所選多電平元件中時(shí)，位線BLe1保持為電壓電平V1-Vth1。這樣，以邏輯‘1’生成讀取數(shù)據(jù)位RLD1。否則，如果數(shù)據(jù)狀態(tài)‘11’被存儲(chǔ)在所選多電平元件Me11中，則位線BLe1的電壓電平變低至地電壓VSS的電平。結(jié)果，以邏輯‘0’生成讀取數(shù)據(jù)位RLD1。
在周期T5期間，在設(shè)定時(shí)間內(nèi)，位線選擇信號(hào)SBLe被啟用，同時(shí)第一高讀取控制信號(hào)DLOAD被啟用。結(jié)果，位線BLe1連接到檢測(cè)節(jié)點(diǎn)SO，并且檢測(cè)節(jié)點(diǎn)SO處的電壓變至地電壓VSS的電平，或者根據(jù)位線BLe1的電壓電平(即，讀取數(shù)據(jù)位RLD1的邏輯值)而保持電壓電平V1-Vth1。檢測(cè)電路131根據(jù)檢測(cè)節(jié)點(diǎn)SO的電壓電平而將輸入/輸出節(jié)點(diǎn)10放電為地電壓VSS，或者停止放電操作。例如，當(dāng)讀取數(shù)據(jù)位RLD1為邏輯‘1’時(shí)，檢測(cè)電路131將輸入/輸出節(jié)點(diǎn)IO放電到地電壓VSS的電平。當(dāng)?shù)谝桓咦x取控制信號(hào)DLOAD正被啟用時(shí)，高位寄存器130的開(kāi)關(guān)電路134將輸入/輸出節(jié)點(diǎn)IO連接到節(jié)點(diǎn)Q1。這樣，在節(jié)點(diǎn)Q1處以邏輯‘0’生成第一高檢測(cè)數(shù)據(jù)位SB1，并且鎖存器電路133保持第一高檢測(cè)數(shù)據(jù)位SB1。當(dāng)讀取數(shù)據(jù)位RLD1為邏輯‘0’時(shí)，檢測(cè)電路131不工作，并且鎖存器電路133保持處于初始化，即鎖存器電路133以邏輯‘0’鎖存高檢測(cè)數(shù)據(jù)位SB2。
此后，當(dāng)讀取電壓RV3被提供給所選位線WL1時(shí)，高位寄存器130響應(yīng)于第二高讀取控制信號(hào)nDLOAD而存儲(chǔ)高檢測(cè)數(shù)據(jù)位SB2(步驟S342)。更詳細(xì)地說(shuō)，在周期T9～T11期間，在讀取電壓RV3正被提供給所選字線WL1時(shí)，從所選多電平元件Me11輸出讀取數(shù)據(jù)位RLD2。這里，如圖3所示，讀取電壓RV3位于存儲(chǔ)數(shù)據(jù)狀態(tài)‘00’的多電平元件的閾值電壓和存儲(chǔ)數(shù)據(jù)狀態(tài)‘01’的多電平元件的閾值電壓之間。因此，讀取電壓RV3高于讀取電壓RV1。除了施加到字線WL1的讀取電壓和來(lái)自其中的讀取數(shù)據(jù)位之外，步驟342類(lèi)似于步驟341，從而將不更詳細(xì)地描述它。作為示例，如果所選多電平元件Me11存儲(chǔ)數(shù)據(jù)狀態(tài)‘01’，則位線BLe1在周期T10內(nèi)保持電壓電平V1-Vth1。換句話(huà)說(shuō)，以邏輯‘1’從所選多電平元件Me11輸出讀取數(shù)據(jù)位RLD2。如果所選多電平元件Me11存儲(chǔ)數(shù)據(jù)狀態(tài)‘11’、‘10’和‘00’之一，則位線BLe1的電壓電平逐漸降低到地電壓VSS的電平。也就是，從所選多電平元件Me11輸出邏輯‘0’的讀取數(shù)據(jù)位RLD2。
結(jié)果，高位寄存器130根據(jù)檢測(cè)節(jié)點(diǎn)SO的電壓電平，存儲(chǔ)邏輯‘0’的第二高檢測(cè)數(shù)據(jù)位SB2，或者保持已經(jīng)在周期T5中存儲(chǔ)在其中的第一高檢測(cè)數(shù)據(jù)位SB1。這樣，節(jié)點(diǎn)Q2被設(shè)為邏輯‘1’或‘0’。輸出驅(qū)動(dòng)電路140反相從節(jié)點(diǎn)Q1接收的高檢測(cè)數(shù)據(jù)位SB1和SB2b之一(步驟343)。此后，當(dāng)輸出控制信號(hào)DOUT在周期T12中正被啟用時(shí)，數(shù)據(jù)輸出電路190生成高檢測(cè)數(shù)據(jù)位SB1b或SB2的相反值(即，輸出數(shù)據(jù)位DO)到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)Y1作為低數(shù)據(jù)位。這樣，從多電平元件讀取低數(shù)據(jù)位兩次是為了從多電平元件Me11正確地讀取低數(shù)據(jù)位。通過(guò)這種方式，兩次讀取操作確認(rèn)了存儲(chǔ)在多電平元件Me11中的數(shù)據(jù)位是數(shù)據(jù)狀態(tài)‘10’和‘00’之一還是狀態(tài)‘11’和‘01’之一。例如，如果多電平元件Me11存儲(chǔ)數(shù)據(jù)狀態(tài)‘11’和‘01’之一，則數(shù)據(jù)輸出電路190生成邏輯‘0’的低數(shù)據(jù)位。如果多電平元件Me11存儲(chǔ)數(shù)據(jù)狀態(tài)‘10’和‘11’之一，則數(shù)據(jù)輸出電路190生成邏輯‘1’的低數(shù)據(jù)位。
接下來(lái)，將參照?qǐng)D6和8更詳細(xì)地描述步驟350。首先，當(dāng)讀取電壓RV1正被提供給所選字線WL1時(shí)，低位寄存器150響應(yīng)于第一低讀取控制信號(hào)READ1而將第一低檢測(cè)數(shù)據(jù)位SB3存儲(chǔ)在其中(步驟S351)。更詳細(xì)地說(shuō)，當(dāng)讀取電壓RV1在周期T21～T28期間正被提供給所選字線WL1時(shí)，從所選多電平元件Me11輸出讀取數(shù)據(jù)位RLD1。周期T21～T28內(nèi)的頁(yè)緩沖器電路PB1的操作基本上類(lèi)似于周期T1～T4，從而將不對(duì)其進(jìn)行詳述。
在周期T25期間，在設(shè)定時(shí)間內(nèi)，位線選擇信號(hào)SBLe被啟用，同時(shí)第一低讀取控制信號(hào)READ1被啟用。結(jié)果，位線BLe1連接到檢測(cè)節(jié)點(diǎn)SO，并且檢測(cè)節(jié)點(diǎn)SO處的電壓根據(jù)位線BLe1的電壓電平(即，讀取數(shù)據(jù)位RLD1的邏輯值)，變至地電壓VSS的電平，或者保持電壓電平V1-Vth1。檢測(cè)電路151響應(yīng)于由讀取數(shù)據(jù)位RLD1確定的檢測(cè)節(jié)點(diǎn)SO的電壓電平和第一低讀取控制信號(hào)READ1，生成邏輯‘0’的第一低檢測(cè)數(shù)據(jù)位SB3到節(jié)點(diǎn)Q3中，或者不生成它。例如，當(dāng)讀取數(shù)據(jù)位RLD1為邏輯‘1’時(shí)，檢測(cè)電路151生成邏輯‘0’的第一低檢測(cè)數(shù)據(jù)位SB3到節(jié)點(diǎn)Q3，并且鎖存器電路152存儲(chǔ)第一低檢測(cè)數(shù)據(jù)位SB3。當(dāng)讀取數(shù)據(jù)位RLD1為邏輯‘1’時(shí)，檢測(cè)電路151不工作，并且鎖存器電路152保持處于初始化，即鎖存器電路152正在以邏輯‘0’鎖存低檢測(cè)數(shù)據(jù)位SB4。
此后，當(dāng)讀取電壓RV3被提供給所選位線WL1時(shí)，低位寄存器150響應(yīng)于第二低讀取控制信號(hào)READ2而存儲(chǔ)第二低檢測(cè)數(shù)據(jù)位SB4(步驟S352)。更詳細(xì)地說(shuō)，在周期T29～T31期間，在讀取電壓RV3正被提供給所選字線WL1時(shí)，從所選多電平元件Me11輸出讀取數(shù)據(jù)位RLD2。作為示例，如果所選多電平元件Me11存儲(chǔ)數(shù)據(jù)狀態(tài)‘01’，則位線BLe1在周期T30內(nèi)保持電壓電平V1-Vth1。換句話(huà)說(shuō)，從所選多電平元件Me11以邏輯‘1’輸出讀取數(shù)據(jù)位RLD2。如果所選多電平元件Me11存儲(chǔ)數(shù)據(jù)狀態(tài)‘11’、‘10’和‘00’之一，則位線BLe1的電壓電平逐漸降低到地電壓VSS的電平。也就是，從所選多電平元件Me11輸出邏輯‘0’的讀取數(shù)據(jù)位RLD2。
結(jié)果，低位寄存器150根據(jù)檢測(cè)節(jié)點(diǎn)SO的電壓電平，存儲(chǔ)邏輯‘0’的第二低檢測(cè)數(shù)據(jù)位SB2，或者保持已經(jīng)在周期T25中存儲(chǔ)在其中的第一低檢測(cè)數(shù)據(jù)位SB3。這樣，節(jié)點(diǎn)Q4被設(shè)為邏輯‘1’或‘0’。
此后，在周期T32期間，當(dāng)編程控制信號(hào)PGMR在設(shè)定時(shí)間內(nèi)正被啟用時(shí)，傳送電路170響應(yīng)于編程控制信號(hào)PGMR，通過(guò)檢測(cè)節(jié)點(diǎn)SO將存儲(chǔ)在低位寄存器150中的第二低檢測(cè)數(shù)據(jù)位SB4(或者第一低檢測(cè)數(shù)據(jù)位SB3b)傳輸?shù)礁呶患拇嫫?30(步驟353)。此外，當(dāng)編程控制信號(hào)PGMR在周期T32中正被啟用時(shí)，激活第一高讀取控制信號(hào)DLOAD。響應(yīng)于第一高讀取控制信號(hào)DLOAD，高位寄存器130對(duì)由第一低檢測(cè)數(shù)據(jù)位SB3b確定的檢測(cè)節(jié)點(diǎn)SO處的電壓進(jìn)行檢測(cè)，并且根據(jù)檢測(cè)結(jié)果而存儲(chǔ)高檢測(cè)數(shù)據(jù)位SB1(步驟354)。同時(shí)，當(dāng)?shù)诙蜋z測(cè)數(shù)據(jù)位SB3(或第一低檢測(cè)數(shù)據(jù)位SB3b)為邏輯‘0’時(shí)，高位寄存器130保持其初始化狀態(tài)(即存儲(chǔ)高檢測(cè)數(shù)據(jù)位SB2的狀態(tài))。
輸出驅(qū)動(dòng)電路140將從節(jié)點(diǎn)Q1接收的高檢測(cè)數(shù)據(jù)位SB1(或SB2)進(jìn)行取反(步驟355)。此后，在周期T32中，當(dāng)輸出控制信號(hào)DOUT正被啟用時(shí)，數(shù)據(jù)輸出電路190生成高檢測(cè)數(shù)據(jù)位的相反值(SB1b或SB2)(即，輸出數(shù)據(jù)位DO)到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)Y1作為低數(shù)據(jù)位(步驟356)。
現(xiàn)在，將參照?qǐng)D9到13詳細(xì)描述根據(jù)本發(fā)明另一實(shí)施例的由頁(yè)緩沖器電路PB1讀取數(shù)據(jù)位的過(guò)程。為了方便說(shuō)明起見(jiàn)，在本實(shí)施例中，假定從頁(yè)P(yáng)G1的多電平元件Me11～Me1N讀出數(shù)據(jù)位。還將以頁(yè)緩沖器電路PB1的操作為例來(lái)描述它。
圖9是示出根據(jù)本發(fā)明另一實(shí)施例的頁(yè)緩沖器電路的讀取操作的過(guò)程的流程圖，其示出了用于從所選多電平元件讀取高數(shù)據(jù)位的頁(yè)緩沖器電路PB1的處理步驟。參照?qǐng)D9，首先，初始化高位寄存器130和低位寄存器150(步驟S410)。步驟410類(lèi)似于圖4所示的步驟310，從而將不更詳細(xì)地描述它。
在步驟S420，位線選擇電路110指定位線BLe1和BLo1之一，例如BLe1。結(jié)果，作為示例選擇多電平元件Me11。此后，確定讀取寄存器是否是低位寄存器130(步驟S430)。用于確定讀取寄存器的類(lèi)型的步驟430被執(zhí)行，其類(lèi)似于前述步驟430。如果高位寄存器130被分配為讀取寄存器，則由高位寄存器130從所選多電平元件Me11讀出高數(shù)據(jù)位(步驟S440)。否則，如果高位寄存器130未被分配為讀取寄存器(即，如果低位寄存器150被分配為讀取寄存器)，則由低位寄存器150從所選多電平元件Me11讀出高數(shù)據(jù)位(步驟S450)。
參照?qǐng)D10和12，將更詳細(xì)地描述步驟440。首先，當(dāng)讀取電壓RV2正被提供給所選字線，例如WL1時(shí)，高位寄存器130響應(yīng)于第一高讀取控制信號(hào)DLOAD而將第一高檢測(cè)數(shù)據(jù)位SB1存儲(chǔ)在其中(步驟S441)。更詳細(xì)地說(shuō)，當(dāng)讀取電壓RV2在周期T43～T48期間正被提供給所選字線WL1時(shí)，從所選多電平元件Me11輸出讀取數(shù)據(jù)位RMD。這里，讀取電壓RV2位于存儲(chǔ)‘10’的數(shù)據(jù)狀態(tài)的多電平元件的閾值電壓和存儲(chǔ)‘00’的數(shù)據(jù)狀態(tài)的多電平元件的閾值電壓之間。
在周期T42期間，放電信號(hào)DISCHe和DISCHo被啟用，而預(yù)充電信號(hào)PRECHb被禁止。優(yōu)選地，放電信號(hào)DISCHe和DISCHo被設(shè)計(jì)成對(duì)應(yīng)于內(nèi)部電壓VCC。結(jié)果，預(yù)充電電路120響應(yīng)于預(yù)充電控制信號(hào)PRECHb而將檢測(cè)節(jié)點(diǎn)SO預(yù)充電至內(nèi)部電壓VCC的電平，并且位線選擇電路110將位線BLe1和BLo1放電到位線控制信號(hào)VIRPWR的電壓電平(即，地電壓VSS的電平)。
此后，在周期T43期間，位線選擇信號(hào)SBLe被啟用，而位線選擇信號(hào)SBLo被禁止，并且放電信號(hào)DISCHe被禁止，而放電信號(hào)DISCHo保持有效狀態(tài)。位線選擇電路110響應(yīng)于位線選擇信號(hào)SBLe和SBLo以及放電信號(hào)DISCHe和DISCHo，將位線BLe1連接到檢測(cè)節(jié)點(diǎn)SO，并且斷開(kāi)位線BLo1與檢測(cè)節(jié)點(diǎn)SO。結(jié)果，通過(guò)檢測(cè)節(jié)點(diǎn)SO的預(yù)充電電壓(即，內(nèi)部電壓VCC)將位線BLe1預(yù)充電到V1-Vth1的電壓(Vth1是NMOS晶體管113的閾值電壓)。同時(shí)，位線BLo1保持放電狀態(tài)(即，地電壓VSS的電平)。
在周期T44期間，位線選擇信號(hào)SBLe被禁止，而預(yù)充電控制信號(hào)PRECHb被啟用。位線選擇電路110從檢測(cè)節(jié)點(diǎn)SO斷開(kāi)位線BLe1，并且預(yù)充電電路120停止對(duì)檢測(cè)節(jié)點(diǎn)SO預(yù)充電。當(dāng)數(shù)據(jù)狀態(tài)‘00’和‘01’之一被設(shè)置在所選多電平元件中時(shí)，在周期T44內(nèi)將位線BLe1保持為電壓電平V1-Vth1。這樣，以邏輯‘1’生成讀取數(shù)據(jù)位RMD。否則，如果數(shù)據(jù)狀態(tài)‘11’和‘10’之一被存儲(chǔ)在所選多電平元件Me11中，則位線BLe1的電壓電平變低至地電壓VSS的電平。結(jié)果，以邏輯‘0’生成讀取數(shù)據(jù)位RMD。
在周期T45期間，當(dāng)位線選擇信號(hào)SBLe正被啟用時(shí)，位線BLe1連接到檢測(cè)節(jié)點(diǎn)SO，并且檢測(cè)節(jié)點(diǎn)SO處的電壓根據(jù)位線BLe1的電壓電平(即，讀取數(shù)據(jù)位RLD1的邏輯值)，變至地電壓VSS的電平，或者保持電壓電平V1-Vth1。檢測(cè)電路131根據(jù)由讀取數(shù)據(jù)位RMD確定的檢測(cè)節(jié)點(diǎn)SO的電壓電平，將輸入/輸出節(jié)點(diǎn)IO放電為地電壓VSS，或者停止放電操作。例如，當(dāng)讀取數(shù)據(jù)位RLD1為邏輯‘1’時(shí)，檢測(cè)電路131將輸入/輸出節(jié)點(diǎn)IO放電為地電壓VSS的電平，從而在輸入/輸出節(jié)點(diǎn)IO處生成邏輯‘0’的檢測(cè)數(shù)據(jù)位SD。當(dāng)?shù)谝桓咦x取控制信號(hào)DLOAD正被啟用時(shí)，高位寄存器130的開(kāi)關(guān)電路134將輸入/輸出節(jié)點(diǎn)IO連接到節(jié)點(diǎn)Q1。結(jié)果，將輸入/輸出節(jié)點(diǎn)IO的檢測(cè)數(shù)據(jù)位SD傳輸?shù)焦?jié)點(diǎn)Q1，并且在節(jié)點(diǎn)Q1處生成邏輯‘0’的高檢測(cè)數(shù)據(jù)位SB1。鎖存器電路133保持高檢測(cè)數(shù)據(jù)位SB1。當(dāng)讀取數(shù)據(jù)位RMD為邏輯‘0’時(shí)，檢測(cè)電路131不工作，并且鎖存器電路133保持處于其初始化狀態(tài)，即鎖存器電路133以邏輯‘0’鎖存高檢測(cè)數(shù)據(jù)位SB2。
輸出驅(qū)動(dòng)電路140對(duì)從節(jié)點(diǎn)Q1接收的檢測(cè)數(shù)據(jù)位SB1取反(步驟442)。此后，當(dāng)輸出控制信號(hào)DOUT在周期T46中被啟用時(shí)，數(shù)據(jù)輸出電路190生成高檢測(cè)數(shù)據(jù)位的相反值SB1b(即，輸出數(shù)據(jù)位DO)到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)Y1，作為高數(shù)據(jù)位(步驟443)。
接下來(lái)，參照?qǐng)D11和13，將更詳細(xì)地描述步驟450。首先，當(dāng)讀取電壓RV2正被提供給所選字線WL1時(shí)，低位寄存器150響應(yīng)于第一低讀取控制信號(hào)READ1而將第一低檢測(cè)數(shù)據(jù)位SB3存儲(chǔ)在其中(步驟451)。更詳細(xì)地說(shuō)，當(dāng)讀取電壓RV1在周期T53～T55期間正被提供給所選字線WL1時(shí)，從所選多電平元件Me11輸出讀取數(shù)據(jù)位RLD1。周期T52～T54內(nèi)的頁(yè)緩沖器電路PB1的操作基本上類(lèi)似于周期T1～T4，從而將不對(duì)其進(jìn)行詳述。
此后，在周期T55期間，位線選擇信號(hào)SBLe被啟用。結(jié)果，位線BLe1連接到檢測(cè)節(jié)點(diǎn)SO，并且檢測(cè)節(jié)點(diǎn)SO處的電壓根據(jù)位線BLe1的電壓電平(即，讀取數(shù)據(jù)位RMD的邏輯值)，變至地電壓VSS的電平，或者保持電壓電平V1-Vth1。在第一低讀取控制信號(hào)READ1在周期T55期間正被啟用時(shí)，檢測(cè)電路151響應(yīng)于由讀取數(shù)據(jù)位RMD確定的檢測(cè)節(jié)點(diǎn)SO的電壓電平，生成邏輯‘0’的第一低檢測(cè)數(shù)據(jù)位SB3到節(jié)點(diǎn)Q3中，或者不生成它。結(jié)果，低位寄存器150存儲(chǔ)邏輯‘0’的低檢測(cè)數(shù)據(jù)位SB3，或者保持在先前周期T51(即，初始化周期)中已經(jīng)存儲(chǔ)在其中的低檢測(cè)數(shù)據(jù)位SB4。這樣，節(jié)點(diǎn)Q4被設(shè)為邏輯‘1’或‘0’。
此后，在周期T56期間，當(dāng)編程控制信號(hào)PGMR在設(shè)定時(shí)間內(nèi)正被啟用時(shí)，傳送電路170響應(yīng)于編程控制信號(hào)PGMR，通過(guò)檢測(cè)節(jié)點(diǎn)SO將存儲(chǔ)在低位寄存器150中的第一低檢測(cè)數(shù)據(jù)位SB3b(或者第二低檢測(cè)數(shù)據(jù)位SB4)傳輸?shù)礁呶患拇嫫?30(步驟452)。此外，當(dāng)編程控制信號(hào)PGMR在周期T52中正被啟用時(shí)，激活第一高讀取控制信號(hào)DLOAD。響應(yīng)于第一高讀取控制信號(hào)DLOAD，高位寄存器130檢測(cè)由第一低檢測(cè)數(shù)據(jù)位SB3b確定的檢測(cè)節(jié)點(diǎn)SO處的電壓，并且根據(jù)檢測(cè)結(jié)果而存儲(chǔ)高檢測(cè)數(shù)據(jù)位SB1(步驟453)。同時(shí)，當(dāng)?shù)蜋z測(cè)數(shù)據(jù)位SB3b(或低檢測(cè)數(shù)據(jù)位SB4)為邏輯‘0’時(shí)，高位寄存器130保持其初始化狀態(tài)(即，存儲(chǔ)高檢測(cè)數(shù)據(jù)位SB2的狀態(tài))。輸出驅(qū)動(dòng)電路140取反從節(jié)點(diǎn)Q1接收的高檢測(cè)數(shù)據(jù)位SB1(或SB2b)(步驟455)。此后，在周期T56中，當(dāng)輸出控制信號(hào)DOUT正被啟用時(shí)，數(shù)據(jù)輸出電路190生成高檢測(cè)數(shù)據(jù)位之一(SB1b或SB2)的相反值(即，輸出數(shù)據(jù)位DO)到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)Y1，作為高數(shù)據(jù)位(步驟455)。
現(xiàn)在，將參照?qǐng)D14和15詳細(xì)描述根據(jù)本發(fā)明實(shí)施例，采用頁(yè)緩沖器電路編程數(shù)據(jù)位的過(guò)程。為了方便說(shuō)明起見(jiàn)，在本實(shí)施例中，將使用頁(yè)P(yáng)G1的多電平元件Me11～Me1N的編程作為示例。將通過(guò)頁(yè)緩沖器電路PB1的操作來(lái)示例性地描述本實(shí)施例。
圖14是示出根據(jù)本發(fā)明實(shí)施例的頁(yè)緩沖器電路的編程操作的過(guò)程的流程圖，其示出了頁(yè)緩沖器電路PB1將低數(shù)據(jù)位編程到所選多電平元件中的處理步驟。參照?qǐng)D14，首先，初始化高位寄存器130和低位寄存器150(步驟S510)。在初始化周期P1中，當(dāng)預(yù)充電控制信號(hào)PRECHb被禁止時(shí)，預(yù)充電電路120響應(yīng)于預(yù)充電控制信號(hào)PRECHb而將檢測(cè)節(jié)點(diǎn)SO充電至內(nèi)部電壓VCC的電平。結(jié)果，檢測(cè)電路131響應(yīng)于檢測(cè)節(jié)點(diǎn)SO的電壓而將輸入/輸出節(jié)點(diǎn)IO放電到地電壓VSS，從而生成邏輯低電平的檢測(cè)數(shù)據(jù)位SD到輸入/輸出節(jié)點(diǎn)IO。此后，當(dāng)?shù)谝桓咦x取控制信號(hào)DLOAD正被啟用時(shí)，輸入電路132的開(kāi)關(guān)電路134響應(yīng)于第一高讀取控制信號(hào)DLOAD而連接輸入/輸出節(jié)點(diǎn)IO與節(jié)點(diǎn)Q1。結(jié)果，具有邏輯‘0’的檢測(cè)數(shù)據(jù)位SD作為高檢測(cè)數(shù)據(jù)位SB1被輸出到節(jié)點(diǎn)Q1。鎖存器電路133存儲(chǔ)邏輯‘0’的高檢測(cè)數(shù)據(jù)位SB1，從而完成高位寄存器130的初始化。此外，在周期P1中，當(dāng)?shù)诙妥x取控制信號(hào)READ2正被啟用時(shí)，低位寄存器150的檢測(cè)電路151響應(yīng)于檢測(cè)節(jié)點(diǎn)SO的電壓和第二低讀取控制信號(hào)READ2而將節(jié)點(diǎn)Q4放電為地電壓VSS的電平。結(jié)果，在節(jié)點(diǎn)Q4處生成邏輯‘0’的低檢測(cè)數(shù)據(jù)位SB4，并且鎖存器電路133存儲(chǔ)邏輯‘0’的低檢測(cè)數(shù)據(jù)位SB4，從而完成低位寄存器150的初始化。
此后，高位寄存器130響應(yīng)于第一或第二高讀取控制信號(hào)DLOAD或nDLOAD，存儲(chǔ)內(nèi)部數(shù)據(jù)位IB1或IB2，并且通過(guò)輸入/輸出節(jié)點(diǎn)IO接收輸入數(shù)據(jù)位ID(步驟520)。更詳細(xì)地說(shuō)，在周期P2期間(即，數(shù)據(jù)加載周期)，輸入控制信號(hào)DIN和第一或第二高讀取控制信號(hào)DLOAD或nDLOAD被啟用。數(shù)據(jù)輸入電路180響應(yīng)于輸入控制信號(hào)DIN而將輸入/輸出節(jié)點(diǎn)IO連接到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)Y1。由于在由高位寄存器130加載數(shù)據(jù)位時(shí)，數(shù)據(jù)輸入/輸出節(jié)點(diǎn)Y1被設(shè)為地電壓VSS的電平，因此數(shù)據(jù)輸入電路180將邏輯‘0’的輸入數(shù)據(jù)位從數(shù)據(jù)輸入/輸出節(jié)點(diǎn)Y1輸出到輸入/輸出節(jié)點(diǎn)IO。在此期間，如果第一高讀取控制信號(hào)DLOAD正被啟用，則輸入電路132的開(kāi)關(guān)電路134被導(dǎo)通，以連接輸入/輸出節(jié)點(diǎn)IO與節(jié)點(diǎn)Q1。結(jié)果，將輸入數(shù)據(jù)位ID傳輸?shù)焦?jié)點(diǎn)Q1，從而在節(jié)點(diǎn)Q1處出現(xiàn)邏輯‘0’的內(nèi)部數(shù)據(jù)位IB1，并且鎖存器電路133將內(nèi)部數(shù)據(jù)位IB1保持在其中。此外，如果第二高讀取控制信號(hào)nDLOAD正被啟用，則輸入電路132的開(kāi)關(guān)電路被導(dǎo)通，以連接輸入/輸出節(jié)點(diǎn)IO與節(jié)點(diǎn)Q2。結(jié)果，將輸入數(shù)據(jù)位ID傳輸?shù)焦?jié)點(diǎn)Q2，從而在節(jié)點(diǎn)Q2處生成邏輯‘0’的內(nèi)部數(shù)據(jù)位IB2。輸出驅(qū)動(dòng)電路140取反節(jié)點(diǎn)Q1的內(nèi)部數(shù)據(jù)位IB1或IB2。
此后，當(dāng)編程控制信號(hào)PGML在周期P4期間被啟用時(shí)，傳送電路160響應(yīng)于編程控制信號(hào)PGML，通過(guò)檢測(cè)節(jié)點(diǎn)SO將內(nèi)部數(shù)據(jù)位IB1或IB2從高位寄存器130傳輸?shù)降臀患拇嫫?50(步驟530)。當(dāng)編程控制信號(hào)PGML正被啟用時(shí)，激活第一低讀取控制信號(hào)READ1。響應(yīng)于第一低讀取控制信號(hào)，低位寄存器150檢測(cè)由內(nèi)部數(shù)據(jù)位IB1或IB2確定的檢測(cè)節(jié)點(diǎn)SO的電壓，并且根據(jù)檢測(cè)的復(fù)位而存儲(chǔ)第一低檢測(cè)數(shù)據(jù)位SB3(步驟540)。同時(shí)，當(dāng)內(nèi)部數(shù)據(jù)位IB1或IB2為邏輯‘0’時(shí)，低位寄存器150保持其周期P1的初始化狀態(tài)。
在周期P5期間，從連接到所選位線(例如，BLe1)和所選字線(例如，WL1)的所選多電平元件Me11(即，要被編程的元件)讀出低數(shù)據(jù)位(步驟550)。更詳細(xì)地說(shuō)，當(dāng)預(yù)充電控制信號(hào)PRECHb在周期P5期間正被禁止時(shí)，預(yù)充電電路120響應(yīng)于預(yù)充電控制信號(hào)PRECHb而將檢測(cè)節(jié)點(diǎn)SO充電至內(nèi)部電壓VCC的電平。驗(yàn)證電壓PV1被施加到所選字線WL1，并且讀取電壓VREAD被施加到未選的字線(例如，WL2～WLJ)、漏極選擇線DSL和源極選擇線SSL。參照?qǐng)D3，讀取電壓VREAD高于驗(yàn)證電壓PV1。驗(yàn)證電壓PV1高于多電平元件(即，存儲(chǔ)數(shù)據(jù)狀態(tài)‘11’的多電平元件)的閾值電壓，并且低于存儲(chǔ)數(shù)據(jù)狀態(tài)‘10’的多電平元件的閾值電壓。結(jié)果，低數(shù)據(jù)位RLD1從要被編程的多電平元件Me11被輸出到檢測(cè)節(jié)點(diǎn)SO，其中該多電平元件Me11連接到所選位線BLe1。例如，如果要被編程的多電平元件Me11存儲(chǔ)數(shù)據(jù)狀態(tài)‘11’，則多電平元件Me11被導(dǎo)通，以將邏輯‘0’的低數(shù)據(jù)位RLD1輸出到檢測(cè)節(jié)點(diǎn)SO。并且，如果要被編程的多電平元件Me11存儲(chǔ)除了‘11’之外的其它狀態(tài)，即‘10’、‘00’或‘01’，則它被關(guān)斷，以將邏輯‘1’的低數(shù)據(jù)位RLD1輸出到檢測(cè)節(jié)點(diǎn)SO。
當(dāng)?shù)谝坏妥x取控制信號(hào)READ1正被啟用時(shí)，低位寄存器150檢測(cè)由低數(shù)據(jù)位RLD1確定的檢測(cè)節(jié)點(diǎn)SO處的電壓，并且根據(jù)檢測(cè)結(jié)果而存儲(chǔ)第二低檢測(cè)數(shù)據(jù)位SB3’。例如，如果低數(shù)據(jù)位RLD1為邏輯‘1’，則低位寄存器150以邏輯‘0’存儲(chǔ)第二低檢測(cè)數(shù)據(jù)位SB3’。并且，如果低數(shù)據(jù)位RLD1為邏輯‘0’，則低位寄存器150保持周期P4的存儲(chǔ)狀態(tài)。
此后，在周期P6中，驗(yàn)證電路210響應(yīng)于第二低檢測(cè)數(shù)據(jù)位SR3’而生成低驗(yàn)證數(shù)據(jù)位VRFR(步驟570)。優(yōu)選地，當(dāng)?shù)诙蜋z測(cè)數(shù)據(jù)位SB3b’(或者低檢測(cè)數(shù)據(jù)位SB4)為邏輯低電平時(shí)，驗(yàn)證電路210輸出具有邏輯高電平的低驗(yàn)證數(shù)據(jù)位VRFR。驗(yàn)證電路210確定低驗(yàn)證數(shù)據(jù)位VRFR的邏輯值是否是設(shè)定值(即，邏輯‘0’)(步驟580)。如果低驗(yàn)證數(shù)據(jù)位VRFR的邏輯值相同于設(shè)定值，則終止步驟500。如果低驗(yàn)證數(shù)據(jù)位VRFR的邏輯值不同于設(shè)定值，則當(dāng)編程控制信號(hào)VPGMR在周期P7期間正被提供給所選字線WL1時(shí)，傳送電路170響應(yīng)于編程控制信號(hào)PGMR，通過(guò)檢測(cè)節(jié)點(diǎn)SO將第二低檢測(cè)數(shù)據(jù)位SB3b’(或者低檢測(cè)數(shù)據(jù)位SB4)傳輸?shù)剿x位線BLe1(步驟590)。結(jié)果，多電平元件Me11被編程。此后，重復(fù)步驟550到580。同時(shí)，在包括步驟550～580的第一編程循環(huán)之后，每當(dāng)執(zhí)行編程循環(huán)中的步驟590時(shí)，將以分級(jí)電壓(未示出)升高的編程電壓VPGM提供給所選字線WL1。
接下來(lái)，將參照?qǐng)D16和17詳細(xì)描述根據(jù)本發(fā)明另一實(shí)施例的由頁(yè)緩沖器電路編程數(shù)據(jù)位的過(guò)程。為了方便說(shuō)明起見(jiàn)，在本實(shí)施例中，將使用頁(yè)P(yáng)G1的多電平元件Me11～Me1N的編程作為示例。將通過(guò)頁(yè)緩沖器電路PB1的操作來(lái)示例性地描述本實(shí)施例。
圖16是示出根據(jù)本發(fā)明另一實(shí)施例的頁(yè)緩沖器電路的編程操作的過(guò)程的流程圖，其示出了頁(yè)緩沖器電路PB1將高數(shù)據(jù)位編程到所選多電平元件中的處理步驟。參照?qǐng)D16，在初始化周期P11期間，初始化高位寄存器130和低位寄存器150(步驟S610)。在數(shù)據(jù)加載周期P12期間，高位寄存器130存儲(chǔ)內(nèi)部數(shù)據(jù)位IB1或IB2(步驟602)。周期P11和P12中的頁(yè)緩沖器電路PB1的操作基本上相同于前述周期P1和P2中的操作，從而將不對(duì)其進(jìn)行詳述。
此后，在周期P15和P16中，低位寄存器150根據(jù)從連接到所選字線WL1和所選位線BLe1的所選多電平元件Me11(即，要被編程的多電平元件)讀出的第一低數(shù)據(jù)位RLD1以及內(nèi)部數(shù)據(jù)位IB1或IB2，存儲(chǔ)第一低檢測(cè)數(shù)據(jù)位SB3(步驟603)。
以下將更詳細(xì)地說(shuō)明步驟603。在周期P15中，當(dāng)讀取電壓RV1正被提供給字線WL1時(shí)，響應(yīng)于第一低讀取控制信號(hào)READ1，低位寄存器150檢測(cè)由從所選多電平元件Me11輸出的第一低數(shù)據(jù)位RLD1確定的檢測(cè)節(jié)點(diǎn)SO的電壓，并且根據(jù)檢測(cè)結(jié)果而存儲(chǔ)第一檢測(cè)數(shù)據(jù)位SB3’。除了讀取電壓被提供給所選字線WL1之外，在周期P15中，頁(yè)緩沖器電路PB1的操作類(lèi)似于前述周期P5中的操作，從而將不對(duì)其進(jìn)行詳述。此后，當(dāng)編程控制信號(hào)PGML在周期P16中正被啟用時(shí)，傳送電路160響應(yīng)于編程控制信號(hào)PGML而將存儲(chǔ)在高位寄存器130中的內(nèi)部數(shù)據(jù)位IB1b或IB2傳輸?shù)降臀患拇嫫?50。當(dāng)?shù)谝坏妥x取控制信號(hào)READ1在周期P16中正被啟用時(shí)，低位寄存器150檢測(cè)由內(nèi)部數(shù)據(jù)位IB1b或IB2確定的檢測(cè)節(jié)點(diǎn)SO的電壓，并且根據(jù)檢測(cè)結(jié)果而存儲(chǔ)第二檢測(cè)數(shù)據(jù)位SB3”，作為第一低檢測(cè)數(shù)據(jù)位。
接下來(lái)，在周期P17期間，驗(yàn)證電路200響應(yīng)于從節(jié)點(diǎn)Q2接收的內(nèi)部數(shù)據(jù)位IB1b或IB2而生成第一高驗(yàn)證數(shù)據(jù)位VRFL(步驟604)。驗(yàn)證電路200確定高驗(yàn)證數(shù)據(jù)位VRFL的邏輯值是否是設(shè)定值(即，邏輯‘0’)(步驟605)。如果高驗(yàn)證數(shù)據(jù)位VRFL的邏輯值不同于設(shè)定值，則編程控制信號(hào)PGML被啟用。響應(yīng)于編程控制信號(hào)PGML的激活，傳送電路160通過(guò)檢測(cè)節(jié)點(diǎn)SO將內(nèi)部數(shù)據(jù)位IB1b或IB2傳輸?shù)剿x位線BLe1(步驟606)。結(jié)果，多電平元件Me11被編程。
此后，在周期P19中，當(dāng)驗(yàn)證電壓PV2正被提供給所選字線WL1時(shí)，驗(yàn)證電路200響應(yīng)于從所選多電平元件Me11讀出的高數(shù)據(jù)位RMD而生成第二高驗(yàn)證數(shù)據(jù)位VRFL’(步驟607)。更詳細(xì)地說(shuō)，在周期P19期間，驗(yàn)證電壓PY2被提供給所選字線WL1，并且讀取電壓VREAD被施加到取消選定的字線WL2～WLJ、漏極選擇線DSL、以及源極選擇線SSL。參照?qǐng)D3，驗(yàn)證電壓PV2高于讀取電壓RV2，并且低于存儲(chǔ)數(shù)據(jù)狀態(tài)‘00’的多電平元件的閾值電壓。檢測(cè)節(jié)點(diǎn)SO接收從要被編程的多電平元件Me11讀出的高數(shù)據(jù)位RMD，其中該多電平元件Me11連接到所選位線BLe1和所選字線WL1。在此期間，如果要被編程的多電平元件Me11存儲(chǔ)數(shù)據(jù)狀態(tài)‘10’或‘11’，則要被編程的多電平元件Me11被導(dǎo)通，以將邏輯‘1’的高數(shù)據(jù)位RMD輸出到檢測(cè)節(jié)點(diǎn)SO。如果要被編程的多電平元件Me11存儲(chǔ)數(shù)據(jù)狀態(tài)‘00’或‘01’，則要被編程的多電平元件Me11被關(guān)斷，以將邏輯‘0’的高數(shù)據(jù)位RMD輸出到檢測(cè)節(jié)點(diǎn)SO。當(dāng)?shù)谝桓咦x取控制信號(hào)DLOAD正被啟用時(shí)，高位寄存器130響應(yīng)于第一高讀取控制信號(hào)DLOAD而對(duì)檢測(cè)節(jié)點(diǎn)SO的電壓進(jìn)行檢測(cè)，并且根據(jù)檢測(cè)結(jié)果而存儲(chǔ)高檢測(cè)數(shù)據(jù)位SB1。例如，當(dāng)高數(shù)據(jù)位RMD為邏輯‘1’時(shí)，高位寄存器130存儲(chǔ)邏輯‘0’的高檢測(cè)數(shù)據(jù)位SB1。當(dāng)高數(shù)據(jù)位RMD為邏輯‘0’時(shí)，高位寄存器130保持周期P12的存儲(chǔ)狀態(tài)。此后，在驗(yàn)證周期P17’中，驗(yàn)證電路200響應(yīng)于高檢測(cè)數(shù)據(jù)位SB1而生成第二高驗(yàn)證數(shù)據(jù)位VRFL’。優(yōu)選地，當(dāng)高檢測(cè)數(shù)據(jù)位SB1被設(shè)為邏輯低電平時(shí)，驗(yàn)證電路200生成邏輯高電平的第二高驗(yàn)證數(shù)據(jù)位VRFL’。
此外，在周期P17’中，確定第二高驗(yàn)證數(shù)據(jù)位VRFL’的邏輯值是否為設(shè)定值(即，邏輯‘0’)(步驟608)。如果第二高驗(yàn)證數(shù)據(jù)位VRFL’的邏輯值不同于設(shè)定值，則當(dāng)編程電壓VPGM在周期P18中正被提供給所選字線WL1時(shí)，編程控制信號(hào)PGML被啟用。響應(yīng)于編程控制信號(hào)PGML的啟用，傳送電路160通過(guò)檢測(cè)節(jié)點(diǎn)SO將內(nèi)部數(shù)據(jù)位IB1b或IB2傳輸?shù)剿x位線BLe1(步驟609)。結(jié)果，以?xún)?nèi)部數(shù)據(jù)位IB1b或IB2對(duì)多電平元件Me11進(jìn)行編程。此后，重復(fù)步驟606到609。同時(shí)，在包括步驟606～609的第一編程循環(huán)之后，每當(dāng)執(zhí)行編程循環(huán)中的步驟609時(shí)，將以分級(jí)電壓(未示出)升高的編程電壓VPGM提供給所選字線WL1。
同時(shí)，如果在步驟605中第一高驗(yàn)證數(shù)據(jù)位VRFL與設(shè)定值相匹配，或者如果在步驟608中第一高驗(yàn)證數(shù)據(jù)位VRFL’與設(shè)定值相匹配，則執(zhí)行步驟610。在步驟610，當(dāng)驗(yàn)證電壓PV3正被提供給所選字線WL1時(shí)，驗(yàn)證電路210響應(yīng)于從所選多電平元件Me11讀出的第二低數(shù)據(jù)位RLD2而生成低驗(yàn)證數(shù)據(jù)位VRFR。更詳細(xì)地說(shuō)，在周期P21期間，驗(yàn)證電壓PY3被提供給所選字線WL1，并且讀取電壓VREAD被施加到取消選定的字線WL2～WLJ、漏極選擇線DSL和源極選擇線SSL。參照?qǐng)D3，驗(yàn)證電壓PV3高于驗(yàn)證電壓PV2，并且低于存儲(chǔ)數(shù)據(jù)狀態(tài)‘01’的多電平元件的閾值電壓。檢測(cè)節(jié)點(diǎn)SO接收從要被編程的多電平元件Me11讀出的低數(shù)據(jù)位RLD2，其中該多電平元件Me11連接到所選位線BLe1和所選字線WL1。在此期間，如果要被編程的多電平元件Me11存儲(chǔ)數(shù)據(jù)狀態(tài)‘11’、‘10’和‘00’之一，則要被編程的多電平元件Me11被導(dǎo)通，以將邏輯‘0’的低數(shù)據(jù)位RLD2輸出到檢測(cè)節(jié)點(diǎn)SO。如果要被編程的多電平元件Me11存儲(chǔ)數(shù)據(jù)狀態(tài)‘01’，則要被編程的多電平元件Me11被關(guān)斷，以將邏輯‘1’的低數(shù)據(jù)位RLD2輸出到檢測(cè)節(jié)點(diǎn)SO。
當(dāng)?shù)谝坏妥x取控制信號(hào)READ1正被啟用時(shí)，低位寄存器150響應(yīng)于第一低讀取控制信號(hào)READ1而對(duì)檢測(cè)節(jié)點(diǎn)SO的電壓進(jìn)行檢測(cè)，并且根據(jù)檢測(cè)結(jié)果而存儲(chǔ)低檢測(cè)數(shù)據(jù)位SB3。例如，當(dāng)?shù)蛿?shù)據(jù)位RLD2為邏輯‘1’時(shí)，低位寄存器150存儲(chǔ)邏輯‘0’的低檢測(cè)數(shù)據(jù)位SB3。當(dāng)?shù)蛿?shù)據(jù)位RLD2為邏輯‘0’時(shí)，低位寄存器150保持周期P16的存儲(chǔ)狀態(tài)。當(dāng)?shù)诙蜋z測(cè)數(shù)據(jù)位SB3b為邏輯‘0’時(shí)，驗(yàn)證電路210生成具有邏輯‘1’的低驗(yàn)證數(shù)據(jù)位VRFR。否則，當(dāng)?shù)诙蜋z測(cè)數(shù)據(jù)位SB3b為邏輯‘1’時(shí)，驗(yàn)證電路210生成具有邏輯‘0’的低驗(yàn)證數(shù)據(jù)位VRFR。
然后，在周期P22中，驗(yàn)證電路210確定低驗(yàn)證數(shù)據(jù)位VRFR的邏輯值是否為設(shè)定值(即，邏輯‘0’)(步驟611)。如果低驗(yàn)證數(shù)據(jù)位VRFR的邏輯值與設(shè)定值相匹配，則終止步驟600。如果低驗(yàn)證數(shù)據(jù)位VRFR的邏輯值不同于設(shè)定值，則當(dāng)編程控制信號(hào)VPGM在周期P23期間正被提供給所選字線WL1時(shí)，編程控制信號(hào)PGMR被啟用。響應(yīng)于編程控制信號(hào)PGMR的啟用，傳送電路170通過(guò)檢測(cè)節(jié)點(diǎn)SO將第二低檢測(cè)數(shù)據(jù)位SB3b傳輸?shù)剿x位線BLe1(步驟612)。結(jié)果，多電平元件Me11被編程。此后，重復(fù)步驟610到612。同時(shí)，在包括步驟610～612的第一編程循環(huán)之后，每當(dāng)執(zhí)行編程循環(huán)中的步驟612時(shí)，將以分級(jí)電壓(未示出)升高的編程電壓VPGM提供給所選字線WL1。
如上所述，根據(jù)本發(fā)明的頁(yè)緩沖器電路能夠通過(guò)在讀取操作中交替地使用高位寄存器或低位寄存器來(lái)讀取數(shù)據(jù)位，而不管從多電平元件讀出的數(shù)據(jù)位是高數(shù)據(jù)位還是低數(shù)據(jù)位。
另外，根據(jù)本發(fā)明的頁(yè)緩沖器電路能夠以簡(jiǎn)化的結(jié)構(gòu)執(zhí)行讀取和編程操作，這減小了其電路面積，并且改善了操作性能。
此外，根據(jù)本發(fā)明的頁(yè)緩沖器電路能夠執(zhí)行針對(duì)單電平元件的讀取和編程操作。
雖然結(jié)合在附圖中示出的本發(fā)明的實(shí)施例而描述了本發(fā)明，但是本發(fā)明不局限于此。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)清楚，在不脫離本發(fā)明的范圍和精神的情況下，可以對(duì)其進(jìn)行各種替換、修改和改變。
權(quán)利要求
1.一種快閃存儲(chǔ)器設(shè)備，包括存儲(chǔ)器元件陣列，包括多個(gè)多電平元件，每個(gè)元件被配置成存儲(chǔ)至少兩位數(shù)據(jù)，并耦接到至少一對(duì)位線；以及頁(yè)緩沖器電路，耦接到該存儲(chǔ)器元件陣列，并且包括高位寄存器，響應(yīng)于第一或第二讀取控制信號(hào)，對(duì)檢測(cè)節(jié)點(diǎn)的電壓進(jìn)行檢測(cè)，并且根據(jù)檢測(cè)結(jié)果存儲(chǔ)第一或第二高檢測(cè)數(shù)據(jù)位，并且響應(yīng)于第一或第二高讀取控制信號(hào)、以及通過(guò)輸入/輸出節(jié)點(diǎn)接收的輸入數(shù)據(jù)位而存儲(chǔ)第一或第二內(nèi)部數(shù)據(jù)位；輸出驅(qū)動(dòng)電路，響應(yīng)于第一高檢測(cè)數(shù)據(jù)位、第二高檢測(cè)數(shù)據(jù)位、第一內(nèi)部數(shù)據(jù)位和第二內(nèi)部數(shù)據(jù)位中的一個(gè)，生成輸出數(shù)據(jù)位；低位寄存器，響應(yīng)于第一或第二低讀取控制信號(hào)，對(duì)檢測(cè)節(jié)點(diǎn)的電壓進(jìn)行檢測(cè)，并且根據(jù)檢測(cè)結(jié)果存儲(chǔ)第一或第二低檢測(cè)數(shù)據(jù)位；第一傳送電路，響應(yīng)于第一編程控制信號(hào)，將輸出數(shù)據(jù)位傳送到檢測(cè)節(jié)點(diǎn)；以及第二傳送電路，響應(yīng)于第二編程控制信號(hào)，將第一或第二低檢測(cè)數(shù)據(jù)位傳送到檢測(cè)節(jié)點(diǎn)。
2.如權(quán)利要求1所述的設(shè)備，其中頁(yè)緩沖器電路還包括數(shù)據(jù)輸入電路，響應(yīng)于輸入控制信號(hào)，將輸入數(shù)據(jù)位輸出到輸入/輸出節(jié)點(diǎn)；數(shù)據(jù)輸出電路，響應(yīng)于輸出控制信號(hào)，將輸出數(shù)據(jù)位輸出到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)；位線選擇電路，響應(yīng)于位線選擇信號(hào)和放電信號(hào)，指定位線對(duì)中的一個(gè)，并且耦接所選位線與檢測(cè)節(jié)點(diǎn)；預(yù)充電電路，響應(yīng)于預(yù)充電控制信號(hào)而將檢測(cè)節(jié)點(diǎn)預(yù)充電到內(nèi)部電壓；第一驗(yàn)證電路，響應(yīng)于第一和第二高檢測(cè)數(shù)據(jù)位中所接收的一個(gè)，輸出高驗(yàn)證數(shù)據(jù)位；以及第二驗(yàn)證電路，響應(yīng)于第一和第二低檢測(cè)數(shù)據(jù)位中所接收的一個(gè)，輸出低驗(yàn)證數(shù)據(jù)位。
3.如權(quán)利要求2所述的設(shè)備，其中高位寄存器包括檢測(cè)電路，對(duì)檢測(cè)節(jié)點(diǎn)的電壓進(jìn)行檢測(cè)，并且根據(jù)檢測(cè)結(jié)果而生成檢測(cè)數(shù)據(jù)位到輸入/輸出節(jié)點(diǎn)；輸入電路，響應(yīng)于第一高讀取控制信號(hào)和檢測(cè)數(shù)據(jù)位或通過(guò)輸入/輸出節(jié)點(diǎn)接收的輸入數(shù)據(jù)位，將第一高檢測(cè)數(shù)據(jù)位或第一內(nèi)部數(shù)據(jù)位輸出到第一節(jié)點(diǎn)，或者響應(yīng)于第二高讀取控制信號(hào)和檢測(cè)數(shù)據(jù)位或通過(guò)輸入/輸出節(jié)點(diǎn)接收的輸入數(shù)據(jù)位，將第二高檢測(cè)數(shù)據(jù)位或第二內(nèi)部數(shù)據(jù)位輸出到第二節(jié)點(diǎn)；和鎖存器電路，鎖存通過(guò)第一節(jié)點(diǎn)接收的第一內(nèi)部數(shù)據(jù)位或第一高檢測(cè)數(shù)據(jù)位，并且將第一高檢測(cè)數(shù)據(jù)位的相反值或者第一內(nèi)部數(shù)據(jù)位的相反值輸出到第二節(jié)點(diǎn)，或者鎖存通過(guò)第二節(jié)點(diǎn)接收的第二內(nèi)部數(shù)據(jù)位或第二高檢測(cè)數(shù)據(jù)位，并且將第二高檢測(cè)數(shù)據(jù)位的相反值或者第二內(nèi)部數(shù)據(jù)位的相反值輸出到第一節(jié)點(diǎn)。
4.如權(quán)利要求3所述的設(shè)備，其中檢測(cè)電路根據(jù)檢測(cè)節(jié)點(diǎn)的電壓電平而將輸入/輸出節(jié)點(diǎn)放電到地電壓電平，其中輸入電路包括第一開(kāi)關(guān)電路，被提供在第一節(jié)點(diǎn)和輸入/輸出節(jié)點(diǎn)之間，并且被配置成響應(yīng)于第一高讀取控制信號(hào)而被導(dǎo)通或關(guān)斷；以及第二開(kāi)關(guān)電路，被提供在第二節(jié)點(diǎn)和輸入/輸出節(jié)點(diǎn)之間，并且被配置成響應(yīng)于第二高讀取控制信號(hào)而被導(dǎo)通或關(guān)斷。
5.如權(quán)利要求3所述的設(shè)備，其中輸出驅(qū)動(dòng)電路包括第一反相器，其耦接到第一節(jié)點(diǎn)，并且取反第一高檢測(cè)數(shù)據(jù)位、第二高檢測(cè)數(shù)據(jù)位的相反值、第一內(nèi)部數(shù)據(jù)位和第二內(nèi)部數(shù)據(jù)位的相反值中的至少一個(gè)，其中鎖存器電路包括第二反相器，其通過(guò)輸入和輸出端交叉耦合到第一和第二節(jié)點(diǎn)，其中第一反相器在電流驅(qū)動(dòng)能力上大于第二反相器中的每一個(gè)。
6.如權(quán)利要求3所述的設(shè)備，其中在讀取操作期間，檢測(cè)電路被配置成檢測(cè)由從耦接到所選位線的多個(gè)多電平元件之一讀出的高或低數(shù)據(jù)位或者由第一或第二低檢測(cè)數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓。
7.如權(quán)利要求2所述的設(shè)備，其中低位寄存器檢測(cè)電路被配置成響應(yīng)于第一低讀取控制信號(hào)，對(duì)檢測(cè)節(jié)點(diǎn)的電壓進(jìn)行檢測(cè)，并且生成第一低檢測(cè)數(shù)據(jù)位到第一節(jié)點(diǎn)，或者響應(yīng)于第二低讀取控制信號(hào)，對(duì)檢測(cè)節(jié)點(diǎn)的電壓進(jìn)行檢測(cè)，并且生成第二低檢測(cè)數(shù)據(jù)位到第二節(jié)點(diǎn)；以及鎖存器電路，鎖存通過(guò)第一節(jié)點(diǎn)接收的第一低檢測(cè)數(shù)據(jù)位，并且將第一低檢測(cè)數(shù)據(jù)位的相反值輸出到第二節(jié)點(diǎn)，或者鎖存通過(guò)第二節(jié)點(diǎn)接收的第二低檢測(cè)數(shù)據(jù)位，并且將第二低檢測(cè)數(shù)據(jù)位的相反值輸出到第一節(jié)點(diǎn)。
8.如權(quán)利要求7所述的設(shè)備，其中檢測(cè)電路被配置成在讀取操作期間，檢測(cè)由從耦接到所選位線的多個(gè)多電平元件之一讀出的低或高數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且檢測(cè)由低數(shù)據(jù)位或輸出數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓。
9.如權(quán)利要求2所述的設(shè)備，其中數(shù)據(jù)輸入電路包括第一開(kāi)關(guān)電路，被提供在輸入/輸出節(jié)點(diǎn)和數(shù)據(jù)輸入/輸出節(jié)點(diǎn)之間，并且被配置成響應(yīng)于輸入控制信號(hào)而被導(dǎo)通或關(guān)斷，其中數(shù)據(jù)輸出電路包括第二開(kāi)關(guān)電路，被提供在輸出驅(qū)動(dòng)電路的輸出端與數(shù)據(jù)輸入/輸出節(jié)點(diǎn)之間，并被配置成響應(yīng)于輸出控制信號(hào)而被導(dǎo)通或關(guān)斷。
10.一種用于多電平元件存儲(chǔ)器設(shè)備的讀取方法，該方法包括初始化在該存儲(chǔ)器設(shè)備的頁(yè)緩沖器中提供的高位寄存器和低位寄存器，其中該存儲(chǔ)器設(shè)備具有多個(gè)字線和多個(gè)多電平元件，每個(gè)元件耦接到第一和第二位線，并被配置成存儲(chǔ)至少兩位數(shù)據(jù)；選擇第一和第二位線之一；響應(yīng)于位線選擇信號(hào)和放電信號(hào)，將所選的位線耦接到檢測(cè)節(jié)點(diǎn)；當(dāng)所述字線之一被選擇時(shí)，選擇高位寄存器和低位寄存器之一作為讀取寄存器；以及當(dāng)高位寄存器被選擇為讀取寄存器時(shí)，使用高位寄存器，或者當(dāng)?shù)臀患拇嫫鞅贿x擇為讀取寄存器時(shí)，使用低位寄存器，從對(duì)應(yīng)于所選位線和所選字線的所選多電平元件讀取低數(shù)據(jù)位。
11.如權(quán)利要求10所述的方法，其中使用高位寄存器讀取低數(shù)據(jù)位的步驟包括當(dāng)?shù)谝蛔x取電壓正被提供給所選字線時(shí)，響應(yīng)于第一高讀取控制信號(hào)，檢測(cè)由從所選多電平元件輸出的第一讀取數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果，將第一高檢測(cè)數(shù)據(jù)位存儲(chǔ)到高位寄存器中；當(dāng)?shù)诙x取電壓正被提供給所選字線時(shí)，響應(yīng)于第二高讀取控制信號(hào)，檢測(cè)由從所選多電平元件輸出的第二讀取數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且將第二高檢測(cè)數(shù)據(jù)位存儲(chǔ)到高位寄存器中；取反第二高檢測(cè)數(shù)據(jù)位，并且輸出第二高檢測(cè)數(shù)據(jù)位的相反值；以及響應(yīng)于輸出控制信號(hào)，將第二高檢測(cè)數(shù)據(jù)位的相反值作為低數(shù)據(jù)位輸出到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)，其中第二高檢測(cè)數(shù)據(jù)位的邏輯值相同或不同于第一高檢測(cè)數(shù)據(jù)位的邏輯值。
12.如權(quán)利要求11所述的方法，其中第二讀取電壓高于第一讀取電壓。
13.如權(quán)利要求11所述的方法，其中在初始化高位寄存器和低位寄存器的步驟中，響應(yīng)于第二高讀取控制信號(hào)而初始化高位寄存器。
14.如權(quán)利要求10所述的方法，其中使用低位寄存器讀取低數(shù)據(jù)位的步驟包括當(dāng)?shù)谝蛔x取電壓正被提供給所選字線時(shí)，響應(yīng)于第一低讀取控制信號(hào)，檢測(cè)由從所選多電平元件輸出的第一讀取數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果，將第一低檢測(cè)數(shù)據(jù)位存儲(chǔ)到低位寄存器中；當(dāng)?shù)诙x取電壓正被提供給所選字線時(shí)，響應(yīng)于第二低讀取控制信號(hào)，檢測(cè)由從所選多電平元件輸出的第二讀取數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果，將第二低檢測(cè)數(shù)據(jù)位存儲(chǔ)到低位寄存器中；響應(yīng)于編程控制信號(hào)，通過(guò)檢測(cè)節(jié)點(diǎn)將第二低檢測(cè)數(shù)據(jù)位從低位寄存器傳輸?shù)礁呶患拇嫫?；響?yīng)于第一高讀取控制信號(hào)，檢測(cè)由第二低檢測(cè)數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果，將高檢測(cè)數(shù)據(jù)位存儲(chǔ)到高位寄存器中；取反高檢測(cè)數(shù)據(jù)位，并且輸出高檢測(cè)數(shù)據(jù)位的相反值；以及響應(yīng)于輸出控制信號(hào)，將高檢測(cè)數(shù)據(jù)位的相反值作為低數(shù)據(jù)位輸出到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)，其中第二低檢測(cè)數(shù)據(jù)位的邏輯值相同或不同于第一低檢測(cè)數(shù)據(jù)位的邏輯值。
15.如權(quán)利要求14所述的方法，其中第二讀取電壓高于第一讀取電壓。
16.如權(quán)利要求14所述的方法，其中在初始化高位寄存器和低位寄存器的步驟中，響應(yīng)于第二高讀取控制信號(hào)而初始化高位寄存器，并且響應(yīng)于第二低讀取控制信號(hào)而初始化低位寄存器。
17.一種用于在快閃存儲(chǔ)器設(shè)備中由耦接到至少一對(duì)位線的頁(yè)緩沖器電路讀取數(shù)據(jù)位的方法，其中快閃存儲(chǔ)器設(shè)備具有多個(gè)字線和多個(gè)多電平元件，其中每個(gè)多電平元件耦接到位線對(duì)，該方法包括初始化高位寄存器和低位寄存器；響應(yīng)于位線選擇信號(hào)和放電信號(hào)，選擇形成位線對(duì)的位線之一，并且將所選的位線連接到檢測(cè)節(jié)點(diǎn)；當(dāng)所述字線之一被選擇時(shí)，選擇高位寄存器和低位寄存器之一作為讀取寄存器；當(dāng)高位寄存器被選擇為讀取寄存器時(shí)，使用高位寄存器，而當(dāng)?shù)臀患拇嫫鞅贿x擇為讀取寄存器時(shí)，使用低位寄存器，從對(duì)應(yīng)于所選位線和所選字線的所選多電平元件讀取高數(shù)據(jù)位。
18.如權(quán)利要求17所述的方法，其中使用高位寄存器讀取高數(shù)據(jù)位的步驟包括當(dāng)讀取電壓正被提供給所選字線時(shí)，響應(yīng)于第一高讀取控制信號(hào)，檢測(cè)由從所選多電平元件輸出的讀取數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果，將高檢測(cè)數(shù)據(jù)位存儲(chǔ)到高位寄存器中；取反高檢測(cè)數(shù)據(jù)位，并且輸出高檢測(cè)數(shù)據(jù)位的相反值；以及響應(yīng)于輸出控制信號(hào)，將高檢測(cè)數(shù)據(jù)位的相反值作為高數(shù)據(jù)位輸出到數(shù)據(jù)入/輸出節(jié)點(diǎn)。
19.如權(quán)利要求18所述的方法，其中在初始化高位寄存器和低位寄存器的步驟中，響應(yīng)于第二高讀取控制信號(hào)而初始化高位寄存器。
20.如權(quán)利要求17所述的方法，其中使用低位寄存器讀取低數(shù)據(jù)位的步驟包括當(dāng)讀取電壓正被提供給所選字線時(shí)，響應(yīng)于第一低讀取控制信號(hào)，檢測(cè)由從所選多電平元件輸出的讀取數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果，將第一低檢測(cè)數(shù)據(jù)位存儲(chǔ)到低位寄存器中；響應(yīng)于編程控制信號(hào)，通過(guò)檢測(cè)節(jié)點(diǎn)將低檢測(cè)數(shù)據(jù)位從低位寄存器傳輸?shù)礁呶患拇嫫?；響?yīng)于第一高讀取控制信號(hào)，檢測(cè)由低檢測(cè)數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果將高檢測(cè)數(shù)據(jù)位存儲(chǔ)到高位寄存器中；取反高檢測(cè)數(shù)據(jù)位，并且輸出高檢測(cè)數(shù)據(jù)位的相反值；以及響應(yīng)于輸出控制信號(hào)，將高檢測(cè)數(shù)據(jù)位的相反值作為高數(shù)據(jù)位輸出到數(shù)據(jù)輸入/輸出節(jié)點(diǎn)。
21.如權(quán)利要求20所述的方法，其中在初始化高位寄存器和低位寄存器的步驟中，響應(yīng)于第二高讀取控制信號(hào)而初始化高位寄存器，并且響應(yīng)于第二低讀取控制信號(hào)而初始化低位寄存器。
22.一種用于在快閃存儲(chǔ)器設(shè)備中由耦接到至少一對(duì)位線的頁(yè)緩沖器電路編程數(shù)據(jù)位的方法，其中該快閃存儲(chǔ)器設(shè)備具有多個(gè)字線和多個(gè)多電平元件，其中每個(gè)多電平元件耦接到該位線對(duì)，該方法包括初始化高位寄存器和低位寄存器；響應(yīng)于第一或第二高讀取控制信號(hào)以及通過(guò)輸入/輸出節(jié)點(diǎn)接收的輸入數(shù)據(jù)位，將第一或第二內(nèi)部數(shù)據(jù)位存儲(chǔ)到高位寄存器中；響應(yīng)于第一編程控制信號(hào)，通過(guò)檢測(cè)節(jié)點(diǎn)將第一或第二內(nèi)部數(shù)據(jù)位從高位寄存器傳輸?shù)降臀患拇嫫?；響?yīng)于第一低讀取控制信號(hào)，檢測(cè)由第一或第二內(nèi)部數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果將第一低檢測(cè)數(shù)據(jù)位存儲(chǔ)到低位寄存器中；從對(duì)應(yīng)于所選字線和所選位線的多電平元件之一讀取低數(shù)據(jù)位；響應(yīng)于第一低讀取控制信號(hào)，檢測(cè)由低數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果將第二低檢測(cè)數(shù)據(jù)位存儲(chǔ)到低位寄存器中；響應(yīng)于第二低檢測(cè)數(shù)據(jù)位而生成低驗(yàn)證數(shù)據(jù)位，并且確定低驗(yàn)證數(shù)據(jù)位的邏輯值是否是設(shè)定值；當(dāng)?shù)万?yàn)證數(shù)據(jù)位的邏輯值不同于設(shè)定值時(shí)，在編程電壓正被提供給所選字線時(shí)，響應(yīng)于第二編程控制信號(hào)而通過(guò)檢測(cè)節(jié)點(diǎn)將第二低檢測(cè)數(shù)據(jù)位輸出到所選位線，使第二低檢測(cè)數(shù)據(jù)位被編程到所選多電平元件中；以及重復(fù)讀取、存儲(chǔ)第二低檢測(cè)數(shù)據(jù)位、確定、以及輸出的步驟，直到低驗(yàn)證數(shù)據(jù)位的邏輯值達(dá)到設(shè)定值為止。
23.如權(quán)利要求22所述的方法，其中在初始化高位寄存器和低位寄存器的步驟中，響應(yīng)于第一高讀取控制信號(hào)而初始化高位寄存器，并且響應(yīng)于第二低讀取控制信號(hào)而初始化低位寄存器。
24.如權(quán)利要求22所述的方法，其中在第一編程循環(huán)之后執(zhí)行的編程循環(huán)中的輸出步驟中，將以分級(jí)電壓升高的編程電壓提供給所選字線，其中第一編程循環(huán)包括讀取、存儲(chǔ)第二低檢測(cè)數(shù)據(jù)位、確定、以及輸出的步驟。
25.一種用于在快閃存儲(chǔ)器設(shè)備中由至少耦接到一對(duì)位線的頁(yè)緩沖器電路編程數(shù)據(jù)位的方法，其中該快閃存儲(chǔ)器設(shè)備具有多個(gè)字線和多個(gè)多電平元件，其中每個(gè)多電平元件耦接到該位線對(duì)，該方法包括以下步驟初始化高位寄存器和低位寄存器；響應(yīng)于第一或第二高讀取控制信號(hào)以及通過(guò)輸入/輸出節(jié)點(diǎn)接收的輸入數(shù)據(jù)位，將第一或第二內(nèi)部數(shù)據(jù)位存儲(chǔ)到高位寄存器中；參考第一或第二內(nèi)部數(shù)據(jù)位和從多個(gè)多電平元件當(dāng)中的所選之一讀出的第一低數(shù)據(jù)位，將第一低檢測(cè)數(shù)據(jù)位存儲(chǔ)到低位寄存器中，其中多個(gè)多電平元件當(dāng)中的所選之一連接到形成該位線對(duì)的位線中的所選之一和多個(gè)字線中的所選之一；響應(yīng)于第一或第二內(nèi)部數(shù)據(jù)位，生成第一高驗(yàn)證數(shù)據(jù)位，并且第一驗(yàn)證第一高驗(yàn)證數(shù)據(jù)位的邏輯值是否等于設(shè)定值；當(dāng)?shù)谝桓唑?yàn)證數(shù)據(jù)位的邏輯值不同于設(shè)定值時(shí)，在編程電壓正被提供給所選字線時(shí)，響應(yīng)于第一編程控制信號(hào)而通過(guò)檢測(cè)節(jié)點(diǎn)將第一或第二內(nèi)部數(shù)據(jù)位第一輸出到所選位線，使第一或第二內(nèi)部數(shù)據(jù)位被編程到所選多電平元件中；當(dāng)?shù)谝或?yàn)證電壓正被提供給所選字線時(shí)，響應(yīng)于從所選多電平元件讀出的高數(shù)據(jù)位，生成第二高驗(yàn)證數(shù)據(jù)位，并且第二驗(yàn)證第二高驗(yàn)證數(shù)據(jù)位的邏輯值是否等于設(shè)定值；當(dāng)?shù)诙唑?yàn)證數(shù)據(jù)位的邏輯值不同于設(shè)定值時(shí)，在編程電壓正被提供給所選字線時(shí)，響應(yīng)于第一編程控制信號(hào)而通過(guò)檢測(cè)節(jié)點(diǎn)將高數(shù)據(jù)位第二輸出到所選位線，使高數(shù)據(jù)位被編程到所選多電平元件中；重復(fù)第二驗(yàn)證和輸出步驟，直到第二高驗(yàn)證數(shù)據(jù)位的邏輯值達(dá)到設(shè)定值；當(dāng)?shù)诙唑?yàn)證數(shù)據(jù)位的邏輯值等于設(shè)定值時(shí)，在第二驗(yàn)證電壓正被提供給所選字線時(shí)，響應(yīng)于從所選多電平元件讀出的第二低數(shù)據(jù)位，生成低驗(yàn)證數(shù)據(jù)位，并且第三驗(yàn)證低驗(yàn)證數(shù)據(jù)位的邏輯值是否是設(shè)定值；當(dāng)?shù)万?yàn)證數(shù)據(jù)位的邏輯值不同于設(shè)定值時(shí)，在編程電壓正被提供給所選字線時(shí)，響應(yīng)于第二編程控制信號(hào)而通過(guò)檢測(cè)節(jié)點(diǎn)將第二低數(shù)據(jù)位第三輸出到所選位線，使第二低數(shù)據(jù)位被編程到所選多電平元件中；以及重復(fù)第三驗(yàn)證和輸出步驟，直到低驗(yàn)證數(shù)據(jù)位的邏輯值達(dá)到設(shè)定值。
26.如權(quán)利要求25所述的方法，其中將第一低檢測(cè)數(shù)據(jù)位存儲(chǔ)到低位寄存器中的步驟包括以下步驟當(dāng)讀取電壓正被提供給所選字線時(shí)，響應(yīng)于第一低讀取控制信號(hào)，檢測(cè)由從所選多電平元件輸出的第一低數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果而將第一檢測(cè)數(shù)據(jù)位存儲(chǔ)到低位寄存器中；響應(yīng)于第一編程控制信號(hào)，通過(guò)檢測(cè)節(jié)點(diǎn)將第一或第二內(nèi)部數(shù)據(jù)位從高位寄存器傳輸?shù)降臀患拇嫫鳎灰约绊憫?yīng)于第一低讀取控制信號(hào)，檢測(cè)由第一或第二內(nèi)部數(shù)據(jù)位確定的檢測(cè)節(jié)點(diǎn)的電壓，并且根據(jù)檢測(cè)結(jié)果將第二檢測(cè)數(shù)據(jù)位存儲(chǔ)到低位寄存器中，其中第二檢測(cè)數(shù)據(jù)位的邏輯值相同或不同于第一檢測(cè)數(shù)據(jù)位的邏輯值。
27.如權(quán)利要求26所述的方法，其中初始化高位寄存器和低位寄存器的步驟響應(yīng)于第一高讀取控制信號(hào)而初始化高位寄存器，并且響應(yīng)于第二低讀取控制信號(hào)而初始化低位寄存器。
28.如權(quán)利要求26所述的方法，其中第二驗(yàn)證電壓高于第一驗(yàn)證電壓，而第一驗(yàn)證電壓高于讀取電壓。
29.如權(quán)利要求25所述的方法，其中每當(dāng)執(zhí)行在第二驗(yàn)證步驟和第二輸出步驟之后執(zhí)行的編程循環(huán)中的第二輸出步驟時(shí)，將以分級(jí)電壓升高的編程電壓提供給所選字線。
30.如權(quán)利要求25所述的方法，其中每當(dāng)執(zhí)行在第三驗(yàn)證步驟和第三輸出步驟之后執(zhí)行的編程循環(huán)中的第三輸出步驟時(shí)，將以分級(jí)電壓升高的編程電壓提供給所選字線。
全文摘要
提供了一種減小了尺寸的頁(yè)緩沖器電路、以及用于讀取和編程數(shù)據(jù)的方法。在讀取操作中，頁(yè)緩沖器電路通過(guò)交替地使用高位或低位寄存器來(lái)讀取數(shù)據(jù)位，而不管來(lái)自多電平元件的數(shù)據(jù)位是高位還是低位，從而減小了電路面積，并且改善了操作性能。
文檔編號(hào)G11C7/00GK1901091SQ20051013571
公開(kāi)日2007年1月24日 申請(qǐng)日期2005年12月28日 優(yōu)先權(quán)日2005年7月19日
發(fā)明者成鎮(zhèn)溶, 元嘇規(guī) 申請(qǐng)人:海力士半導(dǎo)體有限公司