一種基于可編程邏輯芯片的復(fù)位系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種基于可編程邏輯芯片的復(fù)位系統(tǒng)。
【背景技術(shù)】
[0002]復(fù)位電路是電力智能裝置必備的基本電路。一般在三種狀態(tài)下需要對裝置進行復(fù)位:上電復(fù)位、死機狀態(tài)下復(fù)位及人工按鍵復(fù)位?，F(xiàn)有的電力智能裝置的復(fù)位方法一般是通過復(fù)位芯片對CPU的運行進行監(jiān)視，CPU通過I/O 口對復(fù)位芯片喂狗，復(fù)位按鍵的輸出信號接到復(fù)位芯片的手動復(fù)位引腳上。
[0003]這種模式有以下缺陷:
[0004]1、現(xiàn)有的復(fù)位芯片的“看門狗”時間一般是1.6秒(S卩1.6秒內(nèi)未對復(fù)位芯片“喂狗”則復(fù)位芯片復(fù)位CPU)，而在一些復(fù)雜的電力智能裝置中，CPU程序啟動時間可能到幾秒、十幾秒甚至幾十秒，而CPU程序運行前是不可能對復(fù)位芯片“喂狗”的。顯然，現(xiàn)有的設(shè)計無法滿足要求；
[0005]2、由于復(fù)位芯片的手動復(fù)位腳比較敏感，若復(fù)位按鍵受到干擾或誤碰，極易導(dǎo)致復(fù)位芯片“誤復(fù)位”，從而導(dǎo)致CPU程序重新啟動，若這時電力智能裝置在執(zhí)行出口、閉鎖等關(guān)鍵任務(wù)，將產(chǎn)生災(zāi)難性后果；
[0006]3、只能對CPU的運行進行監(jiān)視，而在電力智能裝置中，可編程邏輯芯片在系統(tǒng)中起到的作用越來越重要(如模擬量采集、執(zhí)行出口動作等)，應(yīng)該增加對可編程邏輯芯片運行狀態(tài)的監(jiān)視。

【發(fā)明內(nèi)容】

[0007]本發(fā)明為了解決上述問題，提出了一種基于可編程邏輯芯片的復(fù)位系統(tǒng)，本系統(tǒng)利用可編程邏輯芯片可靈活編程的特點，將可編程邏輯芯片引入復(fù)位電路設(shè)計中，具有適應(yīng)面廣、可靠性高、監(jiān)視全面的特點。
[0008]為了實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:
[0009]一種基于可編程邏輯芯片的復(fù)位系統(tǒng)，包括可編程邏輯芯片、CPU芯片、晶體振蕩器、復(fù)位芯片和復(fù)位按鍵，其中，可編程邏輯芯片連接晶體振蕩器、CPU芯片和復(fù)位芯片，復(fù)位芯片輸出的復(fù)位信號傳遞給CPU芯片和可編程邏輯芯片，CPU芯片的喂狗信號、晶體振蕩器輸出的時鐘信號和復(fù)位按鍵的輸出信號均傳輸至可編程邏輯芯片，可編程邏輯芯片的輸出端連接至復(fù)位芯片的“喂狗端”。
[0010]所述可編程邏輯芯片內(nèi)置分頻器、計數(shù)器和邏輯門電路，晶體振蕩器提供的時鐘信號經(jīng)過分頻器變?yōu)榭晒?fù)位芯片識別的低頻信號，所述低頻信號通過計數(shù)器傳輸給邏輯門電路。
[0011]所述計數(shù)器在計數(shù)到設(shè)定值前，輸出來自分頻器的信號，在計數(shù)到設(shè)定值后，一直輸出高電平信號。
[0012]所述邏輯門電路對復(fù)位按鍵的輸出信號、CPU芯片的喂狗信號和計數(shù)器輸出的信號進行邏輯與運算，將邏輯運算產(chǎn)生的信號輸出到復(fù)位芯片。
[0013]所述分頻器輸出信號的頻率可調(diào)，計數(shù)器的設(shè)定值可調(diào)。
[0014]本發(fā)明的有益效果為:
[0015](1)分頻器、計數(shù)器設(shè)定值可調(diào)，在計數(shù)器計數(shù)到設(shè)定值前，可編程邏輯芯片可以一直輸出喂狗信號給復(fù)位芯片，避免復(fù)位芯片在CPU芯片啟動之前復(fù)位，可以適應(yīng)CPU程序啟動耗時較長的場合；
[0016](2) CPU芯片將喂狗信號送入可編程邏輯芯片，再由可編程邏輯芯片經(jīng)過內(nèi)部邏輯處理后發(fā)送信號給復(fù)位芯片，則CPU芯片和可編程邏輯芯片任何一個運行異常，復(fù)位芯片都會復(fù)位，從而可以通過復(fù)位芯片監(jiān)視兩個芯片的運行情況；
[0017](3)將復(fù)位按鍵的輸出信號與其他信號邏輯與后接入復(fù)位芯片的喂狗端，而不是將復(fù)位按鍵的信號接入復(fù)位芯片的手動復(fù)位端，可避免復(fù)位按鍵因受到瞬時擾動而導(dǎo)致復(fù)位芯片復(fù)位，提高了系統(tǒng)運行的可靠性；
[0018](4)解決了復(fù)雜系統(tǒng)程序上電時間長、按鍵復(fù)位信號易受干擾、只能監(jiān)視CPU等問題，擴展了應(yīng)用場合，提高了靈活性和可靠性。
【附圖說明】
[0019]圖1是本發(fā)明所述的復(fù)位方法的總體示意圖；
[0020]圖2是本發(fā)明基于可編程邏輯芯片所實現(xiàn)的功能的原理圖。
【具體實施方式】
:
[0021]下面結(jié)合附圖與實施例對本發(fā)明作進一步說明。
[0022]如圖1所示，CPU芯片、可編程邏輯芯片、復(fù)位按鍵、復(fù)位芯片和晶體振蕩器組成完整的復(fù)位系統(tǒng)?？删幊踢壿嬓酒刹捎肅PLD或FPGA，晶體振蕩器一般采用50MHz的有源晶振。復(fù)位芯片的復(fù)位引腳連接CPU芯片及可編程邏輯芯片，CPU芯片的喂狗信號、復(fù)位按鍵的輸出信號和晶體振蕩器的時鐘信號均進入可編程邏輯芯片，由可編程邏輯芯片處理后輸出信號送給復(fù)位芯片的喂狗管腳。裝置上電后，復(fù)位芯片首先對CPU芯片及可編程邏輯芯片進行復(fù)位(持續(xù)200ms左右)。之后，CPU芯片及可編程邏輯芯片的程序均開始啟動，而可編程邏輯芯片的程序啟動時間極短(小于1毫秒)，因此可編程邏輯芯片的程序首先開始運行。
[0023]如圖2所示，晶體振蕩器的50MHz的時鐘信號輸入到可編程邏輯芯片內(nèi)部的分頻器，經(jīng)分頻器分頻可得到ΙΟΚΗζ信號(頻率值可調(diào))，然后輸出至計數(shù)器。將計數(shù)器輸出的信號A、CPU芯片輸出的喂狗信號B、復(fù)位按鍵的輸出信號C均連接至邏輯門電路，由邏輯門電路處理后產(chǎn)生信號D，D將作為最終的喂狗信號輸出到復(fù)位芯片的喂狗管腳。邏輯門電路的邏輯公式如下:
[0024]D = A&B&C。
[0025]可編程邏輯芯片內(nèi)部的計數(shù)器一般設(shè)定一個計數(shù)值。程序運行后，計數(shù)器開始對輸入的ΙΟΚΗζ信號進行計數(shù)。在計數(shù)器計數(shù)未到設(shè)定值時，計數(shù)器將分頻得到的ΙΟΚΗζ信號直接輸出到邏輯門電路，由于此時CPU程序尚未啟動，復(fù)位按鍵無人操作，則信號B、C都為高電平，則通過D = A&B&C，則信號D就等于信號A，將ΙΟΚΗζ信號送到復(fù)位芯片的“喂狗端”。計數(shù)器的計數(shù)達到設(shè)定值后，計數(shù)器不再將分頻信號輸出而直接將輸出信號置為高電平，而這時若CPU開始喂狗，則根據(jù)邏輯門電路的公式，D輸出的是CPU的喂狗信號B。若CPU芯片或可編程邏輯芯片運行異常，則D無法輸出有效的喂狗信號，則復(fù)位芯片超過“看門狗”時間(一般為1.6秒)后復(fù)位。若在CPU程序及可編程邏輯芯片的程序正常運行期間，按下復(fù)位按鍵將使復(fù)位按鍵的輸出信號變?yōu)榈碗娖?，則根據(jù)邏輯公式，信號D —直為低電平，即復(fù)位芯片無法檢測到有效的喂狗信號，則復(fù)位芯片開始計時，直到達到復(fù)位芯片的“看門狗”時間，復(fù)位芯片才輸出復(fù)位信號，而一般的瞬態(tài)干擾很難持續(xù)這么長時間，因此，這種設(shè)計很難被“誤復(fù)位”，提高了系統(tǒng)抗干擾能力。
[0026]在圖2中，由于內(nèi)部分頻器、計數(shù)器設(shè)定值可調(diào)，因此本發(fā)明可以適應(yīng)CPU程序啟動時間較長的場合，而CPU將喂狗信號送入可編程邏輯芯片，再由可編程邏輯芯片經(jīng)過處理后輸出信號至復(fù)位芯片，則可以通過復(fù)位芯片監(jiān)視兩個芯片的運行情況。而復(fù)位按鍵的輸出信號只有持續(xù)時間超過“看門狗”時間，才會使復(fù)位芯片發(fā)出復(fù)位信號，無疑增加了可靠性。
[0027]上述雖然結(jié)合附圖對本發(fā)明的【具體實施方式】進行了描述，但并非對本發(fā)明保護范圍的限制，所屬領(lǐng)域技術(shù)人員應(yīng)該明白，在本發(fā)明的技術(shù)方案的基礎(chǔ)上，本領(lǐng)域技術(shù)人員不需要付出創(chuàng)造性勞動即可做出的各種修改或變形仍在本發(fā)明的保護范圍以內(nèi)。
【主權(quán)項】
1.一種基于可編程邏輯芯片的復(fù)位系統(tǒng)，其特征是:包括可編程邏輯芯片、CPU芯片、晶體振蕩器、復(fù)位芯片和復(fù)位按鍵，其中，可編程邏輯芯片連接晶體振蕩器、CPU芯片和復(fù)位芯片，復(fù)位芯片輸出的復(fù)位信號傳遞給CPU芯片和可編程邏輯芯片，CPU芯片的喂狗信號、晶體振蕩器輸出的時鐘信號和復(fù)位按鍵的輸出信號均傳輸至可編程邏輯芯片，可編程邏輯芯片的輸出端連接至復(fù)位芯片的“喂狗端”。2.如權(quán)利要求1所述的一種基于可編程邏輯芯片的復(fù)位系統(tǒng)，其特征是:所述可編程邏輯芯片內(nèi)置分頻器、計數(shù)器和邏輯門電路，晶體振蕩器提供的時鐘信號經(jīng)過分頻器變?yōu)榭晒?fù)位芯片識別的低頻信號，所述低頻信號通過計數(shù)器傳輸給邏輯門電路。3.如權(quán)利要求1所述的一種基于可編程邏輯芯片的復(fù)位系統(tǒng)，其特征是:所述計數(shù)器在計數(shù)到設(shè)定值前，輸出來自分頻器的信號，在計數(shù)到設(shè)定值后，一直輸出高電平信號。4.如權(quán)利要求1所述的一種基于可編程邏輯芯片的復(fù)位系統(tǒng)，其特征是:所述邏輯門電路對復(fù)位按鍵的輸出信號、CPU芯片的喂狗信號和計數(shù)器輸出的信號進行邏輯與運算，將邏輯運算產(chǎn)生的信號輸出到復(fù)位芯片。5.如權(quán)利要求2所述的一種基于可編程邏輯芯片的復(fù)位系統(tǒng)，其特征是:所述分頻器輸出信號的頻率可調(diào)，計數(shù)器的設(shè)定值可調(diào)。
【專利摘要】本發(fā)明公開了一種基于可編程邏輯芯片的復(fù)位系統(tǒng)，包括可編程邏輯芯片、CPU芯片、晶體振蕩器、復(fù)位芯片和復(fù)位按鍵，復(fù)位芯片輸出的復(fù)位信號連接至CPU芯片和可編程邏輯芯片，CPU芯片的喂狗信號、晶體振蕩器輸出的時鐘信號和復(fù)位按鍵的輸出信號均連接至可編程邏輯芯片，可編程邏輯芯片的輸出連接至復(fù)位芯片的“喂狗端”?？删幊踢壿嬓酒瑑?nèi)置邏輯門電路和可調(diào)的分頻器、計數(shù)器，晶體振蕩器的時鐘信號經(jīng)過分頻器變?yōu)榈皖l信號，再經(jīng)過計數(shù)器傳輸給邏輯門電路，邏輯門電路將來自CPU的喂狗信號、計數(shù)器的輸出信號和復(fù)位按鍵的輸出信號進行邏輯與運算，將運算后的信號輸出至復(fù)位芯片。本發(fā)明設(shè)計靈活，適應(yīng)范圍廣，抗干擾能力強。
【IPC分類】G06F1/24
【公開號】CN105334936
【申請?zhí)枴緾N201510843784
【發(fā)明人】王成友, 閆紅華, 王俊杰
【申請人】濟南大學(xué), 閆紅華, 王俊杰
【公開日】2016年2月17日
【申請日】2015年11月26日