專利名稱：延時鎖定環(huán)路及具有該延時鎖定環(huán)路的半導(dǎo)體存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一延時鎖定環(huán)路，特別是涉及其能產(chǎn)生相位相互不同的多個時鐘信號的一延時鎖定環(huán)路，以及一具有該延時鎖定環(huán)路的半導(dǎo)體存儲器。
背景技術(shù)：
通常在控制器和半導(dǎo)體存儲器中采用延時鎖定環(huán)路以產(chǎn)生相位相互不同的多個時鐘信號。每個器件使用該延時鎖定環(huán)路產(chǎn)生的多個時鐘信號來產(chǎn)生比外部施加的時鐘信號速率高的數(shù)據(jù)選通信號，并響應(yīng)于該數(shù)據(jù)選通信號接收或輸出數(shù)據(jù)。
圖1是表示一傳統(tǒng)延時鎖定環(huán)路的框圖。圖1的延時鎖定環(huán)路包括分頻器10和20、一鑒相器12、一第一計(jì)數(shù)器14、一第二計(jì)數(shù)器16、以及一延時電路18。延時電路18包括以級聯(lián)連接結(jié)構(gòu)連接的延時單元18-1至18-4。
下面解釋圖1中各部分的功能。
分頻器(divider)10對外部施加的時鐘信號CLK分頻，并產(chǎn)生分頻時鐘信號DCLK。鑒相器12檢測初始級的反饋時鐘信號FCLK和分頻時鐘信號DCLK間的相位差，且如果反饋時鐘信號的相位先于分頻時鐘信號DCLK的相位，則產(chǎn)生第一上升信號(up signal)CUP，如果分頻時鐘信號DCLK的相位先于反饋時鐘信號的相位，則產(chǎn)生第一下降信號(down signal)CDN。在產(chǎn)生第一下降信號CDN之后，如果反饋時鐘信號的相位先于分頻時鐘信號DCLK的相位，則鑒相器12產(chǎn)生第二上升信號FUP，且如果分頻時鐘信號DCLK的相位先于反饋時鐘信號的相位，則產(chǎn)生第二下降信號FDN。即，在初始級中鑒相器12連續(xù)地產(chǎn)生第一上升信號CUP直至在反饋時鐘信號FCLK與分頻時鐘信號DCLK之間的相位差處于預(yù)定范圍內(nèi)為止，且之后產(chǎn)生第二上升信號FUP和第二下降信號FDN。第一計(jì)數(shù)器14響應(yīng)于第一上升信號CUP執(zhí)行上升計(jì)數(shù)(up count)，以產(chǎn)生一m位第一控制信號CON1。響應(yīng)于第一下降信號CDN使能第二計(jì)數(shù)器16，并響應(yīng)于第二上升信號FUP執(zhí)行上升計(jì)數(shù)，且響應(yīng)于第二下降信號FDN執(zhí)行下降計(jì)數(shù)(down count)，以產(chǎn)生一n位第二控制信號CON2。延時電路18接收時鐘信號CLK，并響應(yīng)于m位第一控制信號CON1和n位第二控制信號CON2調(diào)整延時單元18-1和18-2的延遲時間，以產(chǎn)生4個時鐘信號CLK0、CLK90、CLK180和CLK270，其相互間的相位差為90°。分頻器20對延時器18輸出的時鐘信號分頻，以產(chǎn)生反饋時鐘信號FCLK。
可是，由于操作期間出現(xiàn)的電源電壓變化和外部噪聲而產(chǎn)生瞬時相位變化(噪聲)，傳統(tǒng)延時鎖定環(huán)路產(chǎn)生的時鐘信號CLK0、CLK90、CLK180和CLK270沒有精確的0°、90°、180°和270°相位差。

發(fā)明內(nèi)容
本發(fā)明的一目的是提供一延時鎖定環(huán)路，其通過抵消電源電壓變化所產(chǎn)生的瞬時相位變化(噪聲)，可產(chǎn)生有精確相位差90°的多個時鐘信號。
本發(fā)明的另一目的是提供一具有延時鎖定環(huán)路的半導(dǎo)體存儲器，其通過抵消電源電壓變化所產(chǎn)生的瞬時相位變化(噪聲)，可產(chǎn)生有精確相位差90°的多個時鐘信號。
本發(fā)明延時鎖定環(huán)路的第一方面包括一鑒相和控制信號發(fā)生器，用于檢測一時鐘信號與一反饋時鐘信號之間的相位差，并產(chǎn)生一隨相位差變化的多位延時控制信號；一第一延時器，具有預(yù)定數(shù)目的第一延時單元，通過級聯(lián)連接來延遲時鐘信號，以響應(yīng)于多位延時控制信號產(chǎn)生多個輸出時鐘信號和反饋時鐘信號；一第二延時器，具有預(yù)定數(shù)目的第二延時單元，通過級聯(lián)連接來延遲反相時鐘信號，以響應(yīng)于多位延時控制信號產(chǎn)生多個反相輸出時鐘信號；以及一混相器，用于混合多個輸出時鐘信號和多個反相輸出時鐘信號中相應(yīng)時鐘信號的相位，以輸出多個校正輸出時鐘信號。
鑒相和控制信號發(fā)生器包括一第一分頻器，用于對時鐘信號分頻，以產(chǎn)生分頻時鐘信號；一第二分頻器，用于對第一延時器輸出的反饋時鐘信號分頻，以產(chǎn)生分頻反饋時鐘信號；一鑒相器，用于檢測分頻時鐘信號和分頻反饋時鐘信號之間的相位差，以產(chǎn)生鑒相信號；以及一計(jì)數(shù)部分，用于響應(yīng)于鑒相信號執(zhí)行計(jì)數(shù)操作，以產(chǎn)生多位控制信號。
初始級中如果分頻時鐘信號的相位先于分頻反饋時鐘信號，鑒相器產(chǎn)生一第一上升信號作為鑒相信號，且如果分頻反饋時鐘信號的相位先于分頻時鐘信號，則產(chǎn)生一第一下降信號作為鑒相信號，在產(chǎn)生第一下降信號之后，如果分頻時鐘信號的相位先于分頻反饋時鐘信號，則產(chǎn)生一第二上升信號，且如果分頻反饋時鐘信號的相位先于分頻時鐘信號，則產(chǎn)生一第二下降信號。計(jì)數(shù)部分包括一第一計(jì)數(shù)器，用于響應(yīng)于第一上升信號執(zhí)行一上升計(jì)數(shù)操作，以產(chǎn)生一預(yù)定位第一控制信號；以及一第二計(jì)數(shù)器，其響應(yīng)于第一下降信號啟用，并響應(yīng)于第二上升信號執(zhí)行一上升計(jì)數(shù)操作，且響應(yīng)于第二下降信號執(zhí)行一下降計(jì)數(shù)操作，以產(chǎn)生一預(yù)定位第二控制信號；其中多位控制信號由預(yù)定位第一和第二控制信號組成。
每個預(yù)定數(shù)目的第一延時單元包括一第一緩沖器，用于延遲前一延時單元的輸出信號；以及多對第一開關(guān)晶體管和第一電容器，其相互間并聯(lián)，第一開關(guān)晶體管和第一電容器對串聯(lián)在第一緩沖器的輸出端與地電壓之間，其中多個第一開關(guān)晶體管中每個響應(yīng)于預(yù)定位第一控制信號轉(zhuǎn)換。每個預(yù)定數(shù)目的第二延時單元包括一第二緩沖器，用于延遲前一延時單元的輸出信號；以及多對第二開關(guān)晶體管和第二電容器，其相互間并聯(lián)，第二開關(guān)晶體管和第二電容器對串聯(lián)在第二緩沖器的輸出端與地電壓之間，其中多個第二開關(guān)晶體管中每個響應(yīng)于預(yù)定位第二控制信號轉(zhuǎn)換。
第一計(jì)數(shù)器包括預(yù)定數(shù)目的第一計(jì)數(shù)單元，用于產(chǎn)生各個位的預(yù)定位第一控制信號，其中初始級中第一計(jì)數(shù)單元產(chǎn)生具有低電平的預(yù)定位第一控制信號，并響應(yīng)于第一上升信號執(zhí)行上升計(jì)數(shù)操作，以增加具有高電平的預(yù)定位第一控制信號的位數(shù)。每個預(yù)定數(shù)目的第一計(jì)數(shù)單元包括一鎖存器，用于將高電平數(shù)據(jù)輸出到第一節(jié)點(diǎn)，將第一節(jié)點(diǎn)數(shù)據(jù)反相并輸出到第二節(jié)點(diǎn)，且將第二節(jié)點(diǎn)數(shù)據(jù)反相并輸出到第一節(jié)點(diǎn)；以及一復(fù)位電路，用于響應(yīng)于第一上升信號和下一計(jì)數(shù)單元的第二節(jié)點(diǎn)信號，使第一節(jié)點(diǎn)成為低電平。
第二計(jì)數(shù)器包括預(yù)定數(shù)目的第二計(jì)數(shù)單元，用于產(chǎn)生各個位的預(yù)定位第二控制信號，且第二計(jì)數(shù)單元產(chǎn)生預(yù)定位第二控制信號，其較高位有高電平，且剩余位有低電平，響應(yīng)于第一下降信號啟用，并響應(yīng)于第二上升信號執(zhí)行上升計(jì)數(shù)操作，以增加具有高電平的預(yù)定位第二控制信號的位數(shù)，以及響應(yīng)于第二下降信號執(zhí)行下降計(jì)數(shù)操作，以減少具有高電平的預(yù)定位第二控制信號的位數(shù)。每個預(yù)定數(shù)目的第一計(jì)數(shù)單元包括一鎖存器，用于最初將高電平數(shù)據(jù)輸出到第一節(jié)點(diǎn)，將第一節(jié)點(diǎn)數(shù)據(jù)反相并輸出到第二節(jié)點(diǎn)，且將第二節(jié)點(diǎn)數(shù)據(jù)反相并輸出到第一節(jié)點(diǎn)；一第一復(fù)位電路，用于響應(yīng)于第一上升信號和下一計(jì)數(shù)單元的第二節(jié)點(diǎn)信號，使第一節(jié)點(diǎn)成為低電平；一第二復(fù)位電路，用于響應(yīng)于第二下降信號和前一計(jì)數(shù)單元的第一節(jié)點(diǎn)信號，使第二節(jié)點(diǎn)成為低電平；以及一啟用電路，用于響應(yīng)于第一下降信號為第一和第二復(fù)位電路提供一低電平。
本發(fā)明延時鎖定環(huán)路的第二方面包括一鑒相和控制信號發(fā)生器，用于檢測一時鐘信號與一反饋時鐘信號之間的相位差，并產(chǎn)生一隨相位差變化的控制電壓；一第一延時器，具有預(yù)定數(shù)目的第一延時單元，通過級聯(lián)連接來延遲時鐘信號，以響應(yīng)于控制電壓產(chǎn)生多個輸出時鐘信號和反饋時鐘信號；一第二延時器，具有預(yù)定數(shù)目的第二延時單元，通過級聯(lián)連接來延遲反相時鐘信號，以響應(yīng)于控制電壓產(chǎn)生多個反相輸出時鐘信號；以及一混相器，用于混合多個輸出時鐘信號和多個反相輸出時鐘信號中相應(yīng)時鐘信號的相位，以輸出多個校正輸出時鐘信號。
延時鎖定環(huán)路還包括一第一分頻器，用于對時鐘信號分頻，以產(chǎn)生分頻時鐘信號；一第二分頻器，用于對第一延時器輸出的反饋時鐘信號分頻，以產(chǎn)生分頻反饋時鐘信號；一鑒相器，用于檢測分頻時鐘信號和分頻反饋時鐘信號之間的相位差，以產(chǎn)生鑒相信號；以及一充電泵，用于響應(yīng)于鑒相信號執(zhí)行泵操作，以產(chǎn)生控制電壓。
每個預(yù)定數(shù)目的第一延時單元包括一第一緩沖器，并采用控制電壓作為第一緩沖器的電源電壓以控制延遲時間。每個預(yù)定數(shù)目的第二延時單元包括一第二緩沖器，并采用控制電壓作為第二緩沖器的電源電壓以控制延遲時間。
混相器通過混合多個輸出時鐘信號和多個反相輸出時鐘信號中有相同相位和不同相位變化的輸出時鐘信號和反相輸出時鐘信號的相位，以產(chǎn)生多個校正輸出時鐘信號，且包括一第一電流發(fā)生器，用于響應(yīng)于第一和第二輸入信號產(chǎn)生一第一電流；一第二電流發(fā)生器，用于響應(yīng)于第三和第四輸入信號產(chǎn)生一第二電流；一第一電流鏡象器，用于對第一電流進(jìn)行鏡象，以產(chǎn)生一第三電流；一第二電流鏡象器，用于對第二電流進(jìn)行鏡象，以產(chǎn)生一第四電流；一第三電流鏡象器，用于對第四電流進(jìn)行鏡象，以產(chǎn)生一輸出電壓，其中在多個輸出時鐘信號和多個反相輸出時鐘信號中，有相同相位和不同相位變化的一輸出時鐘信號和一反相輸出時鐘信號為第一和第二輸入信號，且有相反相位和不同相位變化的一輸出時鐘信號和一反相輸出時鐘信號為第三和第四輸入信號。
本發(fā)明半導(dǎo)體存儲器的第一方面包括一延時鎖定環(huán)路，用于接收一時鐘信號和一反相時鐘信號，以產(chǎn)生多個校正輸出時鐘信號；以及一輸出數(shù)據(jù)選通信號發(fā)生器，用于組合多個校正輸出時鐘信號，以產(chǎn)生多個輸出數(shù)據(jù)選通信號，其中延時鎖定環(huán)路包括一鑒相和控制信號發(fā)生器，用于檢測時鐘信號與反饋時鐘信號之間的相位差，并產(chǎn)生一隨相位差變化的多位延時控制信號；一第一延時器，具有預(yù)定數(shù)目的第一延時單元，通過級聯(lián)連接來延遲時鐘信號，以響應(yīng)于多位延時控制信號產(chǎn)生多個輸出時鐘信號和反饋時鐘信號；一第二延時器，具有預(yù)定數(shù)目的第二延時單元，通過級聯(lián)連接來延遲反相時鐘信號，以響應(yīng)于多位延時控制信號產(chǎn)生多個反相輸出時鐘信號；以及一混相器，用于混合多個輸出時鐘信號和多個反相輸出時鐘信號中相應(yīng)時鐘信號的相位，以輸出多個校正輸出時鐘信號。
本發(fā)明半導(dǎo)體存儲器的第二方面包括一延時鎖定環(huán)路，用于接收一時鐘信號和一反相時鐘信號，以產(chǎn)生多個校正輸出時鐘信號；以及一輸出數(shù)據(jù)選通信號發(fā)生器，用于組合多個校正輸出時鐘信號，以產(chǎn)生多個輸出數(shù)據(jù)選通信號，其中延時鎖定環(huán)路包括一鑒相和控制信號發(fā)生器，用于檢測時鐘信號與反饋時鐘信號之間的相位差，并產(chǎn)生一隨相位差變化的控制電壓；一第一延時器，具有預(yù)定數(shù)目的第一延時單元，通過級聯(lián)連接來延遲時鐘信號，以響應(yīng)于控制電壓產(chǎn)生多個輸出時鐘信號和反饋時鐘信號；一第二延時器，具有預(yù)定數(shù)目的第二延時單元，通過級聯(lián)連接來延遲反相時鐘信號，以響應(yīng)于控制電壓產(chǎn)生多個反相輸出時鐘信號；以及一混相器，用于混合多個輸出時鐘信號和多個反相輸出時鐘信號中相應(yīng)時鐘信號的相位，以輸出多個校正輸出時鐘信號。


通過參照附圖對優(yōu)選實(shí)施例的詳細(xì)描述，對本領(lǐng)域的普通技術(shù)人員而言本發(fā)明的上述及其他特性和優(yōu)點(diǎn)將變得更明顯，其中圖1是表示一傳統(tǒng)延時鎖定環(huán)路的框圖；圖2是表示響應(yīng)于本發(fā)明一實(shí)施例的延時鎖定環(huán)路的框圖；圖3是表示圖2延時鎖定環(huán)路中鑒相器的電路圖；圖4是表示圖2延時鎖定環(huán)路中第一計(jì)數(shù)器的電路圖；圖5是表示圖2延時鎖定環(huán)路中第二計(jì)數(shù)器的電路圖；
圖6是表示圖2延時鎖定環(huán)路中延時單元的框圖；圖7是表示圖2延時鎖定環(huán)路中混相器的電路圖；圖8是表示響應(yīng)于本發(fā)明另一實(shí)施例的延時鎖定環(huán)路的框圖；以及圖9是表示包具有本發(fā)明的延時鎖定環(huán)路的半導(dǎo)體存儲器的框圖。
具體實(shí)施例方式
現(xiàn)在將參照附圖中表示的本發(fā)明優(yōu)選實(shí)施例，更完整描述本發(fā)明。然而，該發(fā)明可體現(xiàn)為不同形式，且不應(yīng)認(rèn)為僅限制在這里提出的實(shí)施例。相反，提供這些實(shí)施例是為了使公開內(nèi)容更徹底和完整，并將本發(fā)明的范圍完全傳達(dá)給本領(lǐng)域的專業(yè)人員。附圖中，為清楚起見，將各層和區(qū)域的厚度進(jìn)行放大。整個說明書中，相同標(biāo)號指同一元件。
圖2是表示響應(yīng)于本發(fā)明一實(shí)施例的延時鎖定環(huán)路的框圖。除圖1結(jié)構(gòu)之外，圖2的延時鎖定環(huán)路還包括一延時電路22和一混相器(phase mixer)24。延時電路22包括以級聯(lián)連接結(jié)構(gòu)連接的延時單元22-1至22-4。
圖1和2中的相同標(biāo)號代表相同部分并執(zhí)行相同功能，因此省略了對其的描述。
延時電路22接收一反相時鐘信號CLKB，并響應(yīng)于m位第一控制信號CON1和n位第二控制信號CON2控制延時單元22-1和22-4的延遲時間，以產(chǎn)生4個反相時鐘信號CLKB0、CLKB90、CLKB180和CLKB270，其相互間的相位差為90°?；煜嗥?4接收時鐘信號CLK0、CLK90、CLK180和CLK270和反相時鐘信號CLKB0、CLKB90、CLKB180和CLKB270，并混合相應(yīng)時鐘信號和反相時鐘信號，以產(chǎn)生校正的時鐘信號CCLK0、CCLK90、CCLK180和CCLK270。
下面詳細(xì)解釋混相器24的操作。
將延時單元18-1至18-4和延時單元22-1至22-4連接相同的電源電壓，因此如果電源電壓發(fā)生變化，則時鐘信號CLK0、CLK90、CLK180和CLK270經(jīng)歷相同相位變化(噪聲)。例如，假定電源電壓瞬間發(fā)生改變，則所有時鐘信號CLK90、CLK180、CLK270、CLKB90、CLKB180和CLKB270中出現(xiàn)一相位變化″α″。同樣，由于時鐘信號CLK180和CLKB180的相位差為180°，可假定時鐘信號CLK180和CLKB180的相位分別為0和π。時鐘信號CLK90與時鐘信號CLK180的相位差為-π/2-α，且時鐘信號CLK270與時鐘信號CLK180的相位差為π/2+α。時鐘信號CLKB90與時鐘信號CLKB180的相位差為π/2-α，且時鐘信號CLK270與時鐘信號CLKB180的相位差為-π/2+α。混相器24混合時鐘信號CLK270和CLKB90的相位，以抵消相位變化α，因此產(chǎn)生校正的時鐘信號CCLK90，其與時鐘信號CLK180的相位差為π/2(90°)。同樣，混相器24混合時鐘信號CLK90和CLKB270的相位，以抵消相位變化α，因此產(chǎn)生校正的時鐘信號CCLK270，其與時鐘信號CLK180的相位差為-π/2(270°)。如果參考時鐘信號變化，則相位混合的時鐘信號同樣地變化。
因此，本發(fā)明的混相器混合相位相同但相位變化不同的時鐘信號和反相時鐘信號，以抵消相位變化，從而產(chǎn)生校正的時鐘信號。
圖3是表示圖2延時鎖定環(huán)路中鑒相器的電路圖。圖3的鑒相器包括一脈沖發(fā)生器30、一第一鑒相器32、以及一第二鑒相器34。脈沖發(fā)生器30包括一NAND門NA1、一延時器DL1、一反相器I1、以及一NOR門NOR1。第一鑒相器32包括鎖存器LA1和LA3以及NAND門NA6和NA7。第二鑒相器34包括鎖存器LA2和LA4、NAND門NA10和NA11以及一反相器I2。鎖存器LA1至LA4分別包括2個NAND門NA2和NA3、NA8和NA9、NA4和NA5、以及NA12和NA13。
下面解釋圖3中各部分的功能。
脈沖發(fā)生器30產(chǎn)生一信號b，當(dāng)反饋時鐘信號FCLK和延時時鐘信號DCLK都為高電平時，其變?yōu)楦唠娖?，且在一預(yù)定時間延遲之后，變?yōu)榈碗娖?。NAND門NA1產(chǎn)生一信號a，如果反饋時鐘信號FCLK和延時時鐘信號DCLK都為高電平時，其為低電平。由延時器DL1、反相器I1和NOR門NOR1構(gòu)成的電路產(chǎn)生一信號b，如果信號a和反相并延時信號a的信號都為低電平時，其變?yōu)楦唠娖剑以谝活A(yù)定時間延遲之后，變?yōu)榈碗娖健?br> 如果反饋時鐘信號FCLK的相位先于延時時鐘信號DCLK，則第二鑒相器34產(chǎn)生第一上升信號CUP，且如果延時時鐘信號DCLK的相位先于反饋時鐘信號FCLK，則產(chǎn)生第一下降信號CDN。在產(chǎn)生第一下降信號CDN時，禁止第一鑒相器32操作，且使能第二鑒相器34操作。
延時器DL2延遲反饋時鐘信號FCLK。如果延時器DL2的輸出信號為高電平，且延時時鐘信號DCLK為低電平時，則鎖存器LA2產(chǎn)生一低電平信號c和一高電平信號d，且如果延時器DL2的輸出信號為低電平，且延時時鐘信號DCLK為高電平時，則鎖存器LA2產(chǎn)生一高電平信號c和一低電平信號d。如果信號b為高電平，且第一下降信號CDN為低電平時，則NAND門NA10和NA11分別反相并輸出信號c和d。即，如果信號c和d分別為低電平和高電平時，則產(chǎn)生一高電平信號和一低電平信號，且如果信號c和d分別為高電平和低電平時，則產(chǎn)生一低電平信號和一高電平信號。鎖存器LA4執(zhí)行與鎖存器LA2同樣的操作，以產(chǎn)生第一下降信號CDN和第一上升信號CUP。
響應(yīng)于第一下降信號CDN啟用第一鑒相器32，且如果反饋時鐘信號FCLK的相位先于延時時鐘信號DCLK，則產(chǎn)生第二上升信號FUP，以及如果延時時鐘信號DCLK的相位先于反饋時鐘信號FCLK，則產(chǎn)生第二下降信號FDN。
如果延時器DL2的輸出信號為高電平，且延時時鐘信號DCLK為低電平時，鎖存器LA1產(chǎn)生一低電平信號e和一高電平信號f，且如果延時器DL2的輸出信號為低電平，且延時時鐘信號DCLK為高電平時，則產(chǎn)生一高電平信號e和一低電平信號f。如果信號e和第一下降信號CDN都為高電平時，NAND門NA6和NA7分別反相并輸出信號e和f。即，如果信號e和f分別為低電平和高電平時，則產(chǎn)生一高電平信號和一低電平信號，且如果信號e和f分別為高電平和低電平時，則產(chǎn)生一低電平信號和一高電平信號。鎖存器LA3執(zhí)行與鎖存器LA1同樣的操作，以產(chǎn)生第二下降信號FDN和第二上升信號FUP。
圖4是表示圖2延時鎖定環(huán)路的第一計(jì)數(shù)器的電路圖。第一計(jì)數(shù)器包括m個計(jì)數(shù)單元40-1至40-m以及一NMOS晶體管N5，且m個計(jì)數(shù)單元40-1至40-m每個包括由一NAND門NA14和一反相器I3組成的一鎖存器LA5、一反相器I4、以及NMOS晶體管N1至N4。
圖4中，啟用信號EN為一信號，當(dāng)施加電源電壓時，其變?yōu)楦唠娖?，且C11至C1m表示一m位第一控制信號CON1。
下面解釋圖4中第一計(jì)數(shù)器的操作。
如果初始時施加一低電平啟用信號EN，則計(jì)數(shù)輸出信號C11至C1m維持低電平。之后，如果施加電源電壓從而產(chǎn)生一高電平啟用信號EN，則m個計(jì)數(shù)單元40-1至40-m的NMOS晶體管N4導(dǎo)通。在該狀態(tài)下，如果施加高電平的第一個第一上升信號CUP，則計(jì)數(shù)單元40-1的NMOS晶體管N3導(dǎo)通，從而一節(jié)點(diǎn)x成為低電平。反相器I4反相節(jié)點(diǎn)x處的低電平信號，以產(chǎn)生一高電平的第一控制信號C11。鎖存器LA5鎖存節(jié)點(diǎn)x處的低電平信號，從而一節(jié)點(diǎn)y成為高電平。因此，計(jì)數(shù)單元40-2的NMOS晶體管N4導(dǎo)通。此時，剩余計(jì)數(shù)單元40-3至40-m的NMOS晶體管N4維持截止?fàn)顟B(tài)。
在該狀態(tài)下，如果施加高電平的第二個第一上升信號CUP，則每個計(jì)數(shù)單元40-1和40-2的NMOS晶體管N3導(dǎo)通，從而節(jié)點(diǎn)x成為低電平。反相器I4反相節(jié)點(diǎn)x處的低電平信號，以產(chǎn)生高電平的第一控制信號C11和C12。鎖存器LA5鎖存節(jié)點(diǎn)x處的低電平信號，從而一節(jié)點(diǎn)y成為高電平。因此，計(jì)數(shù)單元40-2和40-3的NMOS晶體管N4導(dǎo)通。此時，剩余計(jì)數(shù)單元40-4至40-m的NMOS晶體管N4維持截止?fàn)顟B(tài)。
按上述方式，每當(dāng)?shù)谝簧仙盘朇UP變?yōu)楦唠娖綍r，第一計(jì)數(shù)器14將高電平的第一控制信號C11至C1m的位數(shù)增加一位。即，第一計(jì)數(shù)器14按″0...000″，″0...001″，″0...011″，...，″1...111″的順序改變第一控制信號C11至C1m。
如果在第一控制信號C11至C1m為″0...011″的狀態(tài)下，第一下降信號CDN變?yōu)楦唠娖剑琋MOS晶體管N5導(dǎo)通，從而將一低電平施加到m個計(jì)數(shù)單元40-1至40-m的NMOS晶體管N1，因此NMOS晶體管N1截止。因此，計(jì)數(shù)單元40-1至40-m維持一由鎖存器LA5鎖存的信號，這樣使第一控制信號C11至C1m維持為″0...011″。
圖4的第一計(jì)數(shù)器在將m個計(jì)數(shù)單元40-1至40-m的NMOS晶體管N1和N2去除的另一結(jié)構(gòu)中可執(zhí)行同樣的操作，因此第一計(jì)數(shù)器結(jié)構(gòu)中可不包括NMOS晶體管N1和N2。
圖5是表示圖2延時鎖定環(huán)路的第二計(jì)數(shù)器的電路圖。圖5的第二計(jì)數(shù)器包括n個計(jì)數(shù)單元50-1至50-n。每個計(jì)數(shù)單元50-1至50-2/n包括由一NAND門NA15和一反相器I5組成的一鎖存器LA6、以及NMOS晶體管N1至N5。每個計(jì)數(shù)單元50-(2/n+1)至50-n包括由一NAND門NA14和一反相器I3組成的一鎖存器LA5、以及NMOS晶體管N1至N5。
圖5中，對計(jì)數(shù)單元50-(2/n+1)至50-n的鎖存器LA5加以配置，以將NMOS晶體管N5添加到圖4的m個計(jì)數(shù)單元40-1至40-m結(jié)構(gòu)之中，并對計(jì)數(shù)單元50-1至50-2/n的鎖存器LA6加以配置，以將構(gòu)成圖4的m個計(jì)數(shù)單元40-1至40-m的鎖存器LA5的NAND門NA14和反相器I3相反方向連接，且添加NMOS晶體管N5。
下面解釋圖5中第二計(jì)數(shù)器的操作。
如果初始時施加一低電平啟用信號EN，則計(jì)數(shù)輸出信號C21至C2(2/n)維持高電平，且計(jì)數(shù)輸出信號C2(2/n)至C2n維持低電平。之后，如果施加電源電壓從而產(chǎn)生一高電平的啟用信號EN，n個計(jì)數(shù)單元50-1至50-n的NMOS晶體管N4導(dǎo)通，且如果產(chǎn)生高電平的第一下降信號CDN，則NMOS晶體管N5導(dǎo)通，從而使能n個計(jì)數(shù)單元50-1至50-n的計(jì)數(shù)操作。在該狀態(tài)下，如果施加高電平的第一個第二上升信號FUP，計(jì)數(shù)單元50-(2/n+1)的NMOS晶體管N3導(dǎo)通，從而一節(jié)點(diǎn)x成為低電平。反相器I4反相節(jié)點(diǎn)x處的低電平信號，以產(chǎn)生一高電平的第二控制信號C2(2/n+1)。鎖存器LA5鎖存節(jié)點(diǎn)x處的低電平信號，從而一節(jié)點(diǎn)y成為高電平。因此，計(jì)數(shù)單元50-(2/n+2)的NMOS晶體管N4導(dǎo)通。此時，剩余計(jì)數(shù)單元50-(2/n+3)至50-n的NMOS晶體管N4維持截止?fàn)顟B(tài)。
在該狀態(tài)下，如果施加高電平的第二個第二上升信號FUP，則計(jì)數(shù)單元50-1至50-(2/n+3)產(chǎn)生高電平的第二控制信號C21至C2(2/n+3)，且計(jì)數(shù)單元50-(2/n+4)至50-n產(chǎn)生低電平的第二控制信號C2(2/n+4)至C2n。
在該狀態(tài)下，如果施加高電平的第一個第二下降信號FDN，則計(jì)數(shù)單元50-1至50-(2/n+2)產(chǎn)生高電平的第二控制信號C21至C2(2/n+2)，且計(jì)數(shù)單元50-(2/n+3)至50-n產(chǎn)生低電平的第二控制信號C2(2/n+3)至C2n。
按上述方式，每當(dāng)?shù)诙仙盘朏UP變?yōu)楦唠娖綍r，則第二計(jì)數(shù)器16將高電平的第二控制信號C21至C2n的位數(shù)增加一位。即，如果連續(xù)產(chǎn)生第二上升信號FUP，則第二計(jì)數(shù)器16按″0...0001...1″，″0...11...1″，″0...111...1″的順序改變第二控制信號C21至C2n。同樣，每當(dāng)?shù)诙陆敌盘朏DN變?yōu)楦唠娖綍r，第二計(jì)數(shù)器16將高電平的第二控制信號C21至C2n的位數(shù)減少一位。即，如果連續(xù)產(chǎn)生第二下降信號FDN，則第二計(jì)數(shù)器16按″0...0111...1″，″0...0011...1″，″0...0001...1″的順序改變第二控制信號C21至C2n。
圖6是表示圖2的延時鎖定環(huán)路的延時單元的框圖。圖6的延時單元包括一緩沖器BUF、一第一延時電路60、以及一第二延時電路62。第一延時電路60包括NMOS晶體管N71至N7m以及電容器C71至C7m，且第二延時電路62包括NMOS晶體管N81至N8n以及電容器C81至C8n。
圖6的延時單元為一電路，其接收時鐘信號CLK0，以產(chǎn)生時鐘信號CLK90。盡管未示出，其他延時單元有相同結(jié)構(gòu)。
下面解釋圖6中延時單元的操作。
緩沖器BUF緩沖時鐘信號CLK0。NMOS晶體管N71至N7m分別響應(yīng)于m位第一控制信號C11至C1m導(dǎo)通，以分別將電容器C71至C7m連接到緩沖器BUF的輸出端。NMOS晶體管N81至N8n分別響應(yīng)于n位第二控制信號C21至C2n導(dǎo)通，以分別將電容器C81至C8n連接到緩沖器BUF的輸出端。如果所有m位第一控制信號C11至C1m為高電平，則所有NMOS晶體管N71至N7m和N81至N8n導(dǎo)通，從而將所有電容器C71至C7m和C81至C8n連接到緩沖器BUF的輸出端。因此，緩沖器BUF的輸出端有最大電容。另一方面，如果m位第一控制信號C11至C1m和n位第二控制信號C21至C2n為低電平，則緩沖器BUF的輸出端有最小電容。即，隨著高電平的m位第一控制信號C11至C1m和n位第二控制信號C21至C2n的位數(shù)增加，緩沖器輸出端的電容同樣地增加，且緩沖器BUF的輸出信號的延遲時間增加。
在圖6延時單元的一個實(shí)施例中，n大于m，且每個電容器C71至C7m的容量大于每個電容器C81至C8n的容量。因此，初始時響應(yīng)于m位第一控制信號C11至C1m對緩沖器BUF輸出信號的延遲時間進(jìn)行相對粗的控制，之后響應(yīng)于n位第二控制信號C21至C2n進(jìn)行精控制。
圖7是表示圖2延時鎖定環(huán)路中混相器的電路圖。圖7的混相器包括PMOS晶體管P1至P4以及NMOS晶體管N9至N14。PMOS晶體管P1和P2構(gòu)成一第一電流鏡(current mirror)M1，PMOS晶體管P3和P4構(gòu)成一第二電流鏡M2，且NMOS晶體管N9和N10構(gòu)成一第三電流鏡M3。
圖7中，啟用信號EN為一信號，如果如圖4那樣施加電源電壓時，其變?yōu)楦唠娖健?br> 下面解釋圖7中混相器的操作。
如果輸入信號IN1和IN2從低電平變?yōu)楦唠娖剑宜休斎胄盘朓N1B和IN2B從高電平變?yōu)榈碗娖?，則電流i3增加，且電流i2降低。因此，PMOS晶體管P1和P2開始截止，且PMOS晶體管P3和P4開始導(dǎo)通，從而電流i1開始降低，且電流i4開始增加。如果電流i1降低，則NMOS晶體管N9和N10開始截止，并最終截止。因此，輸出信號OUT變?yōu)楦唠娖健?br> 即，電流i2和i3由輸入信號IN1和IN2以及輸入信號IN1B和IN2B控制，且電流i1和i4由電流i2和i3控制。因此，如果電流i4大于電流i1，則產(chǎn)生高電平的輸出信號OUT，且如果電流i4小于電流i1，則產(chǎn)生低電平的輸出信號OUT。
如果輸入信號IN1和IN2為時鐘信號CLK270和CLKB90，且輸入信號IN1B和IN2B為時鐘信號CLK90和CLKB270，則產(chǎn)生校正時鐘信號CCLK90作為輸出信號OUT，且如果輸入信號IN1和IN2為時鐘信號CLK90和CLKB270，且輸入信號IN1B和IN2B為時鐘信號CLK270和CLKB90，則產(chǎn)生校正時鐘信號CCLK270作為輸出信號OUT。如果輸入信號IN1和IN2為時鐘信號CLK180，且輸入信號IN1B和IN2B為時鐘信號CLKB180，則產(chǎn)生校正時鐘信號CCLK0作為輸出信號OUT，且如果輸入信號IN1和IN2為時鐘信號CLKB180，且輸入信號IN1B和IN2B為時鐘信號CLK180，則產(chǎn)生校正時鐘信號CCLK180作為輸出信號OUT。
圖7的混相器產(chǎn)生電流i3和i2，從而將作為輸入信號IN1和IN2施加的時鐘信號的相位混合以抵消相位變化，并將作為輸入信號IN1B和IN2B施加的時鐘信號的相位混合以抵消相位變化，且還產(chǎn)生輸出信號OUT，從而對混合時鐘信號相位所產(chǎn)生的電流i3和i2被鏡象以產(chǎn)生電流i4和i1。
圖8是表示響應(yīng)于本發(fā)明另一實(shí)施例的延時鎖定環(huán)路的框圖。圖8的延時鎖定環(huán)路包括分頻器60和68、一鑒相器62、一充電泵64、延時電路66和70、以及一混相器72。延時電路66包括延時單元66-1至66-4，且延時電路70包括延時單元70-1至70-4。
下面解釋圖8中各部分的功能。
分頻器60對外部施加的時鐘信號CLK分頻，并產(chǎn)生分頻時鐘信號DCLK。鑒相器62檢測反饋時鐘信號FCLK和分頻時鐘信號DCLK之間的相位差，且如果反饋時鐘信號的相位先于分頻時鐘信號DCLK的相位，則產(chǎn)生一上升信號UP，如果分頻時鐘信號DCLK的相位先于反饋時鐘信號的相位，則產(chǎn)生一下降信號DN。充電泵64執(zhí)行泵操作，以響應(yīng)于上升信號UP提升一電壓Vc，并執(zhí)行泵操作，以響應(yīng)于下降信號DN降低一電壓Vc。延時電路66接收一時鐘信號CLK，并將一電壓Vc用作延時單元66-1至66-4的電源電壓，以便控制一延時時間以產(chǎn)生4個時鐘信號CLK0、CLK90、CLK180和CLK270，其相互間相位差為90°。延時電路70接收一反相時鐘信號CLKB，并將一電壓Vc用作延時單元70-1至70-4的電源電壓，以便控制一延時時間以產(chǎn)生4個時鐘信號CLKB0、CLKB90、CLKB180和CLKB270，其相互間相位差為90°。分頻器68對延時器66輸出的時鐘信號分頻，以產(chǎn)生反饋時鐘信號FCLK?；煜嗥?2接收時鐘信號CLK0、CLK90、CLK180和CLK270以及反相時鐘信號CLKB0、CLKB90、CLKB180和CLKB270，并按2個信號混合相應(yīng)時鐘信號和反相時鐘信號，以產(chǎn)生校正的時鐘信號CCLK0、CCLK90、CCLK180和CCLK270。
圖1的延時鎖定環(huán)路控制構(gòu)成延時器18和22的延時單元的電容，以響應(yīng)于一預(yù)定位的第一和第二控制信號改變延時時間，而圖8的延時鎖定環(huán)路控制施加到構(gòu)成延時器66和70的延時單元的電源電壓，以響應(yīng)于一電壓Vc改變延時時間。
本發(fā)明的延時鎖定環(huán)路接收外部施加的時鐘信號和反相時鐘信號，以產(chǎn)生具有不同相位差的多個時鐘信號和多個反相時鐘信號，并混合相應(yīng)時鐘信號和反相時鐘信號，以抵消由于電源電壓變化而出現(xiàn)的瞬時相位變化。因此，本發(fā)明的延時鎖定環(huán)路可產(chǎn)生多個校正時鐘信號，其具有精確的相位差90°。
圖9是表示包具有本發(fā)明的延時鎖定環(huán)路的半導(dǎo)體存儲器的框圖。圖9的半導(dǎo)體存儲器包括一存儲單元陣列100、一并串轉(zhuǎn)換電路102、一數(shù)據(jù)輸出緩沖器104、一延時鎖定環(huán)路106、一輸出數(shù)據(jù)選通信號產(chǎn)生電路108、以及一輸出數(shù)據(jù)選通信號緩沖器110。
圖9的半導(dǎo)體存儲器的脈沖串長度為4，且響應(yīng)于4個輸出數(shù)據(jù)選通信號DQS1至DQS4，每次輸出4位輸出數(shù)據(jù)DQ1至DQ4。
下面解釋圖9中各部分的功能。
在讀取操作期間，存儲單元陣列100輸出16位數(shù)據(jù)。并串轉(zhuǎn)換電路102將16位并行數(shù)據(jù)轉(zhuǎn)換成4位串行數(shù)據(jù)并輸出該串行數(shù)據(jù)。數(shù)據(jù)輸出緩沖器104接收4位串行數(shù)據(jù)，并響應(yīng)于各自的數(shù)據(jù)選通信號DQS1至DQS4，按順序輸出輸出數(shù)據(jù)DQ1至DQ4。延時鎖定環(huán)路106接收時鐘信號CLK和反相時鐘信號CLKB，并輸出4個校正時鐘信號CCLK0、CCLK90、CCLK180和CCLK270。輸出數(shù)據(jù)選通信號產(chǎn)生電路108將4個校正的時鐘信號CCLK0、CCLK90、CCLK180和CCLK270按2個進(jìn)行組合，以輸出4個數(shù)據(jù)選通信號DQS1至DQS4。例如，數(shù)據(jù)選通信號DQS1是通過將校正的時鐘信號CCLK0和CCLK270“與”產(chǎn)生的，數(shù)據(jù)選通信號DQS2是通過將校正的時鐘信號CCLK0和CCLK90“與”產(chǎn)生的，數(shù)據(jù)選通信號DQS3是通過將校正的時鐘信號CCLK90和CCLK180“與”產(chǎn)生的，且數(shù)據(jù)選通信號DQS4是通過將校正時鐘信號CCLK180和CCLK270“與”產(chǎn)生的。輸出數(shù)據(jù)選通信號緩沖器110緩沖4個輸出數(shù)據(jù)選通信號DQS1至DQS4，以產(chǎn)生輸出數(shù)據(jù)選通信號DQSO1至DQSO4。
在圖9的半導(dǎo)體存儲器中采用與圖2或圖8有關(guān)的上述延時鎖定環(huán)路，以產(chǎn)生相互間有精確相位差90°的4個校正時鐘信號，并組合4個校正時鐘信號，以產(chǎn)生4個穩(wěn)定的數(shù)據(jù)選通信號。
上面已描述與產(chǎn)生4個時鐘信號的一延時鎖定環(huán)路結(jié)構(gòu)有關(guān)的本發(fā)明實(shí)施例，可是本發(fā)明同樣適用于產(chǎn)生5個或更多時鐘信號的一延時鎖定環(huán)路。
如前所述，本發(fā)明的延時鎖定環(huán)路通過相位混合來抵消由電源電壓變化所產(chǎn)生的相位變化(噪聲)，以產(chǎn)生相互間有精確相位差的多個時鐘信號。此外，具有本發(fā)明延時鎖定環(huán)路的半導(dǎo)體存儲器在讀取操作期間可產(chǎn)生輸出數(shù)據(jù)選通信號，其有精確的相位差。
盡管參照其中的優(yōu)選實(shí)施例對本發(fā)明作了特別的展示和描述，本領(lǐng)域的技術(shù)人員應(yīng)理解可作形式和細(xì)節(jié)上的不同變化而不偏離如權(quán)利要求中所定義的本發(fā)明實(shí)質(zhì)和范圍。
權(quán)利要求
1.一種延時鎖定環(huán)路，包括一鑒相和控制信號發(fā)生器，用于檢測一時鐘信號與一反饋時鐘信號之間的相位差，并產(chǎn)生一隨該相位差變化的多位延時控制信號；一第一延時器，具有預(yù)定數(shù)目的第一延時單元，通過級聯(lián)連接來延遲時鐘信號，以響應(yīng)于多位延時控制信號產(chǎn)生多個輸出時鐘信號和反饋時鐘信號；一第二延時器，具有預(yù)定數(shù)目的第二延時單元，通過級聯(lián)連接來延遲反相時鐘信號，以響應(yīng)于多位延時控制信號產(chǎn)生多個反相輸出時鐘信號；以及一混相器，用于混合多個輸出時鐘信號和多個反相輸出時鐘信號中相應(yīng)時鐘信號的相位，以輸出多個校正的輸出時鐘信號。
2.響應(yīng)于權(quán)利要求1的延時鎖定環(huán)路，其中所述鑒相和控制信號發(fā)生器包括一第一分頻器，用于對所述時鐘信號分頻，以產(chǎn)生一分頻時鐘信號；一第二分頻器，用于對所述第一延時器輸出的反饋時鐘信號分頻，以產(chǎn)生一分頻的反饋時鐘信號；一鑒相器，用于檢測分頻時鐘信號和分頻反饋時鐘信號之間的相位差，以產(chǎn)生一鑒相信號；以及一計(jì)數(shù)部分，用于響應(yīng)于鑒相信號執(zhí)行一計(jì)數(shù)操作，以產(chǎn)生多位控制信號。
3.響應(yīng)于權(quán)利要求2的延時鎖定環(huán)路，其中在初始級中如果分頻時鐘信號的相位先于分頻反饋時鐘信號，則鑒相器產(chǎn)生一第一上升信號作為鑒相信號，且如果分頻反饋時鐘信號的相位先于分頻時鐘信號，則產(chǎn)生一第一下降信號作為鑒相信號，以及在產(chǎn)生第一下降信號之后，如果分頻時鐘信號的相位先于分頻反饋時鐘信號，則產(chǎn)生一第二上升信號，且如果分頻反饋時鐘信號的相位先于分頻時鐘信號，則產(chǎn)生一第二下降信號。
4.響應(yīng)于權(quán)利要求3的延時鎖定環(huán)路，其中所述計(jì)數(shù)部分包括一第一計(jì)數(shù)器，用于響應(yīng)于第一上升信號執(zhí)行一上升計(jì)數(shù)操作，以產(chǎn)生一預(yù)定位的第一控制信號；以及一第二計(jì)數(shù)器，其響應(yīng)于第一下降信號啟用，并響應(yīng)于第二上升信號執(zhí)行一上升計(jì)數(shù)操作，且響應(yīng)于第二下降信號執(zhí)行一下降計(jì)數(shù)操作，以產(chǎn)生一預(yù)定位的第二控制信號；其中多位控制信號由預(yù)定位第一和第二控制信號組成。
5.響應(yīng)于權(quán)利要求4的延時鎖定環(huán)路，其中每個所述預(yù)定數(shù)目的第一延時單元包括一第一緩沖器，用于延遲前一延時單元的輸出信號；以及多個第一開關(guān)晶體管和第一電容器對，其相互并聯(lián)，所述第一開關(guān)晶體管和第一電容器對串聯(lián)在所述第一緩沖器的輸出端與一地電壓之間，其中多個第一開關(guān)晶體管的每個響應(yīng)于預(yù)定位的第一控制信號轉(zhuǎn)換。
6.響應(yīng)于權(quán)利要求4的延時鎖定環(huán)路，其中每個所述預(yù)定數(shù)目的第二延時單元包括一第二緩沖器，用于延遲前一延時單元的輸出信號；以及多個第二開關(guān)晶體管和第二電容器對，其相互并聯(lián)，所述第二開關(guān)晶體管和第二電容器對串聯(lián)在所述第二緩沖器的輸出端與一地電壓之間，其中多個第二開關(guān)晶體管的每個響應(yīng)于預(yù)定位的第二控制信號轉(zhuǎn)換。
7.響應(yīng)于權(quán)利要求4的延時鎖定環(huán)路，其中所述第一計(jì)數(shù)器包括預(yù)定數(shù)目的第一計(jì)數(shù)單元，用于產(chǎn)生各個位的預(yù)定位第一控制信號，其中初始級中第一計(jì)數(shù)單元產(chǎn)生具有低電平的預(yù)定位的第一控制信號，并響應(yīng)于第一上升信號執(zhí)行上升計(jì)數(shù)操作，以增加具有高電平的預(yù)定位的第一控制信號的位數(shù)。
8.響應(yīng)于權(quán)利要求7的延時鎖定環(huán)路，其中每個所述預(yù)定數(shù)目的第一計(jì)數(shù)單元包括一鎖存器，用于初始地將高電平數(shù)據(jù)輸出到一第一節(jié)點(diǎn)，將第一節(jié)點(diǎn)的數(shù)據(jù)反相并輸出到一第二節(jié)點(diǎn)，且將第二節(jié)點(diǎn)的數(shù)據(jù)反相并輸出到第一節(jié)點(diǎn)；以及一復(fù)位電路，用于響應(yīng)于第一上升信號和下一計(jì)數(shù)單元的第二節(jié)點(diǎn)信號，使第一節(jié)點(diǎn)成為低電平。
9.響應(yīng)于權(quán)利要求4的延時鎖定環(huán)路，其中所述第二計(jì)數(shù)器包括預(yù)定數(shù)目的第二計(jì)數(shù)單元，用于產(chǎn)生各個位的預(yù)定位第二控制信號，且第二計(jì)數(shù)單元產(chǎn)生預(yù)定位的第二控制信號，其較高位具有高電平，且剩余位具有低電平，響應(yīng)于第一下降信號啟用，并響應(yīng)于第二上升信號執(zhí)行一上升計(jì)數(shù)操作，以增加具有高電平的預(yù)定位的第二控制信號的位數(shù)，以及響應(yīng)于第二下降信號執(zhí)行一下降計(jì)數(shù)操作，以減少具有高電平的預(yù)定位的第二控制信號的位數(shù)。
10.響應(yīng)于權(quán)利要求9的延時鎖定環(huán)路，其中每個所述預(yù)定數(shù)目的第一計(jì)數(shù)單元包括一鎖存器，用于初始地將高電平數(shù)據(jù)輸出到一第一節(jié)點(diǎn)，將第一節(jié)點(diǎn)數(shù)據(jù)反相并輸出到一第二節(jié)點(diǎn)，且將第二節(jié)點(diǎn)數(shù)據(jù)反相并輸出到第一節(jié)點(diǎn)；一第一復(fù)位電路，用于響應(yīng)于第一上升信號和下一計(jì)數(shù)單元的第二節(jié)點(diǎn)信號，將第一節(jié)點(diǎn)設(shè)置成為低電平；一第二復(fù)位電路，用于響應(yīng)于第二下降信號和前一計(jì)數(shù)單元的第一節(jié)點(diǎn)信號，將第二節(jié)點(diǎn)成設(shè)置為低電平；以及一啟用電路，用于響應(yīng)于第一下降信號為第一和第二復(fù)位電路提供一低電平。
11.響應(yīng)于權(quán)利要求1的延時鎖定環(huán)路，其中所述混相器通過混合多個輸出時鐘信號和多個反相輸出時鐘信號中有相同相位和不同相位變化的一輸出時鐘信號和一反相輸出時鐘信號的相位，以產(chǎn)生多個校正輸出時鐘信號。
12.響應(yīng)于權(quán)利要求11的延時鎖定環(huán)路，其中所述混相器包括一第一電流發(fā)生器，用于響應(yīng)于第一和第二輸入信號產(chǎn)生一第一電流；一第二電流發(fā)生器，用于響應(yīng)于第三和第四輸入信號產(chǎn)生一第二電流；一第一電流鏡，用于對第一電流進(jìn)行鏡象，以產(chǎn)生一第三電流；一第二電流鏡，用于對第二電流進(jìn)行鏡象，以產(chǎn)生一第四電流；一第三電流鏡，用于對第四電流進(jìn)行鏡象，以產(chǎn)生一輸出電壓，其中在多個輸出時鐘信號和多個反相輸出時鐘信號中，有相同相位和不同相位變化的一輸出時鐘信號和一反相輸出時鐘信號為第一和第二輸入信號，且有相反相位和不同相位變化的一輸出時鐘信號和一反相輸出時鐘信號為第三和第四輸入信號。
13.一延時鎖定環(huán)路，包括一鑒相和控制信號發(fā)生器，用于檢測一時鐘信號與一反饋時鐘信號之間的相位差，并產(chǎn)生一隨相位差變化的控制電壓；一第一延時器，具有預(yù)定數(shù)目的第一延時單元，通過級聯(lián)連接來延遲時鐘信號，以響應(yīng)于控制電壓產(chǎn)生多個輸出時鐘信號和反饋時鐘信號；一第二延時器，具有預(yù)定數(shù)目的第二延時單元，通過級聯(lián)連接來延遲一反相時鐘信號，以響應(yīng)于控制電壓產(chǎn)生多個反相輸出時鐘信號；以及一混相器，用于混合多個輸出時鐘信號和多個反相輸出時鐘信號中相應(yīng)時鐘信號的相位，以輸出多個校正輸出時鐘信號。
14.響應(yīng)于權(quán)利要求13的延時鎖定環(huán)路，還包括一第一分頻器，用于對所述時鐘信號分頻，以產(chǎn)生一分頻時鐘信號；一第二分頻器，用于對所述第一延時器輸出的反饋時鐘信號分頻，以產(chǎn)生一分頻反饋時鐘信號；一鑒相器，用于檢測分頻時鐘信號和分頻反饋時鐘信號之間的相位差，以產(chǎn)生一鑒相信號；以及一充電泵，用于響應(yīng)于鑒相信號執(zhí)行泵操作，以產(chǎn)生控制電壓。
15.響應(yīng)于權(quán)利要求14的延時鎖定環(huán)路，其中如果分頻時鐘信號的相位先于分頻反饋時鐘信號，則所述鑒相器產(chǎn)生一上升信號作為鑒相信號，如果分頻反饋時鐘信號的相位先于分頻時鐘信號，則產(chǎn)生一下降信號作為鑒相信號。
16.響應(yīng)于權(quán)利要求13的延時鎖定環(huán)路，其中每個預(yù)定數(shù)目的第一延時單元包括一第一緩沖器，并采用控制電壓作為第一緩沖器的電源電壓以控制一延遲時間。
17.響應(yīng)于權(quán)利要求13的延時鎖定環(huán)路，其中每個預(yù)定數(shù)目的第二延時單元包括一第二緩沖器，并采用控制電壓作為第二緩沖器的電源電壓以控制一延遲時間。
18.響應(yīng)于權(quán)利要求14的延時鎖定環(huán)路，其中所述混相器通過混合多個輸出時鐘信號和多個反相輸出時鐘信號中有相同相位和不同相位變化的一輸出時鐘信號和反相輸出時鐘信號的相位，以產(chǎn)生多個校正的輸出時鐘信號。
19.響應(yīng)于權(quán)利要求18的延時鎖定環(huán)路，其中所述混相器包括一第一電流發(fā)生器，用于響應(yīng)于第一和第二輸入信號產(chǎn)生一第一電流；一第二電流發(fā)生器，用于響應(yīng)于第三和第四輸入信號產(chǎn)生一第二電流；一第一電流鏡，用于對第一電流進(jìn)行鏡象，以產(chǎn)生一第三電流；一第二電流鏡，用于對第二電流進(jìn)行鏡象，以產(chǎn)生一第四電流；一第三電流鏡，用于對第四電流進(jìn)行鏡象，以產(chǎn)生一輸出電壓，其中在多個輸出時鐘信號和多個反相輸出時鐘信號中，有相同相位和不同相位變化的一輸出時鐘信號和一反相輸出時鐘信號為第一和第二輸入信號，且有相反相位和不同相位變化的一輸出時鐘信號和一反相輸出時鐘信號為第三和第四輸入信號。
20.一半導(dǎo)體存儲器，包括一延時鎖定環(huán)路，用于接收一時鐘信號和一反相時鐘信號，以產(chǎn)生多個校正輸出時鐘信號；以及一輸出數(shù)據(jù)選通信號發(fā)生器，用于組合多個校正輸出時鐘信號，以產(chǎn)生多個輸出數(shù)據(jù)選通信號，其中所述延時鎖定環(huán)路包括一鑒相和控制信號發(fā)生器，用于檢測所述時鐘信號與一反饋時鐘信號之間的相位差，并產(chǎn)生一隨相位差變化的多位延時控制信號；一第一延時器，具有預(yù)定數(shù)目的第一延時單元，通過級聯(lián)連接來延遲時鐘信號，以響應(yīng)于多位延時控制信號產(chǎn)生多個輸出時鐘信號和反饋時鐘信號；一第二延時器，具有預(yù)定數(shù)目的第二延時單元，通過級聯(lián)連接來延遲一反相時鐘信號，以響應(yīng)于多位延時控制信號產(chǎn)生多個反相輸出時鐘信號；以及一混相器，用于混合多個輸出時鐘信號和多個反相輸出時鐘信號中相應(yīng)時鐘信號的相位，以輸出多個校正輸出時鐘信號。
21.響應(yīng)于權(quán)利要求20的器件，其中所述鑒相和控制信號發(fā)生器包括一第一分頻器，用于對所述時鐘信號分頻，以產(chǎn)生一分頻時鐘信號；一第二分頻器，用于對所述第一延時器輸出的反饋時鐘信號分頻，以產(chǎn)生一分頻反饋時鐘信號；一鑒相器，用于檢測分頻時鐘信號和分頻反饋時鐘信號之間的相位差，以產(chǎn)生一鑒相信號；以及一計(jì)數(shù)部分，用于響應(yīng)于鑒相信號執(zhí)行一計(jì)數(shù)操作，以產(chǎn)生多位控制信號。
22.響應(yīng)于權(quán)利要求21的器件，其中初始級中如果分頻時鐘信號的相位先于分頻反饋時鐘信號，所述鑒相器產(chǎn)生一第一上升信號作為鑒相信號，且如果分頻反饋時鐘信號的相位先于分頻時鐘信號，則產(chǎn)生一第一下降信號作為鑒相信號，以及在產(chǎn)生第一下降信號之后，如果分頻時鐘信號的相位先于分頻反饋時鐘信號，則產(chǎn)生一第二上升信號，且如果分頻反饋時鐘信號的相位先于分頻時鐘信號，則產(chǎn)生一第二下降信號。
23.響應(yīng)于權(quán)利要求21的器件，其中所述計(jì)數(shù)部分包括一第一計(jì)數(shù)器，用于響應(yīng)于第一上升信號執(zhí)行一上升計(jì)數(shù)操作，以產(chǎn)生一預(yù)定位的第一控制信號；以及一第二計(jì)數(shù)器，其響應(yīng)于第一下降信號啟用，并響應(yīng)于第二上升信號執(zhí)行一上升計(jì)數(shù)操作，且響應(yīng)于第二下降信號執(zhí)行一下降計(jì)數(shù)操作，以產(chǎn)生一預(yù)定位第二控制信號；其中多位控制信號由預(yù)定位的第一和第二控制信號組成。
24.響應(yīng)于權(quán)利要求23的器件，其中每個所述預(yù)定數(shù)目的第一延時單元包括一第一緩沖器，用于延遲前一延時單元的輸出信號；以及多個第一開關(guān)晶體管和第一電容器對，其相互并聯(lián)，所述第一開關(guān)晶體管和第一電容器對串聯(lián)在所述第一緩沖器的輸出端與一地電壓之間，其中多個第一開關(guān)晶體管中每個響應(yīng)于預(yù)定位第一控制信號轉(zhuǎn)換。
25.響應(yīng)于權(quán)利要求23的器件，其中每個所述預(yù)定數(shù)目的第二延時單元包括一第二緩沖器，用于延遲前一延時單元的輸出信號；以及多個第二開關(guān)晶體管和第二電容器對，其相互并聯(lián)，所述第二開關(guān)晶體管和第二電容器對串聯(lián)在所述第二緩沖器的輸出端與一地電壓之間，其中多個第二開關(guān)晶體管中每個響應(yīng)于預(yù)定位的第二控制信號轉(zhuǎn)換。
26.響應(yīng)于權(quán)利要求23的器件，其中所述第一計(jì)數(shù)器包括預(yù)定數(shù)目的第一計(jì)數(shù)單元，用于產(chǎn)生各個位的預(yù)定位第一控制信號，其中初始級中第一計(jì)數(shù)單元產(chǎn)生具有低電平的預(yù)定位第一控制信號，并響應(yīng)于第一上升信號執(zhí)行上升計(jì)數(shù)操作，以增加具有高電平的預(yù)定位第一控制信號的位數(shù)。
27.響應(yīng)于權(quán)利要求23的器件，其中所述第二計(jì)數(shù)器包括預(yù)定數(shù)目的第二計(jì)數(shù)單元，用于產(chǎn)生各個位的預(yù)定位第二控制信號，且第二計(jì)數(shù)單元產(chǎn)生預(yù)定位的第二控制信號，其較高位有高電平，且剩余位有低電平，第二計(jì)數(shù)單元響應(yīng)于第一下降信號啟用，并響應(yīng)于第二上升信號執(zhí)行一上升計(jì)數(shù)操作，以增加具有高電平的預(yù)定位第二控制信號的位數(shù)，以及響應(yīng)于第二下降信號執(zhí)行一下降計(jì)數(shù)操作，以減少具有高電平的預(yù)定位第二控制信號的位數(shù)。
28.響應(yīng)于權(quán)利要求20的器件，其中所述混相器通過混合多個輸出時鐘信號和多個反相輸出時鐘信號中有相同相位和不同相位變化的一輸出時鐘信號和一反相輸出時鐘信號的相位，以產(chǎn)生多個校正輸出時鐘信號。
29.響應(yīng)于權(quán)利要求28的器件，其中所述混相器包括一第一電流發(fā)生器，用于響應(yīng)于第一和第二輸入信號產(chǎn)生一第一電流；一第二電流發(fā)生器，用于響應(yīng)于第三和第四輸入信號產(chǎn)生一第二電流；一第一電流，用于對第一電流進(jìn)行鏡象，以產(chǎn)生一第三電流；一第二電流，用于對第二電流進(jìn)行鏡象，以產(chǎn)生一第四電流；一第三電流，用于對第四電流進(jìn)行鏡象，以產(chǎn)生一輸出電壓，其中在多個輸出時鐘信號和多個反相輸出時鐘信號中，有相同相位和不同相位變化的一輸出時鐘信號和一反相輸出時鐘信號為第一和第二輸入信號，且有相反相位和不同相位變化的一輸出時鐘信號和一反相輸出時鐘信號為第三和第四輸入信號。
30.一半導(dǎo)體存儲器，包括一延時鎖定環(huán)路，用于接收一時鐘信號和一反相時鐘信號，以產(chǎn)生多個校正輸出時鐘信號；以及一輸出數(shù)據(jù)選通信號發(fā)生器，用于組合多個校正輸出時鐘信號，以產(chǎn)生多個輸出數(shù)據(jù)選通信號，其中所述延時鎖定環(huán)路包括一鑒相和控制信號發(fā)生器，用于檢測所述時鐘信號與一反饋時鐘信號之間的相位差，并產(chǎn)生一隨相位差變化的控制電壓；一第一延時器，具有預(yù)定數(shù)目的第一延時單元，通過級聯(lián)連接來延遲時鐘信號，以響應(yīng)于控制電壓產(chǎn)生多個輸出時鐘信號和反饋時鐘信號；一第二延時器，具有預(yù)定數(shù)目的第二延時單元，通過級聯(lián)連接來延遲一反相時鐘信號，以響應(yīng)于控制電壓產(chǎn)生多個反相輸出時鐘信號；以及一混相器，用于混合多個輸出時鐘信號和多個反相輸出時鐘信號中相應(yīng)時鐘信號的相位，以輸出多個校正的輸出時鐘信號。
31.響應(yīng)于權(quán)利要求30的器件，還包括一第一分頻器，用于對所述時鐘信號分頻，以產(chǎn)生一分頻時鐘信號；一第二分頻器，用于對所述第一延時器輸出的反饋時鐘信號分頻，以產(chǎn)生一分頻反饋時鐘信號；一鑒相器，用于檢測分頻時鐘信號和分頻反饋時鐘信號之間的相位差，以產(chǎn)生一鑒相信號；以及一充電泵，用于響應(yīng)于鑒相信號執(zhí)行泵操作，以產(chǎn)生控制電壓。
32.響應(yīng)于權(quán)利要求31的器件，其中如果分頻時鐘信號的相位先于分頻反饋時鐘信號，則所述鑒相器產(chǎn)生一上升信號作為鑒相信號，如果分頻反饋時鐘信號的相位先于分頻時鐘信號，則產(chǎn)生一下降信號作為鑒相信號。
33.響應(yīng)于權(quán)利要求30的器件，其中每個預(yù)定數(shù)目的第一延時單元包括一第一緩沖器，并采用控制電壓作為第一緩沖器的電源電壓以控制一延遲時間。
34.響應(yīng)于權(quán)利要求30的器件，其中每個預(yù)定數(shù)目的第二延時單元包括一第二緩沖器，并采用控制電壓作為第二緩沖器的電源電壓以控制一延遲時間。
35.響應(yīng)于權(quán)利要求30的器件，其中所述混相器通過混合多個輸出時鐘信號和多個反相輸出時鐘信號中有相同相位和不同相位變化的一輸出時鐘信號和一反相輸出時鐘信號的相位，以產(chǎn)生多個校正輸出時鐘信號。
36.響應(yīng)于權(quán)利要求35的器件，其中所述混相器包括一第一電流發(fā)生器，用于響應(yīng)于第一和第二輸入信號產(chǎn)生一第一電流；一第二電流發(fā)生器，用于響應(yīng)于第三和第四輸入信號產(chǎn)生一第二電流；一第一電流鏡，用于對第一電流進(jìn)行鏡象，以產(chǎn)生一第三電流；一第二電流鏡，用于對第二電流進(jìn)行鏡象，以產(chǎn)生一第四電流；一第三電流鏡，用于對第四電流進(jìn)行鏡象，以產(chǎn)生一輸出電壓，其中在多個輸出時鐘信號和多個反相輸出時鐘信號中，有相同相位和不同相位變化的一輸出時鐘信號和一反相輸出時鐘信號為第一和第二輸入信號，且有相反相位和不同相位變化的一輸出時鐘信號和一反相輸出時鐘信號為第三和第四輸入信號。
全文摘要
在一延時鎖定環(huán)路和一具有它的半導(dǎo)體存儲器中，延時鎖定環(huán)路包括一鑒相和控制信號發(fā)生器，用于檢測一時鐘信號與一反饋時鐘信號之間的相位差，并產(chǎn)生一隨相位差變化的多位延時控制信號；一第一延時器，具有預(yù)定數(shù)目的第一延時單元，通過級聯(lián)連接來延遲時鐘信號，以響應(yīng)于多位延時控制信號產(chǎn)生多個輸出時鐘信號和反饋時鐘信號；一第二延時器，具有預(yù)定數(shù)目的第二延時單元，通過級聯(lián)連接來延遲一反相時鐘信號，以響應(yīng)于多位延時控制信號產(chǎn)生多個反相輸出時鐘信號；以及一混相器，用于混合多個輸出時鐘信號和多個反相輸出時鐘信號中相應(yīng)時鐘信號的相位，以輸出多個校正輸出時鐘信號。
文檔編號G11C7/22GK1801625SQ20051012032
公開日2006年7月12日 申請日期2005年11月8日 優(yōu)先權(quán)日2004年11月8日
發(fā)明者全英珍 申請人:三星電子株式會社