專利名稱：存儲(chǔ)器和半導(dǎo)體設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)器和半導(dǎo)體設(shè)備，并特別涉及一種在寫序列或者擦除序列期間檢測(cè)每個(gè)存儲(chǔ)元件的狀態(tài)以減少寫入或者擦除所必需的時(shí)間的存儲(chǔ)器和半導(dǎo)體設(shè)備。
背景技術(shù)：
在諸如計(jì)算機(jī)的信息儀器中，高速和高密度動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)被廣泛用作隨機(jī)存取存儲(chǔ)器。
DRAM是易失性的，即當(dāng)斷電時(shí)其丟失信息。因此，斷電時(shí)不丟失信息的非易失性存儲(chǔ)器更可取。
很有前途的非易失性存儲(chǔ)器包括鐵電體存儲(chǔ)器(FeRAM)、磁存儲(chǔ)器(MRAM)、相變存儲(chǔ)器、和阻變存儲(chǔ)器，諸如可編程金屬化單元(programmablemetallization cell，PMC)或者電阻RAM(resistance RAM，RRAM)。
即使不供電時(shí)，這些存儲(chǔ)器也能夠?qū)⑺鶎懭氲男畔⒈３州^長(zhǎng)時(shí)間。由于上面的存儲(chǔ)器是非易失性的，所以刷新是不必要的。據(jù)此，功耗可以被降低用于刷新的量。
此外，在非易失性存儲(chǔ)器諸如PMC或RRAM中，用于存儲(chǔ)和保持信息的存儲(chǔ)層包含具有電阻依賴于所施加的電壓或電流的特性的材料。此外，每個(gè)存儲(chǔ)元件具有下述相對(duì)簡(jiǎn)單的結(jié)構(gòu)，其中兩個(gè)電極之間安排有存儲(chǔ)層，并且在兩個(gè)電極之間施加電流或電壓。據(jù)此，每個(gè)存儲(chǔ)元件易于小型化。
PMC被構(gòu)造為使得包含預(yù)定金屬的離子導(dǎo)電體被安排在兩個(gè)電極之間并且兩個(gè)電極中的任一個(gè)也包含與離子導(dǎo)電體中相同的金屬。該結(jié)構(gòu)具有下述屬性，即當(dāng)在兩個(gè)電極之間施加電壓時(shí)，離子導(dǎo)電體的電氣特性諸如電阻或電容發(fā)生變化。PMC利用了上述屬性。
PCT日本譯文專利公開(kāi)No.2002-536840(專利文獻(xiàn)1)公開(kāi)了一種PMC結(jié)構(gòu)的示例。在該示例中，離子導(dǎo)電體包括氧屬元素化物(chalcogenide)和金屬的固溶體，例如無(wú)定形GeS或無(wú)定形GeSe，并且兩個(gè)電極中的任一個(gè)包含銀、銅或鋅。
RRAM結(jié)構(gòu)的示例公開(kāi)在例如“Novel Colossal Magnetoresistive ThinFilm Nonvolatile Resistance Random Access Memory(RRAM)”，W.W.Zhuan etal.，Technical Digest“International Electron Devices Meeting”，2002，p.193(非專利文獻(xiàn)1)中。在該示例中，將多晶PrCaMnO3的薄膜安排在兩個(gè)電極之間并且將電壓脈沖或者電流脈沖施加在兩個(gè)電極之間，從而顯著地改變用作記錄層的薄膜的電阻。在記錄(寫)信息過(guò)程中所施加的電壓脈沖的極性與在擦除信息過(guò)程中所施加的不同。
另一種RRAM結(jié)構(gòu)的示例公開(kāi)在例如“Reproducible Switching Effect inThin Oxide Films for Memory Applications”，A.Beck et al.，Applied PhysicsLetters，2000，Vol.77，pp.139-141(非專利文獻(xiàn)2)中。在該示例中，將摻雜(doped)有少量Cr的單晶或者多晶SrZrO3的薄膜安排在兩個(gè)電極之間并且提供電流以在電極之間流動(dòng)，從而改變用作記錄層的薄膜的電阻。
非專利文獻(xiàn)2示出了記錄層的I-V特性。記錄或擦除的閾值電壓是±0.5V。在該結(jié)構(gòu)中，可以通過(guò)施加電壓脈沖來(lái)記錄和擦除信息。必要的脈沖電壓是±1.1V并且必要的脈沖寬度是2ms。此外，可以執(zhí)行高速記錄和擦除。非專利文獻(xiàn)2報(bào)告了使用100ns的電壓脈沖寬度的操作。在這種情況下，必要的脈沖電壓是±5V。
在FeRAM中，目前難于執(zhí)行非破壞性的讀取。不幸的是，由于執(zhí)行了破壞性的讀取，所以讀取速度低。此外，F(xiàn)eRAM在讀取或?qū)懭霑r(shí)具有有限次數(shù)的極性反轉(zhuǎn)。這導(dǎo)致可重寫次數(shù)的限制。
MRAM在記錄時(shí)需要磁場(chǎng)。由于磁場(chǎng)是由提供到線路的電流產(chǎn)生的，所以大量電流是記錄所必需的。
至于相變存儲(chǔ)器，施加具有相同極性和不同電平的電壓以記錄數(shù)據(jù)。在相變存儲(chǔ)器中，切換依賴于溫度。不利的是，相變存儲(chǔ)器對(duì)于環(huán)境溫度的改變很敏感。
在專利文獻(xiàn)1所公開(kāi)的PMC中，無(wú)定形Ges或無(wú)定形GeSe的結(jié)晶溫度約為200℃。如果使離子導(dǎo)電體結(jié)晶，則改變了屬性。不幸的是，該材料在實(shí)際制造存儲(chǔ)元件的步驟中，例如在形成CVD絕緣膜或者保護(hù)膜的步驟中，不能夠抵抗高溫。
非專利文獻(xiàn)1和2中所公開(kāi)的提出用于PRAM的存儲(chǔ)層分別由晶體材料制成。據(jù)此，存在下述問(wèn)題約600℃的熱處理是必要的。要生產(chǎn)每種所提出材料的單晶體非常困難。在使用每個(gè)材料的多晶體時(shí)，由于晶界的影響難于使存儲(chǔ)元件小型化。
為了解決上述問(wèn)題，例如，日本專利申請(qǐng)No.2004-22121(專利文獻(xiàn)2)提出了一種包括存儲(chǔ)單元的存儲(chǔ)器。在該存儲(chǔ)器中，每個(gè)存儲(chǔ)單元包括存儲(chǔ)元件和與該存儲(chǔ)元件串聯(lián)的用作負(fù)載的電路元件。該存儲(chǔ)元件具有下述特性，使得電阻由于跨越存儲(chǔ)元件施加等于或者高于閾值電壓的電壓而變化。存儲(chǔ)元件的電阻和電路元件的電阻組合成存儲(chǔ)單元的組合電阻。該存儲(chǔ)器具有下述特性當(dāng)施加在存儲(chǔ)元件與電路元件之間的電壓等于或者高于閾值電壓時(shí)，在存儲(chǔ)元件的電阻從高值變到低值之后獲得的組合電阻具有與電壓電平無(wú)關(guān)的基本恒定值。根據(jù)所提出的存儲(chǔ)器，可以實(shí)現(xiàn)穩(wěn)定的記錄并且減少記錄所需的時(shí)間。

發(fā)明內(nèi)容
假設(shè)用于將存儲(chǔ)元件的電阻從高值變到低值的操作被定義為寫入，而用于將存儲(chǔ)元件的電阻從低值變到高值的操作被定義為擦除，以及用于確定存儲(chǔ)元件是導(dǎo)電還是絕緣的操作被定義為讀取。寫操作之后的電阻依賴于脈沖電壓的電平或者脈沖寬度。脈沖電壓電平或者脈沖寬度的波動(dòng)導(dǎo)致寫操作之后的電阻的波動(dòng)。為了確保寫操作，有必要在寫操作之后執(zhí)行校驗(yàn)信息的描述的步驟。
例如，根據(jù)一種方案，在寫操作之后，寫入存儲(chǔ)元件中的信息的描述被讀出并且被校驗(yàn)。如果存儲(chǔ)元件的電阻與期望的電阻不同，則必須重寫信息以將該電阻校正為期望的值。
換言之，在寫序列完成之后，啟動(dòng)讀序列，并且將讀取的數(shù)據(jù)與寫入的數(shù)據(jù)進(jìn)行比較以確定數(shù)據(jù)是否可以被正確寫入。根據(jù)上述方案，單獨(dú)執(zhí)行寫序列和讀序列。因而，因?yàn)閷懖僮靼ㄐｒ?yàn)步驟，所以必須執(zhí)行兩個(gè)序列。不利地，這導(dǎo)致記錄需要較長(zhǎng)的時(shí)間。例如，難于以高速重寫數(shù)據(jù)。
擦除之后的電阻類似地依賴于脈沖電壓的電平或者脈沖寬度。脈沖電壓電平或者脈沖寬度的波動(dòng)導(dǎo)致擦除操作之后的電阻的波動(dòng)。為了確保擦除操作，有必要在擦除操作之后執(zhí)行校驗(yàn)信息的描述的步驟。因而，與寫操作類似，因?yàn)椴脸僮靼ㄐｒ?yàn)步驟，所以必須執(zhí)行兩個(gè)序列。，這導(dǎo)致擦除需要較長(zhǎng)的時(shí)間。
日本未經(jīng)審查的專利申請(qǐng)公開(kāi)No.2004-158143公開(kāi)了一種用于阻變存儲(chǔ)元件的高速校驗(yàn)機(jī)制的技術(shù)。根據(jù)該技術(shù)，將程序脈沖施加于存儲(chǔ)單元，并且隨后執(zhí)行校驗(yàn)操作而不改變施加到對(duì)應(yīng)字線的電壓。實(shí)際上，寫序列(程序脈沖的施加)和讀序列(校驗(yàn)操作)是單獨(dú)實(shí)現(xiàn)的。
考慮到上述缺點(diǎn)提出了本發(fā)明，并且本發(fā)明希望提供一種能夠減少寫入和擦除所需的時(shí)間的存儲(chǔ)器和半導(dǎo)體設(shè)備。
根據(jù)本發(fā)明的實(shí)施例，提供了一種存儲(chǔ)器，該存儲(chǔ)器包括以矩陣形式排列的存儲(chǔ)元件、電路和檢測(cè)單元。每個(gè)存儲(chǔ)元件具有下述特性，當(dāng)將電平等于或者高于第一閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，該存儲(chǔ)元件從第一狀態(tài)變?yōu)榈诙顟B(tài)，以及當(dāng)將電平等于或者高于第二閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，該存儲(chǔ)元件從第二狀態(tài)變?yōu)榈谝粻顟B(tài)，第一和第二閾值信號(hào)的極性彼此不同。該電路施加電信號(hào)到存儲(chǔ)元件。每個(gè)檢測(cè)單元測(cè)量從對(duì)應(yīng)的電路開(kāi)始向存儲(chǔ)元件施加電信號(hào)時(shí)起流過(guò)對(duì)應(yīng)存儲(chǔ)元件的電流或者施加給存儲(chǔ)元件的電壓，以便檢測(cè)該存儲(chǔ)元件處于第一還是第二狀態(tài)。
據(jù)此，在寫序列或者擦除序列期間，可以由對(duì)應(yīng)的檢測(cè)單元來(lái)確定存儲(chǔ)元件處于第一還是第二狀態(tài)。
根據(jù)本發(fā)明的實(shí)施例，提供了一種存儲(chǔ)器，該存儲(chǔ)器包括以矩陣形式排列的存儲(chǔ)元件、電路、和檢測(cè)單元。每個(gè)存儲(chǔ)元件具有下述特性，當(dāng)將電平等于或者高于第一閾值信號(hào)的電平的電信號(hào)施加到存儲(chǔ)元件時(shí)，存儲(chǔ)元件的電阻從高值變?yōu)榈椭担约爱?dāng)將電平等于或者高于第二閾值信號(hào)的電平的電信號(hào)施加到存儲(chǔ)元件時(shí)，其電阻從低值變?yōu)楦咧?，第一和第二閾值信?hào)的極性彼此不同。該電路施加電信號(hào)到存儲(chǔ)元件。每個(gè)檢測(cè)單元測(cè)量從對(duì)應(yīng)的電路開(kāi)始向存儲(chǔ)元件施加電信號(hào)時(shí)起流過(guò)對(duì)應(yīng)存儲(chǔ)元件的電流或者施加給存儲(chǔ)元件的電壓，以便檢測(cè)存儲(chǔ)元件的電阻是高還是低。
根據(jù)本發(fā)明實(shí)施例，提供了一種具有存儲(chǔ)器的半導(dǎo)體設(shè)備，該存儲(chǔ)器包括以矩陣形式排列的存儲(chǔ)元件、電路、和檢測(cè)單元。每個(gè)存儲(chǔ)元件具有下述特性，當(dāng)將電平等于或者高于第一閾值信號(hào)的電平的電信號(hào)施加到存儲(chǔ)元件時(shí)，存儲(chǔ)元件的電阻從高值變?yōu)榈椭担约爱?dāng)將電平等于或者高于第二閾值信號(hào)的電平的電信號(hào)施加到存儲(chǔ)元件時(shí)，其電阻從低值變?yōu)楦咧?，第一和第二閾值信?hào)的極性彼此不同。該電路施加電信號(hào)到存儲(chǔ)元件。每個(gè)檢測(cè)單元測(cè)量從對(duì)應(yīng)的電路開(kāi)始向存儲(chǔ)元件施加電信號(hào)時(shí)起流過(guò)對(duì)應(yīng)存儲(chǔ)元件的電流或者施加到存儲(chǔ)元件的電壓，以便檢測(cè)存儲(chǔ)元件的電阻是高還是低。
據(jù)此，在寫序列或擦除序列期間，可以由對(duì)應(yīng)的檢測(cè)單元來(lái)檢測(cè)存儲(chǔ)元件的電阻是高還是低。
根據(jù)基于本發(fā)明實(shí)施例的存儲(chǔ)器和半導(dǎo)體設(shè)備，可以在寫序列或者擦除序列期間檢測(cè)存儲(chǔ)元件是否變?yōu)槠谕麪顟B(tài)。有利地，不需要曾經(jīng)必要的、寫序列或者擦除序列之后的讀序列。這樣，可以減少寫操作所必需的時(shí)間和擦除操作所必需的時(shí)間。


圖1是示出了存儲(chǔ)元件(1)的電流-電壓特性的圖；圖2A和2B是每個(gè)解釋根據(jù)本發(fā)明實(shí)施例的在存儲(chǔ)器中使用的存儲(chǔ)單元的電路圖；圖3是解釋根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器的電路圖；圖4是解釋根據(jù)本發(fā)明實(shí)施例的另一存儲(chǔ)器的電路圖；圖5是解釋根據(jù)本發(fā)明實(shí)施例的另一存儲(chǔ)器的電路圖；圖6是解釋根據(jù)本發(fā)明實(shí)施例的另一存儲(chǔ)器的電路圖；圖7A和7B是解釋存儲(chǔ)單元的寫操作的示例的圖；圖8A和8B是解釋用于確定是否執(zhí)行了寫操作的其它方法中的第一方法的圖；圖9是示出存儲(chǔ)元件(2)的電流-電阻特性的圖；圖10是解釋第一方法的變形的圖；圖11A和11B是解釋用于確定是否執(zhí)行了寫操作的其它方法中的第二方法的圖；以及圖12A和12B是解釋存儲(chǔ)單元的擦除操作的示例的圖。
具體實(shí)施例方式
下面將參考附圖描述本發(fā)明的實(shí)施例以提供對(duì)本發(fā)明的理解。在下面的實(shí)施例中，阻變存儲(chǔ)元件(下文中，稱作存儲(chǔ)元件)用在每個(gè)存儲(chǔ)單元中，而存儲(chǔ)器包括這樣的存儲(chǔ)單元。
圖1是示出了根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器中使用的存儲(chǔ)元件(1)的電流-電壓(I-V)特性的圖。
具有圖1所示的I-V特性的存儲(chǔ)元件(1)包括例如下述存儲(chǔ)元件，該存儲(chǔ)元件包括第一和第二電極(例如下電極和上電極)以及安排在第一與第二電極之間的存儲(chǔ)層，該存儲(chǔ)層包括無(wú)定形薄膜，諸如稀土氧化膜。
在存儲(chǔ)元件(1)的初始狀態(tài)下，其電阻是大的(例如1MΩ或者更高)，即電流難于通過(guò)其流動(dòng)。當(dāng)如圖1所示施加了+1.1X[V](例如+0.5V)的電壓或者更高的電壓時(shí)，電流急劇增加并且電阻降低(到例如幾KΩ)。然后，存儲(chǔ)元件(1)呈現(xiàn)出歐姆特性并且與電壓成正比的電流流過(guò)該存儲(chǔ)元件。換言之，電阻指示恒定值。這之后，當(dāng)電壓返回到0V時(shí)，電阻被保持(在低值)。
在下面的描述中，上述操作將被稱為寫操作并且這樣的狀態(tài)將被稱為導(dǎo)電。此時(shí)施加的電壓將被稱為寫閾值電壓。
將具有與寫操作時(shí)相反極性的電壓施加給存儲(chǔ)元件(1)并增加所施加的電壓。當(dāng)將-1.1X[V](例如-0.5V)的電壓施加給存儲(chǔ)元件(1)時(shí)，流過(guò)其的電流急劇降低，即電阻快速增加。該電阻變到與初始狀態(tài)下的電阻相等的高值(例如1MΩ或者更高)。這之后，即使電壓返回到0V，電阻也被保持(在高值)。
在下面的描述中，上述操作將被稱為擦除操作并且這樣的狀態(tài)將被稱為絕緣。此時(shí)施加的電壓將被稱作擦除閾值電壓。
如上所述，當(dāng)將正或者負(fù)電壓施加給存儲(chǔ)元件(1)時(shí)，其電阻可以在幾KΩ到近似1MΩ的范圍內(nèi)可逆地變化。當(dāng)沒(méi)有施加電壓給存儲(chǔ)元件(1)時(shí)，即當(dāng)電壓是0V時(shí)，可以獲得導(dǎo)電狀態(tài)和絕緣狀態(tài)這兩個(gè)狀態(tài)。允許這些狀態(tài)分別對(duì)應(yīng)于數(shù)據(jù)“1”和數(shù)據(jù)“0”。這樣，可以存儲(chǔ)1比特的數(shù)據(jù)。
在圖1中，所施加的電壓在-2X到2X范圍內(nèi)。如果所施加的電壓高于+2X V，則根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器中所使用的存儲(chǔ)元件(1)的電阻變化非常小。
圖2A和2B是解釋根據(jù)本發(fā)明實(shí)施例的存儲(chǔ)器中所使用的存儲(chǔ)單元的電路圖。存儲(chǔ)單元C包括存儲(chǔ)元件(1)A和MOS晶體管T，該MOS晶體管T的一端串聯(lián)到存儲(chǔ)元件(1)A的一端。
將端電壓V1施加給存儲(chǔ)元件(1)A的另一端。將端電壓V2施加給MOS晶體管T的另一端(例如，源極端)。將柵壓Vgs施加給MOS晶體管T的柵極。
將端電壓V1和V2施加給構(gòu)成一個(gè)存儲(chǔ)單元的存儲(chǔ)元件(1)A和MOS晶體管T的相應(yīng)端，從而在兩端之間產(chǎn)生了電位差V(＝|V2-V1|)。
通常，寫操作時(shí)存儲(chǔ)元件(1)的電阻優(yōu)選地等于或者高于MOS晶體管的導(dǎo)通電阻。原因如下當(dāng)存儲(chǔ)元件(1)的電阻在擦除操作的開(kāi)始為低時(shí)，兩端之間的電位差的大部分集中在MOS晶體管上，從而損失了功率。不利地，所施加的電壓不能有效地用于改變存儲(chǔ)元件(1)的電阻。另一方面，在寫操作的開(kāi)始，存儲(chǔ)元件(1)的電阻足夠高，電壓的大部分被施加給存儲(chǔ)元件(1)。上述問(wèn)題不發(fā)生。
關(guān)于存儲(chǔ)元件(1)的極性和MOS晶體管的極性，圖2A和2B中所示的兩種類型的存儲(chǔ)單元配置是可能的。
在圖2A和2B的每個(gè)中，存儲(chǔ)元件(1)上的箭頭表示極性。當(dāng)沿箭頭所示的方向施加電壓時(shí)，存儲(chǔ)元件(1)從絕緣狀態(tài)變到導(dǎo)電狀態(tài)，即執(zhí)行寫操作。
圖3到6是解釋應(yīng)用本發(fā)明的存儲(chǔ)器(存儲(chǔ)陣列)的示例的電路圖。每個(gè)存儲(chǔ)陣列包括以矩陣形式排列的圖2A或2B中所示的存儲(chǔ)單元。根據(jù)存儲(chǔ)元件(1)的極性、MOS晶體管的極性、以及存儲(chǔ)元件(1)與MOS晶體管之間的排列關(guān)系，圖3到6中所示的四種類型的存儲(chǔ)陣列是可能的。
圖3到6中的存儲(chǔ)陣列以相同的方式工作。據(jù)此，作為示例將描述圖3中的電路。
參考圖3，存儲(chǔ)器包括具有(m+1)行和(n+1)列的矩陣形式的存儲(chǔ)單元。如圖2A和2B所示，每個(gè)存儲(chǔ)單元包括存儲(chǔ)元件(1)和MOS晶體管，存儲(chǔ)元件(1)的一端連接到MOS晶體管的一端(漏極)。
每個(gè)MOS晶體管T的柵極連接到字線W(W0到Wm)。MOS晶體管的另一端(源極)連接到源極線S(S0到Sm)。存儲(chǔ)元件(1)的另一端連接到位線B(B0到Bn)。每個(gè)位線B連接到位譯碼器BD(BD0到BDn)，其用作線B的電壓控制電路。每個(gè)字線W連接到行譯碼器RD(RD0到RDm)，其用作線W的電壓控制電路。每個(gè)源極線S連接到源極譯碼器(SD0到SDm)，其用作線S的電壓控制電路。
每個(gè)位譯碼器BD(BD0到BDn)包括p型MOS晶體管s(s0到sn)、n型MOS晶體管t(t0到tn)、和讀出放大器u(u0到un)。p型MOS晶體管s的一端連接到電源電壓VDD(1.8V)。其另一端連接到對(duì)應(yīng)的位線B。n型MOS晶體管t的一端連接到地電位。其另一端連接到對(duì)應(yīng)的位線B。將寫信號(hào)X施加給p型MOS晶體管s的柵極端和n型MOS晶體管t的柵極端中的每個(gè)。當(dāng)寫信號(hào)處于高電平(下文中，稱之為H電平)時(shí)，p型MOS晶體管s截止而n型MOS晶體管t導(dǎo)通。當(dāng)寫信號(hào)X處于低電平(下文中，稱之為L(zhǎng)電平)時(shí)，p型MOS晶體管s導(dǎo)通而n型MOS晶體管t截止。每個(gè)讀出放大器u連接到對(duì)應(yīng)的位線B以便測(cè)量位線B的電位。
在具有上述配置的存儲(chǔ)器中，可以下面的方式執(zhí)行寫操作和擦除操作。在寫操作或者擦除之前，每個(gè)位線的電位等于每個(gè)源極線的電位，并且存儲(chǔ)單元之間的電位差是0V。
寫操作(參見(jiàn)圖7A)[1]為了將信息寫到存儲(chǔ)單元中，首先，對(duì)應(yīng)的行譯碼器RD施加?xùn)艍篤gs給對(duì)應(yīng)的字線W以導(dǎo)通存儲(chǔ)單元中的MOS晶體管T的柵極。此外，對(duì)應(yīng)的源極譯碼器SD施加地電位給對(duì)應(yīng)的源極線S。
隨后，把要提供給對(duì)應(yīng)的位譯碼器BD中的p型MOS晶體管s和n型MOS晶體管t的每個(gè)的柵極端的寫信號(hào)X設(shè)置為L(zhǎng)電平以導(dǎo)通P型MOS晶體管s，由此施加寫電壓給對(duì)應(yīng)的位線B。結(jié)果，將等于或者高于寫閾值電壓的電壓施加給存儲(chǔ)元件(1)，從而將信息寫到存儲(chǔ)元件(1)中。
在經(jīng)過(guò)足夠的時(shí)間之后，對(duì)應(yīng)的位線的電位處于恒定值(即，處于穩(wěn)態(tài))。測(cè)量位線B的電位以確定是否執(zhí)行了寫操作。
換言之，如果執(zhí)行了寫操作并且存儲(chǔ)元件(1)切換到導(dǎo)電狀態(tài)，則對(duì)應(yīng)位線B的電位由p型MOS晶體管s的導(dǎo)通電阻對(duì)存儲(chǔ)單元的電阻的比率來(lái)確定。當(dāng)p型MOS晶體管s的導(dǎo)通電阻約為存儲(chǔ)單元電阻的10倍時(shí)，位線電位約為1.7V(參考圖7A中的符號(hào)a)。另一方面，如果沒(méi)有執(zhí)行寫操作并且存儲(chǔ)元件(1)被維持在絕緣狀態(tài)，則非常小的電流流過(guò)存儲(chǔ)單元。因此，位線電位約為1.8V(參考圖7A中的符號(hào)b)。因而，將讀出放大器u的參考電位設(shè)置為1.75V并且測(cè)量位線電位。當(dāng)位線電位是1.75V或更低時(shí)，確定執(zhí)行了寫操作并且存儲(chǔ)元件(1)被切換到了導(dǎo)電狀態(tài)。
在確認(rèn)存儲(chǔ)元件(1)切換到導(dǎo)電狀態(tài)并且執(zhí)行了寫操作之后，將寫信號(hào)X設(shè)置為H電平并且引發(fā)相應(yīng)字線W的下降沿，從而終止了寫操作。
在上面的情況下，寫信號(hào)X在字線W的上升沿之后變成L電平?；蛘?，如圖7B所示，在將寫信號(hào)X設(shè)置為L(zhǎng)電平之后，可以引發(fā)字線W的上升沿。
為了不對(duì)其中不一定記錄有信息的每個(gè)存儲(chǔ)單元執(zhí)行寫操作，將0V電壓施加給除了與其中必須記錄信息的存儲(chǔ)單元對(duì)應(yīng)的字線之外的字線，并且要施加給除了與其中必須記錄信息的存儲(chǔ)單元對(duì)應(yīng)的位線B之外的位線B的電位與施加給除了與此對(duì)應(yīng)的源極線S之外的源極線S的電位相同。
在上面的描述中，根據(jù)本發(fā)明，測(cè)量施加給存儲(chǔ)元件(1)的電壓，更具體地，測(cè)量通過(guò)施加電壓給存儲(chǔ)元件(1)而在相應(yīng)的位譯碼器BD中引起的壓降以便確定在存儲(chǔ)元件(1)中是否執(zhí)行了寫操作。用于確定是否執(zhí)行了寫操作的方法并不限于位譯碼器BD中發(fā)生的壓降的測(cè)量。
下面將描述用于確定是否執(zhí)行了寫操作的其它方法。根據(jù)這些方法，測(cè)量流過(guò)存儲(chǔ)元件的電流，更具體地，測(cè)量由流過(guò)存儲(chǔ)元件的電流而改變的電壓以便確定在存儲(chǔ)元件中是否執(zhí)行了寫操作。
第一方法圖8A是解釋用于確定是否執(zhí)行了寫操作的其它方法中的第一方法的位譯碼器的示意圖。位譯碼器BDx包括負(fù)載p型MOS晶體管(下文中，稱之為負(fù)載PMOS)1、控制n型MOS晶體管(下文中，稱之為控制NMOS)2、和讀出放大器3。負(fù)載PMOS 1的一端連接到控制NMOS 2的一端。負(fù)載PMOS 1的另一端連接到電源電壓VDD(2.5V)?？刂芅MOS 2的另一端連接到位線Bx。負(fù)載PMOS 1的柵極端連接到控制NMOS 2的一端。將寫信號(hào)X施加給控制NMOS 2的柵極端。安排讀出放大器3以測(cè)量負(fù)載PMOS 1中出現(xiàn)的壓降?？刂芅MOS 2的柵極的寬度足夠大。在過(guò)去足夠的時(shí)間之后，位線的電位不依賴于存儲(chǔ)元件(1)的電阻并且通過(guò)[(控制NMOS 2的柵壓)-(控制NMOS 2的閾值電壓)]而獲得，例如其是1.0V。
在使用具有上述配置的位譯碼器BDx時(shí)，在穩(wěn)態(tài)下，施加給存儲(chǔ)單元的電壓不依賴于相應(yīng)存儲(chǔ)元件(1)的電阻而基本上恒定，并且流過(guò)存儲(chǔ)單元的電流依賴于存儲(chǔ)元件(1)的電阻。由于流過(guò)存儲(chǔ)單元的電流等于流過(guò)相應(yīng)負(fù)載PMOS 1的電流，所以測(cè)量由流過(guò)負(fù)載PMOS 1的電流而發(fā)生的壓降，從而確定在存儲(chǔ)單元中是否執(zhí)行了寫操作。
換言之，如果執(zhí)行了寫操作并且存儲(chǔ)元件(1)切換到導(dǎo)電狀態(tài)，則電流流過(guò)相應(yīng)的負(fù)載PMOS 1(參考圖8B中的符號(hào)c)。依賴于電流值，而在控制NMOS 2中發(fā)生壓降。這樣，圖8A中點(diǎn)J處的電位變化(參考圖8B中的符號(hào)f)。另一方面，如果沒(méi)有執(zhí)行寫操作并且存儲(chǔ)元件(1)被維持在絕緣狀態(tài)，則非常小的電流流過(guò)負(fù)載PMOS 1(參考圖8B中的符號(hào)d)。因而，在負(fù)載PMOS1中僅發(fā)生輕微的壓降，并且圖8A中點(diǎn)J處的電位變化非常小(參考圖8B中的符號(hào)e)。因而，當(dāng)圖8A中點(diǎn)J處的電位由讀出放大器3測(cè)量得到、并且其等于或者低于預(yù)置的值時(shí)，確定執(zhí)行了寫操作并且存儲(chǔ)元件(1)被切換到導(dǎo)電狀態(tài)。
當(dāng)安排了多個(gè)讀出放大器時(shí)，或者，當(dāng)在改變?cè)O(shè)置值的同時(shí)多次測(cè)量電位時(shí)，可以更精確地確定電阻。此外，當(dāng)施加給位線Bx的電壓被設(shè)置為等于或者低于存儲(chǔ)元件(1)的寫閾值電壓(更嚴(yán)格地說(shuō)，施加給存儲(chǔ)元件(1)的電壓被設(shè)置為等于或者低于寫閾值電壓)時(shí)，圖8A中所示的位譯碼器BDx也可以用作檢測(cè)存儲(chǔ)元件(1)的電阻的電路，即所謂的讀電路。
圖9是示出了存儲(chǔ)元件(2)的電流-電阻(I-R)特性的圖，該存儲(chǔ)元件(2)用于確定是否執(zhí)行了寫操作的第一方法的變形。
具有圖9所示的I-R特性的存儲(chǔ)元件(2)包括具有第一和第二電極(例如，下電極和上電極)以及安排在兩者之間的存儲(chǔ)層的存儲(chǔ)元件，該存儲(chǔ)層包括至少兩個(gè)磁膜，所述磁膜由絕緣體或者導(dǎo)電體隔開(kāi)。
在初始狀態(tài)下，存儲(chǔ)元件(2)具有低電阻(例如，5kΩ)。如圖9所示，當(dāng)+1.5X[A](例如，100μA)或者更高的電流流過(guò)存儲(chǔ)元件(2)時(shí)，電阻增加(到例如6kΩ)。然后，該電阻指示恒定值。這之后，當(dāng)電流降低到0A時(shí)，電阻被保持(在高值)。
隨后，反向電流流過(guò)存儲(chǔ)元件(2)并且電流值增加。當(dāng)-1.5X[A](例如，-100μA)的電流流過(guò)時(shí)，電阻降低到與初始狀態(tài)下的值相等的低值(例如，5kΩ)。這之后，當(dāng)電流增加到0A時(shí)，電阻被保持(在低值)。
如上所述，正或負(fù)電流流過(guò)存儲(chǔ)元件(2)，從而存儲(chǔ)元件(2)的電阻可以在5到6kΩ的范圍內(nèi)可逆地變化。當(dāng)沒(méi)有電流流過(guò)存儲(chǔ)元件(2)，即電流是0A時(shí)，可以獲得兩種狀態(tài)，即低阻狀態(tài)和高阻狀態(tài)。允許這些狀態(tài)分別對(duì)應(yīng)于數(shù)據(jù)“1”和數(shù)據(jù)“0”。這樣，可以存儲(chǔ)1位的數(shù)據(jù)。
在圖9中，電流在-2X到+2X范圍內(nèi)。如果電流高于+2X，則存儲(chǔ)元件(2)的電阻僅輕微變化。
如上所述，在高阻狀態(tài)與低阻狀態(tài)之間的電流差很小的情況下，當(dāng)如圖10所示與負(fù)載PMOS 1并行地安排恒流電路4時(shí)，可以增加高阻狀態(tài)與低阻狀態(tài)之間的電流差對(duì)整個(gè)電流的比率。這樣，可以獲得大的差分輸出電壓。
第二方法圖11A是解釋用于確定存儲(chǔ)元件(1)中是否執(zhí)行了寫操作的其它方法中的第二方法的位譯碼器的示意圖。在圖11A中，位譯碼器BDx包括p型MOS晶體管5和讀出放大器6。p型MOS晶體管5的一端連接到電源電壓VDD(1.8V)且其另一端連接到位線Bx。讀出放大器6的正相輸入端接收固定電位(1.0V)并且其反相輸入端連接到位線Bx。讀出放大器6的輸出連接到p型MOS晶體管5的柵極。在具有上述配置的電路中，當(dāng)位線Bx的電位等于或者低于該固定電位時(shí)，p型MOS晶體管5導(dǎo)通。當(dāng)位線Bx的電位增加并且超過(guò)該固定電位時(shí)，p型MOS晶體管5截止，從而，位線電位等于該固定電位。
在使用具有上述配置的位譯碼器BDx時(shí)，當(dāng)執(zhí)行了寫操作并且存儲(chǔ)元件(1)切換到導(dǎo)電狀態(tài)時(shí)，電流流過(guò)對(duì)應(yīng)的存儲(chǔ)單元。當(dāng)電流流過(guò)存儲(chǔ)元件(1)時(shí)，位線電位由于放電而降低，從而p型MOS晶體管5導(dǎo)通(參考圖11B中的符號(hào)g)。在穩(wěn)態(tài)下，控制p型MOS晶體管5的柵壓使得流過(guò)p型MOS晶體管5的電流等于流過(guò)存儲(chǔ)單元的電流(參考圖11B中的符號(hào)j)。
另一方面，當(dāng)沒(méi)有執(zhí)行寫操作并且存儲(chǔ)元件(1)被維持在絕緣狀態(tài)時(shí)，非常小的電流流過(guò)存儲(chǔ)單元。從而，p型MOS晶體管5被維持在截止?fàn)顟B(tài)(參考圖11B中的符號(hào)h和i)。
所以，在經(jīng)過(guò)足夠的時(shí)間之后，測(cè)量p型MOS晶體管5的柵壓。當(dāng)其柵極電壓等于或者低于該固定電位時(shí)，確定執(zhí)行了寫操作并且存儲(chǔ)元件(1)切換到了導(dǎo)電狀態(tài)。
擦除操作(參見(jiàn)圖12A)[1]為了擦除存儲(chǔ)單元中的信息，首先，對(duì)應(yīng)的行譯碼器RD施加?xùn)艍篤gs給對(duì)應(yīng)的字線W以導(dǎo)通存儲(chǔ)單元中的MOS晶體管T的柵極。此外，相應(yīng)的源極譯碼器SD施加電源電壓VDD給相應(yīng)的源極線S。
隨后，把要提供給對(duì)應(yīng)的位譯碼器BD中的p型MOS晶體管s和n型MOS晶體管t的每個(gè)的柵極端的寫信號(hào)X設(shè)置為H電平，以導(dǎo)通n型MOS晶體管t，由此施加擦除電壓給對(duì)應(yīng)的位線B。結(jié)果，將等于或者高于擦除閾值電壓的電壓施加給存儲(chǔ)單元，從而擦除了存儲(chǔ)元件(1)中的信息。
在經(jīng)過(guò)足夠的時(shí)間之后，位線電位指示恒定值(即，處于穩(wěn)態(tài))。據(jù)此，測(cè)量位線電位以確定是否執(zhí)行了擦除操作。
換言之，當(dāng)執(zhí)行了擦除操作并且存儲(chǔ)元件(1)切換到絕緣狀態(tài)時(shí)，非常小的電流流過(guò)存儲(chǔ)單元。因而，位線電位約為0V(參考圖12A中的符號(hào)k)。另一方面，如果沒(méi)有執(zhí)行擦除操作并且存儲(chǔ)元件(1)被維持在導(dǎo)電狀態(tài)，則位線電位由p型MOS晶體管s的導(dǎo)通電阻對(duì)存儲(chǔ)單元的電阻的比率來(lái)確定。當(dāng)p型MOS晶體管s的導(dǎo)通電阻比存儲(chǔ)單元的電阻高10倍時(shí)，位線電位約為0.1V(參考圖12A中的符號(hào)1)。因而，如果將讀出放大器u的參考電位設(shè)置為0.05V，則測(cè)量位線電位。當(dāng)位線電位等于或者高于0.05V時(shí)，確定執(zhí)行了擦除操作并且存儲(chǔ)元件(1)切換到了絕緣狀態(tài)。
在確認(rèn)存儲(chǔ)元件(1)切換到絕緣狀態(tài)并且執(zhí)行了擦除操作之后，將寫信號(hào)X設(shè)置為L(zhǎng)電平并且引發(fā)字線W的下降沿，從而終止了擦除操作。
在上面的描述中，在字線的上升沿之后，將寫信號(hào)設(shè)置為H電平?；蛘撸鐖D12B所示，在將寫信號(hào)設(shè)置為H電平之后，可以引發(fā)字線的上升沿。
為了不對(duì)其中信息不一定被擦除的每個(gè)存儲(chǔ)單元執(zhí)行擦除操作，將0V電壓施加給除了與其中信息必須被擦除的存儲(chǔ)單元對(duì)應(yīng)的字線W之外的字線W，并且要施加給除了與其中信息必須被擦除的存儲(chǔ)單元對(duì)應(yīng)的源極線S之外的源極線S的電位與要施加給除了與此對(duì)應(yīng)的位線B之外的位線B的電位相同。
在上面的描述中，根據(jù)本發(fā)明，測(cè)量對(duì)應(yīng)的位譯碼器BD中發(fā)生的壓降以便確定在存儲(chǔ)元件(1)中是否執(zhí)行了擦除操作。與上述寫操作類似，用于確定是否執(zhí)行了擦除操作的方法并不限于位譯碼器BD中發(fā)生的壓降的測(cè)量。
在根據(jù)本發(fā)明的本實(shí)施例的存儲(chǔ)器中，在寫序列期間檢測(cè)對(duì)應(yīng)存儲(chǔ)元件的電阻是否落在期望范圍內(nèi)。結(jié)果，不需要曾經(jīng)是必要的、在寫序列之后的讀序列。有利地，可以減少寫操作必要的時(shí)間。
類似地，在擦除序列期間確定對(duì)應(yīng)存儲(chǔ)元件的電阻是否落在期望范圍內(nèi)，從而，不需要曾經(jīng)是必要的、在擦除序列之后的讀序列。有利地，可以減少擦除操作必要的時(shí)間。
在寫周期期間，可執(zhí)行下述處理(1)當(dāng)沒(méi)有寫入期望的數(shù)據(jù)時(shí)，確定發(fā)生寫誤差；(2)施加電壓直到寫入了期望的數(shù)據(jù)為止；以及(3)連續(xù)增加寫電壓直到寫入了期望的數(shù)據(jù)為止。此外，在每個(gè)存儲(chǔ)單元中，可以設(shè)置適當(dāng)?shù)拿}沖寬度和合適的寫電壓。這樣，可以防止重寫并且可以減小寫入速度和功耗。
類似地，在擦除周期期間，執(zhí)行下述處理(1)當(dāng)沒(méi)有擦除期望的數(shù)據(jù)時(shí)，確定發(fā)生擦除錯(cuò)誤；(2)施加電壓直到擦除了期望的數(shù)據(jù)為止；以及(3)連續(xù)增加擦除電壓直到擦除了期望的數(shù)據(jù)為止。此外，在每個(gè)存儲(chǔ)單元中，可以設(shè)置適當(dāng)?shù)拿}沖寬度和合適的擦除電壓。這樣，可以防止過(guò)擦除并且可以減小擦除速度和功耗。
本領(lǐng)域普通技術(shù)人員應(yīng)該理解，只要落入所附權(quán)利要求或其等價(jià)物的范圍內(nèi)，可以根據(jù)設(shè)計(jì)需求和其他因素而進(jìn)行各種修改、組合、子組合、和替換。
相關(guān)申請(qǐng)的交叉引用本發(fā)明包含與2004年11月4日向日本專利局提交的日本專利申請(qǐng)JP2004-320503相關(guān)的主題，這里通過(guò)引用而合并其全部?jī)?nèi)容。
權(quán)利要求
1.一種存儲(chǔ)器，包括以矩陣形式排列的存儲(chǔ)元件，每個(gè)存儲(chǔ)元件具有下述特性，當(dāng)將電平等于或者高于第一閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，其電阻從高值變?yōu)榈椭?，而?dāng)將電平等于或者高于第二閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，其電阻從低值變?yōu)楦咧?，第一和第二閾值信?hào)的極性彼此不同；電路，用于施加電信號(hào)給存儲(chǔ)元件；以及檢測(cè)裝置，每個(gè)用于測(cè)量從對(duì)應(yīng)的電路開(kāi)始向存儲(chǔ)元件施加電信號(hào)時(shí)起流過(guò)對(duì)應(yīng)存儲(chǔ)元件的電流或者施加給存儲(chǔ)元件的電壓，以便檢測(cè)存儲(chǔ)元件的電阻是高還是低。
2.如權(quán)利要求1所述的存儲(chǔ)器，其中每個(gè)電路使用寫信號(hào)來(lái)控制電信號(hào)，以及每個(gè)檢測(cè)裝置將通過(guò)轉(zhuǎn)換流過(guò)對(duì)應(yīng)的存儲(chǔ)元件的電流獲得的電壓或者施加給存儲(chǔ)元件的電壓與參考電壓相比較。
3.如權(quán)利要求1或2所述的存儲(chǔ)器，其中每個(gè)存儲(chǔ)元件包括第一和第二電極以及安排在該第一與第二電極之間的存儲(chǔ)層，當(dāng)將電平等于或者高于第一閾值信號(hào)的電平的電信號(hào)施加于該第一與第二電極之間時(shí)，存儲(chǔ)元件的電阻從高值變?yōu)榈椭?，以及?dāng)將電平等于或者高于第二閾值信號(hào)的電平的電信號(hào)施加于該第一與第二電極之間時(shí)，該電阻從低值變?yōu)楦咧怠?br> 4.一種存儲(chǔ)器，包括以矩陣形式排列的存儲(chǔ)元件，每個(gè)存儲(chǔ)元件具有下述特性，當(dāng)將電平等于或者高于第一閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，其電阻從高值變?yōu)榈椭担约爱?dāng)將電平等于或者高于第二閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，其電阻從低值變?yōu)楦咧?，所述第一和第二閾值信?hào)的極性彼此不同；電路，每個(gè)都包括用于施加電流給對(duì)應(yīng)的存儲(chǔ)元件的恒流源；以及檢測(cè)裝置，每個(gè)用于測(cè)量從對(duì)應(yīng)的電路開(kāi)始向存儲(chǔ)元件施加電信號(hào)時(shí)起流過(guò)對(duì)應(yīng)存儲(chǔ)元件的電流，以便檢測(cè)存儲(chǔ)元件的電阻是高還是低。
5.如權(quán)利要求4所述的存儲(chǔ)器，其中每個(gè)電路使用寫信號(hào)來(lái)控制電信號(hào)，以及每個(gè)檢測(cè)裝置將通過(guò)轉(zhuǎn)換流過(guò)對(duì)應(yīng)的存儲(chǔ)元件的電流獲得的電壓與參考電壓相比較。
6.如權(quán)利要求4或5所述的存儲(chǔ)器，其中每個(gè)存儲(chǔ)元件包括第一和第二電極以及安排在該第一與第二電極之間的存儲(chǔ)層，當(dāng)將電平等于或者高于第一閾值信號(hào)的電平的電信號(hào)施加于該第一與第二電極之間時(shí)，存儲(chǔ)元件的電阻從高值變?yōu)榈椭?，以及?dāng)將電平等于或者高于第二閾值信號(hào)的電平的電信號(hào)施加于該第一與第二電極之間時(shí)，該電阻從低值變?yōu)楦咧怠?br> 7.一種具有存儲(chǔ)器的半導(dǎo)體設(shè)備，該存儲(chǔ)器包括以矩陣形式排列的存儲(chǔ)元件，每個(gè)存儲(chǔ)元件具有下述特性，當(dāng)將電平等于或者高于第一閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，其電阻從高值變?yōu)榈椭?，以及?dāng)將電平等于或者高于第二閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，其電阻從低值變?yōu)楦咧?，所述第一和第二閾值信?hào)的極性彼此不同；電路，用于施加電信號(hào)給存儲(chǔ)元件；以及檢測(cè)裝置，每個(gè)用于測(cè)量從對(duì)應(yīng)的電路開(kāi)始向存儲(chǔ)元件施加電信號(hào)時(shí)起流過(guò)對(duì)應(yīng)存儲(chǔ)元件的電流或者施加給存儲(chǔ)元件的電壓，以便檢測(cè)存儲(chǔ)元件的電阻是高還是低。
8.如權(quán)利要求7所述的半導(dǎo)體設(shè)備，其中每個(gè)電路使用寫信號(hào)來(lái)控制電信號(hào)，以及每個(gè)檢測(cè)裝置將通過(guò)轉(zhuǎn)換流過(guò)對(duì)應(yīng)的存儲(chǔ)元件的電流所獲得的電壓或者施加給存儲(chǔ)元件的電壓與參考電壓相比較。
9.如權(quán)利要求7或8所述的半導(dǎo)體設(shè)備，其中每個(gè)存儲(chǔ)元件包括第一和第二電極以及安排在該第一與第二電極之間的存儲(chǔ)層，當(dāng)將電平等于或者高于第一閾值信號(hào)的電平的電信號(hào)施加于該第一與第二電極之間時(shí)，存儲(chǔ)元件的電阻從高值變?yōu)榈椭?，以及?dāng)將電平等于或者高于第二閾值信號(hào)的電平的電信號(hào)施加于該第一與第二電極之間時(shí)，該電阻從低值變?yōu)楦咧怠?br> 10.一種具有存儲(chǔ)器的半導(dǎo)體設(shè)備，該存儲(chǔ)器包括以矩陣形式排列的存儲(chǔ)元件，每個(gè)存儲(chǔ)元件具有下述特性，當(dāng)將電平等于或者高于第一閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，其電阻從高值變?yōu)榈椭?，以及?dāng)將電平等于或者高于第二閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，其電阻從低值變?yōu)楦咧?，所述第一和第二閾值信?hào)的極性彼此不同；電路，每個(gè)都包括用于施加電流給對(duì)應(yīng)的存儲(chǔ)元件的恒流源；以及檢測(cè)裝置，每個(gè)用于測(cè)量從對(duì)應(yīng)的電路開(kāi)始向存儲(chǔ)元件施加電信號(hào)時(shí)起流過(guò)對(duì)應(yīng)存儲(chǔ)元件的電流，以便檢測(cè)存儲(chǔ)元件的電阻是高還是低。
11.如權(quán)利要求10所述的半導(dǎo)體設(shè)備，其中每個(gè)電路使用寫信號(hào)來(lái)控制電信號(hào)，以及每個(gè)檢測(cè)裝置將通過(guò)轉(zhuǎn)換流過(guò)對(duì)應(yīng)的存儲(chǔ)元件的電流所獲得的電壓與參考電壓相比較。
12.一種存儲(chǔ)器，包括以矩陣形式排列的存儲(chǔ)元件，每個(gè)存儲(chǔ)元件具有下述特性，當(dāng)將電平等于或者高于第一閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，其電阻從高值變?yōu)榈椭?，以及?dāng)將電平等于或者高于第二閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，其電阻從低值變?yōu)楦咧担龅谝缓偷诙撝敌盘?hào)的極性彼此不同；電路，用于施加電信號(hào)給存儲(chǔ)元件；以及檢測(cè)單元，每個(gè)用于測(cè)量從對(duì)應(yīng)的電路開(kāi)始向存儲(chǔ)元件施加電信號(hào)時(shí)起流過(guò)對(duì)應(yīng)存儲(chǔ)元件的電流或者施加給存儲(chǔ)元件的電壓，以便檢測(cè)存儲(chǔ)元件的電阻是高還是低。
13.一種存儲(chǔ)器，包括以矩陣形式排列的存儲(chǔ)元件，每個(gè)存儲(chǔ)元件具有下述特性，當(dāng)將電平等于或者高于第一閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，其電阻從高值變?yōu)榈椭担约爱?dāng)將電平等于或者高于第二閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，其電阻從低值變?yōu)楦咧担龅谝缓偷诙撝敌盘?hào)的極性彼此不同；電路，每個(gè)都包括用于施加電流給對(duì)應(yīng)的存儲(chǔ)元件的恒流源；以及檢測(cè)單元，每個(gè)用于測(cè)量從對(duì)應(yīng)的電路開(kāi)始向存儲(chǔ)元件施加電信號(hào)時(shí)起流過(guò)對(duì)應(yīng)存儲(chǔ)元件的電流，以便檢測(cè)存儲(chǔ)元件的電阻是高還是低。
14.一種具有存儲(chǔ)器的半導(dǎo)體設(shè)備，該存儲(chǔ)器包括以矩陣形式排列的存儲(chǔ)元件，每個(gè)存儲(chǔ)元件具有下述特性，當(dāng)將電平等于或者高于第一閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，其電阻從高值變?yōu)榈椭?，以及?dāng)將電平等于或者高于第二閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，其電阻從低值變?yōu)楦咧?，所述第一和第二閾值信?hào)的極性彼此不同；電路，用于施加電信號(hào)給存儲(chǔ)元件；以及檢測(cè)單元，每個(gè)用于測(cè)量從對(duì)應(yīng)的電路開(kāi)始向存儲(chǔ)元件施加電信號(hào)時(shí)起流過(guò)對(duì)應(yīng)存儲(chǔ)元件的電流或者施加給存儲(chǔ)元件的電壓，以便檢測(cè)存儲(chǔ)元件的電阻是高還是低。
15.一種具有存儲(chǔ)器的半導(dǎo)體設(shè)備，該存儲(chǔ)器包括以矩陣形式排列的存儲(chǔ)元件，每個(gè)存儲(chǔ)元件具有下述特性，當(dāng)將電平等于或者高于第一閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，其電阻從高值變?yōu)榈椭?，以及?dāng)將電平等于或者高于第二閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，其電阻從低值變?yōu)楦咧?，所述第一和第二閾值信?hào)的極性彼此不同；電路，每個(gè)都包括用于施加電流給對(duì)應(yīng)的存儲(chǔ)元件的恒流源；以及檢測(cè)單元，每個(gè)用于測(cè)量從對(duì)應(yīng)的電路開(kāi)始向存儲(chǔ)元件施加電信號(hào)時(shí)起流過(guò)對(duì)應(yīng)存儲(chǔ)元件的電流，以便檢測(cè)存儲(chǔ)元件的電阻是高還是低。
全文摘要
一種存儲(chǔ)器包括以矩陣形式排列的存儲(chǔ)元件，每個(gè)存儲(chǔ)元件具有下述特性，當(dāng)將電平等于或者高于第一閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，其電阻從高值變?yōu)榈椭?，以及?dāng)將電平等于或者高于第二閾值信號(hào)的電平的電信號(hào)施加給存儲(chǔ)元件時(shí)，其電阻從低值變?yōu)楦咧?，所述第一和第二閾值信?hào)的極性彼此不同；電路，用于施加電信號(hào)給存儲(chǔ)元件；以及檢測(cè)單元，每個(gè)用于測(cè)量從開(kāi)始施加電信號(hào)時(shí)起流過(guò)對(duì)應(yīng)存儲(chǔ)元件的電流或者施加給對(duì)應(yīng)存儲(chǔ)元件的電壓，以便檢測(cè)電阻是高還是低。
文檔編號(hào)G11C16/06GK1790540SQ20051012013
公開(kāi)日2006年6月21日 申請(qǐng)日期2005年11月4日 優(yōu)先權(quán)日2004年11月4日
發(fā)明者八野英生, 森寬伸, 岡崎信道, 荒谷勝久 申請(qǐng)人:索尼株式會(huì)社