專利名稱：P型通道存儲(chǔ)器的操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)元件的操作方法，特別是涉及一種P型通道存儲(chǔ)器的操作方法。
背景技術(shù)：
非揮發(fā)性存儲(chǔ)器中的可電抹除且可編程只讀存儲(chǔ)器(EEPROM)具有可進(jìn)行多次數(shù)據(jù)的存入、讀取、抹除等動(dòng)作，且存入的數(shù)據(jù)在斷電后也不會(huì)消失的優(yōu)點(diǎn)，所以已成為個(gè)人計(jì)算機(jī)和電子設(shè)備所廣泛采用的一種存儲(chǔ)器元件。
典型的可電抹除且可編程只讀存儲(chǔ)器以摻雜的多晶硅(Polysilicon)制作浮置柵極(Floating Gate)與控制柵極(Control Gate)?，F(xiàn)有技術(shù)中，亦有采用一電荷陷入層(Charge Trapping Layer)取代多晶硅浮置柵極，此電荷陷入層的材料例如是氮化硅。這種氮化硅電荷陷入層上下通常各有一層氧化硅，而形成氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，簡(jiǎn)稱ONO)復(fù)合層。此種元件通稱為硅/氧化硅/氮化硅/氧化硅/硅(SONOS)元件。
一般而言，存儲(chǔ)器元件以其通道的種類分為P型通道(P-Channel)存儲(chǔ)器與N型通道(N-Channel)存儲(chǔ)器。其中，N型通道存儲(chǔ)器多利用通道熱電子注入(Channel Hot Electron Injection)模式與FN穿隧效應(yīng)(Fowler-Nordheim Tunneling)進(jìn)行程序化、抹除的操作。然而，F(xiàn)N穿隧效應(yīng)需要施加較高的操作電壓，功率耗損高，且花費(fèi)的時(shí)間也比較長(zhǎng)。為了提高電子的穿隧效率與增加元件集成度(Integrity)，存儲(chǔ)器的穿隧氧化層厚度會(huì)變得很薄。但是，尺寸縮小之后，穿隧氧化層的結(jié)崩潰電壓(BreakdownVoltage)也隨之下降，其將無(wú)法承受FN穿隧所需求的高電壓，而會(huì)產(chǎn)生漏電流的問(wèn)題，降低存儲(chǔ)器的可靠性。
另一方面，P型通道存儲(chǔ)器具有較高的元件集成度、可免于熱空穴注入所引致的可靠性問(wèn)題以及電子注入時(shí)具有較低的氧化層電場(chǎng)等優(yōu)點(diǎn)。且其電子注入速度較N型通道存儲(chǔ)器還快，又兼有較低的功率消耗、低耗能、低程序化電壓等特點(diǎn)，目前已廣泛地應(yīng)用在半導(dǎo)體相關(guān)產(chǎn)業(yè)。
圖1所繪示為現(xiàn)有一種P型通道存儲(chǔ)器的操作示意圖(如美國(guó)專利第6801456號(hào))。此P型通道存儲(chǔ)器包括基底100、設(shè)置于基底100上的ONO層110(ONO層110由氧化硅層102、氮化硅層104以及氧化硅層106所構(gòu)成)、設(shè)置于ONO層110上的P型摻雜多晶硅柵極120，以及設(shè)置于ONO層110兩側(cè)的基底100中的源極130a與漏極130b。若欲進(jìn)行抹除操作，可使源極130a、漏極130b為0伏特電壓，于柵極120施加-6伏特電壓，于基底100施加+6伏特電壓，以利用FN穿隧效應(yīng)或熱空穴注入(Hot HoleInjection)將原本所儲(chǔ)存的數(shù)據(jù)抹除。上述的P型通道存儲(chǔ)器由于使用FN穿隧效應(yīng)或熱空穴注入的操作方法，其操作效率較低，因而需要施加較高電壓以提供較大的電流，藉以提高操作效率。在進(jìn)行抹除操作時(shí)，柵極120與基底100間的電壓差高達(dá)12伏特，其功率消耗高、需要的時(shí)間較長(zhǎng)，且施加的電壓高，容易導(dǎo)致高漏電流，造成存儲(chǔ)器元件的可靠性降低。此外，隨著元件集成度的提高，所產(chǎn)生的高漏電流會(huì)越嚴(yán)重，限制元件尺寸縮小的程度。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種P型通道存儲(chǔ)器的操作方法，施加的操作電壓低，可以節(jié)省功率消耗，提高程序化/抹除的效率，進(jìn)而縮短存儲(chǔ)器的運(yùn)作速度，并且增進(jìn)其可靠性。
本發(fā)明的另一目的是提供一種P型通道存儲(chǔ)器的操作方法，可以隨著元件的尺寸縮小，增進(jìn)其電性表現(xiàn)，而有助于提高元件的集成度。
本發(fā)明提出一種P型通道存儲(chǔ)器的操作方法，此P型通道存儲(chǔ)器例如至少是基底、位于基底上的柵極、位于基底與柵極之間的電荷陷入結(jié)構(gòu)，以及位于電荷陷入結(jié)構(gòu)兩側(cè)的基底中的第一源極/漏極與第二源極/漏極。此方法在進(jìn)行程序化操作時(shí)，將電子注入第一源極/漏極側(cè)的電荷陷入結(jié)構(gòu)中，以于P型通道存儲(chǔ)器存入第一位；以及進(jìn)行抹除操作時(shí)，于第二源極/漏極施加第一電壓，第一源極/漏極施加第二電壓，柵極施加第三電壓，基底施加第四電壓，利用三次熱空穴機(jī)制(Tertiary Hot Hole Mechanism)將熱空穴注入第一源極/漏極側(cè)的電荷陷入結(jié)構(gòu)中，以抹除先前存入P型通道存儲(chǔ)器的第一位，其中，第三電壓與第四電壓的壓差的絕對(duì)值小于或等于6伏特，且第二電壓小于第三電壓。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器的操作方法，上述的第一電壓約為0伏特左右、第二電壓為-3～-4伏特左右、第三電壓為-2.5～-3.5伏特左右、第四電壓為2.8～3.4伏特左右。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器的操作方法，還可以是在進(jìn)行程序化操作時(shí)，于第二源極/漏極施加第五電壓，第一源極/漏極施加第六電壓，柵極施加第七電壓，基底施加第八電壓，將電子注入第一源極/漏極側(cè)的電荷陷入結(jié)構(gòu)中，以于P型通道存儲(chǔ)器存入第一位，其中，第六電壓小于第七電壓，且第七電壓大于第三電壓。在一優(yōu)選實(shí)施例中，第五電壓約為0伏特左右、第六電壓為-3～-4伏特左右、第七電壓為-0.5～-1.5伏特左右、第八電壓為0～1伏特左右。此外，將電子注入電荷陷入結(jié)構(gòu)的方法可以是通道熱電子注入(CHEI)模式。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器的操作方法，還可以是在進(jìn)行程序化操作時(shí)，將電子注入第二源極/漏極側(cè)的電荷陷入結(jié)構(gòu)中，以于P型通道存儲(chǔ)器存入第二位；以及在進(jìn)行抹除操作時(shí)，于第一源極/漏極施加第一電壓，第二源極/漏極施加第二電壓，柵極施加第三電壓，基底施加第四電壓，利用三次熱空穴機(jī)制將熱空穴注入第二源極/漏極側(cè)的電荷陷入結(jié)構(gòu)中，以抹除先前存入P型通道存儲(chǔ)器的第二位。其中，在進(jìn)行程序化操作時(shí)，更可以于第一源極/漏極施加第五電壓，第二源極/漏極施加第六電壓，柵極施加第七電壓，基底施加第八電壓，將電子注入第二源極/漏極側(cè)的電荷陷入結(jié)構(gòu)中，以于P型通道存儲(chǔ)器存入第二位。將電子注入電荷陷入結(jié)構(gòu)的方法包括通道熱電子注入(CHEI)模式。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器的操作方法，上述的柵極的材料例如是P型摻雜的多晶硅，電荷陷入結(jié)構(gòu)可以是氧化硅/氮化硅/氧化硅。
本發(fā)明提出另一種P型通道存儲(chǔ)器的操作方法，適用于P型通道硅-氧化硅/氮化硅/氧化硅-硅(SONOS)存儲(chǔ)器，P型通道SONOS存儲(chǔ)器例如至少是P型基底、位于基底上的ONO層、位于ONO層上的P型摻雜多晶硅柵極、位于ONO層兩側(cè)的基底中的第一源極/漏極與第二源極/漏極。此方法在進(jìn)行程序化操作時(shí)，于第二源極/漏極施加第一電壓，第一源極/漏極施加第二電壓，P型摻雜多晶硅柵極施加第三電壓，基底施加第四電壓，將電子注入第一源極/漏極側(cè)的ONO層中，以于P型通道SONOS存儲(chǔ)器存入第一位，其中，第二電壓小于第三電壓。在進(jìn)行抹除操作時(shí)，于第二源極/漏極施加第五電壓，第一源極/漏極施加第六電壓，柵極施加第七電壓，基底施加第八電壓，以利用三次熱空穴機(jī)制將熱空穴注入第一源極/漏極側(cè)的ONO層中，以抹除先前存入P型通道SONOS存儲(chǔ)器的第一位，其中，第七電壓與第八電壓的壓差的絕對(duì)值小于或等于6伏特，第六電壓小于第七電壓，且第七電壓小于第三電壓。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器的操作方法，還可以在進(jìn)行程序化操作時(shí)，將電子注入第二源極/漏極側(cè)的ONO層中，以于P型通道SONOS存儲(chǔ)器存入第二位；在進(jìn)行抹除操作時(shí)，于第一源極/漏極施加第五電壓，第二源極/漏極施加第六電壓，柵極施加第七電壓，基底施加第八電壓，利用三次熱空穴機(jī)制將熱空穴注入第二源極/漏極側(cè)的ONO層中，以抹除先前存入P型通道SONOS存儲(chǔ)器的第二位。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器的操作方法，其中在進(jìn)行程序化操作時(shí)，還可以于第一源極/漏極施加第一電壓，第二源極/漏極施加第二電壓，柵極施加第三電壓，基底施加第四電壓，將電子注入第二源極/漏極側(cè)的ONO層中，以于P型通道SONOS存儲(chǔ)器存入第二位。將電子注入電荷陷入結(jié)構(gòu)的方法包括通道熱電子注入(CHEI)模式。
依照本發(fā)明的優(yōu)選實(shí)施例所述的P型通道存儲(chǔ)器的操作方法，上述的第一電壓為0伏特左右、第二電壓為-3～-4伏特左右、第三電壓為-0.5～-1.5伏特左右、第五電壓為0伏特左右、第六電壓為-3～-4伏特左右、第七電壓為-2.5～-3.5伏特左右、第四電壓為0～1伏特左右、第八電壓為2.8～3.4伏特左右。
本發(fā)明的P型通道存儲(chǔ)器因采用三次熱空穴機(jī)制進(jìn)行抹除的操作，因此所需的操作電壓低，可以節(jié)省功率消耗，提高程序化/抹除的效率，縮短存儲(chǔ)器的運(yùn)作速度，并且能夠增進(jìn)元件的可靠性。除此之外，由于抹除操作所應(yīng)用的三次熱空穴機(jī)制是基于平行的電場(chǎng)而產(chǎn)生的，因此隨著元件的尺寸縮小，更能夠增進(jìn)其電性表現(xiàn)，而有助于提高元件的集成度。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下。


圖1所繪示為現(xiàn)有一種P型通道存儲(chǔ)器的操作示意圖。
圖2所繪示為依照本發(fā)明一優(yōu)選實(shí)施例的一種P型通道存儲(chǔ)器的結(jié)構(gòu)剖面圖。
圖3所繪示為依照本發(fā)明一優(yōu)選實(shí)施例的一種P型通道存儲(chǔ)器程序化操作示意圖。
圖4所繪示為依照本發(fā)明一優(yōu)選實(shí)施例的一種P型通道存儲(chǔ)器抹除操作示意圖。
圖5所繪示為依照本發(fā)明另一優(yōu)選實(shí)施例的一種P型通道存儲(chǔ)器程序化操作示意圖。
圖6所繪示為依照本發(fā)明另一優(yōu)選實(shí)施例的一種P型通道存儲(chǔ)器抹除操作示意圖。
圖7所繪示為依照本發(fā)明一優(yōu)選實(shí)施例中具有兩個(gè)位儲(chǔ)存功能的P型通道存儲(chǔ)器的結(jié)構(gòu)剖面圖。
簡(jiǎn)單符號(hào)說(shuō)明100、200基底102、106氧化硅層104氮化硅層110ONO層120P型摻雜多晶硅柵極130a源極130b漏極201P型通道存儲(chǔ)器202底介電層204電荷陷入層206頂介電層210電荷陷入結(jié)構(gòu)220柵極230a、230b源極/漏極240第一位242第二位
具體實(shí)施例方式
圖2所繪示為依照本發(fā)明一優(yōu)選實(shí)施例的一種P型通道存儲(chǔ)器的結(jié)構(gòu)剖面圖。圖3所繪示為依照本發(fā)明一優(yōu)選實(shí)施例的一種P型通道存儲(chǔ)器程序化操作示意圖。圖4所繪示為依照本發(fā)明一優(yōu)選實(shí)施例的一種P型通道存儲(chǔ)器抹除操作示意圖。圖5所繪示為依照本發(fā)明另一優(yōu)選實(shí)施例的一種P型通道存儲(chǔ)器程序化操作示意圖。圖6所繪示為依照本發(fā)明另一優(yōu)選實(shí)施例的一種P型通道存儲(chǔ)器抹除操作示意圖。圖7所繪示為依照本發(fā)明一優(yōu)選實(shí)施例中具有兩個(gè)位儲(chǔ)存功能的P型通道存儲(chǔ)器的結(jié)構(gòu)剖面圖。
請(qǐng)參照?qǐng)D2，本發(fā)明提出一種P型通道存儲(chǔ)器的操作方法，此P型通道存儲(chǔ)器201例如至少是基底200、位于基底200上的柵極220、位于基底200與柵極220之間的電荷陷入結(jié)構(gòu)210，以及位于電荷陷入結(jié)構(gòu)210兩側(cè)的基底200中的源極/漏極230a與源極/漏極230b。其中，電荷陷入結(jié)構(gòu)210可以是由底介電層202、電荷陷入層204與頂介電層206所構(gòu)成的。
請(qǐng)參照?qǐng)D3，此P型通道存儲(chǔ)器201的操作方法在進(jìn)行程序化操作時(shí)，于源極/漏極230b施加偏壓VPD，其例如是-3～-4伏特左右；源極/漏極230a施加偏壓VPS，其例如是0伏特；柵極220施加偏壓VPG，其例如是-0.5～-1.5伏特左右；基底200施加偏壓VPsub，其例如是0～1伏特左右。如此一來(lái)，即可將電子注入源極/漏極230b側(cè)的電荷陷入結(jié)構(gòu)210中，以于P型通道存儲(chǔ)器201存入第一位240，其中，偏壓VPD小于偏壓VPG。將電子注入電荷陷入結(jié)構(gòu)210的方法可以是通道熱電子注入(Channel Hot Electron Injection)模式。
請(qǐng)參照?qǐng)D4，進(jìn)行抹除操作時(shí)，于源極/漏極230b施加偏壓VED，其例如是-3～-4伏特左右；源極/漏極230a施加偏壓VES，其例如是0伏特；柵極220施加偏壓VEG，其例如是-2.5～-3.5伏特左右；基底200施加偏壓VEsub，其例如是2.8～3.4伏特左右。其中，偏壓VEG與偏壓VEsub的電壓差的絕對(duì)值小于或等于6伏特，偏壓VED小于偏壓VEG，且偏壓VEG小于偏壓VPG。隨著偏壓VEsub的提高，位于柵極220下方的耗盡區(qū)(Depletion Region)會(huì)變得更寬廣，電場(chǎng)的強(qiáng)度也會(huì)隨之提高，因而產(chǎn)生具有更高能量的三次熱空穴。利用此三次熱空穴機(jī)制(Tertiary Hot Hole Mechanism)將熱空穴注入源極/漏極230b側(cè)的電荷陷入結(jié)構(gòu)210中，空穴與先前的電子互相抵銷，儲(chǔ)存于P型通道存儲(chǔ)器201的第一位240因此而被抹除。
請(qǐng)參照?qǐng)D5與圖6，還可以對(duì)于P型通道存儲(chǔ)器201進(jìn)行第二位242的程序化、抹除的操作。其例如是在進(jìn)行程序化操作時(shí)，于源極/漏極230b施加偏壓VPS，例如是0伏特；源極/漏極230a施加偏壓VPD，例如是-3～-4伏特左右；柵極220施加偏壓VPG，例如是-0.5～-1.5伏特左右；基底200施加偏壓VPsub，例如是0～1伏特左右，將電子注入源極/漏極230a側(cè)的電荷陷入結(jié)構(gòu)210中，以于P型通道存儲(chǔ)器201存入第二位242。其中，偏壓VPD小于偏壓VPG。將電子注入電荷陷入結(jié)構(gòu)210的方法可以是通道熱電子注入(Channel Hot Electron Injection)模式。
請(qǐng)參照?qǐng)D6，進(jìn)行抹除操作時(shí)，于源極/漏極230a施加偏壓VED，其例如是-3～-4伏特左右；源極/漏極230b施加偏壓VES，其例如是0伏特；柵極220施加偏壓VEG，其例如是-2.5～-3.5伏特左右；基底200施加偏壓VEsub，其例如是2.8～3.4伏特左右。其中，偏壓VEG與偏壓VEsub的電壓差的絕對(duì)值小于或等于6伏特，偏壓VED小于偏壓VEG，且偏壓VEG小于偏壓VPG。利用三次熱空穴機(jī)制將熱空穴注入源極/漏極230b側(cè)的電荷陷入結(jié)構(gòu)210中，以抹除先前存入P型通道存儲(chǔ)器的第二位242。于單一存儲(chǔ)單元進(jìn)行二位的數(shù)據(jù)寫入、抹除。
上述實(shí)施例中，因采用三次熱空穴機(jī)制進(jìn)行抹除的操作，因此所需的操作電壓低，可以節(jié)省功率消耗，縮短存儲(chǔ)器的運(yùn)作速度。除此之外，由于存儲(chǔ)器所應(yīng)用的三次熱空穴機(jī)制是基于平行的電場(chǎng)而產(chǎn)生的，因此隨著元件的尺寸縮小，更能夠增進(jìn)其電性表現(xiàn)，而有助于提高元件的集成度。
請(qǐng)參照?qǐng)D7，在一實(shí)施例中，基底200的材料可以是P型基底。柵極220的材料例如是P型摻雜多晶硅。電荷陷入結(jié)構(gòu)210例如是由底介電層202、電荷陷入層204與頂介電層206所構(gòu)成的。其中，底介電層202的材料例如是氧化硅，電荷陷入層204的材料例如是氮化硅，頂介電層206的材料例如是氧化硅。前述的材料構(gòu)成P型通道硅-氧化硅/氮化硅/氧化硅-硅(SONOS)存儲(chǔ)器201。其中由于其電荷陷入結(jié)構(gòu)210為ONO層，可以通過(guò)改變柵極220與其兩側(cè)的源極/漏極203a、源極/漏極203b上所施加的偏壓，而于單一的氮化硅層(電荷陷入層204)存在兩群電子、單一群電子或是不存在電子。因此，此種P型通道SONOS存儲(chǔ)器201可以在單一的存儲(chǔ)單元之中寫入四種狀態(tài)，為一種單存儲(chǔ)單元二位(2bits/cell)儲(chǔ)存的非揮發(fā)性存儲(chǔ)器。
因此，上述P型通道SONOS存儲(chǔ)器201的操作方法，可以是將電子注入源極/漏極230b側(cè)的ONO層(電荷陷入結(jié)構(gòu)210)中，以存入第一位240。之后利用三次熱空穴機(jī)制將熱空穴注入源極/漏極230b側(cè)的ONO層(電荷陷入結(jié)構(gòu)210)中，以抹除第一位240。
另外，更可以對(duì)此P型通道SONOS存儲(chǔ)器201進(jìn)行第二位242的程序化與抹除的操作。例如是將電子注入源極/漏極230a側(cè)的ONO層(電荷陷入結(jié)構(gòu)210)中，以存入第二位242。再利用三次熱空穴機(jī)制將熱空穴注入源極/漏極230a側(cè)的ONO層(電荷陷入結(jié)構(gòu)210)中，以抹除第二位242。
此外，值得一提的是，上述各實(shí)施例與圖示中的電荷陷入結(jié)構(gòu)210雖以O(shè)NO層為例作說(shuō)明，然而，底介電層202及頂介電層204也可以是其它類似的絕緣材料。電荷陷入層206的材料亦不限于氮化硅，也可以是其它能夠使電荷陷入于其中的材料，例如鉭氧化層、鈦酸鍶層與鉿氧化層等。另外，柵極220的材料亦不限于P型摻雜多晶硅，也可以是金屬、金屬硅化物或其它合適的導(dǎo)體材料。
綜上所述，本發(fā)明的P型通道存儲(chǔ)器因采用三次熱空穴機(jī)制進(jìn)行抹除的操作，所需的操作電壓低，可以節(jié)省功率消耗，提高程序化/抹除的效率，進(jìn)而縮短存儲(chǔ)器的運(yùn)作速度，且能夠增進(jìn)其可靠性。除此之外，由于存儲(chǔ)器所應(yīng)用的三次熱空穴機(jī)制是基于平行的電場(chǎng)而產(chǎn)生的，因此隨著元件的尺寸縮小，更能夠增進(jìn)其電性表現(xiàn)，而有助于提高元件的集成度。
雖然本發(fā)明以優(yōu)選實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種P型通道存儲(chǔ)器的操作方法，該P(yáng)型通道存儲(chǔ)器至少包括一基底；一柵極，位于該基底上；一電荷陷入結(jié)構(gòu)，位于該基底與該柵極之間；一第一源極/漏極與一第二源極/漏極，位于該電荷陷入結(jié)構(gòu)兩側(cè)的該基底中；且該方法包括進(jìn)行程序化操作時(shí)，將電子注入該第一源極/漏極側(cè)的該電荷陷入結(jié)構(gòu)中，以于該P(yáng)型通道存儲(chǔ)器存入一第一位；以及進(jìn)行抹除操作時(shí)，于該第二源極/漏極施加一第一電壓，該第一源極/漏極施加一第二電壓，該柵極施加一第三電壓，該基底施加一第四電壓，利用三次熱空穴機(jī)制將熱空穴注入該第一源極/漏極側(cè)的該電荷陷入結(jié)構(gòu)中，以抹除先前存入該P(yáng)型通道存儲(chǔ)器的該第一位，其中，該第三電壓與該第四電壓的壓差的絕對(duì)值小于或等于6伏特，且該第二電壓小于該第三電壓。
2.如權(quán)利要求1所述的P型通道存儲(chǔ)器的操作方法，其中該第一電壓為0伏特左右。
3.如權(quán)利要求1所述的P型通道存儲(chǔ)器的操作方法，其中該第二電壓為-3～-4伏特左右。
4.如權(quán)利要求1所述的P型通道存儲(chǔ)器的操作方法，其中該第三電壓為-2.5～-3.5伏特左右。
5.如權(quán)利要求1-4的任一項(xiàng)所述的P型通道存儲(chǔ)器的操作方法，其中該第四電壓為2.8～3.4伏特左右。
6.如權(quán)利要求1所述的P型通道存儲(chǔ)器的操作方法，其中在進(jìn)行程序化操作時(shí)，還包括于該第二源極/漏極施加一第五電壓，該第一源極/漏極施加一第六電壓，該柵極施加一第七電壓，該基底施加一第八電壓，將電子注入該第一源極/漏極側(cè)的該電荷陷入結(jié)構(gòu)中，以于該P(yáng)型通道存儲(chǔ)器存入該第一位，其中，該第六電壓小于該第七電壓，且該第七電壓大于該第三電壓。
7.如權(quán)利要求6所述的P型通道存儲(chǔ)器的操作方法，其中該第五電壓為0伏特左右。
8.如權(quán)利要求6所述的P型通道存儲(chǔ)器的操作方法，其中該第六電壓為-3～-4伏特左右。
9.如權(quán)利要求6所述的P型通道存儲(chǔ)器的操作方法，其中該第七電壓為-0.5～-1.5伏特左右。
10.如權(quán)利要求6所述的P型通道存儲(chǔ)器的操作方法，其中該第八電壓為0～1伏特左右。
11.如權(quán)利要求6所述的P型通道存儲(chǔ)器的操作方法，其中將電子注入該電荷陷入結(jié)構(gòu)的方法包括通道熱電子注入模式。
12.如權(quán)利要求6所述的P型通道存儲(chǔ)器的操作方法，其中該方法還包括進(jìn)行程序化操作時(shí)，將電子注入該第二源極/漏極側(cè)的該電荷陷入結(jié)構(gòu)中，以于該P(yáng)型通道存儲(chǔ)器存入一第二位；以及進(jìn)行抹除操作時(shí)，于該第一源極/漏極施加該第一電壓，該第二源極/漏極施加該第二電壓，該柵極施加該第三電壓，該基底施加該第四電壓，利用三次熱空穴機(jī)制將熱空穴注入該第二源極/漏極側(cè)的該電荷陷入結(jié)構(gòu)中，以抹除先前存入該P(yáng)型通道存儲(chǔ)器的該第二位。
13.如權(quán)利要求12所述的P型通道存儲(chǔ)器的操作方法，其中在進(jìn)行程序化操作時(shí)，還包括于該第一源極/漏極施加該第五電壓，該第二源極/漏極施加該第六電壓，該柵極施加該第七電壓，該基底施加該第八電壓，將電子注入該第二源極/漏極側(cè)的該電荷陷入結(jié)構(gòu)中，以于該P(yáng)型通道存儲(chǔ)器存入該第二位。
14.如權(quán)利要求12所述的P型通道存儲(chǔ)器的操作方法，其中將電子注入該電荷陷入結(jié)構(gòu)的方法包括通道熱電子注入模式。
15.如權(quán)利要求1所述的P型通道存儲(chǔ)器的操作方法，其中該電荷陷入結(jié)構(gòu)包括氧化硅/氮化硅/氧化硅。
16.一種P型通道存儲(chǔ)器的操作方法，適用于一P型通道硅-氧化硅/氮化硅/氧化硅-硅存儲(chǔ)器，該P(yáng)型通道SONOS存儲(chǔ)器至少包括一P型基底；一ONO層，位于該基底上；一P型摻雜多晶硅柵極，位于該ONO層上；一第一源極/漏極與一第二源極/漏極，位于該ONO層兩側(cè)的該基底中，且該方法包括進(jìn)行程序化操作時(shí)，于該第二源極/漏極施加一第一電壓，該第一源極/漏極施加一第二電壓，該P(yáng)型摻雜多晶硅柵極施加一第三電壓，該基底施加一第四電壓，將電子注入該第一源極/漏極側(cè)的該ONO層中，以于該P(yáng)型通道SONOS存儲(chǔ)器存入一第一位，其中，該第二電壓小于該第三電壓；以及進(jìn)行抹除操作時(shí)，于該第二源極/漏極施加一第五電壓，該第一源極/漏極施加一第六電壓，該柵極施加一第七電壓，該基底施加一第八電壓，以利用三次熱空穴機(jī)制將熱空穴注入該第一源極/漏極側(cè)的該ONO層中，以抹除先前存入該P(yáng)型通道SONOS存儲(chǔ)器的該第一位，其中，該第七電壓與該第八電壓的壓差的絕對(duì)值小于或等于6伏特，該第六電壓小于該第七電壓，且該第七電壓小于該第三電壓。
17.如權(quán)利要求16所述的P型通道存儲(chǔ)器的操作方法，其中該方法還包括進(jìn)行程序化操作時(shí)，將電子注入該第二源極/漏極側(cè)的該ONO層中，以于該P(yáng)型通道SONOS存儲(chǔ)器存入一第二位；以及進(jìn)行抹除操作時(shí)，于該第一源極/漏極施加該第五電壓，該第二源極/漏極施加該第六電壓，該柵極施加該第七電壓，該基底施加該第八電壓，利用三次熱空穴機(jī)制將熱空穴注入該第二源極/漏極側(cè)的該ONO層中，以抹除先前存入該P(yáng)型通道SONOS存儲(chǔ)器的該第二位。
18.如權(quán)利要求17所述的P型通道存儲(chǔ)器的操作方法，其中在進(jìn)行程序化操作時(shí)，還包括于該第一源極/漏極施加該第一電壓，該第二源極/漏極施加該第二電壓，該柵極施加該第三電壓，該基底施加該第四電壓，將電子注入該第二源極/漏極側(cè)的該ONO層中，以于該P(yáng)型通道SONOS存儲(chǔ)器存入該第二位。
19.如權(quán)利要求16所述的P型通道存儲(chǔ)器的操作方法，其中將電子注入該電荷陷入結(jié)構(gòu)的方法包括通道熱電子注入模式。
20.如權(quán)利要求16所述的P型通道存儲(chǔ)器的操作方法，其中該第一電壓為0伏特左右、該第二電壓為-3～-4伏特左右、該第三電壓為-0.5～-1.5伏特左右、該第五電壓為0伏特左右、該第六電壓為-3～-4伏特左右、該第七電壓為-2.5～-3.5伏特左右。
21.如權(quán)利要求16所述的P型通道存儲(chǔ)器的操作方法，其中該第四電壓為0～1伏特左右，該第八電壓為2.8～3.4伏特左右。
全文摘要
一種P型通道存儲(chǔ)器的操作方法，此P型通道存儲(chǔ)器至少是包括基底、位于基底上的柵極、位于基底與柵極之間的電荷陷入結(jié)構(gòu)，以及位于電荷陷入結(jié)構(gòu)兩側(cè)的基底中的第一源極/漏極與第二源極/漏極。此方法在進(jìn)行抹除操作時(shí)，于第二源極/漏極施加第一電壓，第一源極/漏極施加第二電壓，柵極施加第三電壓，基底施加第四電壓。利用三次熱空穴機(jī)制將熱空穴注入電荷陷入結(jié)構(gòu)中，以抹除P型通道存儲(chǔ)器。其中，第三電壓與第四電壓的壓差的絕對(duì)值小于或等于6伏特，且第二電壓小于第三電壓。
文檔編號(hào)G11C16/02GK1917213SQ20051009196
公開(kāi)日2007年2月21日 申請(qǐng)日期2005年8月15日 優(yōu)先權(quán)日2005年8月15日
發(fā)明者劉志拯 申請(qǐng)人:力晶半導(dǎo)體股份有限公司