專利名稱：包括移位寄存器的驅(qū)動(dòng)電路及利用該電路的平板顯示器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于平板顯示器件的驅(qū)動(dòng)電路，更具體地，涉及一種具有移位寄存器的驅(qū)動(dòng)電路及利用該電路的平板顯示器件。
背景技術(shù)：
陰極射線管(CRT)已經(jīng)廣泛地用于顯示器件，例如電視和監(jiān)視器。然而，CRT具有一些缺點(diǎn)，例如，隨著顯示區(qū)域的增加，其具有重的重量、大的體積和高的驅(qū)動(dòng)電壓。因此，具有輕重量和低功耗的極好特性的平板顯示(FPD)器件已經(jīng)成為最近研究的主題，這些平板顯示器件例如為液晶顯示(LCD)器件、等離子體顯示板(PDP)器件和有機(jī)電致發(fā)光顯示(ELD)器件。
通常，LCD器件包括兩個(gè)基板，其設(shè)置為兩個(gè)基板的各自電極彼此面對(duì)。液晶層插入在各自的電極之間。當(dāng)電壓施加在兩個(gè)電極之間時(shí)，產(chǎn)生電場。電場通過重新取向液晶分子來調(diào)整液晶層的光透射率，由此在LCD器件中顯示圖像。
FPD器件如LCD器件包括將RGB數(shù)據(jù)和外部驅(qū)動(dòng)系統(tǒng)的若干驅(qū)動(dòng)信號(hào)轉(zhuǎn)換為適當(dāng)電信號(hào)的電路單元，和利用電信號(hào)顯示圖像的顯示面板。通常，電路單元以與顯示面板不同的方式形成在基板上，并包括柵驅(qū)動(dòng)器和數(shù)據(jù)驅(qū)動(dòng)器。
最近，廣泛使用有源矩陣型顯示面板，其中多個(gè)像素區(qū)以矩陣形式配置并且開關(guān)元件如薄膜晶體管(TFT)形成在各像素區(qū)中。TFT通過重復(fù)的光刻工序制造。當(dāng)制造像素區(qū)中的TFT時(shí)，一部分驅(qū)動(dòng)電路可以形成在像素區(qū)的外圍處。由于驅(qū)動(dòng)電路部分形成在顯示面板中，而不需要增加光刻工序，因此減少了制造成本。具體地，具有相對(duì)低驅(qū)動(dòng)頻率的柵驅(qū)動(dòng)器可以形成在具有高可靠性的顯示面板中。
圖1示出了根據(jù)現(xiàn)有技術(shù)的有源矩陣型液晶顯示器件的示意平面圖。在圖1中，有源矩陣型液晶顯示器件包括液晶面板3、數(shù)據(jù)驅(qū)動(dòng)集成電路(IC)1和柵驅(qū)動(dòng)IC 2。液晶面板3包括兩個(gè)基板和插入在兩個(gè)基板之間的液晶層。多條數(shù)據(jù)線“DL1”至“DLn”和多條柵線“GL1”至“GLm”形成在液晶而板3中，以限定多個(gè)像素區(qū)，各像素區(qū)中的薄膜晶體管(TFT)連接到柵線和數(shù)據(jù)線。數(shù)據(jù)驅(qū)動(dòng)IC 1通過多條數(shù)據(jù)線“DL1”至“DLn”向TFT提供數(shù)據(jù)信號(hào)，柵驅(qū)動(dòng)IC 2通過多條柵極線“GL1”至“GLm”將柵信號(hào)順序提供給TFT。TFT根據(jù)柵信號(hào)向各像素區(qū)提供數(shù)據(jù)信號(hào)。
包括移位寄存器和鎖存器的數(shù)據(jù)驅(qū)動(dòng)IC1根據(jù)數(shù)據(jù)移位時(shí)鐘對(duì)數(shù)據(jù)比特流移位，并同時(shí)根據(jù)數(shù)據(jù)輸出使能信號(hào)將對(duì)應(yīng)于一條柵線的數(shù)據(jù)信號(hào)提供給多條數(shù)據(jù)線“DL1”至“DLn”。包括多級(jí)的柵驅(qū)動(dòng)IC2根據(jù)柵起始脈沖(GSP)將柵信號(hào)順序提供給多條柵線“GL1”至“GLm”。
圖2示出了用于根據(jù)現(xiàn)有技術(shù)有源矩陣型液晶顯示器件的柵信號(hào)的示意時(shí)序圖。在圖2中，在柵起始脈沖(GSP)施加到柵驅(qū)動(dòng)IC2(圖1所示的)之后，柵驅(qū)動(dòng)IC2(圖1所示的)開始將柵信號(hào)“VGLm-2”、“VGLm-1”和“VGLm”順序提供給多條柵線“GLm-2”、“GLm-1”和“GLm”(圖1所示的)。因此，連接到多條柵線的多個(gè)薄膜晶體管(TFT)順序?qū)?，同時(shí)對(duì)應(yīng)于一條柵線的數(shù)據(jù)信號(hào)被提供給連接到選定柵線的像素區(qū)。
柵驅(qū)動(dòng)IC2(圖1所示的)包括用于順序輸出柵信號(hào)的多個(gè)移位寄存器。當(dāng)多個(gè)移位寄存器包括非晶硅(a-Si)TFT時(shí)，a-Si TFT可能由于長時(shí)間的高直流(DC)偏壓而損壞。a-Si TFT的損壞可能引起柵驅(qū)動(dòng)IC2(圖1所示的)的故障。
圖3示出了根據(jù)現(xiàn)有技術(shù)用于液晶顯示器件的第N級(jí)移位寄存器的示意電路圖，圖4示出了用于驅(qū)動(dòng)圖3的移位寄存器的信號(hào)的示意時(shí)序圖。
在圖3和圖4中，第N級(jí)移位寄存器包括第一至第七薄膜晶體管(TFT)“T1”至“T7”，并且第一至第四時(shí)鐘“CLK1”至“CLK4”和起始信號(hào)“Vst-N”輸入到第N級(jí)。非晶硅(a-Si)薄膜晶體管(TFT)用作各TFT。
起始信號(hào)“Vst-N”和第四時(shí)鐘“CLK4”分別輸入到第一TFT“T1”和第二TFT“T2”。移位寄存器的第(N-1)級(jí)輸出信號(hào)可以用作第N級(jí)的起始信號(hào)“Vst-N”。當(dāng)起始信號(hào)“Vst-N”和第四時(shí)鐘“CLK4”的高電平電壓施加到第一TFT“T1”和第二TFT“T2”時(shí)，第一TFT“T1”和第二TFT“T2”導(dǎo)通，并且Q節(jié)點(diǎn)根據(jù)起始信號(hào)“Vst-N”向上充電。結(jié)果，起始信號(hào)“Vst-N”的高電平電壓自舉Q節(jié)點(diǎn)。起始信號(hào)“Vst-N”和第四時(shí)鐘“CLK4”彼此同步。因此，當(dāng)?shù)谝粫r(shí)鐘“CLK1”的高電平電壓輸入到第六TFT“T6”時(shí)，Q節(jié)點(diǎn)具有高電平電壓以導(dǎo)通第六TFT“T6”，并且第一時(shí)鐘“CLK1”的高電平電壓輸出作為第N級(jí)的輸出信號(hào)“Vout-N”。第N級(jí)的輸出信號(hào)“Vout-N”可以用作第(N+1)級(jí)的起始信號(hào)“Vst-(N+1)”.
接下來，當(dāng)?shù)诙r(shí)鐘“CLK2”的高電平電壓輸入到第四TFT“T4”時(shí)，第四TFT“T4”導(dǎo)通，源電壓“VDD”的高電平電壓施加到QB節(jié)點(diǎn)。結(jié)果，第三TFT“T3”導(dǎo)通，并且Q節(jié)點(diǎn)放電。
在移位寄存器中，第一至第七TFT“T1”至“T7”具有不同的偏壓應(yīng)力。由于偏壓應(yīng)力引起閾值電壓漂移，因此第一至第七TFT“T1”至“T7”具有不同的閾值電壓。閾值電壓的不均勻性降低了TFT的可靠性。具體地，由于根據(jù)QB節(jié)點(diǎn)的電壓“VQB”導(dǎo)通/截止的第三和第七TFT“T3”和“T7”用作下拉單元(pull-down unit)的元件，因此在一幀中除了輸出信號(hào)“Vout-N”的時(shí)間周期之外的期間，一個(gè)方向的偏壓應(yīng)力作用在第三和第七TFT“T3”和“T7”上。結(jié)果，在第三和第七TFT“T3”和“T7”中發(fā)生閾值電壓漂移，從而降低了移位寄存器的可靠性。為了提高移位寄存器的可靠性，TFT特性的變化如閾值電壓漂移應(yīng)當(dāng)最小化。
圖5示出了根據(jù)現(xiàn)有技術(shù)包括一個(gè)下拉單元的移位寄存器的第四薄膜晶體管和信號(hào)的示意圖。
在圖5中，第四TFT“T4”具有柵極“G”、源極“S”和漏極“D”。第三時(shí)鐘“CLK3”和源電壓“VDD”分別施加到柵極“G”和漏極“D”。源極連接到QB節(jié)點(diǎn)。當(dāng)?shù)谌龝r(shí)鐘“CLK3”的高電平電壓施加到柵極“G”時(shí)，源電壓“VDD”和QB節(jié)點(diǎn)電壓“VQB”的高電平電壓分別施加到漏極“D”和源極“S”。因此，柵極“G”和源極“S”之間的電壓差以及柵極“G”和漏極“D”之間的電壓差最小化。由于電壓差引起的應(yīng)力相對(duì)低，因此這種狀態(tài)可以稱為低偏壓應(yīng)力狀態(tài)。

發(fā)明內(nèi)容
本發(fā)明提供一種場序制模式液晶顯示器件及其驅(qū)動(dòng)方法，所述顯示器件具有提高的對(duì)比度和提高的顏色再現(xiàn)性。場序制模式液晶顯示器件在相對(duì)低溫度時(shí)具有提高的顯示質(zhì)量。
如具體和概括描述，一種具有多級(jí)的用于平板顯示器件的驅(qū)動(dòng)電路的移位寄存器，包括第TFT，接收前一級(jí)的輸出電壓并連接到Q節(jié)點(diǎn)，改第一TFT具有二極管結(jié)構(gòu)以便其柵極連接到漏極；在Q節(jié)點(diǎn)和供電電壓終端之間的第二TFT，該第二TFT根據(jù)下一級(jí)的輸出電壓進(jìn)行轉(zhuǎn)換；在奇數(shù)源電壓終端和QB-o節(jié)點(diǎn)之間的第三奇數(shù)TFT，該第三奇數(shù)TFT具有二極管結(jié)構(gòu)以便其柵極連接到漏極；在偶數(shù)源電壓終端和QB-e節(jié)點(diǎn)之間的第三偶數(shù)TFT，該第三偶數(shù)TFT具有二極管結(jié)構(gòu)以便其柵極連接到漏極；在第一時(shí)鐘終端和當(dāng)前級(jí)的輸出電壓終端之間的第四TFT，該第四TFT根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在QB-o節(jié)點(diǎn)和供電電壓終端之間的第五奇數(shù)TFT，該第五奇數(shù)TFT根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在QB-e節(jié)點(diǎn)和供電電壓終端之間的第五偶數(shù)TFT，該第五偶數(shù)TFT根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在QB-o節(jié)點(diǎn)和供電電壓終端之間的第六奇數(shù)TFT，該第六奇數(shù)TFT根據(jù)奇數(shù)源電壓終端進(jìn)行轉(zhuǎn)換；在QB-e節(jié)點(diǎn)和供電電壓終端之間的第六偶數(shù)TFT，該第六偶數(shù)TFT根據(jù)偶數(shù)源電壓終端進(jìn)行轉(zhuǎn)換；在Q節(jié)點(diǎn)和供電電壓終端之間的第七奇數(shù)TFT，該第七奇數(shù)TFT根據(jù)QB-o節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在Q節(jié)點(diǎn)和供電電壓終端之間的第七偶數(shù)TFT，該第七偶數(shù)TFT根據(jù)QB-e節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在當(dāng)前級(jí)的輸出電壓終端和供電電壓終端之間的第八奇數(shù)TFT，該第八奇數(shù)TFT根據(jù)QB-o節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；和在當(dāng)前級(jí)的輸出電壓終端和供電電壓終端之間的第八偶數(shù)TFT，該第八偶數(shù)TFT根據(jù)QB-e節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換。
在另一方面，一種具有多級(jí)的用于平板顯示器件的驅(qū)動(dòng)電路的移位寄存器，包括第一TFT，接收前一級(jí)的輸出電壓并連接到Q節(jié)點(diǎn)，第一TFT具有二極管結(jié)構(gòu)以便其柵極連接到漏極；在Q節(jié)點(diǎn)和供電電壓終端之間的第二TFT，該第二TFT根據(jù)下一級(jí)的輸出電壓進(jìn)行轉(zhuǎn)換；在奇數(shù)源電壓終端和QB-o節(jié)點(diǎn)之間的第三奇數(shù)第一TFT，該第三奇數(shù)第一TFT具有二極管結(jié)構(gòu)以便其柵極連接到漏極；在奇數(shù)源電壓終端和QB-o節(jié)點(diǎn)之間的第三奇數(shù)第二TFT，該第三奇數(shù)第二TFT根據(jù)第一節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在第一節(jié)點(diǎn)和供電電壓終端之間的第三奇數(shù)第三TFT，該第三奇數(shù)第三TFT根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在第一節(jié)點(diǎn)和供電電壓終端之間的第三奇數(shù)第四TFT，該第三奇數(shù)第四TFT根據(jù)前一級(jí)的輸出電壓進(jìn)行轉(zhuǎn)換；在偶數(shù)源電壓終端和QB-e節(jié)點(diǎn)之間的第三偶數(shù)第一TFT，該第三偶數(shù)第一TFT具有二極管結(jié)構(gòu)以便其柵極連接到漏極；在偶數(shù)源電壓終端和QB-e節(jié)點(diǎn)之間的第三偶數(shù)第二TFT，該第三偶數(shù)第二TFT根據(jù)第二節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在第二節(jié)點(diǎn)和供電電壓終端之間的第三偶數(shù)第三TFT，該第三偶數(shù)第三TFT根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在第二節(jié)點(diǎn)和供電電壓終端之間的第三偶數(shù)第四TFT，該第三偶數(shù)第四TFT根據(jù)前一級(jí)的輸出電壓進(jìn)行轉(zhuǎn)換；在第一時(shí)鐘終端和當(dāng)前級(jí)的輸出電壓終端之間的第四TFT，該第四TFT根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在QB-o節(jié)點(diǎn)和供電電壓終端之間的第五奇數(shù)TFT，該第五奇數(shù)TFT根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在QB-e節(jié)點(diǎn)和供電電壓終端之間的第五偶數(shù)TFT，該第五偶數(shù)TFT根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在QB-o節(jié)點(diǎn)和供電電壓終端之間的第六奇數(shù)TFT，該第六奇數(shù)TFT根據(jù)前一級(jí)的輸出電壓進(jìn)行轉(zhuǎn)換；在QB-e節(jié)點(diǎn)和供電電壓終端之間的第六偶數(shù)TFT，該第六偶數(shù)TFT根據(jù)前一級(jí)的輸出電壓進(jìn)行轉(zhuǎn)換；在Q節(jié)點(diǎn)和供電電壓終端之間的第七奇數(shù)TFT，該第七奇數(shù)TFT根據(jù)QB-o節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在Q節(jié)點(diǎn)和供電電壓終端之間的第七偶數(shù)TFT，該第七偶數(shù)TFT根據(jù)QB-e節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在當(dāng)前級(jí)的輸出電壓終端和供電電壓終端之間的第八奇數(shù)TFT，該第八奇數(shù)TFT根據(jù)QB-o節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；和在當(dāng)前級(jí)的輸出電壓終端和供電電壓終端之間的第八偶數(shù)TFT，該第八偶數(shù)TFT根據(jù)QB-e節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換。
在另一方面，一種具有多級(jí)的用于平板顯示器件的驅(qū)動(dòng)電路的移位寄存器，包括第一TFT，接收前一級(jí)的輸出電壓并連接到Q節(jié)點(diǎn)，該第一TFT具有二極管結(jié)構(gòu)以便其柵極連接到漏極；在Q節(jié)點(diǎn)和供電電壓終端之間的第二TFT，該第二TFT根據(jù)下一級(jí)的輸出電壓進(jìn)行轉(zhuǎn)換；在奇數(shù)源電壓終端和QB-o節(jié)點(diǎn)之間的第三奇數(shù)第一TFT，該第三奇數(shù)第一TFT具有二極管結(jié)構(gòu)以便其柵極連接到漏極；在奇數(shù)源電壓終端和QB-o節(jié)點(diǎn)之間的第三奇數(shù)第二TFT，該第三奇數(shù)第二TFT根據(jù)第一節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在第一節(jié)點(diǎn)和供電電壓終端之間的第三奇數(shù)第三TFT，該第三奇數(shù)第三TFT根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在第一節(jié)點(diǎn)和供電電壓終端之間的第三奇數(shù)第四TFT，該第三奇數(shù)第四TFT根據(jù)偶數(shù)源電壓進(jìn)行轉(zhuǎn)換；在偶數(shù)源電壓終端和QB-e節(jié)點(diǎn)之間的第三偶數(shù)第一TFT，該第三偶數(shù)第一TFT具有二極管結(jié)構(gòu)以便其柵極連接到漏極；在偶數(shù)源電壓終端和QB-e節(jié)點(diǎn)之間的第三偶數(shù)第二TFT，該第三偶數(shù)第二TFT根據(jù)第二節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在第二節(jié)點(diǎn)和供電電壓終端之間的第三偶數(shù)第三TFT，該第三偶數(shù)第三TFT根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在第二節(jié)點(diǎn)和供電電壓終端之間的第三偶數(shù)第四TFT，該第三偶數(shù)第四TFT根據(jù)奇數(shù)源電壓進(jìn)行轉(zhuǎn)換；在第一時(shí)鐘終端和當(dāng)前級(jí)的輸出電壓終端之間的第四TFT，該第四TFT根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在QB-o節(jié)點(diǎn)和供電電壓終端之間的第五奇數(shù)TFT，該第五奇數(shù)TFT根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在QB-e節(jié)點(diǎn)和供電電壓終端之間的第五偶數(shù)TFT，該第五偶數(shù)TFT根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在QB-o節(jié)點(diǎn)和供電電壓終端之間的第六奇數(shù)TFT，該第六奇數(shù)TFT根據(jù)前一級(jí)的輸出電壓進(jìn)行轉(zhuǎn)換；在QB-e節(jié)點(diǎn)和供電電壓終端之間的第六偶數(shù)TFT，該第六偶數(shù)TFT根據(jù)前一級(jí)的輸出電壓進(jìn)行轉(zhuǎn)換；在Q節(jié)點(diǎn)和供電電壓終端之間的第七奇數(shù)TFT，該第七奇數(shù)TFT根據(jù)QB-o節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在Q節(jié)點(diǎn)和供電電壓終端之間的第七偶數(shù)TFT，該第七偶數(shù)TFT根據(jù)QB-e節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；在當(dāng)前級(jí)的輸出電壓終端和供電電壓終端之間的第八奇數(shù)TFT，該第八奇數(shù)TFT根據(jù)QB-o節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；和在當(dāng)前級(jí)的輸出電壓終端和供電電壓終端之間的第八偶數(shù)TFT，該第八偶數(shù)TFT根據(jù)QB-e節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換。
在另一方面，一種用于平板顯示器件的驅(qū)動(dòng)電路的多個(gè)移位寄存器級(jí)，包括第一TFT，根據(jù)起始信號(hào)充電Q節(jié)點(diǎn)；第二TFT，根據(jù)下一移位寄存器級(jí)的輸出電壓使Q節(jié)點(diǎn)放電；上拉單元，根據(jù)Q節(jié)點(diǎn)的電壓增加當(dāng)前移位寄存器級(jí)的輸出電壓；奇數(shù)下拉單元，根據(jù)QB-o節(jié)點(diǎn)的電壓在奇數(shù)幀時(shí)降低當(dāng)前級(jí)的輸出電壓；偶數(shù)下拉單元，根據(jù)QB-e節(jié)點(diǎn)的電壓在偶數(shù)幀時(shí)降低當(dāng)前級(jí)的輸出電壓；連接到QB-o節(jié)點(diǎn)的第三奇數(shù)TFT，該第三奇數(shù)TFT的柵極和漏極彼此連接并接收奇數(shù)源電壓；和連接到QB-e節(jié)點(diǎn)的第三偶數(shù)TFT，該第三偶數(shù)TFT的柵極和漏極彼此連接并接收偶數(shù)源電壓。
仍在另一方面，一用于平板顯示器的驅(qū)動(dòng)電路的移位寄存器級(jí)，包括具有柵極和漏極的第一TFT，所述柵極和漏極都連接到起始信號(hào)終端；具有柵極和漏極的第二TFT，所述柵極和漏極都連接到奇數(shù)源電壓終端；具有柵極和漏極的第三TFT，所述柵極和漏極都連接到偶數(shù)源電壓終端；連接在時(shí)鐘終端和移位寄存器級(jí)的輸出節(jié)點(diǎn)之間的第四TFT，第一TFT的源極連接到第四TFT的柵極。
應(yīng)當(dāng)理解，本發(fā)明之前的概括描述和下面的詳細(xì)描述為例證性和解釋性的，意欲對(duì)要求保護(hù)的本發(fā)明提供進(jìn)一步解釋。


所附附圖用于提供本發(fā)明的進(jìn)一步理解，并結(jié)合在本申請(qǐng)中，構(gòu)成本申請(qǐng)的一部分，這些

了本發(fā)明的實(shí)施方式，并與說明書一起用于解釋本發(fā)明的原理。在附圖中圖1示出了根據(jù)現(xiàn)有技術(shù)的有源矩陣型液晶顯示器件的示意平面圖；圖2示出了用于根據(jù)現(xiàn)有技術(shù)有源矩陣型液晶顯示器件的柵信號(hào)的示意時(shí)間圖；圖3示出了根據(jù)現(xiàn)有技術(shù)用于液晶顯示器件的第N級(jí)移位寄存器的示意電路圖；圖4示出了用于驅(qū)動(dòng)圖3的移位寄存器的信號(hào)的示意時(shí)序圖；圖5示出了根據(jù)現(xiàn)有技術(shù)包括一個(gè)下拉單元的移位寄存器的第四薄膜晶體管和信號(hào)的示意圖；圖6示出了根據(jù)本發(fā)明實(shí)施方式用于液晶顯示器件的第N級(jí)移位寄存器的示意電路圖；圖7示出了用于驅(qū)動(dòng)圖6的移位寄存器的信號(hào)的示意時(shí)序圖；圖8示出了根據(jù)本發(fā)明實(shí)施方式包括兩個(gè)下拉單元的移位寄存器的第四奇數(shù)薄膜晶體管、第四偶數(shù)薄膜晶體管和信號(hào)的示意圖；圖9示出了根據(jù)本發(fā)明另一實(shí)施方式用于平板顯示器件的第M級(jí)移位寄存器的示意電路圖；圖10示出了根據(jù)本發(fā)明再一實(shí)施方式用于平板顯示器件的第M級(jí)移位寄存器的示意電路圖；和圖11示出了根據(jù)本發(fā)明又一實(shí)施方式用于平板顯示器件的第M級(jí)移位寄存器的示意電路圖。
具體實(shí)施例方式
現(xiàn)在將對(duì)本發(fā)明的優(yōu)選實(shí)施方式進(jìn)行詳細(xì)描述，這些實(shí)施例在所附附圖中說明。
為了提高包括一個(gè)下拉單元的移位寄存器的可靠性，提出一種包括兩個(gè)下拉單元的移位寄存器，其中TFT的特性變化如閾值電壓漂移得到減少。
圖6示出了根據(jù)本發(fā)明實(shí)施方式用于液晶顯示器的包括兩個(gè)下拉單元的第N級(jí)移位寄存器的示意電路圖，圖7示出了用于驅(qū)動(dòng)圖6的移位寄存器的信號(hào)的示意時(shí)序圖。
在圖6和圖7中，第N級(jí)移位寄存器包括第一薄膜晶體管(TFT)“T1”、第二TFT“T2”、第三奇數(shù)TFT“T3o”、第三偶數(shù)TFT“T3e”、第四奇數(shù)TFT“T4o”、第四偶數(shù)TFT“T4e”、第五奇數(shù)TFT“T5o”、第五偶數(shù)TFT“T5e”、第六TFT“T6”、第七偶數(shù)TFT“T7e”和第七奇數(shù)TFT“T7o”。此外，Q節(jié)點(diǎn)形成在第六TFT“T6”的柵極處，而QB-o節(jié)點(diǎn)形成在第三奇數(shù)TFT“T3o”和第七奇數(shù)TFT“T7o”的柵極處，以及QB-e節(jié)點(diǎn)形成在第三偶數(shù)TFT“T3e”和第七偶數(shù)TFT“T7e”的柵極處。
第一至第四時(shí)鐘“CLK1”至“CLK4”和起始信號(hào)“Vst-N”輸入到第N級(jí)。非晶硅(a-Si)薄膜晶體管(TFT)用作各TFT。此外，第N級(jí)移位寄存器包括奇數(shù)下拉單元和偶數(shù)下拉單元，其中奇數(shù)下拉單元包括第三奇數(shù)TFT“T3o”和第七奇數(shù)TFT“T7o”，偶數(shù)下拉單元包括第三偶數(shù)TFT“T3e”和第七偶數(shù)TFT“T7e”。因此，按照幀交替具有高電平電壓的奇數(shù)源電壓“VDD-o”和偶數(shù)源電壓“VDD-e”用于奇數(shù)和偶數(shù)下拉單元。例如，奇數(shù)源電壓“VDD-o”在奇數(shù)幀期間具有高電平電壓，偶數(shù)源電壓“VDD-e”在偶數(shù)幀期間具有高電平電壓。第一至第四時(shí)鐘“CLK1”至“CLK4”和起始信號(hào)“Vst-N”具有與圖4所示相同的形狀。
起始信號(hào)“Vst-N”和第四時(shí)鐘“CLK4”分別輸入到第一TFT“T1”和第二TFT“T2”。移位寄存器的第(N-1)級(jí)(未示出)輸出信號(hào)用作第N級(jí)的起始信號(hào)“Vst-N”。當(dāng)起始信號(hào)“Vst-N”和第四時(shí)鐘“CLK4”的高電平電壓施加到第一TFT“T1”和第二TFT“T2”時(shí)，第一TFT“T1”和第二TFT“T2”導(dǎo)通，并且Q節(jié)點(diǎn)根據(jù)起始信號(hào)“Vst-N”向上充電。結(jié)果，起始信號(hào)“Vst-N”的高電平電壓自舉Q節(jié)點(diǎn)。起始信號(hào)“Vst-N”和第四時(shí)鐘“CLK4”彼此同步。因此，當(dāng)?shù)谝粫r(shí)鐘“CLK1”的高電平電壓輸入到第六TFT“T6”時(shí)，Q節(jié)點(diǎn)具有高電平電壓以導(dǎo)通第六TFT“T6”，并且第一時(shí)鐘“CLK1”的高電平電壓輸出作為第N級(jí)的輸出信號(hào)“Vout-N”。第N級(jí)的輸出信號(hào)“Vout-N”用作第(N+1)級(jí)(未示出)的起始信號(hào)“Vst-(N+1)”。
接下來，當(dāng)?shù)谌龝r(shí)鐘“CLK3”的高電平電壓輸入到第四奇數(shù)和偶數(shù)TFT“T4o”和“T4e”時(shí)，第四奇數(shù)和偶數(shù)TFT“T4o”和“T4e”導(dǎo)通，奇數(shù)和偶數(shù)源電壓“VDD-o”和“VDD-e”分別施加到QB-o和QB-e節(jié)點(diǎn)。由于奇數(shù)和偶數(shù)源電壓“VDD-o”和“VDD-e”按照幀交替具有高電平電壓，因此第三奇數(shù)和偶數(shù)TFT“T3o”和“T3e”交替導(dǎo)通。結(jié)果，Q節(jié)點(diǎn)在奇數(shù)幀期間通過第三奇數(shù)TFT“T3o”放電，在偶數(shù)幀期間通過第三偶數(shù)TFT“T3e”放電。
因此，第三奇數(shù)TFT“T3o”和第七奇數(shù)TFT“T7o”在奇數(shù)幀期間通過高電平電壓偏壓以及在偶數(shù)幀期間通過低電平電壓偏壓被交替加壓。此外，第三偶數(shù)TFT“T3e”和第七偶數(shù)TFT“T7e”在奇數(shù)幀期間通過低電平電壓偏壓以及在偶數(shù)幀期間通過高電平電壓偏壓被交替加壓。因此，在奇數(shù)和偶數(shù)下拉單元的TFT上的由于高電平電壓偏壓引起的應(yīng)力通過低電平電壓偏壓補(bǔ)償。
然而，即使奇數(shù)和偶數(shù)下拉單元的TFT上的應(yīng)力被補(bǔ)償，第四奇數(shù)TFT“T4o”和第四偶數(shù)TFT“T4e”通過移位寄存器長時(shí)間的工作而惡化。例如，第四奇數(shù)TFT“T4o”和第四偶數(shù)TFT“T4e”的閾值電壓漂移，該閾值電壓漂移改變了在QB-o節(jié)點(diǎn)和QB-e節(jié)點(diǎn)處的有效電壓。
圖8示出了根據(jù)本發(fā)明實(shí)施方式包括兩個(gè)下拉單元的移位寄存器的第四奇數(shù)薄膜晶體管、第四偶數(shù)薄膜晶體管和信號(hào)的示意圖。
在圖8中，各第四奇數(shù)TFT“T4o”和第四偶數(shù)TFT“T4e”具有柵極“G”、源極“S”和漏極“D”。第三時(shí)鐘“CLK3”施加到第四奇數(shù)TFT“T4o”和第四偶數(shù)TFT“T4e”的柵極。奇數(shù)源電壓“VDD-o”和偶數(shù)源電壓“VDD-e”分別施加到第四奇數(shù)TFT“T4o”和第四偶數(shù)TFT“T4e”的漏極。奇數(shù)源電壓“VDD-o”在奇數(shù)幀期間具有高電平電壓，在偶數(shù)幀期間具有低電平電壓。相反地，偶數(shù)源電壓“VDD-e”在奇數(shù)幀期間具有低電平電壓，在偶數(shù)幀期間具有高電平電壓。在奇數(shù)幀期間，由于QB-e節(jié)點(diǎn)電壓“VQB-e”和偶數(shù)源電壓“VDD-e”具有低電平電壓，因此該低電平電壓施加到第四偶數(shù)TFT“T4e”的源極“S”和漏極“D”。接下來，當(dāng)?shù)谌龝r(shí)鐘“CLK3”的高電平電壓施加到第四偶數(shù)TFT“T4e”的柵極“G”時(shí)，第四偶數(shù)TFT“T4e”的柵極“G”和源極“S”之間的電壓差以及柵極“G”和漏極“D”之間的電壓差最大化。由于電壓差引起的應(yīng)力相對(duì)高，因此該狀態(tài)可以稱為高偏壓應(yīng)力狀態(tài)，該應(yīng)力引起第四偶數(shù)TFT“T4e”的特性變化如閾值電壓漂移。類似地，在偶數(shù)幀期間，第四奇數(shù)TFT“T4o”為高偏壓應(yīng)力狀態(tài)，第四奇數(shù)TFT“T4o”的特性發(fā)生變化。
為了減少上拉單元中由于高偏壓應(yīng)力引起的TFT的特性變化，提出一種包括具有二極管結(jié)構(gòu)的TFT的移位寄存器，其中TFT的柵極和漏極彼此連接。
圖9示出了根據(jù)本發(fā)明另一實(shí)施方式用于平板顯示器件的移位寄存器的第M級(jí)的示意電路圖。
在圖9中，第M級(jí)移位寄存器包括第一薄膜晶體管(TFT)“T1”、第二TFT“T2”、第三奇數(shù)TFT“T3o”、第三偶數(shù)TFT“T3e”、第四TFT“T4”、第五奇數(shù)TFT“T5o”、第五偶數(shù)TFT“T5e”、第六奇數(shù)TFT“T6o”、第六偶數(shù)TFT“T6e”、第七偶數(shù)TFT“T7e”、第七奇數(shù)TFT“T7o”、第八奇數(shù)TFT“T8o”和第八偶數(shù)TFT“T8e”。Q節(jié)點(diǎn)設(shè)置在第四TFT“T4”的柵極處，而QB-o節(jié)點(diǎn)設(shè)置在第七奇數(shù)TFT“T7o”和第八奇數(shù)TFT“T8o”的柵極處，以及QB-e節(jié)點(diǎn)設(shè)置在第七偶數(shù)TFT“T7e”和第八偶數(shù)TFT“T8e”的柵極處。Nout節(jié)點(diǎn)設(shè)置在第四TFT“T4”和第八奇數(shù)TFT“T8o”之間以及第四TFT“T4”和第八偶數(shù)TFT“T8e”之間。
第一至第四時(shí)鐘“CLK1”至“CLK4”和起始信號(hào)“Vst-M”可以輸入到第M級(jí)。非晶硅(a-Si)薄膜晶體管(TFT)可以用作各TFT。此外，第M級(jí)移位寄存器包括具有第七奇數(shù)TFT“T7o”和第八奇數(shù)TFT“T8o”的奇數(shù)下拉單元，和具有第七偶數(shù)TFT“T7e”和第八偶數(shù)TFT“T8e”的偶數(shù)下拉單元。因此，按照幀交替具有高電平電壓的奇數(shù)源電壓“VDD-o”和偶數(shù)源電壓“VDD-e”分別用于奇數(shù)和偶數(shù)下拉單元。例如，奇數(shù)源電壓“VDD-o”可以在奇數(shù)幀期間具有高電平電壓，偶數(shù)源電壓“VDD-e”可以在偶數(shù)幀期間具有高電平電壓。第一至第四時(shí)鐘“CLK1”至“CLK4”和起始信號(hào)“Vst-M”具有與圖4所示相同的形狀。
起始信號(hào)“Vst-M”輸入到第一TFT“T1”。移位寄存器的第(M-1)級(jí)(未示出)的輸出信號(hào)可以用作第M級(jí)的起始信號(hào)“Vst-M”。當(dāng)起始信號(hào)“Vst-M”的高電平電壓施加到第一TFT“T1”時(shí)，第一TFT“T1”導(dǎo)通，并且Q節(jié)點(diǎn)根據(jù)起始信號(hào)“Vst-M”向上充電。結(jié)果，起始信號(hào)“Vst-M”的高電平電壓自舉Q節(jié)點(diǎn)和第四TFT“T4”的柵極。因此，當(dāng)?shù)谝粫r(shí)鐘“CLK1”的高電平電壓輸入到第四TFT“T4”時(shí)，Q節(jié)點(diǎn)具有高電平電壓以導(dǎo)通第四TFT“T4”，并且第一時(shí)鐘“CLK1”的高電平電壓輸出作為第M級(jí)的輸出信號(hào)“Vout-M”。第M級(jí)的輸出信號(hào)“Vout-M”可以用作第(M+1)級(jí)(未示出)的起始信號(hào)“Vst-(M+1)”。第四TFT“T4”可以起到輸出高電平電壓的上拉單元的作用。
在第一時(shí)鐘“CLK1”之后，移位寄存器的第(M+1)級(jí)(未示出)輸出信號(hào)“Vout-(M+1)”輸入到第二TFT“T2”以使Q節(jié)點(diǎn)放電。奇數(shù)源電壓“VDD-o”和偶數(shù)源電壓“VDD-e”分別輸入到第三奇數(shù)TFT“T3o”和第三偶數(shù)TFT“T3e”。各第三奇數(shù)TFT“T3o”和第三偶數(shù)TFT“T3e”具有二極管結(jié)構(gòu)以便柵極連接到漏極。因此，在奇數(shù)幀期間，奇數(shù)源電壓“VDD-o”的高電平電壓施加到第三奇數(shù)TFT“T3o”的柵極和漏極，偶數(shù)源電壓“VDD-e”的低電平電壓施加到第三偶數(shù)TFT“T3e”的柵極和漏極。此外，在偶數(shù)幀期間，奇數(shù)源電壓“VDD-o”的低電平電壓施加到第三奇數(shù)TFT“T3o”的柵極和漏極，偶數(shù)源電壓“VDD-e”的高電平電壓施加到第三偶數(shù)TFT“T3e”的柵極和漏極。
在奇數(shù)幀期間，由于奇數(shù)源電壓“VDD-o”的高電平電壓通過QB-o節(jié)點(diǎn)施加到第八奇數(shù)TFT“T8o”的柵極，因此第八奇數(shù)TFT“T8o”導(dǎo)通，并且Nout節(jié)點(diǎn)放電。當(dāng)起始信號(hào)“Vst-M”例如移位寄存器的第(M-1)級(jí)(未示出)的輸出信號(hào)“Vout-(M-1)”通過第一TFT“T1”輸入到第五奇數(shù)TFT“T5o”時(shí)，具有奇數(shù)源電壓“VDD-o”的高電平電壓的QB-o節(jié)點(diǎn)放電。由于第五奇數(shù)TFT“T5o”通過起始信號(hào)“Vst-M”導(dǎo)通，因此QB-o節(jié)點(diǎn)放電。由于奇數(shù)源電壓“VDD-o”的高電平電壓也施加到第六偶數(shù)TFT“T6e”的柵極，因此第六偶數(shù)TFT“T6e”導(dǎo)通，并且QB-e節(jié)點(diǎn)放電。因此，第八偶數(shù)TFT“T8e”在奇數(shù)幀期間截止，從而防止了高偏壓應(yīng)力狀態(tài)。
在偶數(shù)幀期間，由于偶數(shù)源電壓“VDD-e”的高電平電壓通過QB-e節(jié)點(diǎn)施加到第八偶數(shù)TFT“T8e”的柵極，因此第八偶數(shù)TFT“T8e”導(dǎo)通，并且Nout節(jié)點(diǎn)放電。當(dāng)起始信號(hào)“Vst-M”例如移位寄存器的第(M-1)級(jí)(未示出)輸出信號(hào)“Vout-(M-1)”通過第一TFT“T1”輸入到第五奇數(shù)TFT“T5o”時(shí)，具有偶數(shù)源電壓“VDD-e”的高電平電壓的QB-e節(jié)點(diǎn)放電。由于第五奇數(shù)TFT“T5o”通過起始信號(hào)“Vst-M”導(dǎo)通，因此QB-e節(jié)點(diǎn)放電。由于偶數(shù)源電壓“VDD-e”的高電平電壓也施加到第六奇數(shù)TFT“T6o”的柵極，因此第六奇數(shù)TFT“T6o”導(dǎo)通，并且QB-o節(jié)點(diǎn)放電。因此，第八奇數(shù)TFT“T8o”在偶數(shù)幀期間截止，從而防止了高偏壓應(yīng)力狀態(tài)。在移位寄存器的工作期間，由于包括第七奇數(shù)TFT“T7o”和第八奇數(shù)TFT“T8o”的奇數(shù)下拉單元和包括第七偶數(shù)TFT“T7e”和第八偶數(shù)TFT“T8e”的偶數(shù)下拉單元按照幀交替工作，由于高電平電壓引起的在奇數(shù)和偶數(shù)下拉單元上的應(yīng)力通過低電平電壓釋放。
再次參考奇數(shù)幀，偶數(shù)源電壓“VDD-e”的低電平電壓施加到第三偶數(shù)TFT“T3e”的柵極和漏極。此外，由于QB-e節(jié)點(diǎn)通過由奇數(shù)源電壓“VDD-o”的高電平電壓導(dǎo)通的第六偶數(shù)TFT“T6e”放電，因此QB-e節(jié)點(diǎn)具有低電平電壓，并且QB-e節(jié)點(diǎn)的低電平電壓施加到第三偶數(shù)TFT“T3e”的源極。結(jié)果，在奇數(shù)幀期間，該低電平電壓施加到第三偶數(shù)TFT“T3e”的柵極、漏極和源極。類似地，在偶數(shù)幀期間，該低電平電壓施加到第三奇數(shù)TFT“T3o”的柵極、漏極和源極。由于在偶數(shù)幀期間僅低電平電壓施加到第三奇數(shù)TFT“T3o”以及在奇數(shù)幀期間僅低電平電壓施加到第三偶數(shù)TFT“T3e”，因此由于高電平電壓引起的在第三奇數(shù)TFT“T3o”和第三偶數(shù)TFT“T3e”上的應(yīng)力通過低電平電壓釋放。因此，移位寄存器的穩(wěn)定性和使用期限提高。
圖10示出了根據(jù)本發(fā)明另一實(shí)施方式用于平板顯示器件的移位寄存器的第M級(jí)的示意電路圖。
在圖10中，第M級(jí)移位寄存器包括第一薄膜晶體管(TFT)“T1”、第二TFT“T2”、第三TFT、第四TFT“T4”、第五奇數(shù)TFT“T5o”、第五偶數(shù)TFT“T5e”、第六奇數(shù)TFT“T6o”、第六偶數(shù)TFT“T6e”、第七偶數(shù)TFT“T7e”、第七奇數(shù)TFT“T7o”、第八奇數(shù)TFT“T8o”和第八偶數(shù)TFT“T8e”。第三TFT可以包括第三奇數(shù)第一TFT“T3o1”至第三奇數(shù)第四TFT“T3o4”和第三偶數(shù)第一TFT“T3e1”至第三偶數(shù)第四TFT“T3e4”。Q節(jié)點(diǎn)設(shè)置在第四TFT“T4”的柵極處，而QB-o節(jié)點(diǎn)設(shè)置在第七奇數(shù)TFT“T7o”和第八奇數(shù)TFT“T8o”的柵極處，以及QB-e節(jié)點(diǎn)設(shè)置在第七偶數(shù)TFT“T7e”和第八偶數(shù)TFT“T8e”的柵極處。Nout節(jié)點(diǎn)設(shè)置在第四TFT“T4”和第八奇數(shù)TFT“T8o”之間以及第四TFT“T4”和第八偶數(shù)TFT“T8e”之間。
第一至第四時(shí)鐘“CLK1”至“CLK4”和起始信號(hào)“Vst-M”可以用于第M級(jí)。非晶硅(a-Si)薄膜晶體管(TFT)可以用作各TFT。此外，第M級(jí)移位寄存器包括奇數(shù)下拉單元和偶數(shù)下拉單元，其中奇數(shù)下拉單元包括第七奇數(shù)TFT“T7o”和第八奇數(shù)TFT“T8o”，偶數(shù)下拉單元包括第七偶數(shù)TFT“T7e”和第八偶數(shù)TFT“T8e”。因此，按照幀交替具有高電平電壓的奇數(shù)源電壓“VDD-o”和偶數(shù)源電壓“VDD-e”分別用于奇數(shù)和偶數(shù)下拉單元。例如，奇數(shù)源電壓“VDD-o”可以在奇數(shù)幀期間具有高電平電壓，偶數(shù)源電壓“VDD-e”可以在偶數(shù)幀期間具有高電平電壓。第一至第四時(shí)鐘“CLK1”至“CLK4”和起始信號(hào)“Vst-M”可以具有與圖4所示相同的形狀。
起始信號(hào)“Vst-M”輸入到第一TFT“T1”。移位寄存器的第(M-1)級(jí)(未示出)的輸出信號(hào)可以用作第M級(jí)的起始信號(hào)“Vst-M”。當(dāng)起始信號(hào)“Vst-M”的高電平電壓施加到第一TFT“T1”時(shí)，第一TFT“T1”導(dǎo)通，并且Q節(jié)點(diǎn)根據(jù)起始信號(hào)“Vst-M”充電。結(jié)果，起始信號(hào)“Vst-M”的高電平電壓自舉Q節(jié)點(diǎn)和第四TFT“T4”的柵極。因此，當(dāng)?shù)谝粫r(shí)鐘“CLK1”的高電平電壓輸入到第四TFT“T4”時(shí)，Q節(jié)點(diǎn)具有高電平電壓以導(dǎo)通第四TFT“T4”，并且第一時(shí)鐘“CLK1”的高電平電壓輸出作為第M級(jí)的輸出信號(hào)“Vout-M”。第M級(jí)的輸出信號(hào)“Vout-M”可以用作第(M+1)級(jí)(未示出)的起始信號(hào)“Vst-(M+1)”。
在第一時(shí)鐘“CLK1”之后，移位寄存器的第(M+1)級(jí)(未示出)的輸出信號(hào)“Vout-(M+1)”輸入到第二TFT“T2”以使Q節(jié)點(diǎn)放電。奇數(shù)源電壓“VDD-o”和偶數(shù)源電壓“VDD-e”分別輸入到第三奇數(shù)第一TFT“T3o1”和第三偶數(shù)第一TFT“T3e1”。各第三奇數(shù)第一TFT“T3o1”和第三偶數(shù)第一TFT“T3e1”具有二極管結(jié)構(gòu)以便柵極連接到漏極。因此，在奇數(shù)幀期間，奇數(shù)源電壓“VDD-o”的高電平電壓施加到第三奇數(shù)第一TFT“T3o1”的柵極和漏極，偶數(shù)源電壓“VDD-e”的低電平電壓施加到第三偶數(shù)第一TFT“T3e1”的柵極和漏極。此外，在偶數(shù)幀期間，奇數(shù)源電壓“VDD-o”的低電平電壓施加到第三奇數(shù)第一TFT“T3o1”的柵極和漏極，偶數(shù)源電壓“VDD-e”的高電平電壓施加到第三偶數(shù)第一TFT“T3e1”的柵極和漏極。
起始信號(hào)“Vst-M”也施加到第三奇數(shù)第四TFT“T3o4”和第三偶數(shù)第四TFT“T3e4”的柵極，以導(dǎo)通第三奇數(shù)第四TFT“T3o4”和第三偶數(shù)第四TFT“T3e4”。因此，當(dāng)起始信號(hào)“Vst-M”具有高電平電壓時(shí)，第三奇數(shù)第二TFT“T3o2”和第三偶數(shù)第二TFT“T3e2”的柵極放電。此外，由于起始信號(hào)“Vst-M”也通過第一TFT“T1”施加到第三奇數(shù)第三TFT“T3o3”和第三偶數(shù)第三TFT“T3e3”的柵極，因此第三奇數(shù)第三TFT“T3o3”和第三偶數(shù)第三TFT“T3e3”導(dǎo)通，并且當(dāng)起始信號(hào)“Vst-M”具有高電平電壓時(shí)，第三奇數(shù)第二TFT“T3o2”和第三偶數(shù)第二TFT“T3e2”的柵極進(jìn)一步放電。
在奇數(shù)幀期間，奇數(shù)源電壓“VDD-o”的高電平電壓施加到第三奇數(shù)第一TFT“T3o1”的柵極以導(dǎo)通第三奇數(shù)第一TFT“T3o1”，并且奇數(shù)源電壓“VDD-o”的高電平電壓施加到第三奇數(shù)第二TFT“T3o2”的柵極以導(dǎo)通第三奇數(shù)第二TFT“T3o2”。因此，QB-o節(jié)點(diǎn)和第八奇數(shù)TFT“T8o”的柵極充電到奇數(shù)源電壓“VDD-o”的高電平電壓。結(jié)果，第八奇數(shù)TFT“T8o”導(dǎo)通，并且Nout節(jié)點(diǎn)放電。當(dāng)起始信號(hào)“Vst-M”輸入到第五奇數(shù)TFT“T5o”時(shí)，具有奇數(shù)源電壓“VDD-o”的高電平電壓的QB-o節(jié)點(diǎn)放電。由于起始信號(hào)“Vst-M”的高電平電壓施加到第六偶數(shù)TFT“T6e”的柵極以導(dǎo)通第六偶數(shù)TFT“T6e”，因此QB-e節(jié)點(diǎn)放電。同時(shí)，偶數(shù)源電壓“VDD-e”的低電平電壓施加到第三偶數(shù)第一TFT“T3e1”的柵極以使第三偶數(shù)第一TFT“T3e1”和第三偶數(shù)第二TFT“T3e2”截止。因此，在奇數(shù)幀期間QB-e節(jié)點(diǎn)不充電且第八偶數(shù)TFT“T8e”截止。結(jié)果，在奇數(shù)幀期間防止了第八偶數(shù)TFT“T8e”中的高偏壓應(yīng)力狀態(tài)。
在偶數(shù)幀期間，由于偶數(shù)源電壓“VDD-e”的高電平電壓施加到第三偶數(shù)第一TFT“T3e1”的柵極以導(dǎo)通第三偶數(shù)第一TFT“T3e1”，由此將偶數(shù)源電壓“VDD-e”的高電平電壓施加到第三偶數(shù)第二TFT“T3e2”的柵極以導(dǎo)通第三偶數(shù)第二TFT“T3e2”。因此，QB-e節(jié)點(diǎn)充電到偶數(shù)源電壓“VDD-e”的高電平電壓，并且第八偶數(shù)TFT“T8e”導(dǎo)通，由此使Nout節(jié)點(diǎn)放電。當(dāng)起始信號(hào)“Vst-M”輸入到第五偶數(shù)TFT“T5e”時(shí)，具有偶數(shù)源電壓“VDD-e”的高電平電壓的QB-e節(jié)點(diǎn)放電。由于起始信號(hào)“Vst-M”的高電平電壓施加到第六奇數(shù)TFT“T6o”的柵極以導(dǎo)通第六奇數(shù)TFT“T6o”，因此QB-o節(jié)點(diǎn)放電。同時(shí)，奇數(shù)源電壓“VDD-o”的低電平電壓施加到第三奇數(shù)第一TFT“T3o1”的柵極以使第三奇數(shù)第一TFT“T3o1”和第三奇數(shù)第二TFT“T3o2”截止。因此，在偶數(shù)幀期間QB-o節(jié)點(diǎn)不充電并且第八奇數(shù)TFT“T8o”截止。結(jié)果，在偶數(shù)幀期間防止了第八奇數(shù)TFT“T8o”中的高偏壓應(yīng)力狀態(tài)。
在移位寄存器工作期間，由于包括第七奇數(shù)TFT“T7o”和第八奇數(shù)TFT“T8o”的奇數(shù)下拉單元和包括第七偶數(shù)TFT“T7e”和第八偶數(shù)TFT“T8e”的偶數(shù)下拉單元按照幀交替工作，因此由于高電平電壓引起的在奇數(shù)和偶數(shù)下拉單元上的應(yīng)力在相對(duì)的幀期間通過低電平電壓釋放。
再次參考奇數(shù)幀，偶數(shù)源電壓“VDD-e”的低電平電壓通過導(dǎo)通的第三偶數(shù)第一TFT“T3e1”施加到第三偶數(shù)第二TFT“T3e2”的柵極和漏極。此外，由于QB-e節(jié)點(diǎn)通過由起始信號(hào)“Vst-M”的高電平電壓導(dǎo)通的第六偶數(shù)TFT“T6e”放電，因此QB-e節(jié)點(diǎn)具有低電平電壓，并且QB-e節(jié)點(diǎn)的低電平電壓施加到第三偶數(shù)第二TFT“T3e2”的源極。結(jié)果，在奇數(shù)幀期間，該低電平電壓施加到第三偶數(shù)第二TFT“T3e2”的柵極、漏極和源極。類似地，在偶數(shù)幀期間，低電平電壓施加到第三奇數(shù)第二TFT“T3o2”的柵極、漏極和源極。由于在偶數(shù)幀期間僅低電平電壓施加到第三奇數(shù)第二TFT“T3o2”以及在奇數(shù)幀期間僅低電平電壓施加到第三偶數(shù)第二TFT“T3e2”，因此由于高電平電壓引起的在第三奇數(shù)第二TFT“T3o2”和第三偶數(shù)第二TFT“T3e2”上的應(yīng)力通過低電平電壓釋放。因此，移位寄存器的穩(wěn)定性和使用期限提高。
圖11示出了根據(jù)本發(fā)明另一實(shí)施方式用于平板顯示器件的移位寄存器的第M級(jí)的示意電路圖。
在圖11中，第M級(jí)移位寄存器包括第一薄膜晶體管(TFT)“T1”、第二TFT“T2”、第三TFT、第四TFT“T4”、第五奇數(shù)TFT“T5o”、第五偶數(shù)TFT“T5e”、第六奇數(shù)TFT“T6o”、第六偶數(shù)TFT“T6e”、第七偶數(shù)TFT“T7e”、第七奇數(shù)TFT“T7o”、第八奇數(shù)TFT“T8o”和第八偶數(shù)TFT“T8e”。第三TFT可以包括第三奇數(shù)第一TFT“T3o1”至第三奇數(shù)第四TFT“T3o4”和第三偶數(shù)第一TFT“T3e1”至第三偶數(shù)第四TFT“T3e4”。Q節(jié)點(diǎn)設(shè)置在第四TFT“T4”的柵極處，而QB-o節(jié)點(diǎn)設(shè)置在第七奇數(shù)TFT“T7o”和第八奇數(shù)TFT“T8o”的柵極處，以及QB-e節(jié)點(diǎn)設(shè)置在第七偶數(shù)TFT“T7e”和第八偶數(shù)TFT“T8e”的柵極處。Nout節(jié)點(diǎn)設(shè)置在第四TFT“T4”和第八奇數(shù)TFT“T8o”之間以及第四TFT“T4”和第八偶數(shù)TFT“T8e”之間。
第一至第四時(shí)鐘“CLK1”至“CLK4”和起始信號(hào)“Vst-M”可以用于第M級(jí)。負(fù)(N)型非晶硅(a-Si)薄膜晶體管(TFT)可以用作各TFT。此外，移位寄存器的第M級(jí)包括奇數(shù)下拉單元和偶數(shù)下拉單元，其中奇數(shù)下拉單元包括第七奇數(shù)TFT“T7o”和第八奇數(shù)TFT“T8o”，偶數(shù)下拉單元包括第七偶數(shù)TFT“T7e”和第八偶數(shù)TFT“T8e”。因此，按照幀交替具有高電平電壓的奇數(shù)源電壓“VDD-o”和偶數(shù)源電壓“VDD-e”分別用于奇數(shù)和偶數(shù)下拉單元。例如，奇數(shù)源電壓“VDD-o”可以在奇數(shù)幀期間具有高電平電壓，偶數(shù)源電壓“VDD-e”可以在偶數(shù)幀期間具有高電平電壓。第一至第四時(shí)鐘“CLK1”至“CLK4”和起始信號(hào)“Vst-M”可以具有與圖4所示相同的形狀。
起始信號(hào)“Vst-M”輸入到第一TFT“T1”。移位寄存器的第(M-1)級(jí)(未示出)輸出信號(hào)可以用作第M級(jí)的起始信號(hào)“Vst-M”。當(dāng)起始信號(hào)“Vst-M”的高電平電壓施加到第一TFT“T1”時(shí)，第一TFT“T1”導(dǎo)通，并且Q節(jié)點(diǎn)根據(jù)起始信號(hào)“Vst-M”充電。結(jié)果，起始信號(hào)“Vst-M”的高電平電壓自舉Q節(jié)點(diǎn)和第四TFT“T4”的柵極。因此，當(dāng)?shù)谝粫r(shí)鐘“CLK1”的高電平電壓輸入到第四TFT“T4”時(shí)，Q節(jié)點(diǎn)具有高電平電壓以導(dǎo)通第四TFT“T4”，并且第一時(shí)鐘“CLK1”的高電平電壓輸出作為第M級(jí)的輸出信號(hào)“Vout-M”。第M級(jí)的輸出信號(hào)“Vout-M”可以用作第(M+1)級(jí)(未示出)的起始信號(hào)“Vst-(M+1)”。
在第一時(shí)鐘“CLK1”之后，移位寄存器的第(M+1)級(jí)(未示出)的輸出信號(hào)“Vout-(M+1)”輸入到第二TFT“T2”以使Q節(jié)點(diǎn)放電。奇數(shù)源電壓“VDD-o”和偶數(shù)源電壓“VDD-e”分別輸入到第三奇數(shù)第一TFT“T3o1”和第三偶數(shù)第一TFT“T3e1”。各第三奇數(shù)第一TFT“T3o1”和第三偶數(shù)第一TFT“T3e1”具有二極管結(jié)構(gòu)以便柵極連接到漏極。因此，在奇數(shù)幀期間，奇數(shù)源電壓“VDD-o”的高電平電壓施加到第三奇數(shù)第一TFT“T3o1”的柵極和漏極，偶數(shù)源電壓“VDD-e”的低電平電壓施加到第三偶數(shù)第一TFT“T3e1”的柵極和漏極。此外，在偶數(shù)幀期間，奇數(shù)源電壓“VDD-o”的低電平電壓施加到第三奇數(shù)第一TFT“T3o1”的柵極和漏極，偶數(shù)源電壓“VDD-e”的高電平電壓施加到第三偶數(shù)第一TFT“T3e1”的柵極和漏極。
與圖9的移位寄存器的第M級(jí)相反，偶數(shù)源電壓“VDD-e”也施加到第三奇數(shù)第四TFT“T3o4”的柵極，并且奇數(shù)源電壓“VDD-o”施加到第三偶數(shù)第四TFT“T3e4”的柵極。因此，第三偶數(shù)第二TFT“T3e2”的柵極在奇數(shù)幀期間通過第三偶數(shù)第四TFT“T3e4”放電，第三奇數(shù)第二TFT“T3o2”的柵極在偶數(shù)幀期間通過第三奇數(shù)第四TFT“T3o4”放電。結(jié)果，第三偶數(shù)第二TFT“T3e2”在奇數(shù)幀期間截止并且第三奇數(shù)第二TFT“T3o2”在偶數(shù)幀期間截止。此外，由于起始信號(hào)“Vst-M+1”通過第一TFT“T1”施加到第三奇數(shù)第三TFT“T3o3”和第三偶數(shù)第三TFT“T3e3”的柵極，因此第三奇數(shù)第三TFT“T3o3”和第三偶數(shù)第三TFT“T3e3”導(dǎo)通，并且當(dāng)移位寄存器的第(M+1)級(jí)(未示出)的輸出信號(hào)“Vout-(M+1)”具有高電平電壓時(shí)，第三奇數(shù)第二TFT“T3o2”和第三偶數(shù)第二TFT“T3e2”的柵極放電。
在奇數(shù)幀期間，奇數(shù)源電壓“VDD-o”的高電平電壓施加到第三奇數(shù)第一TFT“T3o1”的柵極以導(dǎo)通第三奇數(shù)第一TFT“T3o1”，并且奇數(shù)源電壓“VDD-o”的高電平電壓施加到第三奇數(shù)第二TFT“T3o2”的柵極以導(dǎo)通第三奇數(shù)第二TFT“T3o2”。因此，QB-o節(jié)點(diǎn)和第八奇數(shù)TFT“T8o”的柵極充電到奇數(shù)源電壓“VDD-o”的高電平。結(jié)果，第八奇數(shù)TFT“T8o”導(dǎo)通，并且Nout節(jié)點(diǎn)放電。當(dāng)起始信號(hào)“Vst-M”通過第一TFT“T1”輸入到第五奇數(shù)TFT“T5o”時(shí)，具有奇數(shù)源電壓“VDD-o”的高電平電壓的QB-o節(jié)點(diǎn)放電。由于起始信號(hào)“Vst-M”的高電平電壓施加到第六偶數(shù)TFT“T6e”的柵極以導(dǎo)通第六偶數(shù)TFT“T6e”，因此QB-e節(jié)點(diǎn)放電。同時(shí)，偶數(shù)源電壓“VDD-e”的低電平電壓施加到第三偶數(shù)第一TFT“T3e1”的柵極以使第三偶數(shù)第一TFT“T3e1”和第三偶數(shù)第二TFT“T3e2”截止。因此，在奇數(shù)幀期間QB-e節(jié)點(diǎn)不充電并且第八偶數(shù)TFT“T8e”截止。結(jié)果，在奇數(shù)幀期間防止了第八偶數(shù)TFT“T8e”中的高偏壓應(yīng)力狀態(tài)。
在偶數(shù)幀期間，由于偶數(shù)源電壓“VDD-e”的高電平電壓施加到第三偶數(shù)第一TFT“T3e1”的柵極以導(dǎo)通第三偶數(shù)第一TFT“T3e1”，由此將偶數(shù)源電壓“VDD-e”的高電平電壓施加到第三偶數(shù)第二TFT“T3e2”的柵極，以導(dǎo)通第三偶數(shù)第二TFT“T3e2”。因此，QB-e節(jié)點(diǎn)充電到偶數(shù)源電壓“VDD-e”的高電平電壓，并且第八偶數(shù)TFT“T8e”導(dǎo)通，由此使Nout節(jié)點(diǎn)放電。當(dāng)起始信號(hào)“Vst-M”通過第一TFT“T1”輸入到第五偶數(shù)TFT“T5e”時(shí)，具有偶數(shù)源電壓“VDD-e”的高電平電壓的QB-e節(jié)點(diǎn)放電。由于起始信號(hào)“Vst-M”的高電平電壓施加到第六奇數(shù)TFT“T6o”的柵極以導(dǎo)通第六奇數(shù)TFT“T6o”，因此QB-o節(jié)點(diǎn)放電。同時(shí)，奇數(shù)源電壓“VDD-o”的低電平電壓施加到第三奇數(shù)第一TFT“T3o1”的柵極，以使第三奇數(shù)第一TFT“T3o1”和第三奇數(shù)第二TFT“T3o2”截止。因此，在偶數(shù)幀期間QB-o節(jié)點(diǎn)不充電并且第八奇數(shù)TFT“T8o”斷開。結(jié)果，在偶數(shù)幀期間防止了第八奇數(shù)TFT“T8o”中的高偏壓應(yīng)力狀態(tài)。
在移位寄存器的工作期間，由于包括第七奇數(shù)TFT“T7o”和第八奇數(shù)TFT“T8o”的奇數(shù)下拉單元和包括第七偶數(shù)TFT“T7e”和第八偶數(shù)TFT“T8e”的偶數(shù)下拉單元按照幀交替工作，因此由于高電平電壓引起的在奇數(shù)和偶數(shù)下拉單元上的應(yīng)力在相對(duì)的幀期間通過低電平電壓釋放。
再次參考奇數(shù)幀，偶數(shù)源電壓“VDD-e”的低電平電壓通過導(dǎo)通的第三偶數(shù)第一TFT“T3e1”施加到第三偶數(shù)第二TFT“T3e2”的柵極和漏極。此外，由于QB-e節(jié)點(diǎn)通過由起始信號(hào)“Vst-M”的高電平電壓導(dǎo)通的第六偶數(shù)TFT“T6e”放電，因此QB-e節(jié)點(diǎn)具有低電平電壓，并且QB-e節(jié)點(diǎn)的低電平電壓施加到第三偶數(shù)第二TFT“T3e2”的源極。結(jié)果，在奇數(shù)幀期間，低電平電壓施加到第三偶數(shù)第二TFT“T3e2”的柵極、漏極和源極。類似地，在偶數(shù)幀期間，低電平電壓施加到第三奇數(shù)第二TFT“T3o2”的柵極、漏極和源極。由于在偶數(shù)幀期間僅低電平電壓施加到第三奇數(shù)第二TFT“T3o2”以及在奇數(shù)幀期間僅低電平電壓施加到第三偶數(shù)第二TFT“T3e2”，因此由于高電平電壓引起的在第三奇數(shù)第二TFT“T3o2”和第三偶數(shù)第二TFT“T3e2”上的應(yīng)力通過低電平電壓釋放。因此，移位寄存器的穩(wěn)定性和使用期限提高。
本發(fā)明的移位寄存器包括交替工作的奇數(shù)下拉單元和偶數(shù)下拉單元，并且當(dāng)奇數(shù)下拉單元和偶數(shù)下拉單元之一不工作時(shí)，反向偏壓或接地偏壓施加到所述奇數(shù)下拉單元和偶數(shù)下拉單元之一。因此，構(gòu)成奇數(shù)下拉單元和偶數(shù)下拉單元的TFT上的應(yīng)力被釋放。此外，由于控制奇數(shù)下拉單元和偶數(shù)下拉單元的單元由交替工作的成對(duì)TFT構(gòu)成，因此成對(duì)TFT上的應(yīng)力也被釋放。因此，移位寄存器的穩(wěn)定性和使用期限提高。
對(duì)本領(lǐng)域的技術(shù)人員顯而易見的是，多種變形和變化可以在本發(fā)明的包括移位寄存器的驅(qū)動(dòng)電路和利用該驅(qū)動(dòng)電路的平板顯示器件中得到，只要不偏離本發(fā)明的精神和范圍。因此，本發(fā)明意欲覆蓋這些變形和變化，只要它們?cè)谒綑?quán)利要求和其等同物的范圍內(nèi)。
權(quán)利要求
1.一種具有多級(jí)的用于平板顯示器件的驅(qū)動(dòng)電路的移位寄存器，包括第一薄膜晶體管，接收前一級(jí)的輸出電壓并連接到Q節(jié)點(diǎn)，該第一薄膜晶體管具有二極管結(jié)構(gòu)以便其柵極連接到漏極；位于Q節(jié)點(diǎn)和供電電壓終端之間的第二薄膜晶體管，該第二薄膜晶體管根據(jù)下一級(jí)的輸出電壓進(jìn)行轉(zhuǎn)換；位于奇數(shù)源電壓終端和QB-o節(jié)點(diǎn)之間的第三奇數(shù)薄膜晶體管，該第三奇數(shù)薄膜晶體管具有二極管結(jié)構(gòu)以便其柵極連接到漏極；位于偶數(shù)源電壓終端和QB-e節(jié)點(diǎn)之間的第三偶數(shù)薄膜晶體管，該第三偶數(shù)薄膜晶體管具有二極管結(jié)構(gòu)以便其柵極連接到漏極；位于第一時(shí)鐘終端和當(dāng)前級(jí)的輸出電壓終端之間的第四薄膜晶體管，該第四薄膜晶體管根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于QB-o節(jié)點(diǎn)和供電電壓終端之間的第五奇數(shù)薄膜晶體管，該第五奇數(shù)薄膜晶體管根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于QB-e節(jié)點(diǎn)和供電電壓終端之間的第五偶數(shù)薄膜晶體管，該第五偶數(shù)薄膜晶體管根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于QB-o節(jié)點(diǎn)和供電電壓終端之間的第六奇數(shù)薄膜晶體管，該第六奇數(shù)薄膜晶體管根據(jù)奇數(shù)源電壓終端進(jìn)行轉(zhuǎn)換；位于QB-e節(jié)點(diǎn)和供電電壓終端之間的第六偶數(shù)薄膜晶體管，該第六偶數(shù)薄膜晶體管根據(jù)偶數(shù)源電壓終端進(jìn)行轉(zhuǎn)換；位于Q節(jié)點(diǎn)和供電電壓終端之間的第七奇數(shù)薄膜晶體管，該第七奇數(shù)薄膜晶體管根據(jù)QB-o節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于Q節(jié)點(diǎn)和供電電壓終端之間的第七偶數(shù)薄膜晶體管，該第七偶數(shù)薄膜晶體管根據(jù)QB-e節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于當(dāng)前級(jí)的輸出電壓終端和供電電壓終端之間的第八奇數(shù)薄膜晶體管，該第八奇數(shù)薄膜晶體管根據(jù)QB-o節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；和位于當(dāng)前級(jí)的輸出電壓終端和供電電壓終端之間的第八偶數(shù)薄膜晶體管，該第八偶數(shù)薄膜晶體管根據(jù)QB-e節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換。
2.根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，所述奇數(shù)源電壓和偶數(shù)源電壓包括具有相同周期和相反相位的脈沖。
3.根據(jù)權(quán)利要求2所述的移位寄存器，其特征在于，所述脈沖的周期長于單個(gè)幀的周期。
4.根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，所述第一至第八偶數(shù)薄膜晶體管包括n型非晶硅薄膜晶體管。
5.根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，所述多級(jí)中的第一級(jí)的前一級(jí)輸出電壓包括起始信號(hào)。
6.根據(jù)權(quán)利要求1所述的移位寄存器，其特征在于，所述供電電壓終端具有接地電壓和低電平電壓之一。
7.一種具有多級(jí)的用于平板顯示器件的驅(qū)動(dòng)電路的移位寄存器，包括第一薄膜晶體管，接收前一級(jí)的輸出電壓并連接到Q節(jié)點(diǎn)，該第一薄膜晶體管具有二極管結(jié)構(gòu)以便其柵極連接到漏極；位于Q節(jié)點(diǎn)和供電電壓終端之間的第二薄膜晶體管，該第二薄膜晶體管根據(jù)下一級(jí)的輸出電壓進(jìn)行轉(zhuǎn)換；位于奇數(shù)源電壓終端和QB-o節(jié)點(diǎn)之間的第三奇數(shù)第一薄膜晶體管，該第三奇數(shù)第一薄膜晶體管具有二極管結(jié)構(gòu)以便其柵極連接到漏極；位于奇數(shù)源電壓終端和QB-o節(jié)點(diǎn)之間的第三奇數(shù)第二薄膜晶體管，該第三奇數(shù)第二薄膜晶體管根據(jù)第一節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于第一節(jié)點(diǎn)和供電電壓終端之間的第三奇數(shù)第三薄膜晶體管，該第三奇數(shù)第三薄膜晶體管根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于第一節(jié)點(diǎn)和供電電壓終端之間的第三奇數(shù)第四薄膜晶體管，該第三奇數(shù)第四薄膜晶體管根據(jù)前一級(jí)的輸出電壓進(jìn)行轉(zhuǎn)換；位于偶數(shù)源電壓終端和QB-e節(jié)點(diǎn)之間的第三偶數(shù)第一薄膜晶體管，該第三偶數(shù)第一薄膜晶體管具有二極管結(jié)構(gòu)以便其柵極連接到漏極；位于偶數(shù)源電壓終端和QB-e節(jié)點(diǎn)之間的第三偶數(shù)第二薄膜晶體管，該第三偶數(shù)第二薄膜晶體管根據(jù)第二節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于第二節(jié)點(diǎn)和供電電壓終端之間的第三偶數(shù)第三薄膜晶體管，該第三偶數(shù)第三薄膜晶體管根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于第二節(jié)點(diǎn)和供電電壓終端之間的第三偶數(shù)第四薄膜晶體管，該第三偶數(shù)第四薄膜晶體管根據(jù)前一級(jí)的輸出電壓進(jìn)行轉(zhuǎn)換；位于第一時(shí)鐘終端和當(dāng)前級(jí)的輸出電壓終端之間的第四薄膜晶體管，該第四薄膜晶體管根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于QB-o節(jié)點(diǎn)和供電電壓終端之間的第五奇數(shù)薄膜晶體管，該第五奇數(shù)薄膜晶體管根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于QB-e節(jié)點(diǎn)和供電電壓終端之間的第五偶數(shù)薄膜晶體管，該第五偶數(shù)薄膜晶體管根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于QB-o節(jié)點(diǎn)和供電電壓終端之間的第六奇數(shù)薄膜晶體管，該第六奇數(shù)薄膜晶體管根據(jù)前一級(jí)的輸出電壓進(jìn)行轉(zhuǎn)換；位于QB-e節(jié)點(diǎn)和供電電壓終端之間的第六偶數(shù)薄膜晶體管，該第六偶數(shù)薄膜晶體管根據(jù)前一級(jí)的輸出電壓進(jìn)行轉(zhuǎn)換；位于Q節(jié)點(diǎn)和供電電壓終端之間的第七奇數(shù)薄膜晶體管，該第七奇數(shù)薄膜晶體管根據(jù)QB-o節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于Q節(jié)點(diǎn)和供電電壓終端之間的第七偶數(shù)薄膜晶體管，該第七偶數(shù)薄膜晶體管根據(jù)QB-e節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于當(dāng)前級(jí)的輸出電壓終端和供電電壓終端之間的第八奇數(shù)薄膜晶體管，該第八奇數(shù)薄膜晶體管根據(jù)QB-o節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；以及位于當(dāng)前級(jí)的輸出電壓終端和供電電壓終端之間的第八偶數(shù)薄膜晶體管，該第八偶數(shù)薄膜晶體管根據(jù)QB-e節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換。
8.根據(jù)權(quán)利要求7所述的移位寄存器，其特征在于，所述奇數(shù)源電壓和偶數(shù)源電壓包括具有相同周期和相反相位的脈沖。
9.根據(jù)權(quán)利要求8所述的移位寄存器，其特征在于，所述脈沖的周期長于單個(gè)幀的周期。
10.根據(jù)權(quán)利要求7所述的移位寄存器，其特征在于，所述第一至第八偶數(shù)薄膜晶體管包括n型非晶硅薄膜晶體管。
11.根據(jù)權(quán)利要求7所述的移位寄存器，其特征在于，所述多級(jí)中的第一級(jí)的前一級(jí)輸出電壓包括起始信號(hào)。
12.根據(jù)權(quán)利要求7所述的移位寄存器，其特征在于，所述供電電壓終端具有接地電壓和低電平電壓之一。
13.一種具有多級(jí)的用于平板顯示器件的驅(qū)動(dòng)電路的移位寄存器，包括第一薄膜晶體管，接收前一級(jí)的輸出電壓并連接到Q節(jié)點(diǎn)，該第一薄膜晶體管具有二極管結(jié)構(gòu)以便其柵極連接到漏極；位于Q節(jié)點(diǎn)和供電電壓終端之間的第二薄膜晶體管，該第二薄膜晶體管根據(jù)下一級(jí)的輸出電壓進(jìn)行轉(zhuǎn)換；位于奇數(shù)源電壓終端和QB-o節(jié)點(diǎn)之間的第三奇數(shù)第一薄膜晶體管，該第三奇數(shù)第一薄膜晶體管具有二極管結(jié)構(gòu)以便其柵極連接到漏極；位于奇數(shù)源電壓終端和QB-o節(jié)點(diǎn)之間的第三奇數(shù)第二薄膜晶體管，該第三奇數(shù)第二薄膜晶體管根據(jù)第一節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于第一節(jié)點(diǎn)和供電電壓終端之間的第三奇數(shù)第三薄膜晶體管，該第三奇數(shù)第三薄膜晶體管根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于第一節(jié)點(diǎn)和供電電壓終端之間的第三奇數(shù)第四薄膜晶體管，該第三奇數(shù)第四薄膜晶體管根據(jù)偶數(shù)源電壓進(jìn)行轉(zhuǎn)換；位于偶數(shù)源電壓終端和QB-e節(jié)點(diǎn)之間的第三偶數(shù)第一薄膜晶體管，該第三偶數(shù)第一薄膜晶體管具有二極管結(jié)構(gòu)以便其柵極連接到漏極；位于偶數(shù)源電壓終端和QB-e節(jié)點(diǎn)之間的第三偶數(shù)第二薄膜晶體管，該第三偶數(shù)第二薄膜晶體管根據(jù)第二節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于第二節(jié)點(diǎn)和供電電壓終端之間的第三偶數(shù)第三薄膜晶體管，該第三偶數(shù)第三薄膜晶體管根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于第二節(jié)點(diǎn)和供電電壓終端之間的第三偶數(shù)第四薄膜晶體管，該第三偶數(shù)第四薄膜晶體管根據(jù)奇數(shù)源電壓進(jìn)行轉(zhuǎn)換；位于第一時(shí)鐘終端和當(dāng)前級(jí)的輸出電壓終端之間的第四薄膜晶體管，該第四薄膜晶體管根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于QB-o節(jié)點(diǎn)和供電電壓終端之間的第五奇數(shù)薄膜晶體管，該第五奇數(shù)薄膜晶體管根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于QB-e節(jié)點(diǎn)和供電電壓終端之間的第五偶數(shù)薄膜晶體管，該第五偶數(shù)薄膜晶體管根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于QB-o節(jié)點(diǎn)和供電電壓終端之間的第六奇數(shù)薄膜晶體管，該第六奇數(shù)薄膜晶體管根據(jù)前一級(jí)的輸出電壓進(jìn)行轉(zhuǎn)換；位于QB-e節(jié)點(diǎn)和供電電壓終端之間的第六偶數(shù)薄膜晶體管，該第六偶數(shù)薄膜晶體管根據(jù)前一級(jí)的輸出電壓進(jìn)行轉(zhuǎn)換；位于Q節(jié)點(diǎn)和供電電壓終端之間的第七奇數(shù)薄膜晶體管，該第七奇數(shù)薄膜晶體管根據(jù)QB-o節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于Q節(jié)點(diǎn)和供電電壓終端之間的第七偶數(shù)薄膜晶體管，該第七偶數(shù)薄膜晶體管根據(jù)QB-e節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；位于當(dāng)前級(jí)的輸出電壓終端和供電電壓終端之間的第八奇數(shù)薄膜晶體管，該第八奇數(shù)薄膜晶體管根據(jù)QB-o節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換；以及位于當(dāng)前級(jí)的輸出電壓終端和供電電壓終端之間的第八偶數(shù)薄膜晶體管，該第八偶數(shù)薄膜晶體管根據(jù)QB-e節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換。
14.根據(jù)權(quán)利要求13所述的移位寄存器，其特征在于，所述奇數(shù)源電壓和偶數(shù)源電壓包括具有相同周期和相反相位的脈沖。
15.根據(jù)權(quán)利要求14所述的移位寄存器，其特征在于，所述脈沖的周期長于單個(gè)幀的周期。
16.根據(jù)權(quán)利要求13所述的移位寄存器，其特征在于，所述第一至第八偶數(shù)薄膜晶體管包括n型非晶硅薄膜晶體管。
17.根據(jù)權(quán)利要求13所述的移位寄存器，其特征在于，所述多級(jí)中的第一級(jí)的前一級(jí)輸出電壓包括起始信號(hào)。
18.根據(jù)權(quán)利要求13所述的移位寄存器，其特征在于，所述供電電壓終端具有接地電壓和低電平電壓之一。
19.一種用于平板顯示器件的驅(qū)動(dòng)電路的多個(gè)移位寄存器級(jí)，包括第一薄膜晶體管，其根據(jù)起始信號(hào)對(duì)Q節(jié)點(diǎn)充電；第二薄膜晶體管，其根據(jù)下一移位寄存器級(jí)的輸出電壓使Q節(jié)點(diǎn)放電；上拉單元，其根據(jù)Q節(jié)點(diǎn)的電壓增加當(dāng)前移位寄存器級(jí)的輸出電壓；奇數(shù)下拉單元，其根據(jù)QB-o節(jié)點(diǎn)的電壓在奇數(shù)幀中降低當(dāng)前級(jí)的輸出電壓；偶數(shù)下拉單元，其根據(jù)QB-e節(jié)點(diǎn)的電壓在偶數(shù)幀中降低當(dāng)前級(jí)的輸出電壓；連接到QB-o節(jié)點(diǎn)的第三奇數(shù)薄膜晶體管，該第三奇數(shù)薄膜晶體管的柵極和漏極彼此連接并接收奇數(shù)源電壓；以及連接到QB-e節(jié)點(diǎn)的第三偶數(shù)薄膜晶體管，該第三偶數(shù)薄膜晶體管的柵極和漏極彼此連接并接收偶數(shù)源電壓。
20.根據(jù)權(quán)利要求19的多個(gè)移位寄存器級(jí)，其特征在于，所述起始信號(hào)包括前一級(jí)的輸出電壓。
21.根據(jù)權(quán)利要求19所述的多個(gè)移位寄存器級(jí)，其特征在于，所述奇數(shù)源電壓在奇數(shù)幀期間具有高電平電壓，并且在偶數(shù)幀期間具有低電平電壓，以及所述偶數(shù)源電壓在奇數(shù)幀期間具有低電平電壓，并且在偶數(shù)幀期間具有高電平電壓。
22.根據(jù)權(quán)利要求19所述的多個(gè)移位寄存器級(jí)，其特征在于，所述平板顯示器件包括平的面板和驅(qū)動(dòng)電路，并且其中多個(gè)移位寄存器級(jí)形成在平的面板中。
23.根據(jù)權(quán)利要求19所述的多個(gè)移位寄存器級(jí)，其特征在于，所述上拉單元包括根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換的第四薄膜晶體管。
24.根據(jù)權(quán)利要求23所述的多個(gè)移位寄存器級(jí)，其特征在于，進(jìn)一步包括位于第三奇數(shù)薄膜晶體管和QB-o節(jié)點(diǎn)之間的第五奇數(shù)薄膜晶體管；位于第三偶數(shù)薄膜晶體管和QB-e節(jié)點(diǎn)之間的第五偶數(shù)薄膜晶體管；連接到第三奇數(shù)薄膜晶體管并根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換的第六奇數(shù)薄膜晶體管；連接到第三偶數(shù)薄膜晶體管并根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換的第六偶數(shù)薄膜晶體管；連接到第三奇數(shù)薄膜晶體管并根據(jù)起始信號(hào)進(jìn)行轉(zhuǎn)換的第七奇數(shù)薄膜晶體管；以及連接到第三偶數(shù)薄膜晶體管并根據(jù)起始信號(hào)進(jìn)行轉(zhuǎn)換的第七偶數(shù)薄膜晶體管。
25.根據(jù)權(quán)利要求23所述的多個(gè)移位寄存器級(jí)，其特征在于，進(jìn)一步包括位于第三奇數(shù)薄膜晶體管和QB-o節(jié)點(diǎn)之間的第五奇數(shù)薄膜晶體管；位于第三偶數(shù)薄膜晶體管和QB-e節(jié)點(diǎn)之間的第五偶數(shù)薄膜晶體管；連接到第三奇數(shù)薄膜晶體管并根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換的第六奇數(shù)薄膜晶體管；連接到第三偶數(shù)薄膜晶體管并根據(jù)Q節(jié)點(diǎn)的電壓進(jìn)行轉(zhuǎn)換的第六偶數(shù)薄膜晶體管；連接到第三奇數(shù)薄膜晶體管并根據(jù)偶數(shù)源電壓進(jìn)行轉(zhuǎn)換的第七奇數(shù)薄膜晶體管；以及連接到第三偶數(shù)薄膜晶體管并根據(jù)奇數(shù)源電壓進(jìn)行轉(zhuǎn)換的第七偶數(shù)薄膜晶體管。
26.一用于平板顯示器件的驅(qū)動(dòng)電路的移位寄存器級(jí)，包括第一薄膜晶體管，該第一薄膜晶體管的柵極和漏極都連接到起始信號(hào)終端；第二薄膜晶體管，該第二薄膜晶體管的柵極和漏極都連接到奇數(shù)源電壓終端；第三薄膜晶體管，該第三薄膜晶體管的柵極和漏極都連接到偶數(shù)源電壓終端；連接在時(shí)鐘終端和該移位寄存器級(jí)的輸出節(jié)點(diǎn)之間的第四薄膜晶體管，第一薄膜晶體管的源極連接到第四薄膜晶體管的柵極。
27.根據(jù)權(quán)利要求26所述的移位寄存器級(jí)，其特征在于，所述第二和第三薄膜晶體管僅為在移位寄存器中其漏極分別直接連接到奇數(shù)和偶數(shù)源電壓終端的薄膜晶體管。
28.根據(jù)權(quán)利要求26所述的移位寄存器級(jí)，其特征在于，進(jìn)一步包括連接在第四薄膜晶體管的柵極和供電電壓之間的第五薄膜晶體管，該第五薄膜晶體管具有連接到下一級(jí)的輸出的柵極。
29.根據(jù)權(quán)利要求28的移位寄存器級(jí)，其特征在于，所述供電電壓具有接地電壓和低電平電壓之一。
30.根據(jù)權(quán)利要求26所述的移位寄存器級(jí)，其特征在于，所述時(shí)鐘終端僅為將時(shí)鐘信號(hào)提供給移位寄存器中的薄膜晶體管的終端。
31.根據(jù)權(quán)利要求26所述的移位寄存器級(jí)，其特征在于，進(jìn)一步包括連接到奇數(shù)電壓終端并具有連接到第二薄膜晶體管源極的柵極的第六薄膜晶體管，以及連接到偶數(shù)電壓終端并具有連接到第三薄膜晶體管源極的柵極的第七薄膜晶體管。
32.根據(jù)權(quán)利要求26所述的移位寄存器級(jí)，其特征在于，進(jìn)一步包括連接在第二薄膜晶體管源極和供電電壓之間的第一對(duì)薄膜晶體管和連接在第三薄膜晶體管源極和供電電壓之間的第二對(duì)薄膜晶體管，所述第一對(duì)薄膜晶體管的第一薄膜晶體管和第二對(duì)薄膜晶體管的第一薄膜晶體管具有連接到第四薄膜晶體管柵極的柵極，并且所述第一對(duì)薄膜晶體管的第二薄膜晶體管和第二對(duì)薄膜晶體管的第二薄膜晶體管具有連接到起始信號(hào)終端的柵極。
33.根據(jù)權(quán)利要求26所述的移位寄存器級(jí)，其特征在于，進(jìn)一步包括連接在第二薄膜晶體管源極和供電電壓之間的第一對(duì)薄膜晶體管和連接在第三薄膜晶體管源極和供電電壓之間的第二對(duì)薄膜晶體管，所述第一對(duì)薄膜晶體管的第一薄膜晶體管和第二對(duì)薄膜晶體管的第一薄膜晶體管具有連接到第四薄膜晶體管柵極的柵極，所述第一對(duì)薄膜晶體管的第二薄膜晶體管具有連接到奇數(shù)電壓終端的柵極，以及所述第二對(duì)薄膜晶體管的第二薄膜晶體管具有連接到偶數(shù)電壓終端的柵極。
34.根據(jù)權(quán)利要求26所述的移位寄存器級(jí)，其特征在于，所述平板顯示器件包括平的面板和驅(qū)動(dòng)電路，并且其中移位寄存器級(jí)形成在平的面板中。
全文摘要
本發(fā)明公開了一種用于平板顯示器件的驅(qū)動(dòng)電路，其包括多個(gè)移位寄存器級(jí)，其中各級(jí)包含第一TFT，根據(jù)起始信號(hào)充電Q節(jié)點(diǎn)；第二TFT，根據(jù)下一移位寄存器級(jí)的輸出電壓放電Q節(jié)點(diǎn)；上拉單元，根據(jù)Q節(jié)點(diǎn)的電壓增加輸出電壓；奇數(shù)下拉單元，根據(jù)QB－o節(jié)點(diǎn)的電壓在奇數(shù)幀時(shí)降低輸出電壓；和偶數(shù)下拉單元，根據(jù)QB－e節(jié)點(diǎn)的電壓在偶數(shù)幀時(shí)降低輸出電壓。連接到QB－o節(jié)點(diǎn)的第三奇數(shù)TFT的柵極和漏極彼此連接并接收奇數(shù)源電壓。連接到QB－e節(jié)點(diǎn)的第三偶數(shù)TFT的柵極和漏極彼此連接并接收偶數(shù)源電壓。
文檔編號(hào)G11C19/00GK1797509SQ20051007977
公開日2006年7月5日 申請(qǐng)日期2005年6月28日 優(yōu)先權(quán)日2004年12月28日
發(fā)明者尹洙榮, 張容豪, 金彬, 文秀煥 申請(qǐng)人:Lg.菲利浦Lcd株式會(huì)社