專利名稱：顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及顯示裝置，特別是涉及具備移位寄存器電路的顯示裝置的相關(guān)技術(shù)。
背景技術(shù)：
現(xiàn)有已知有電阻負(fù)荷型的反相器電路(例如參考非專利文獻(xiàn)1)。此外，現(xiàn)有已知有移位寄存器電路，其含有上述的電阻負(fù)荷型的反相器電路。另外，移位寄存器電路例如使用于用以驅(qū)動液晶顯示裝置或有機(jī)EL(electro luminescence；電場發(fā)光)顯示裝置的漏極線的電路。
圖13含有現(xiàn)有的電阻負(fù)荷型的反相器電路的移位寄存器電路的電路圖。參照圖13，現(xiàn)有的移位寄存器電路100a由輸入側(cè)電路101a和輸出側(cè)電路102a所構(gòu)成。此外，第2段的移位寄存器電路100b由輸入側(cè)電路101b和輸出側(cè)電路102b所構(gòu)成。
構(gòu)成第1段的移位寄存器電路100a的輸入側(cè)電路101a含有n溝道晶體管NT101和NT102、電容C101、以及電阻R101。以下，在現(xiàn)有技術(shù)的說明當(dāng)中，n溝道晶體管NT101和NT102分別稱為晶體管NT101和NT102。晶體管NT101的源極連接于節(jié)點(diǎn)ND101，并且在漏極輸入有起動信號ST。在該晶體管NT101的柵極被供應(yīng)有時鐘信號CLK1。電容C101的一方電極連接于節(jié)點(diǎn)ND101，并且另一方電極連接于負(fù)側(cè)電位VSS。此外，晶體管NT102的源極連接于負(fù)側(cè)電位VSS，并且漏極連接于節(jié)點(diǎn)ND102。電阻R101的一方端子連接于節(jié)點(diǎn)ND102，并且另一方端子連接于正側(cè)電位VDD。此外，通過晶體管NT102和電阻R101而構(gòu)成反相器電路。
此外，構(gòu)成第1段的移位寄存器電路100a的輸出側(cè)電路102a，含有n溝道晶體管NT103和電阻R102。以下，在現(xiàn)有技術(shù)的說明當(dāng)中，n溝道晶體管NT103稱為晶體管NT103。晶體管NT103的源極連接于負(fù)側(cè)電位VSS，并且漏極連接于節(jié)點(diǎn)ND103。電阻R102的一方端子連接于節(jié)點(diǎn)ND103，并且另一方端子連接于正側(cè)電位VDD。此外，通過晶體管NT103和電阻R102而構(gòu)成反相器電路。
此外，第2段以后的移位寄存器電路也具有和上述的第1段的移位寄存器電路100a相同的電路構(gòu)成。另外，后段的移位寄存器電路的輸入側(cè)電路，形成連接于前段的移位寄存器電路的輸出節(jié)點(diǎn)的構(gòu)成。此外，配置于奇數(shù)段的輸入側(cè)電路的晶體管NT101的柵極被供應(yīng)有如上述的時鐘信號CLK1，并且在配置于偶數(shù)段的輸入側(cè)電路的晶體管NT101的柵極被供應(yīng)有時鐘信號CLK2。
圖14圖13所示的現(xiàn)有的移位寄存器電路的時序圖。其后，參照圖13和圖14而說明有關(guān)于現(xiàn)有的移位寄存器電路的動作。
首先，起動信號ST形成H電位。之后，時鐘信號CLK1形成H電位。據(jù)此，在第1段的移位寄存器電路100a當(dāng)中，晶體管NT101形成導(dǎo)通狀態(tài)，并且由于節(jié)點(diǎn)ND101的電位上升至H電位，故晶體管NT102形成導(dǎo)通狀態(tài)。因此，由于節(jié)點(diǎn)ND102的電位下降至L電位，故晶體管NT103形成不導(dǎo)通狀態(tài)。其結(jié)果，由于節(jié)點(diǎn)ND103的電位上升至H電位，故自第1段的移位寄存器電路100a而輸出H電位的輸出信號SR1。另外，在時鐘信號CLK1為H電位的期間，蓄積H電位的電位于電容C101。
其后，時鐘信號CLK1形成L電位。據(jù)此，在第1段的移位寄存器電路100a當(dāng)中，晶體管NT101形成不導(dǎo)通狀態(tài)。此后，起動信號ST形成L電位。在此，即使晶體管NT101形成不導(dǎo)通狀態(tài)，但由于節(jié)點(diǎn)ND101的電位也因蓄積于電容C101的H電位的電位而維持于H電位，故晶體管NT102維持于導(dǎo)通狀態(tài)。因此，由于節(jié)點(diǎn)ND102的電位未上升至H電位，故在晶體管NT103的柵極持續(xù)受到供應(yīng)L電位的信號。據(jù)此，由于晶體管NT103維持于不導(dǎo)通狀態(tài)，故自第1段的移位寄存器電路100a而持續(xù)輸出H電位的輸出信號SR1。
其后，時鐘信號CLK2形成H電位。據(jù)此，由于在第2段的移位寄存器電路100b輸入有第1段的移位寄存器電路100a的H電位的輸出信號SR1，故進(jìn)行和上述第1段的移位寄存器電路100a相同的動作。因此，自第2段的移位寄存器電路100b而輸出H電位的輸出信號SR2。
此后，時鐘信號CLK1再度形成H電位。據(jù)此，在第1段的移位寄存器電路100a當(dāng)中，晶體管NT101形成導(dǎo)通狀態(tài)。此時，節(jié)點(diǎn)ND101的電位因起動信號ST形成L電位而下降至L電位。據(jù)此，晶體管NT102即形成不導(dǎo)通狀態(tài)。因此，由于節(jié)點(diǎn)ND102的電位上升至H電位，故晶體管NT103形成導(dǎo)通狀態(tài)。其結(jié)果，由于節(jié)點(diǎn)ND103的電位自H電位而下降至L電位，故自第1段的移位寄存器電路100a而輸出L電位的輸出信號SR1。
根據(jù)如上述的動作，自各段的移位寄存器電路依次輸出時序的移位的H電位的輸出信號(SR1、SR2、SR3…)。然后，通過響應(yīng)于該H電位的輸出信號(SR1、SR2、SR3…)而進(jìn)行導(dǎo)通的水平開關(guān)而將顯示裝置的漏極線和影像信號線予以連接，據(jù)而能依次供應(yīng)特定的影像信號于漏極線。
〔非專利文獻(xiàn)1〕岸野正剛著《半導(dǎo)體裝置的基礎(chǔ)》，歐姆公司出版，1985年4月25日、pp.184-187然而，圖13所示的現(xiàn)有的移位寄存器電路，具有如下的瞬間形成相重迭的情況，該瞬間重迭自特定段的移位寄存器電路所輸出的輸出信號(例如SR3)自L電位而形成H電位的瞬間；以及自距離特定段前兩段的移位寄存器電路所輸出的輸出信號(例如SR1)自H電位而形成L電位的瞬間相重迭。
該情況時，由于在對應(yīng)于距離特定段的前兩段的移位寄存器電路的水平開關(guān)自導(dǎo)通狀態(tài)而形成不導(dǎo)通狀態(tài)的瞬間，對應(yīng)于特定段的移位寄存器電路的水平開關(guān)形成導(dǎo)通狀態(tài)，故有在通過距離特定段前兩段的水平開關(guān)而供應(yīng)的信號上產(chǎn)生不適當(dāng)?shù)那闆r。因此，在通過響應(yīng)于移位寄存器電路的H電位的輸出信號而進(jìn)行導(dǎo)通的水平開關(guān)而將顯示裝置的漏極線和影像信號線予以連接之際，則有將產(chǎn)生有噪聲的影像信號供給于漏極線的不適當(dāng)?shù)那闆r。其結(jié)果，在將上述的現(xiàn)有的移位寄存器電路使用于用以驅(qū)動顯示裝置的漏極線的電路時，則具有因影像信號的噪聲而導(dǎo)致顯示裝置的圖像惡化的問題。

發(fā)明內(nèi)容
本發(fā)明為解決如上述的問題而作出發(fā)明，本發(fā)明的目的之一，提供可抑制圖像的惡化的顯示裝置。
為達(dá)成上述目的，本發(fā)明的第一方面的顯示裝置具有含第1電路的移位寄存器電路，該第1電路具有第1導(dǎo)電型的第1晶體管，其連接于第1電位側(cè)，且響應(yīng)于時鐘信號而進(jìn)行導(dǎo)通；第1導(dǎo)電型的第2晶體管，其連接于第2電位側(cè)；第1導(dǎo)電型的第3晶體管，其連接于第1晶體管的柵極和第2電位之間；以及高電阻，其連接于第1晶體管的柵極和供應(yīng)時鐘信號的時鐘信號線之間。
第一方面的顯示裝置如上述，通過將高電阻連接于第1晶體管的柵極和供應(yīng)時鐘信號的時鐘信號線之間，而使第1晶體管形成導(dǎo)通狀態(tài)時的響應(yīng)速度形成遲延狀態(tài)，故在第1晶體管形成導(dǎo)通狀態(tài)時，能延遲自移位寄存器電路所輸出的信號。因此，當(dāng)特定段的移位寄存器電路的第1晶體管在導(dǎo)通狀態(tài)下，且距離特定段前兩段的移位寄存器電路的第1晶體管形成不導(dǎo)通狀態(tài)時，則對應(yīng)于特定段的移位寄存器電路的水平開關(guān)的響應(yīng)速度形成遲延狀態(tài)，并且對應(yīng)于距離特定段前兩段的移位寄存器電路的水平開關(guān)的響應(yīng)速度形成加速狀態(tài)。據(jù)此而能抑制如下的瞬間形成相重迭的狀態(tài)，該瞬間特定段的水平開關(guān)自不導(dǎo)通狀態(tài)而形成導(dǎo)通狀態(tài)的瞬間；以及距離特定段前兩段的水平開關(guān)自導(dǎo)通狀態(tài)而形成不導(dǎo)通狀態(tài)的瞬間。
因此，由于在距離特定段前兩段的水平開關(guān)形成不導(dǎo)通狀態(tài)之后，能將特定段的水平開關(guān)形成導(dǎo)通狀態(tài)，因此在距離特定段前兩段的水平開關(guān)自導(dǎo)通狀態(tài)而形成不導(dǎo)通狀態(tài)的瞬間，能抑制因特定段的水平開關(guān)的形成導(dǎo)通狀態(tài)而在影像信號產(chǎn)生噪聲的情況。其結(jié)果，即能抑制因影像信號的噪聲的圖像的惡化。此外，通過將高電阻連接于第1晶體管的柵極和供應(yīng)時鐘信號的時鐘信號線之間，則在貫通電流流通于第2電位和時鐘信號線之間時，由于能抑制第1晶體管的柵極電位過度下降的情況，故能抑制維持于不導(dǎo)通狀態(tài)的第1晶體管其形成導(dǎo)通狀態(tài)的誤動作。因此，能抑制因第1晶體管的誤動作而使移位寄存器電路的輸出信號不穩(wěn)定的情況。其結(jié)果，能抑制因移位寄存器電路的不穩(wěn)定的輸出信號所導(dǎo)致的圖像的惡化。此外，通過形成第1晶體管、第2晶體管、以及第3晶體管于第1導(dǎo)電型，其相比于形成含有2種導(dǎo)電型的晶體管的移位寄存器電路的情況時，則能減少離子植入步驟的次數(shù)和離子植入光罩的數(shù)量。據(jù)此而能簡化制造過程，并且能削減制造成本。
優(yōu)選為，在上一方面的顯示裝置當(dāng)中，高電阻設(shè)定成一種電阻值，以使如下的瞬間形成不相重迭的狀態(tài)，該瞬間特定段的移位寄存器電路的第1晶體管自不導(dǎo)通狀態(tài)而形成導(dǎo)通狀態(tài)的瞬間；以及距離特定段前兩段的移位寄存器電路的第1晶體管自導(dǎo)通狀態(tài)而形成不導(dǎo)通狀態(tài)的瞬間。
由此構(gòu)成時，則在距離特定段前兩段的水平開關(guān)形成不導(dǎo)通狀態(tài)之后，能輕易地將特定段的水平開關(guān)形成導(dǎo)通狀態(tài)。
優(yōu)選為，在上一方面的顯示裝置當(dāng)中，第1電路進(jìn)而含有第4晶體管，其連接于第1晶體管的柵極和時鐘信號線之間，而其導(dǎo)通電阻比第3晶體管低，并且連接二極管。由此構(gòu)成時，由于通過連接二極管的第4晶體管，而能防止電流逆流于時鐘信號線和第1晶體管的柵極之間的情況，故能確實(shí)地將第1晶體管的柵極-源極間電壓維持于臨界值電壓以上。據(jù)此而能確實(shí)地將第1晶體管維持于導(dǎo)通狀態(tài)。此外，通過使第4晶體管的導(dǎo)通電阻低于第3晶體管的導(dǎo)通電阻，則能在第1晶體管的柵極側(cè)進(jìn)行因?qū)?yīng)時鐘信號的電壓的充電時，抑制充電速度形成遲延的情況。
優(yōu)選為，在上一方面的顯示裝置當(dāng)中，第1電路進(jìn)而含有第4晶體管，其連接于第1晶體管的柵極和時鐘信號線之間，并響應(yīng)于和第3晶體管的導(dǎo)通狀態(tài)的期間不相重迭的導(dǎo)通狀態(tài)的期間所取得的信號而進(jìn)行導(dǎo)通。由此構(gòu)成時，則由于第3晶體管和第4晶體管并非同時形成導(dǎo)通狀態(tài)，故能防止通過第3晶體管和第4晶體管而使貫通電流流通于第2電位和時鐘信號線之間的情況。其結(jié)果，能獲得如下的顯示裝置，其能抑制因影像信號的噪聲的圖像的惡化，并可抑制消耗功率增加的情況。
優(yōu)選為，在上一方面的顯示裝置當(dāng)中，在第1晶體管的柵極和源極之間連接有電容。由此構(gòu)成時，能輕易地維持連接有電容的第1晶體管的柵極-源極間電壓，且伴隨著第1晶體管的源極電位的上升或下降，而能使第1晶體管的柵極電位上升或下降。據(jù)此而能輕易地將第1晶體管常時維持于導(dǎo)通狀態(tài)。其結(jié)果，能將第1電路的輸出信號(第1晶體管的源極電位)上升或下降而至形成第1電位為止。
優(yōu)選為，在上一方面的顯示裝置當(dāng)中，第3晶體管具有在第2晶體管為導(dǎo)通狀態(tài)時，使第1晶體管形成不導(dǎo)通狀態(tài)的功能。由此構(gòu)成時，由于第1晶體管和第2晶體管并非同時形成導(dǎo)通狀態(tài)，故能防止通過第1晶體管和第2晶體管而使貫通電流流通于第1電位和第2電位之間的情況。
優(yōu)選為，在上一方面的顯示裝置當(dāng)中，至少第1晶體管、第2晶體管、以及第3晶體管為p型的場效型晶體管。由此構(gòu)成時，由于p型的場效型晶體管和n型的場效型晶體管相異，而無須形成LDD(Lightly Doped Drain低摻雜濃度的漏極)構(gòu)造，故能更簡化制造制造過程。
優(yōu)選為，在上一方面的顯示裝置當(dāng)中，至少第3晶體管具有互相作電性連接的2個柵極電極。由此構(gòu)成時，由于施加于第3晶體管的電壓通過2個柵極電極，而分配于對應(yīng)于各柵極電極的源極-漏極之間，故即使施加于第3晶體管的偏壓電壓比第1電位和第2電位的電位差更大時，則在對應(yīng)于第3晶體管的各柵極電極的源極-漏極之間，也施加比第1電位和第2電位的電位差更小的電壓。據(jù)此，由于能抑制因施加比第1電位和第2電位的電位差更大的偏壓電壓于第3晶體管，而導(dǎo)致第3晶體管的特性惡化的情況，故能抑制含有移位寄存器電路的顯示裝置的掃描特性下降的情況。
優(yōu)選為，在上一方面的顯示裝置當(dāng)中，第1電路配置于移位寄存器電路的輸出側(cè)，且在移位寄存器電路的輸入側(cè)，含有第1晶體管、第2晶體管、以及第3晶體管，并且配置有不含高電阻的第2電路。由此構(gòu)成時，則在多連接有含有配置于輸出側(cè)的第1電路和配置于輸入側(cè)的第2電路的移位寄存器電路的顯示裝置當(dāng)中，能輕易地抑制因影像信號的噪聲的圖像的惡化情況。


圖1表示本發(fā)明的第1實(shí)施方式的液晶顯示裝置的平面圖。
圖2為構(gòu)成圖1所示的第1實(shí)施方式的液晶顯示裝置的H驅(qū)動器的移位寄存器電路的電路圖。
圖3為用以說明具有2個柵極電極的p溝道晶體管的構(gòu)造的模式圖。
圖4為圖2所示的第1實(shí)施方式的液晶顯示裝置的H驅(qū)動器的移位寄存器電路的時序圖。
圖5表示本發(fā)明的第2實(shí)施方式的液晶顯示裝置的平面圖。
圖6為構(gòu)成圖5所示的第2實(shí)施方式的液晶顯示裝置的H驅(qū)動器的移位寄存器電路的電路圖。
圖7為用以說明具有2個柵極電極的n溝道晶體管的構(gòu)造的模式圖。
圖8為圖6所示的第2實(shí)施方式的液晶顯示裝置的H驅(qū)動器的移位寄存器電路的時序圖。
圖9為表示本發(fā)明的第3實(shí)施方式的有機(jī)EL顯示裝置的平面圖。
圖10表示本發(fā)明的第4實(shí)施方式的有機(jī)EL顯示裝置的平面圖。
圖11為構(gòu)成本發(fā)明的第5實(shí)施方式的液晶顯示裝置的H驅(qū)動器的移位寄存器電路的輸出側(cè)電路的電路圖。
圖12為構(gòu)成本發(fā)明的第6實(shí)施方式的液晶顯示裝置的H驅(qū)動器的移位寄存器電路的輸出側(cè)電路的電路圖。
圖13為含有現(xiàn)有的電阻負(fù)荷型的反相器電路的移位寄存器電路的電路圖。
圖14為圖13所示的現(xiàn)有的移位寄存器電路的時序圖。
符號說明2a p溝道晶體管；2b像素電極；2e輔助電容；3水平開關(guān)；4H驅(qū)動器；4a1、4a2、4a3、14a1、14a2、14a3移位寄存器電路；4b1、4b2、4b3、14b1、14b2、14b3輸入側(cè)電路(第2電路)；4c1、4c2、4c3、14c1、14c2、14c3、24c1、34c1輸出側(cè)電路(第1電路)；5V驅(qū)動器；50基板；C1、C101電容；HCLK、HCLK1、HCLK2時鐘信號；HST起動信號；HVDD正側(cè)電位；HVSS負(fù)側(cè)電位；ND1至ND4、ND101至ND103節(jié)點(diǎn)；NT21、NT22、NT23、NT24、NT25晶體管；PT1、PT2、PT3、PT4 p溝道晶體管；R1高電阻；SR1、SR2、SR3輸出信號；Video視頻信號。
具體實(shí)施例方式
以下，根據(jù)附圖而說明本發(fā)明的實(shí)施方式。
(第1實(shí)施方式)圖1表示本發(fā)明的第1實(shí)施方式的液晶顯示裝置的平面圖。圖2構(gòu)成圖1所示的第1實(shí)施方式的液晶顯示裝置的H驅(qū)動器的移位寄存器電路的電路圖。圖3用以說明具有2個柵極電極的p溝道晶體管的構(gòu)造的模式圖。
首先參照圖1，該第1實(shí)施方式設(shè)置有顯示部1于基板50上。另外，圖1的顯示部1表示1個像素的構(gòu)成。在該顯示部1矩陣狀地配置有像素2。各個像素2由如下所構(gòu)成p溝道晶體管2a；像素電極2b；對向電極2c，其共同于對向配置于像素電極2b的各像素2；液晶2d，其挾持于像素電極2b和對向電極2c之間；以及輔助電容2e。
此外，p溝道晶體管2a的源極連接于漏極線，并且漏極連接于像素電極2b和輔助電容2e。該p溝道晶體管2a的柵極連接于柵極線。
此外，以沿著顯示部1的一邊的方式，設(shè)置有用以驅(qū)動(掃描)顯示部1的漏極線的水平開關(guān)(HSW)3和H驅(qū)動器4于基板50上。此外，以沿著顯示部1的另一邊的方式，設(shè)置有用以驅(qū)動(掃描)顯示部1的柵極線的V驅(qū)動器5于基板50上。另外，水平開關(guān)3雖在圖1中僅圖示出2個開關(guān)，但，其對應(yīng)于像素?cái)?shù)的數(shù)量配置。此外，有關(guān)于H驅(qū)動器4和V驅(qū)動器5，雖在圖1中僅圖示出2個構(gòu)成這些組件的移位寄存器，但，也對應(yīng)于像素?cái)?shù)的數(shù)量配置。此外，在基板50的外部設(shè)置有驅(qū)動IC6。該驅(qū)動IC6具有信號產(chǎn)生電路6a和電源電路6b。自驅(qū)動IC6而供應(yīng)視頻信號Video、起動信號HST、時鐘信號HCLK、正側(cè)電位HVDD、以及負(fù)側(cè)電位HVSS至H驅(qū)動器4。此外，自驅(qū)動IC6而供應(yīng)起動信號VST、時鐘信號VCLK、致能信號ENB、正側(cè)電位VVDD、以及負(fù)側(cè)電位VVSS至V驅(qū)動器5。另外，正側(cè)電位HVDD為本發(fā)明的“第2電位”的一例，而負(fù)側(cè)電位HVSS為本發(fā)明的“第1電位”的一例。
此外，參照圖2，在H驅(qū)動器4的內(nèi)部設(shè)置有多段的移位寄存器電路4a1、4a2、以及4a3。另外，圖2雖為了簡化附圖，而僅圖示出3段的移位寄存器電路4a1、4a2、以及4a3，但，實(shí)際上對應(yīng)于像素的數(shù)量的段數(shù)設(shè)置。此外，第1段的移位寄存器電路4a1由輸入側(cè)電路4b1和輸出側(cè)電路4c1所構(gòu)成。另外，輸入側(cè)電路4b1為本發(fā)明的“第2電路”的一例，而輸出側(cè)電路4c1為本發(fā)明的“第1電路”的一例。
第1段的移位寄存器電路4a1的輸入側(cè)電路4b1含有p溝道晶體管PT1、PT2、以及PT3；p溝道晶體管PT4，其連接二極管；以及電容C1，其通過連接p溝道晶體管的源極-漏極間而形成。
此外，第1段的移位寄存器電路4a1的輸出側(cè)電路4c1和輸入側(cè)電路4b1相同地，含有p溝道晶體管PT1、PT2、PT3、PT4、以及電容C1。另外，p溝道晶體管PT1、PT2、PT3、以及PT4分別為本發(fā)明的“第1晶體管”、“第2晶體管”、“第3晶體管”、以及“第4晶體管”的一例。
在此，第1實(shí)施方式中，輸出側(cè)電路4c1和輸入側(cè)電路4b1相異，且進(jìn)而含有高電阻R1，其具有大約100kΩ的電阻值。
此外，第1實(shí)施方式中，設(shè)置于輸入側(cè)電路4b1和輸出側(cè)電路4c1的p溝道晶體管PT1至PT4、以及構(gòu)成電容C1的p溝道晶體管，其全部由p型的MOS晶體管(場效型晶體管)所組成的TFT(薄膜晶體管)所構(gòu)成。以下，p溝道晶體管PT1至PT4分別稱為晶體管PT1至PT4。
此外，第1實(shí)施方式中，晶體管PT3和PT4如圖3所示，分別具有互相作電性連接的2個的柵極電極91和92而形成。具體而言，一方的柵極電極91和另一方的柵極電極92，分別通過柵極絕緣膜90而形成于一方的溝道區(qū)域91c和另一方的溝道區(qū)域92c上。此外，一方的溝道區(qū)域91c以挾在一方的源極區(qū)域91a和一方的漏極區(qū)域91b之間而形成，而另一方的溝道區(qū)域92c以挾在另一方的源極區(qū)域92a和另一方的漏極區(qū)域92b之間而形成。此外，漏極區(qū)域91b和源極區(qū)域92a由共同的雜質(zhì)區(qū)域所構(gòu)成。
繼而如圖2所示，在輸入側(cè)電路4b1當(dāng)中，晶體管PT1的源極連接于節(jié)點(diǎn)ND2，并且漏極連接于負(fù)側(cè)電位HVSS。該晶體管PT1的柵極連接于節(jié)點(diǎn)ND1，并且在晶體管PT1的柵極供應(yīng)有時鐘信號HCLK1。晶體管PT2的源極連接于正側(cè)電位HVDD，并且漏極連接于節(jié)點(diǎn)ND2。在該晶體管PT2的柵極供應(yīng)有起動信號HST。
在此，第1實(shí)施方式中，晶體管PT3連接于晶體管PT1的柵極和正側(cè)電位HVDD之間。在該晶體管PT3的柵極供應(yīng)有起動信號HST。此外，晶體管PT3設(shè)置成在晶體管PT2為導(dǎo)通狀態(tài)時，用以將晶體管PT1形成不導(dǎo)通狀態(tài)。據(jù)此而抑制晶體管PT2和晶體管PT1同時形成導(dǎo)通狀態(tài)的情況。
此外，第1實(shí)施方式中，電容C1連接于晶體管PT1的柵極和源極之間。此外，二極管連接的晶體管PT4連接于晶體管PT1的柵極和時鐘信號線(HCLK1)之間。通過該二極管連接的晶體管PT4，而抑制時鐘信號HCLK1的H電位的脈沖電壓自時鐘信號線(HCLK1)而逆流至電容C1的情況。此外，晶體管PT4的導(dǎo)通電阻設(shè)定成比晶體管PT3的導(dǎo)通電阻更低的狀態(tài)。
此外，輸出側(cè)電路4c1的電路構(gòu)成除了含有高電阻R1的外，其基本上和輸入側(cè)電路4b1的電路構(gòu)成相同。但，輸出側(cè)電路4c1其晶體管PT1的源極和晶體管PT2的漏極分別連接于節(jié)點(diǎn)ND4。此外，晶體管PT1的柵極連接于節(jié)點(diǎn)ND3，并且在晶體管PT1的柵極供應(yīng)有時鐘信號HCLK1。此外，晶體管PT2和PT3的柵極連接于輸入側(cè)電路4b1的節(jié)點(diǎn)ND2。
在此，第1實(shí)施方式中，在輸出側(cè)電路4c1當(dāng)中，高電阻R1連接于晶體管PT4和時鐘信號線(HCLK1)之間。該高電阻R1設(shè)置成用以延遲晶體管PT1形成導(dǎo)通狀態(tài)時的響應(yīng)速度。據(jù)此，而延遲晶體管PT1為導(dǎo)通狀態(tài)時自輸出側(cè)電路4c1所輸出的信號，并且加快晶體管PT1為不導(dǎo)通狀態(tài)時自輸出側(cè)電路4c1所輸出的信號。
此外，自節(jié)點(diǎn)ND4(輸出節(jié)點(diǎn))而輸出第1段的移位寄存器電路4a1的輸出信號SR1。該輸出信號SR1供應(yīng)于水平開關(guān)3。水平開關(guān)3含有多個的晶體管PT20、PT21、以及PT22。另外，圖2雖為了簡化附圖而僅圖示出3個晶體管PT20、PT21、以及PT22，但，實(shí)際上設(shè)置對應(yīng)于像素?cái)?shù)的數(shù)量。此外，晶體管PT20、PT21、以及PT22的柵極，分別連接于第1段至第3段的移位寄存器電路4a1至4a3的輸出SR1、SR2、以及SR3。此外，晶體管PT20、PT21、以及PT22的漏極，分別連接于各段的漏極線。此外，晶體管PT20、PT21、以及PT22的源極，分別連接于1條的視頻信號線(Video)。
此外，第1段的移位寄存器電路4a1的節(jié)點(diǎn)ND4(輸出節(jié)點(diǎn))連接著第2段的移位寄存器電路4a2。第2段的移位寄存器電路4a2由輸入側(cè)電路4b2和輸出側(cè)電路4c2所構(gòu)成。該第2段的移位寄存器電路4a2的輸入側(cè)電路4b2和輸出側(cè)電路4c2的電路構(gòu)成，分別和上述的第1段的移位寄存器電路4a1的輸入側(cè)電路4b1和輸出側(cè)電路4c1的電路構(gòu)成相同。此外，自第2段的移位寄存器電路4a2的輸出節(jié)點(diǎn)而輸出輸出信號SR2。
此外，第2段的移位寄存器電路4a2的輸出節(jié)點(diǎn)連接著第3段的移位寄存器電路4a3。第3段的移位寄存器電路4a3由輸入側(cè)電路4b3和輸出側(cè)電路4c3所構(gòu)成。該第3段的移位寄存器電路4a3的輸入側(cè)電路4b3和輸出側(cè)電路4c3的電路構(gòu)成，分別和上述的第1段的移位寄存器電路4a1的輸入側(cè)電路4b1和輸出側(cè)電路4c1的電路構(gòu)成相同。此外，自第3段的移位寄存器電路4a3的輸出節(jié)點(diǎn)而輸出輸出信號SR3。此外，移位寄存器電路4a1至4a3的輸出SR1至SR3，輸入至對應(yīng)于視頻信號線的數(shù)量(例如，輸入有紅(R)、綠(G)、以及藍(lán)(B)的3種視頻信號Video時形成3條)而設(shè)置的水平開關(guān)3的源極。
此外，第3段的移位寄存器電路4a3的輸出節(jié)點(diǎn)連接著第4段的移位寄存器電路(未圖示出)。第4段以后的移位寄存器電路的電路構(gòu)成和上述的第1段的移位寄存器電路4a1的電路構(gòu)成相同。此外，后段的移位寄存器電路形成連接于前段的移位寄存器電路的輸出節(jié)點(diǎn)的構(gòu)成。
另外，在上述的第2段的移位寄存器電路4a2連接著時鐘信號線(HCLK2)。此外，在上述的第3段的移位寄存器電路4a3和第1段的移位寄存器電路4a1相同地連接著時鐘信號線(HCLK1)。如此，在多段的移位寄存器電路交互地連接著時鐘信號線(HCLK1)和時鐘信號線(HCLK2)。
圖4為圖2所示的第1實(shí)施方式的液晶顯示裝置的H驅(qū)動器的移位寄存器電路的時序圖。另外，在圖4中，SR1、SR2、SR3、以及SR4分別表示來自第1段、第2段、第3段、以及第4段的移位寄存器電路的輸出信號。其后，參照圖2和圖4而說明有關(guān)于第1實(shí)施方式的液晶顯示裝置的H驅(qū)動器的移位寄存器電路的動作。
首先，在初期狀態(tài)，H電位(HVDD)的起動信號HST，輸入至第1段的移位寄存器電路4a1的輸入側(cè)電路4b1。據(jù)此，由于輸入側(cè)電路4b1的晶體管PT2和PT3形成不導(dǎo)通狀態(tài)，并且晶體管PT1形成導(dǎo)通狀態(tài)，故節(jié)點(diǎn)ND2的電位形成L電位。因此，在輸出側(cè)電路4c1當(dāng)中，晶體管PT2和PT3形成導(dǎo)通狀態(tài)。據(jù)此，由于節(jié)點(diǎn)ND3的電位形成H電位，故晶體管PT1形成不導(dǎo)通狀態(tài)。如此，在輸出側(cè)電路4c1當(dāng)中，由于晶體管PT2形成導(dǎo)通狀態(tài)，并且晶體管PT1形成不導(dǎo)通狀態(tài)，故節(jié)點(diǎn)ND4的電位形成H電位。據(jù)此，在初期狀態(tài)自第1段的移位寄存器電路4a1而輸出H電位的輸出信號SR1。
在自第1段的移位寄存器電路4a1而輸出H電位的輸出信號SR1的狀態(tài)下，當(dāng)輸入有L電位(HVSS)的起動信號HST時，則在輸入側(cè)電路4b1當(dāng)中，晶體管PT2和PT3形成導(dǎo)通狀態(tài)。據(jù)此，由于節(jié)點(diǎn)ND1和ND2的電位均形成H電位，故晶體管PT1形成不導(dǎo)通狀態(tài)。因此，由于節(jié)點(diǎn)ND2的電位形成H電位，故在輸出側(cè)電路4c1當(dāng)中，晶體管PT2和PT3形成不導(dǎo)通狀態(tài)。此時，由于節(jié)點(diǎn)ND3的電位維持于H電位的狀態(tài)，故晶體管PT1保持不導(dǎo)通的狀態(tài)。因此，由于節(jié)點(diǎn)ND4的電位保持H電位的狀態(tài)，故自第1段的移位寄存器電路4a1而輸出H電位的輸出信號SR1。
其后，在輸入側(cè)電路4b1當(dāng)中，通過晶體管PT4而輸入L電位(HVSS)的時鐘信號HCLK1。此時，由于晶體管PT3形成導(dǎo)通狀態(tài)，故節(jié)點(diǎn)ND1的電位保持在H電位的狀態(tài)。據(jù)此，p溝道晶體管PT1保持不導(dǎo)通的狀態(tài)。
另一方面，在輸出側(cè)電路4c1當(dāng)中，也通過高電阻R1和晶體管PT4而輸入L電位(HVSS)的時鐘信號HCLK1。此時，由于晶體管PT3形成不導(dǎo)通狀態(tài)，故通過使節(jié)點(diǎn)ND3的電位形成L電位，而令p溝道晶體管PT1形成導(dǎo)通狀態(tài)。另外，在時鐘信號HCLK1為L電位的期間，電容C1進(jìn)行對應(yīng)于L電位的時鐘信號HCLK1的電壓的充電。
此時，第1實(shí)施方式在輸出側(cè)電路4c1當(dāng)中，通過高電阻R1而延遲晶體管PT1形成導(dǎo)通狀態(tài)時的響應(yīng)速度。
此時，在輸出側(cè)電路4c1當(dāng)中，由于晶體管PT2形成不導(dǎo)通狀態(tài)，故通過導(dǎo)通狀態(tài)的晶體管PT1而使節(jié)點(diǎn)ND4的電位下降至HVSS側(cè)。該情況時，節(jié)點(diǎn)ND3的電位(晶體管PT1的柵極電位)通過電容C1而維持晶體管PT1的柵極-源極間電壓，且伴隨著節(jié)點(diǎn)ND4的電位(晶體管PT1的源極電位)的下降而下降。此外，由于晶體管PT3不導(dǎo)通狀態(tài)，并且連接二極管的晶體管PT4其來自時鐘信號線(HCLK1)的H電位的信號并不逆流至節(jié)點(diǎn)ND3側(cè)，故維持電容C1的保持電壓(晶體管PT1的柵極-源極間電壓)。據(jù)此，由于在節(jié)點(diǎn)ND4的電位下降時，而晶體管PT1常時維持于導(dǎo)通狀態(tài)，故節(jié)點(diǎn)ND4的電位下降至HVSS。其結(jié)果，自第1段的移位寄存器電路4a1而輸出L電位的輸出信號SR1。
此時，第1實(shí)施方式在輸出側(cè)電路4c1當(dāng)中，通過延遲晶體管PT1形成導(dǎo)通狀態(tài)時的響應(yīng)速度，而延遲自第1段的移位寄存器電路4a1(輸出側(cè)電路4c1)所輸出的輸出信號SR1。
此外，在輸出側(cè)電路4c1當(dāng)中，節(jié)點(diǎn)ND4的電位下降至HVSS時的節(jié)點(diǎn)ND3的電位，形成比HVSS低的狀態(tài)。因此，施加于連接于正側(cè)電位HVDD的晶體管PT3的偏壓電壓，比HVDD和HVSS的電位差更大。此外，在時鐘信號HCLK1形成H電位(HVDD)時，則施加于連接于時鐘信號線(HCLK1)的晶體管PT4的偏壓電壓，也比HVDD和HVSS的電位差更大。
其后，在輸入側(cè)電路4b1當(dāng)中，當(dāng)輸入H電位(HVDD)的起動信號HST時，則晶體管PT2和PT3即形成不導(dǎo)通狀態(tài)。此時，節(jié)點(diǎn)ND1和ND2在維持于H電位的狀態(tài)下，而形成浮動狀態(tài)。因此，由于不致于影響其它的部份，故自第1段的移位寄存器電路4a1維持L電位的輸出信號SR1。
其后，在輸入側(cè)電路4b1當(dāng)中，再度通過晶體管PT4而輸入有L電位(HVSS)的時鐘信號HCLK1。據(jù)此，由于晶體管PT1形成導(dǎo)通狀態(tài)，故節(jié)點(diǎn)ND2的電位下降至HVSS側(cè)。此時，通過晶體管PT4和電容C1的功能，由于在節(jié)點(diǎn)ND2的電位下降時，晶體管PT1常時維持于導(dǎo)通狀態(tài)，故節(jié)點(diǎn)ND2的電位下降至HVSS。因此，輸出側(cè)電路4c1的晶體管PT2和PT3形成導(dǎo)通狀態(tài)。
此時，第1實(shí)施方式在輸出側(cè)電路4c1當(dāng)中，由于通過晶體管PT3而使晶體管PT1形成不導(dǎo)通狀態(tài)，故能抑制晶體管PT1和晶體管PT2同時形成導(dǎo)通狀態(tài)。據(jù)此而防止通過晶體管PT1和PT2而使貫通電流流通于HVDD和HVSS之間的情況。此外，晶體管PT1形成不導(dǎo)通狀態(tài)時的響應(yīng)速度，比晶體管PT1形成導(dǎo)通狀態(tài)時的響應(yīng)速度更快。
繼而在輸出側(cè)電路4c1當(dāng)中，通過使晶體管PT2形成導(dǎo)通狀態(tài)，并且使晶體管PT1形成不導(dǎo)通的狀態(tài)，而節(jié)點(diǎn)ND4的電位自HVSS而上升至HVDD，并形成H電位。因此，自第1段的移位寄存器電路4a1而輸出H電位的輸出信號SR1。此時，若輸入L電位的時鐘信號HCLK1時，則通過晶體管PT4和PT3與高電阻R1而使貫通電流流通于時鐘信號線(HCLK1)和HVDD之間。
此時，第1實(shí)施方式中，自第1段的移位寄存器電路4a1(輸出側(cè)電路4c1)所輸出的H電位的輸出信號SR1，比輸出L電位的輸出信號SR1時更迅速。
如上述，第1實(shí)施方式的第1段的移位寄存器電路4a1，在輸入L電位的起動信號HST至輸入側(cè)電路4b1時，當(dāng)輸入L電位的時鐘信號HCLK1時，則自輸出側(cè)電路4c1而輸出L電位的輸出信號SR1。繼而，在自輸出側(cè)電路4c1而輸出L電位的輸出信號SR1的狀態(tài)下，當(dāng)再度輸入L電位的時鐘信號HCLK1時，則來自輸出側(cè)電路4c1的輸出信號SR1即形成H電位。
另外，第1段的移位寄存器電路4a1的輸出信號SR1輸入至第2段的移位寄存器電路4a2的輸入側(cè)電路4b2。第2段的移位寄存器電路4a2在輸入第1段的移位寄存器電路4a1的L電位的輸出信號SR1于輸入側(cè)電路4b2時，當(dāng)輸入L電位的時鐘信號HCLK2時，則自輸出側(cè)電路4c2而輸出L電位的輸出信號SR2。此外，第3段的移位寄存器電路4a3在輸入第2段的移位寄存器電路4a2的L電位的輸出信號SR2于輸入側(cè)電路4b3時，當(dāng)輸入L電位的時鐘信號HCLK1時，則自輸出側(cè)電路4c3而輸出L電位的輸出信號SR3。如此，來自前段的移位寄存器電路的輸出信號輸入至次段的移位寄存器電路，并且形成L電位的時序的互相偏離的時鐘信號HCLK1和HCLK2，交互地輸入至各段的移位寄存器電路。據(jù)此，而使自各段的移位寄存器電路所輸出L電位的輸出信號的時序產(chǎn)生移位。
通過輸入時序移位的L電位的輸出信號至水平開關(guān)3的晶體管PT20、PT21、以及PT22的柵極，而使晶體管PT20、PT21、以及PT22依次形成導(dǎo)通狀態(tài)。據(jù)此，由于自視頻信號線(Video)而供應(yīng)視頻信號Video至各段的漏極線，故各段的漏極線即依次驅(qū)動(掃描)。繼而，當(dāng)結(jié)束連接于1條的柵極線的全部段的漏極線的掃描時，則選擇下一柵極線。繼而再度依次掃描各段的漏極線之后，選擇下一柵極線。通過重復(fù)該動作直至連接于最后的柵極線的各段的漏極線的掃描結(jié)束為止，而結(jié)束一個畫面的掃描。
第1實(shí)施方式如上述，由于通過將高電阻R1連接于輸出側(cè)電路(4c1、4c2、以及4c3)的晶體管PT4和時鐘信號線(HCLK)之間，而延遲晶體管PT1形成導(dǎo)通狀態(tài)時的響應(yīng)速度，故能延遲晶體管PT1為導(dǎo)通狀態(tài)時，自移位寄存器電路(4a1、4a2、以及4a3)所輸出的輸出信號(SR1、SR2、以及SR3)。在此，該第1實(shí)施方式通過將高電阻R1的電阻值設(shè)定成大約100kΩ，而能使晶體管PT1為導(dǎo)通狀態(tài)時的輸出信號和晶體管PT1為不導(dǎo)通狀態(tài)時的輸出信號的時序偏離量(圖4中的A)形成大約20nsec以上。此時，在第3段的移位寄存器電路4a3的晶體管PT1導(dǎo)通的狀態(tài)(SR3為L電位)下，當(dāng)?shù)?段的移位寄存器電路4a1的晶體管PT1形成不導(dǎo)通狀態(tài)(SR1為H電位)時，則延遲對應(yīng)于第3段的移位寄存器電路4a3的晶體管PT22的響應(yīng)速度，并且加速對應(yīng)于第1段的移位寄存器電路4a1的晶體管PT20的響應(yīng)速度。據(jù)此，即能抑制如下的瞬間形成相重迭的狀態(tài)，該瞬間第3段的晶體管PT22自不導(dǎo)通狀態(tài)而形成導(dǎo)通狀態(tài)的瞬間；以及第1段的晶體管PT20自導(dǎo)通狀態(tài)而形成不導(dǎo)通狀態(tài)的瞬間。
因此，由于在第1段的晶體管PT20形成不導(dǎo)通狀態(tài)之后，能將第3段的晶體管PT22形成導(dǎo)通狀態(tài)，故能抑制在第1段的晶體管PT20自導(dǎo)通狀態(tài)而形成不導(dǎo)通狀態(tài)的瞬間，因第3段的晶體管PT22形成導(dǎo)通狀態(tài)，而產(chǎn)生噪聲于視頻信號Video的情況。其結(jié)果，能抑制因視頻信號Video的噪聲的圖像的惡化。
此外，通過將高電阻R1連接于輸出側(cè)電路(4c1、4c2、以及4c3)的晶體管PT4和時鐘信號線(HCLK)之間，即能抑制因在貫通電流流通于HVDD和時鐘信號線(HCLK)間之際，其節(jié)點(diǎn)ND3的電位過低，而導(dǎo)致維持于不導(dǎo)通狀態(tài)的晶體管PT1會形成導(dǎo)通狀態(tài)的誤動作。因此，能抑制因晶體管PT1產(chǎn)生誤動作而導(dǎo)致移位寄存器電路(4a1、4a2、以及4a3)的輸出信號(SR1、SR2、以及SR3)會形成不穩(wěn)定的狀態(tài)。其結(jié)果，也能抑制因移位寄存器電路的不穩(wěn)定的輸出信號引起的圖像的惡化。
此外，第1實(shí)施方式通過將晶體管PT4的導(dǎo)通電阻形成比晶體管PT3的導(dǎo)通電阻更低，而能抑制在電容C1進(jìn)行對應(yīng)于L電位的時鐘信號HCLK的電壓的充電時，其充電速度延遲的情況。
此外，第1實(shí)施方式通過全部由p型MOS晶體管(場效晶體管)所組成的TFT(薄膜晶體管)而構(gòu)成晶體管，其構(gòu)成晶體管PT1至PT4和電容C1；而相比于形成含有2種類的導(dǎo)電型晶體管的移位寄存器電路的情況時，則能減少離子植入步驟的次數(shù)、以及離子植入光罩的數(shù)量。據(jù)此，能簡化制造過程，并且能削減制造成本。此外，p型的場效型晶體管和n型的場效型晶體管相異，且由于無須形成LDD(Lightly DopedDrain)構(gòu)造，故能更簡化制造制造過程。
此外，第1實(shí)施方式，通過具有互相地作電性連接的2個的柵極電極91和92而構(gòu)成晶體管PT3，該晶體管PT3連接于晶體管PT1的柵極和正側(cè)電位HVDD之間；而使施加于晶體管PT3的電壓，大致各一半程度(電壓的分配比率因晶體管尺寸等而變動)而分配于對應(yīng)于一方的柵極電極91的源極-漏極間、以及對應(yīng)于另一方的柵極電極92的源極-漏極間。因此，當(dāng)施加于晶體管PT3的偏壓電壓比HVSS和HVDD的電位差更大時，也在對應(yīng)于晶體管PT3的一方的柵極電極91的源極-漏極間、以及對應(yīng)于另一方的柵極電極92的源極-漏極間，分別施加比HVSS和HVDD的電位差更小的電壓。據(jù)此，由于能抑制因施加比HVSS和HVDD的電位差更大的偏壓電壓于晶體管PT3而導(dǎo)致晶體管PT3的特性的惡化，故能抑制含有具有移位寄存器電路4a1、4a2、以及4a3的H驅(qū)動器4的液晶顯示裝置的掃描特性的下降。
此外，第1實(shí)施方式由于在連接于晶體管PT1的柵極和時鐘信號線(HCLK)之間的晶體管PT4當(dāng)中，也形成具有互相作電性連接的2個的柵極電極91和92的構(gòu)成，故和上述的晶體管PT3相同地，在施加于晶體管PT4的偏壓電壓比HVSS和HVDD的電位差更大時，也能抑制晶體管PT4的特性的惡化。其結(jié)果，也能抑制因晶體管PT4的特性的惡化而導(dǎo)致含有具有移位寄存器電路4a1、4a2、以及4a3的H驅(qū)動器4的液晶顯示裝置的掃描特性下降的情況。
(第2實(shí)施方式)圖5表示本發(fā)明的第2實(shí)施方式的液晶顯示裝置的平面圖。圖6構(gòu)成圖5所示的第2實(shí)施方式的液晶顯示裝置的H驅(qū)動器的移位寄存器電路的電路圖。圖7用以說明具有2個柵極電極的n溝道晶體管的構(gòu)造的模式圖。該第2實(shí)施方式說明有關(guān)于由n溝道晶體管而構(gòu)成用以驅(qū)動(掃描)漏極線的H驅(qū)動器的例子。
首先參照圖5，該第2實(shí)施方式的液晶顯示裝置設(shè)置有顯示部11于基板60上。另外，圖5的顯示部11表示1個像素的構(gòu)成。此外，矩陣狀地配置于顯示部11的各像素12由如下所構(gòu)成n溝道晶體管12a；像素電極12b；對向電極12c，其共同于對向配置于像素電極12b的各像素12；液晶12d，其挾持于像素電極12b和對向電極12c之間；以及輔助電容12e。
此外，n溝道晶體管12a的源極連接于像素電極12b和輔助電容12e，并且漏極連接于漏極線。該n溝道晶體管12a的柵極連接于柵極線。此外，以沿著顯示部11的一邊的方式，而設(shè)置有用以驅(qū)動(掃描)顯示部11的漏極線的水平開關(guān)(HSW)13和H驅(qū)動器14于基板60上。此外，以沿著顯示部11的另一邊的方式，而設(shè)置有用以驅(qū)動(掃描)顯示部11的柵極線的V驅(qū)動器15于基板60上。另外，水平開關(guān)13雖在圖5中僅圖示出2個開關(guān)，但，其配置有對應(yīng)于像素?cái)?shù)的數(shù)量。此外，有關(guān)于H驅(qū)動器14和V驅(qū)動器15，雖在圖5中僅圖示出2個構(gòu)成這些組件的移位寄存器，但，也配置有因?qū)?yīng)像素?cái)?shù)的數(shù)量。
此外，如圖6所示，在H驅(qū)動器14的內(nèi)部設(shè)置有多段的移位寄存器電路14a1、14a2、以及14a3。另外，圖6雖為了簡化附圖，而僅圖示出3段的移位寄存器電路14a1、14a2、以及14a3，但，實(shí)際上設(shè)置有對應(yīng)于像素的數(shù)量的段數(shù)。此外，第1段的移位寄存器電路14a1由輸入側(cè)電路14b1和輸出側(cè)電路14c1所構(gòu)成。另外，輸入側(cè)電路14b1為本發(fā)明的“第2電路”的一例，而輸出側(cè)電路14c1為本發(fā)明的“第1電路”的一例。
第1段的移位寄存器電路14a1的輸入側(cè)電路14b1含有n溝道晶體管NT1、NT2、以及NT3；n溝道晶體管NT4，其進(jìn)行二極管連接；以及電容C1，其通過連接n溝道晶體管的源極-漏極間而形成。
此外，第1段的移位寄存器電路14a1的輸出側(cè)電路14c1和輸入側(cè)電路14b1相同地，含有n溝道晶體管NT1、NT2、NT3、NT4、以及電容C1。另外，n溝道晶體管NT1、NT2、NT3、以及NT4分別為本發(fā)明的“第1晶體管”、“第2晶體管”、“第3晶體管”、以及“第4晶體管”的一例。
在此，第2實(shí)施方式中，輸出側(cè)電路14c1和輸入側(cè)電路14b1相異，且進(jìn)而含有高電阻R1，其具有大約100kΩ的電阻值。
此外，第2實(shí)施方式中，設(shè)置于輸入側(cè)電路14b1和輸出側(cè)電路14c1的n溝道晶體管NT1至NT4、以及構(gòu)成電容C1的n溝道晶體管，全部由n型的MOS晶體管(場效型晶體管)所組成的TFT(薄膜晶體管)所構(gòu)成。以下，n溝道晶體管NT1至NT4分別稱為晶體管NT1至NT4。
此外，第2實(shí)施方式中，晶體管NT3和NT4如圖7所示，分別具有互相作電性地連接的2個的柵極電極96和97而形成。具體而言，一方的柵極電極96和另一方的柵極電極97，分別通過柵極絕緣膜95而形成于一方的溝道區(qū)域96c和另一方的溝道區(qū)域97c上。此外，一方的溝道區(qū)域96c以挾在具有一方的低濃度雜質(zhì)區(qū)域和高濃度雜質(zhì)區(qū)域的LDD(Lightly Doped Drain)構(gòu)造的源極區(qū)域96a和一方的LDD構(gòu)造的漏極區(qū)域96b之間而形成，而另一方的溝道區(qū)域97c以挾在另一方的LDD構(gòu)造的源極區(qū)域97a和另一方的LDD構(gòu)造的漏極區(qū)域97b之間而形成。此外，漏極區(qū)域96b和源極區(qū)域97a具有共同的高濃度雜質(zhì)區(qū)域。
繼而如圖6所示，第2實(shí)施方式的晶體管NT1至NT4、電容C1、以及高電阻R1，分別連接于對應(yīng)于圖2所示的第1實(shí)施方式的晶體管PT1至PT4、電容C1、以及高電阻R1的位置。即，該第2實(shí)施方式中，高電阻R1連接于輸出側(cè)電路14c1的晶體管NT4和時鐘信號線(HCLK1)之間。但，晶體管NT2和NT3的源極分別連接于負(fù)側(cè)電位HVSS，并且晶體管NT1的漏極連接于正側(cè)電位HVDD。另外，負(fù)側(cè)電位HVSS為本發(fā)明的“第2電位”的一例，而正側(cè)電位HVDD為本發(fā)明的“第1電位”的一例。
該第2實(shí)施方式的移位寄存器電路14a1的這些組件以外的部份的構(gòu)成，和上述的第1實(shí)施方式的移位寄存器電路4a1(參照圖2)相同。
此外，第2段的移位寄存器電路14a2由輸入側(cè)電路14b2和輸出側(cè)電路14c2所構(gòu)成。第3段的移位寄存器電路14a3由輸入側(cè)電路14b3和輸出側(cè)電路14c3所構(gòu)成。此外，第2段的移位寄存器電路14a2和第3段的移位寄存器電路14a3的電路構(gòu)成，和上述的第1段的移位寄存器電路14a1的電路構(gòu)成相同。
此外，水平開關(guān)13含有多個的晶體管NT30、NT31、以及NT32。另外，圖6雖為了簡化附圖而僅圖示出3個晶體管NT30、NT31、以及NT32，但，實(shí)際上對應(yīng)于像素?cái)?shù)的數(shù)量設(shè)置。此外，晶體管NT30、NT31、以及NT32的柵極，分別連接于第1段至第3段的移位寄存器電路14a1至14a3的輸出SR1、SR2、以及SR3。此外，晶體管NT30、NT31、以及NT32的源極，分別連接于各段的漏極線。此外，晶體管NT30、NT31、以及NT32的漏極，分別連接于1條的視頻信號線(Video)。另外，視頻信號線的數(shù)量例如輸入有紅(R)、綠(G)、以及藍(lán)(B)的3種視頻信號Video時則形成3條。
圖8為圖6所示的第2實(shí)施方式的液晶顯示裝置的H驅(qū)動器的移位寄存器電路的時序圖。參照圖8，該第2實(shí)施方式的移位寄存器電路，將圖4所示的第1實(shí)施方式的移位寄存器電路的時序圖的時鐘信號HCLK1和HCLK2、以及使起動信號HST的H電位和L電位反相的波形的信號，分別作為時鐘信號HCLK1和HCLK2、以及起動信號HST而輸入。據(jù)此，自第2實(shí)施方式的移位寄存器電路而輸出具有波形的信號，該波形將來自圖4所示的第1實(shí)施方式的移位寄存器電路的輸出信號SR1至SR4的H電位和L電位施以反相。繼而，該第2實(shí)施方式通過具有和上述的第1實(shí)施方式相同的電阻值(大約100kΩ)的高電阻R1，而使晶體管NT1為導(dǎo)通狀態(tài)時的輸出信號和晶體管NT1為不導(dǎo)通狀態(tài)時的輸出信號的時序偏離量(圖8中的A)形成大約20nsec以上。據(jù)此，能抑制如下的瞬間形成相重迭的狀態(tài)，該瞬間第3段的晶體管NT32自不導(dǎo)通狀態(tài)而形成導(dǎo)通狀態(tài)的瞬間；以及第1段的晶體管PT30自導(dǎo)通狀態(tài)而形成不導(dǎo)通狀態(tài)的瞬間。
該第2實(shí)施方式的移位寄存器電路的除此以外的動作，和上述的第1實(shí)施方式的移位寄存器電路相同。
第2實(shí)施方式如上述，通過連接高電阻R1于輸出側(cè)電路(14c1、14c2、以及14c3)的晶體管NT4和時鐘信號線(HCLK)之間，而能獲得和上述的第1實(shí)施方式相同的功效，其能抑制液晶顯示裝置的圖像的惡化等。
(第3實(shí)施方式)圖9表示本發(fā)明的第3實(shí)施方式的有機(jī)EL顯示裝置的平面圖。參照圖9，該第3實(shí)施方式說明有關(guān)于將本發(fā)明使用于有機(jī)EL顯示裝置的例子。
第3實(shí)施方式的有機(jī)EL顯示裝置如圖9所示，設(shè)置有顯示部21于基板70上。另外，圖9的顯示部21表示1個像素的構(gòu)成。此外，矩陣狀地配置于顯示部21的各像素22由如下所構(gòu)成2個的p溝道晶體管22a和22b(以下稱為晶體管22a和22b)；輔助電容22c；陽極22d；陰極22e；以及有機(jī)EL組件22f，其挾持于陽極22d和陰極22e之間。
晶體管22a的柵極連接于柵極線。此外，晶體管22a的源極連接于漏極線。此外，在晶體管22a的漏極連接著輔助電容22c和晶體管22b的柵極。此外，晶體管22b的漏極連接于陽極22d。此外，H驅(qū)動器4內(nèi)部的電路構(gòu)成和使用圖2所示的p溝道晶體管的移位寄存器電路的H驅(qū)動器4的構(gòu)成相同。第3實(shí)施方式的有機(jī)EL顯示裝置的除此以外的部份的構(gòu)成，和圖1所示的第1實(shí)施方式的液晶顯示裝置相同。
在第3實(shí)施方式當(dāng)中，也和上述的第1實(shí)施方式相同，通過連接高電阻R1于輸出側(cè)電路(4c1、4c2、以及4c3)的晶體管PT4和時鐘信號線(HCLK)之間，而能獲得和上述的第1實(shí)施方式相同的功效，其能在有機(jī)EL顯示裝置當(dāng)中，抑制圖像的惡化等。
(第4實(shí)施方式)圖10表示本發(fā)明的第4實(shí)施方式的有機(jī)EL顯示裝置的平面圖。參照圖10，該第4實(shí)施方式說明有關(guān)于將本發(fā)明使用于有機(jī)EL顯示裝置的例。
該第4實(shí)施方式的有機(jī)EL顯示裝置如圖10所示，設(shè)置有顯示部31于基板80上。另外，圖10的顯示部31表示1個像素的構(gòu)成。此外，矩陣狀地配置于顯示部31的各像素32由如下所構(gòu)成2個的n溝道晶體管32a和32b(以下稱為晶體管32a和32b)；輔助電容32c；陽極32d；陰極32e；以及有機(jī)EL組件32f，其挾持于陽極32d和陰極32e之間。
晶體管32a的柵極連接于柵極線。此外，晶體管32a的漏極連接于漏極線。此外，在晶體管32a的源極連接著輔助電容32c和晶體管32b的柵極。此外，晶體管32b的源極連接于陽極32d。此外，H驅(qū)動器14內(nèi)部的電路構(gòu)成和使用圖6所示的n溝道晶體管的移位寄存器電路的H驅(qū)動器14的構(gòu)成相同。第4實(shí)施方式的有機(jī)EL顯示裝置的除此以外的部份的構(gòu)成，和圖5所示的第2實(shí)施方式的液晶顯示裝置相同。
在第4實(shí)施方式當(dāng)中，也和上述的第2實(shí)施方式相同，通過連接高電阻R1于輸出側(cè)電路(14c1、14c2、以及14c3)的晶體管NT4和時鐘信號線(HCLK)之間，而能獲得和上述的第2實(shí)施方式相同的功效，其能在有機(jī)EL顯示裝置當(dāng)中，抑制圖像的惡化等。
(第5實(shí)施方式)圖11表示構(gòu)成本發(fā)明的第5實(shí)施方式的液晶顯示裝置的H驅(qū)動器的移位寄存器電路的輸出側(cè)電路的電路圖。參照圖11，該第5實(shí)施方式說明有關(guān)于移位寄存器電路，其能抑制因影像信號的噪聲而導(dǎo)致的圖像惡化，而且也可抑制貫通電流。
即，構(gòu)成該第5實(shí)施方式的液晶顯示裝置的H驅(qū)動器的移位寄存器電路的輸出側(cè)電路24c1如圖11所示，含有晶體管PT21、PT22、PT23、PT24；晶體管PT25，其進(jìn)行二極管連接；以及電容C21，其通過連接晶體管的源極-漏極間而形成。
另外，輸出側(cè)電路24c1為本發(fā)明的“第1電路”的一例。此外，晶體管PT21、PT22、PT23、PT24分別為本發(fā)明的“第1晶體管”、“第2晶體管”、“第3晶體管”、以及“第4晶體管”的一例。
在此，第5實(shí)施方式中，輸出側(cè)電路24c1進(jìn)而含有高電阻R21，其具有大約100kΩ的電阻值。
此外，第5實(shí)施方式中，晶體管PT21至PT25、以及構(gòu)成電容C21的晶體管，全部由p型的MOS晶體管(場效型晶體管)所組成的TFT(薄膜晶體管)所構(gòu)成。
此外，第5實(shí)施方式中，晶體管PT23和圖3所示的第1實(shí)施方式相同地，具有互相作電性地連接的2個的柵極電極而形成。
繼而如圖11所示，晶體管PT21的源極連接于節(jié)點(diǎn)ND2，并且漏極連接于負(fù)側(cè)電位VSS。該晶體管PT21的柵極連接于節(jié)點(diǎn)ND21，并且在晶體管PT21的柵極供應(yīng)有時鐘信號CLK。晶體管PT22的源極連接于正側(cè)電位VDD，并且漏極連接于節(jié)點(diǎn)ND22。在該晶體管PT22的柵極供應(yīng)有輸入信號。
在此，第5實(shí)施方式中，晶體管PT23連接于晶體管PT21的柵極和正側(cè)電位VDD之間。在該晶體管PT23的柵極供應(yīng)有輸入信號。此外，晶體管PT23設(shè)置成在晶體管PT22為導(dǎo)通狀態(tài)時，用以將晶體管PT21形成不導(dǎo)通狀態(tài)。據(jù)此而抑制晶體管PT22和晶體管PT21同時形成導(dǎo)通狀態(tài)的情況。
此外，第5實(shí)施方式中，晶體管PT24連接于晶體管PT21的柵極和時鐘信號線(CLK)之間。在該晶體管PT24的柵極供應(yīng)有信號S1，其能取得和晶體管PT23的導(dǎo)通狀態(tài)的期間不相重迭的導(dǎo)通狀態(tài)的期間。此外，晶體管PT25連接于晶體管PT24的柵極和時鐘信號線(CLK)之間。此外，電容C21連接于晶體管PT21的柵極和源極之間。
此外，第5實(shí)施方式中，高電阻R21連接于晶體管PT25和時鐘信號線(CLK)之間。該高電阻R21用以延遲晶體管PT21形成導(dǎo)通狀態(tài)時的響應(yīng)速度而設(shè)置。據(jù)此，而延遲晶體管PT21為導(dǎo)通狀態(tài)時，自輸出側(cè)電路24c1所輸出的信號，并且加速晶體管PT21為不導(dǎo)通狀態(tài)時，自輸出側(cè)電路24c1所輸出的信號。
此外，第5實(shí)施方式的液晶顯示裝置的移位寄存器電路的動作，首先通過使輸入信號形成H電位，而使晶體管PT22和晶體管PT23形成不導(dǎo)通狀態(tài)。此外，通過使時鐘信號CLK形成L電位，而使晶體管PT25形成導(dǎo)通狀態(tài)。此時，在該晶體管PT24的柵極供應(yīng)有信號S1，其能取得和晶體管PT23的導(dǎo)通狀態(tài)的期間不相重迭的導(dǎo)通狀態(tài)的期間。據(jù)此，由于晶體管PT24形成導(dǎo)通狀態(tài)，并且使節(jié)點(diǎn)ND21的電位下降至L電位，故晶體管PT21形成導(dǎo)通狀態(tài)。另外，在時鐘信號CLK為L電位的期間，電容C21進(jìn)行對應(yīng)于L電位的時鐘信號CLK的電壓的充電。
此時，第5實(shí)施方式通過高電阻R21而延遲晶體管PT21形成導(dǎo)通狀態(tài)時的響應(yīng)速度。
此時，由于晶體管PT22形成不導(dǎo)通狀態(tài)，故通過導(dǎo)通狀態(tài)的晶體管PT21而使節(jié)點(diǎn)ND22的電位下降至VSS側(cè)。該情況時，節(jié)點(diǎn)ND21的電位(晶體管PT21的柵極電位)通過電容C21而維持晶體管PT21的柵極-源極間電壓，且伴隨著節(jié)點(diǎn)ND22的電位(晶體管PT21的源極電位)的下降而下降。此外，由于晶體管PT23不導(dǎo)通狀態(tài)，并且連接二極管的晶體管PT25其來自時鐘信號線(CLK)的H電位的信號并不逆流至節(jié)點(diǎn)ND21側(cè)，故維持電容C21的保持電壓(晶體管PT21的柵極-源極間電壓)。據(jù)此，由于在節(jié)點(diǎn)ND22的電位下降時，而晶體管PT21常時維持于導(dǎo)通狀態(tài)，故節(jié)點(diǎn)ND22的電位下降至VSS。其結(jié)果，自輸出側(cè)電路24c1而輸出L電位的輸出信號。
此時，第5實(shí)施方式通過延遲晶體管PT21形成導(dǎo)通狀態(tài)時的響應(yīng)速度，而延遲自輸出側(cè)電路24c1所輸出的輸出信號。
此外，節(jié)點(diǎn)ND22的電位下降至VSS時的節(jié)點(diǎn)ND21的電位，形成比VSS低的狀態(tài)。因此，施加于連接于正側(cè)電位VDD的晶體管PT23的偏壓電壓，比VDD和VSS的電位差更大。
此后，通過使輸入信號形成L電位，而使晶體管PT22和PT23形成導(dǎo)通狀態(tài)。此時，第5實(shí)施方式中，晶體管PT24形成不導(dǎo)通狀態(tài)。即，晶體管PT23和晶體管PT24并非同時形成導(dǎo)通狀態(tài)。據(jù)此，防止通過晶體管PT23和PT24而使貫通電流流通于VDD和時鐘信號線(CLK)之間。
此外，第5實(shí)施方式中，通過通過導(dǎo)通狀態(tài)的晶體管PT23而使節(jié)點(diǎn)ND21的電位上升至H電位，而使晶體管PT21形成不導(dǎo)通狀態(tài)。據(jù)此，防止通過晶體管PT21和PT22而使貫通電流流通于VDD和VSS之間。
此時，第5實(shí)施方式中，晶體管PT21形成不導(dǎo)通狀態(tài)時的響應(yīng)速度，比晶體管PT21形成導(dǎo)通狀態(tài)時的響應(yīng)速度更迅速。
此外，通過使晶體管PT22形成導(dǎo)通狀態(tài)，并且使晶體管PT21形成不導(dǎo)通狀態(tài)，而使節(jié)點(diǎn)ND22的電位自VSS上升至VDD，并形成H電位。因此，自輸出側(cè)電路24c1而輸出H電位的輸出信號。
此時，第5實(shí)施方式中，自輸出側(cè)電路24c1所輸出的H電位的輸出信號，比輸出L電位的輸出信號更迅速。
第5實(shí)施方式如上述，通過將高電阻R21連接于晶體管PT25與時鐘信號線(CLK)之間，而能延遲晶體管PT21形成導(dǎo)通狀態(tài)時，自輸出側(cè)電路24c1(移位寄存器電路)所輸出的信號。此外，該第5實(shí)施方式通過具有和上述的第1實(shí)施方式相同的電阻值(大約100kΩ)的高電阻R21，而使晶體管PT21形成導(dǎo)通狀態(tài)時的輸出信號和晶體管PT21形成不導(dǎo)通狀態(tài)時的輸出信號的時序偏離量形成約20nsec以上。因此，和上述的第1實(shí)施方式相同地，由于在距離特定段前兩段的水平開關(guān)形成不導(dǎo)通狀態(tài)之后，能將特定段的水平開關(guān)形成導(dǎo)通狀態(tài)，故能抑制因在距離特定段前兩段的水平開關(guān)，自導(dǎo)通狀態(tài)而形成不導(dǎo)通狀態(tài)的瞬間，特定段的水平開關(guān)形成導(dǎo)通狀態(tài)而產(chǎn)生噪聲于影像信號的情況。其結(jié)果，能獲得液晶顯示裝置，其能抑制因影像信號的噪聲而導(dǎo)致的圖像的惡化，并增加消耗功率的情況。
(第6實(shí)施方式)圖12表示構(gòu)成本發(fā)明的第6實(shí)施方式的液晶顯示裝置的H驅(qū)動器的移位寄存器電路的輸出側(cè)電路的電路圖。該第6實(shí)施方式說明有關(guān)于在上述的第5實(shí)施方式的構(gòu)成當(dāng)中，使用n溝道晶體管以取代p溝道晶體管的情況。
即，構(gòu)成該第6實(shí)施方式的液晶顯示裝置的H驅(qū)動器的移位寄存器電路的輸出側(cè)電路34c1如圖12所示，含有晶體管NT21、NT22、NT23、NT24；晶體管NT25，其連接二極管；以及電容C21，其通過連接晶體管的源極-漏極間而形成。
另外，輸出側(cè)電路34c1為本發(fā)明的“第1電路”的一例。此外，晶體管NT21、NT22、NT23、NT24分別為本發(fā)明的“第1晶體管”、“第2晶體管”、“第3晶體管”、以及“第4晶體管”的一例。
在此，第6實(shí)施方式中，輸出側(cè)電路34c1進(jìn)而含有高電阻R21，其具有大約100kΩ的電阻值。
此外，第6實(shí)施方式中，晶體管NT21至NT25、以及構(gòu)成電容C21的晶體管，其全體由n型的MOS晶體管(場效型晶體管)所組成的TFT(薄膜晶體管)所構(gòu)成。
此外，第6實(shí)施方式中，晶體管NT23和圖7所示的第2實(shí)施方式相同地，具有互相作電性地連接的2個的柵極電極而形成。
繼而如圖12所示，第6實(shí)施方式的晶體管NT21至NT25、電容C21、以及高電阻R21，分別連接于對應(yīng)于圖11所示的第5實(shí)施方式的晶體管PT21至PT25、電容C21、以及高電阻R21的位置。即，該第6實(shí)施方式中，高電阻R21連接于晶體管NT25和時鐘信號線(CLK)之間。但，晶體管NT22和NT23的源極分別連接于負(fù)側(cè)電位VSS，并且，晶體管NT21的漏極連接于正側(cè)電位VDD。
該第6實(shí)施方式的這些組件以外的構(gòu)成，和上述的第5實(shí)施方式相同。
第6實(shí)施方式如上述，通過將高電阻R21連接于晶體管NT25和時鐘信號線(CLK)之間，而和上述的第5實(shí)施方式相同地獲得液晶顯示裝置，其能抑制因影像信號的噪聲而導(dǎo)致的圖像的惡化，并抑制消耗功率的增加。
另外，本次所揭示的實(shí)施方式其全體均僅為例示，而不受限于此，本發(fā)明的范圍并非由上述的實(shí)施方式的說明所示，而是由權(quán)利要求范圍所示，進(jìn)而包含和權(quán)利要求范圍均等的意義、以及范圍內(nèi)的所有的變更。
例如，上述的第1至第6實(shí)施方式，雖通過形成具有大約100kΩ的電阻值的高電阻，而形成特定段的輸出信號和特定段前兩段的輸出信號為偏離大約20nsec以上時序，但，本發(fā)明并不限于此，將高電阻的電阻值設(shè)定成另外的值也可。此時，通過調(diào)節(jié)高電阻的電阻值，即能控制特定段的輸出信號和特定段前兩段的輸出信號的時序偏離量。
此外，上述的第1至第6實(shí)施方式，雖表示將本發(fā)明使用于液晶顯示裝置和有機(jī)EL顯示裝置的例子，但，本發(fā)明并不限于此，也可使用于液晶顯示裝置和有機(jī)EL顯示裝置以外的顯示裝置。
此外，上述的第1至第4實(shí)施方式，雖將作為第4晶體管的晶體管PT4(晶體管NT4)的導(dǎo)通電阻，設(shè)定成比作為第3晶體管的晶體管PT3(晶體管NT3)的導(dǎo)通電阻更低的狀態(tài)，但，本發(fā)明并不限于此，而第4晶體管的導(dǎo)通電阻也可比第3晶體管的導(dǎo)通電阻低。
權(quán)利要求
1.一種顯示裝置，其特征在于具有移位寄存器電路，此移位寄存器電路含有第1電路，該第1電路具有第1導(dǎo)電型的第1晶體管，連接于第1電位側(cè)，且響應(yīng)于時鐘信號而進(jìn)行導(dǎo)通；第1導(dǎo)電型的第2晶體管，連接于第2電位側(cè)；第1導(dǎo)電型的第3晶體管，連接于前述第1晶體管的柵極和前述第2電位之間；以及高電阻，其連接于前述第1晶體管的柵極和供應(yīng)前述時鐘信號的時鐘信號線之間。
2.根據(jù)權(quán)利要求1的顯示裝置，其中，前述高電阻設(shè)定成一種電阻值，以使如下的瞬間形成不相重疊的狀態(tài)，該瞬間特定段的前述移位寄存器電路的第1晶體管，自不導(dǎo)通狀態(tài)而形成導(dǎo)通狀態(tài)的瞬間；以及距離特定段前兩段的前述移位寄存器電路的第1晶體管，自導(dǎo)通狀態(tài)而形成不導(dǎo)通狀態(tài)的瞬間。
3.根據(jù)權(quán)利要求1或2的顯示裝置，其中，前述第1電路進(jìn)而含有第4晶體管，其連接于前述第1晶體管的柵極和前述時鐘信號線之間，而其導(dǎo)通電阻比前述第3晶體管更低，并且連接二極管。
4.根據(jù)權(quán)利要1或2的顯示裝置，其中，前述第1電路進(jìn)而含有第4晶體管，其連接于前述第1晶體管的柵極和前述時鐘信號線之間，并響應(yīng)于和前述第3晶體管的導(dǎo)通狀態(tài)的期間不相重疊的導(dǎo)通狀態(tài)的期間所取得的信號而進(jìn)行導(dǎo)通。
5.根據(jù)權(quán)利要求1-4中任一項(xiàng)的顯示裝置，其中，在前述第1晶體管的柵極和源極之間連接有電容。
6.根據(jù)權(quán)利要求1-5中任一項(xiàng)的顯示裝置，其中，前述第3晶體管具有在前述第2晶體管為導(dǎo)通狀態(tài)時，將前述第1晶體管形成不導(dǎo)通狀態(tài)的功能。
7.根據(jù)權(quán)利要求1-4中任一項(xiàng)的顯示裝置，其中，至少前述第1晶體管、前述第2晶體管、以及前述第3晶體管p型的場效型晶體管。
8.根據(jù)權(quán)利要求1-7中任一項(xiàng)的顯示裝置，其中，至少前述第3晶體管具有互相作電性地連接的2個柵極電極。
9.根據(jù)權(quán)利要求1-8中任一項(xiàng)的顯示裝置，其中，前述第1電路配置于前述移位寄存器電路的輸出側(cè)，在前述移位寄存器電路的輸入側(cè)，含有前述第1晶體管、前述第2晶體管、以及前述第3晶體管，并且配置有不含前述高電阻的第2電路。
全文摘要
本發(fā)明提供一種可抑制圖像惡化的顯示裝置。該顯示裝置具備移位寄存器電路(4a1)，其含有輸出側(cè)電路(4c1)，該輸出側(cè)電路(4c1)具有p溝道晶體管(PT1)，其連接于負(fù)側(cè)電位HVSS側(cè)，并響應(yīng)于時鐘信號HCLK1而進(jìn)行導(dǎo)通；p溝道晶體管(PT2)，其連接于正側(cè)電位(HVDD)側(cè)；p溝道晶體管(PT3)，其連接于p溝道晶體管(PT1)的柵極和正側(cè)電位(HVDD)之間；以及約100kΩ的高電阻R1，其連接于p溝道晶體管(PT1)的柵極和供應(yīng)時鐘信號(HCLK1)的時鐘信號線之間。
文檔編號G11C19/00GK1577425SQ20041005949
公開日2005年2月9日 申請日期2004年6月28日 優(yōu)先權(quán)日2003年6月27日
發(fā)明者上杉健哉, 千田滿 申請人:三洋電機(jī)株式會社