專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，特別是涉及與以微型計(jì)算機(jī)為代表的具有邏輯運(yùn)算功能的半導(dǎo)體器件裝載于同一襯底上的半導(dǎo)體非易失性存儲器件的構(gòu)造及其可靠性的提高。
背景技術(shù)：
半導(dǎo)體非易失性存儲器件廣泛使用浮置柵極型。近些年來，人們對把電荷存儲在電荷俘獲膜中的MONOS型或MNOS型存儲器有了新的認(rèn)識，對用于大容量數(shù)據(jù)存儲用途或與邏輯用半導(dǎo)體器件裝載于同一硅襯底上的混載用途的應(yīng)用等進(jìn)行了重新評價(jià)。以下，把單個(gè)半導(dǎo)體非易失性存儲元件叫做存儲單元，把包括多個(gè)存儲單元的、具有非易失性存儲功能的器件整體叫做半導(dǎo)體非易失性存儲器件。作為與本發(fā)明有關(guān)的、說明對存儲單元進(jìn)行電子注入和抽出動作的公知專利，例如，有美國專利第5408115號說明書。在該說明書中，公開了以源極側(cè)熱電子向包括氧化膜、氮化膜、氧化膜的3層構(gòu)造的電荷存儲構(gòu)造進(jìn)行電子注入，通過對柵極電極施加正電壓向柵極電極側(cè)抽出電子的技術(shù)。

發(fā)明內(nèi)容
本發(fā)明人等，探討了通過寫入時(shí)用熱電子注入，擦除時(shí)用向柵極電極側(cè)抽出注入電荷來進(jìn)行的存儲單元的動作。存儲單元的構(gòu)造和各種動作的電壓對應(yīng)關(guān)系分別示于圖1A和圖1B。Vmg是對N型柵極電極施加的施加電壓，Vd是對N型漏極電極施加的施加電壓，Vs是對N型源極電極施加的施加電壓，Vwell是對P阱施加的施加電壓。在此，把電子注入定義為寫入，把電子抽出定義為擦除。
圖2示出了存儲單元的擦除特性，在注入了電子的寫入狀態(tài)下的閾值是Vtw，即便是進(jìn)行讀出，電流也不流動。當(dāng)加上擦除偏壓后閾值降低，讀出電流增加。如果讀出電流達(dá)到了Iread，則判定為擦除。這時(shí)的擦除閾值為Vte。若繼續(xù)進(jìn)一步施加擦除偏壓則閾值降低，降低到小于電荷中性閾值Vti。閾值為Vtoe，達(dá)到飽和，把閾值存在于Vti和Vtoe之間的狀態(tài)定義為過擦除狀態(tài)。
本發(fā)明人等發(fā)現(xiàn)(參看圖3)在初期和改寫后對具有這樣的擦除特性的存儲單元的電荷保持特性進(jìn)行比較的結(jié)果是，電荷抽出動作是使電荷保持特性大為劣化的主要原因。
如圖3所示，可知在進(jìn)行了1000次的改寫后的電荷保持特性，與初期(無改寫)比較幾乎沒有變化。但是，在對同一存儲單元施加相當(dāng)于改寫1000次的累積擦除時(shí)間的電壓脈沖時(shí)，判斷出電荷保持特性大為劣化。這表明存儲單元本身的電荷保持特性發(fā)生劣化而并不是因?yàn)閷懭牒蟮拈撝档母叩汀?br> 圖4示出了反復(fù)進(jìn)行擦除和寫入的情況，和只進(jìn)行擦除的情況的各自的閾值的變動狀態(tài)。在反復(fù)進(jìn)行擦除和寫入的情況下，閾值不會下降到小于或等于Vte。這是因?yàn)樵诓脸龝r(shí)，在達(dá)到了Vte的階段就停止了擦除處理的緣故。但是，在只進(jìn)行擦除的情況下，不管閾值或讀出電流的大小，而單方施加擦除偏壓。因此，判定為只承受擦除的存儲單元的閾值就會降到小于或等于Vte，從而被置于過擦除狀態(tài)。即，人們認(rèn)為由于一直擦除到成為過擦除狀態(tài)為止，故電荷保持特性劣化。
用圖5的能帶圖說明因成為過擦除狀態(tài)而使電荷保持特性劣化的現(xiàn)象。由于該存儲單元是N型，故阱是P型。示出了為了把所存儲的電子抽出到柵極電極，對N型柵極電極施加了正電壓的狀態(tài)。所存儲的電子沿著電場向柵極電極移動。雖然由于電場高，也從基底的氧化膜通過FN隧道注入電子，但是如果存儲電子向柵極電極的移動量加大，則閾值將繼續(xù)下降。另外，在柵極電極與俘獲膜之間的界面處產(chǎn)生空穴并被隧道注入到俘獲膜。然后，沿著電場向襯底側(cè)移動。存儲電子與空穴因產(chǎn)生再結(jié)合而消失。初期所存儲的電子丟失，如果來自基底氧化膜的電子隧道注入和來自電極的空穴注入量相等，則存儲單元的閾值飽和，因而不會繼續(xù)下降。但是，在加上了電場時(shí)，由于可以繼續(xù)供給空穴，那些未能與電子再結(jié)合的空穴，就以基底氧化膜為隧道向襯底側(cè)抽出。這時(shí)，由于釋放能量，故在基底氧化膜中或在基底氧化膜合襯底間的界面產(chǎn)生能級。人們認(rèn)為由于存儲電荷通過該能級向襯底側(cè)泄漏，故電荷保持特性劣化。在從擦除狀態(tài)切換為進(jìn)行寫入的情況下，由于幾乎所有的空穴都因?yàn)榕c存儲電荷的再結(jié)合而消失，故不會向襯底抽出而傷及基底氧化膜。但是，在只進(jìn)行擦除的情況下，由于在幾乎沒有存儲電子的過擦除狀態(tài)下產(chǎn)生空穴的供給，故抽出到基底氧化膜的空穴量增多。結(jié)果是在只擦除時(shí)，電荷保持特性大為劣化。
應(yīng)用在實(shí)際的半導(dǎo)體非易失性存儲器件中來加以說明。圖6示出了NOR型結(jié)構(gòu)的半導(dǎo)體非易失性存儲器件的結(jié)構(gòu)例。雖然只畫出來12個(gè)存儲單元，但是這是為了說明問題和本發(fā)明的原理而簡化后的結(jié)構(gòu)例。M11、M12、M13這3個(gè)存儲單元的柵極電極與字線WL1連接著。同樣，M12、M22、M32與WL2連接著，M13、M23、M33與WL3連接著，M14、M24、M34與WL4連接著。WDEC是對字驅(qū)動器WD1到WD4進(jìn)行選擇的解碼器，字驅(qū)動器WD1到WD4是向WL1到WL4供給電壓的驅(qū)動器電路。位線BL1連接著M11、M12、M13、M14的各自的漏極。同樣，M21、M22、M23、M24的漏極與BL2連接著，M31、M32、M33、M34的各存儲單元的漏極與BL3連接著。BL1到BL3的選擇，由包括解碼器和讀出放大器的BLDEC進(jìn)行。M11到M34的所有的存儲單元的源極與源極線SL1共通地連接著。SL1的選擇由SLC進(jìn)行。圖中的所有的存儲單元都是改寫對象，此外，還作為擦除塊(同一擦除單位)。在進(jìn)行改寫時(shí)，同時(shí)給WL1到WL4施加12V，給M11到M34的所有的存儲單元施加正的擦除電壓。在改寫時(shí)，一并擦除擦除塊中的多個(gè)存儲單元。
在存儲單元內(nèi)肯定存在著在前次的改寫時(shí)未寫入的存儲單元。由于是整體擦除，故也要給這樣的存儲單元施加擦除偏壓。當(dāng)然該存儲單元的過擦除狀態(tài)將很強(qiáng)，就如圖5之前說明的那樣，電荷保持特性將徹底劣化。此外，還存在著作為半導(dǎo)體非易失性存儲器件的可靠性顯著地降低的問題。如果采用存儲單元單個(gè)地進(jìn)行擦除的結(jié)構(gòu)，則半導(dǎo)體非易失性存儲器件的面積就會增大，而且擦除時(shí)間會變長，所以是不實(shí)用的。
另外，在圖1A中，雖然以漏極側(cè)熱電子注入和存儲器柵極抽出為前提，但是，人們認(rèn)為只要遵從圖5的原理，只要是來自襯底側(cè)的電子注入和存儲器柵極抽出的組合，則即便是源極側(cè)熱電子注入等別的電子注入方式，也將產(chǎn)生同樣的問題。
先對改寫時(shí)的包含在擦除單位內(nèi)的全部存儲單元進(jìn)行寫入，然后，施加擦除偏壓以進(jìn)行擦除。用讀出電流對每個(gè)擦除單位實(shí)施驗(yàn)證，以便不產(chǎn)生不需要的過擦除狀態(tài)。


圖1A表示用來說明本發(fā)明的原理的存儲單元構(gòu)造，圖1B表示存儲單元構(gòu)造的各個(gè)動作時(shí)的施加電壓。
圖2表示圖1A的存儲單元擦除特性。
圖3表示圖1A的存儲單元的電荷保持特性。
圖4表示圖1A的存儲單元的改寫特性。
圖5表示存儲單元的電荷保持特性劣化的原因。
圖6是要使用本發(fā)明的半導(dǎo)體非易失性存儲器件。
圖7表示本發(fā)明的半導(dǎo)體非易失性存儲器件的改寫步驟的流程圖。
圖8是已搭載了本發(fā)明的半導(dǎo)體非易失性存儲器件的微控制器。
具體實(shí)施例方式
(實(shí)施方式1)假定在圖6那樣的擦除塊內(nèi)進(jìn)行整體擦除的半導(dǎo)體非易失性存儲器件，并在圖7中示出作為本發(fā)明的實(shí)施方式的改寫步驟。在改寫開始后，就對擦除塊內(nèi)的所有的存儲單元進(jìn)行寫入，該處理結(jié)束后，給擦除塊內(nèi)的所有的存儲單元施加擦除偏壓。在所有的單元中，在可以確認(rèn)已使閾值下降到可以獲得必要的讀出電流的階段，結(jié)束擦除處理。對本發(fā)明的擦除塊內(nèi)的所有的存儲單元進(jìn)行寫入處理，是與施加擦除偏壓一體的處理，在執(zhí)行擦除指令時(shí)必須進(jìn)行的處理。接著，為了存儲必要的信息，對所要的存儲單元進(jìn)行寫入。寫入的方式，為熱電子或隧道注入。在寫入完成的階段，全部的改寫處理結(jié)束。通過這一連串的動作，就可以消除變成為過擦除狀態(tài)的存儲單元，可以提高半導(dǎo)體非易失性存儲器件的可靠性。此外，以下詳細(xì)地對圖6、圖7進(jìn)行說明。
圖6示出了由圖1說明的存儲單元構(gòu)成的NOR型的存儲器陣列的電路框圖。WL1是存儲單元M11到M31共用的字線，WL2是存儲單元M12到M32共用的字線，WL3是M13到M33共用的字線，WL4是M14到M34共用的字線。字驅(qū)動器WD1到WD4給WL1到WL4供給電壓。字解碼器WDEC是根據(jù)地址選擇WD1到WD4中的任何一者的邏輯電路群。BL1是存儲單元M11到M14共用的位線，BL2是存儲單元M21到M24共用的位線，BL3是M31到M34共用的位線。SAC是用于給BL1到BL3供給電位或檢測電位變動的讀出放大器群及其控制電路，BLDEC是用于根據(jù)地址選擇與BL1到BL3連接的讀出放大器的解碼器電路。源極線SL1是M11到M34的所有的存儲單元共用的。SLC是向SL1供給電位的控制電路。用它說明本發(fā)明的實(shí)施方式。另外，在這里雖然為包括12個(gè)存儲單元的存儲器陣列，但是，這是因?yàn)橐唵蔚卣f明存儲器陣列的動作和本發(fā)明的實(shí)施方式的緣故，并不限于該個(gè)數(shù)。
把因?qū)懭攵勾鎯卧拈撝底兏叩臓顟B(tài)定義為“1”，把未被寫入、閾值保持低的狀態(tài)定義為“0”。假定已經(jīng)在該存儲器陣列寫入了某種信息，M11到M34，分別處于“1”或“0”中的任何一者的狀態(tài)。當(dāng)改寫已存儲在該存儲器陣列內(nèi)的信息時(shí)，首先，使M11到M34這12個(gè)存儲單元全都成為寫入狀態(tài)。擦除前寫入，可以與信息存儲時(shí)的寫入相同，用熱電子注入進(jìn)行。從與WL1連接的存儲單元群開始，依次向與WL4連接的存儲單元群推進(jìn)。由WDEC選擇WD1，給WL1施加10V。SLC給SL1供給0V。接著，從BLDEC向SAC傳輸選擇BL1的地址信號。接受該信號后，由SAC只給BL1供給5V，而給BL2和BL3供給0V。這時(shí)，在WL1和BL1的兩者都處于選擇狀態(tài)的存儲單元M11中引起熱電子注入，M11被寫入。接著，由BLDEC向SAC供給選擇BL2的信號，給BL2供給5V，給BL1和BL3供給0V，此時(shí)，M21被寫入。同樣，若選擇BL3，則M31被寫入。在向與WL1連接的存儲單元進(jìn)行的寫入結(jié)束后，選擇WL2，再給BL1到BL3依次供給寫入電壓5V，通過該反復(fù)，對與全部字線(在此是WL1到WL4)連接的全部存儲單元進(jìn)行寫入。雖然在進(jìn)行用于存儲作為信息的“1”的寫入時(shí)，必須進(jìn)行是否已達(dá)到了預(yù)定的閾值的判定處理，但是，在不以信息存儲為目的的本發(fā)明的擦除前寫入處理中，就沒有必要特別進(jìn)行寫入判定處理。因而有這部分的處理只要少量時(shí)間的優(yōu)點(diǎn)。特別是在進(jìn)行熱電子寫入時(shí)，由于寫入速度，每一個(gè)存儲單元的差別小，故即便是不進(jìn)行寫入確認(rèn)處理也是充分的。此外，該擦除前寫入處理，雖然也可以只對處于“0”狀態(tài)的存儲單元進(jìn)行，但是如果給所有的存儲單元都施加寫入電壓，則不需要判斷處理，因而可以縮短總處理時(shí)間。另外，在此，雖然是逐個(gè)地對存儲單元進(jìn)行寫入，但是也可以同時(shí)選擇多條位線，對多個(gè)存儲單元同時(shí)進(jìn)行寫入。
在進(jìn)行了對所有存儲單元的擦除前寫入后，進(jìn)行使閾值降低的擦除處理。在此，說明對全部字線整體施加擦除電壓的方法。從BLDEC向SAC傳輸不選擇位線的信號。SAC接受該信號后，把BL1到BL3設(shè)定為0V。SLC把SL1設(shè)定為0V。WDEC選擇WD1到WD4的全部。WD1到WD4給WL1到WL4施加擦除用的電壓10V。這時(shí)，M11到M34的柵極電極被施加擦除用的電壓10V，使這些存儲單元的閾值降低。只在預(yù)定的時(shí)間施加擦除電壓后，為了驗(yàn)證每一個(gè)存儲單元是否被擦除，即，閾值是否降低，是否已成為預(yù)定的讀出電流流動的狀態(tài)，依次讀出M11到M34。首先，由SLC把SL1設(shè)定為1V，由WD1把WL1設(shè)定為1V。然后，如果由SAC把BL1設(shè)定為0V，則可以檢測通過M11流入到SAC的信號的大小。如果判定為是所要的讀出電流流動，則判斷為M11擦除完畢。以下同樣地選擇BL2讀出M21，選擇BL3讀出M31。如果在M11到M31之中任何一個(gè)存儲單元未達(dá)到擦除狀態(tài)，則再次進(jìn)行給WL1到WL4施加10V的擦除處理，并再次驗(yàn)證存儲單元的電流。在M11到M31的擦除得到確認(rèn)后，通過該反復(fù)，確認(rèn)M11到M34的全部都已達(dá)到擦除狀態(tài)后，圖6的存儲器陣列的擦除結(jié)束。
在擦除完成后，根據(jù)改寫信息只對要存儲“1”的存儲單元進(jìn)行寫入。作為例子，說明只使與WL1連接的存儲單元之中的M11變成為“1”，使M21、M31為“0”的情況。由WDEC選擇WD1，給WL1施加10V。SLC給SL1供給0V。接著，從BLDEC向SAC傳輸選擇BL1的地址信號。接受該信號后，由SAC只給BL1供給5V，而給BL2和BL3供給0V。這時(shí)，在WL1和BL1這兩者都處于選擇狀態(tài)的存儲單元M11中產(chǎn)生熱電子注入，M11被寫入。M21、M31雖然處于擦除狀態(tài)，但是由于這相當(dāng)于“0”，故可以保持原狀不進(jìn)行寫入處理。為了驗(yàn)證M11是否已達(dá)到了必要的寫入閾值，在施加了寫入電壓后，對M11進(jìn)行讀出。首先，由SLC使SL1為1V，由WD1使WL1為1V。之后，在由SAC使BL1設(shè)定為0V后，可以檢測通過M11流入到SAC的信號的大小。如果讀出電流小于或等于預(yù)定值則M11的閾值已達(dá)到了預(yù)定值，所以判斷為寫入結(jié)束。在流動著大于或等于預(yù)定的電流的情況下，由于是寫入不足，故要再次進(jìn)行寫入電壓的施加和驗(yàn)證。在M12到M34的存儲單元也要存儲“1”時(shí)，與M11同樣，在進(jìn)行了寫入處理后進(jìn)行讀出，驗(yàn)證寫入是否結(jié)束。以上就是本發(fā)明的確保非易失性存儲單元的電荷保持特性的改寫方法。
圖7的流程圖示出了上述的說明。
首先，對作為改寫對象的全部的位進(jìn)行寫入處理。從改寫對象的字線群中選出最初的一條，施加寫入字線電壓。其次，給共用源極線施加寫入電壓。接著，給與最初寫入的單元連接的位線施加作為寫入選擇信號的0V進(jìn)行寫入。位線的寫入選擇信號，是施加給單元的漏極的脈沖電壓。在該寫入處理之后，選擇下一條位線并施加0V脈沖。對與該位線連接的單元進(jìn)行寫入。這樣，給與同一字線連接的所有的位線施加選擇信號，完成對與該字線連接的所有的單元進(jìn)行的寫入處理后，選擇下一條字線，再次從最初的位線開始施加寫入電壓。這樣，對所有的字線完成了寫入處理后，就暫時(shí)使全部字線、全部位線、共用源極線的電位落到0V。然后，進(jìn)行使單元的閾值降低的處理。
首先，對全部字線整體施加擦除電壓脈沖。然后，使全部字線的電位落到0V。然后進(jìn)入驗(yàn)證閾值是否已充分地下降的處理。首先，給最初的字線施加讀出柵極電壓，再給最初的位線也施加讀出電壓進(jìn)行選擇，讀出處于其交點(diǎn)上的單元的電流。該電流如果大于或等于預(yù)先規(guī)定的值，則看作是閾值已充分地下降。如果電流值小，則再次返回并重新進(jìn)行給全部字線都施加擦除電壓的處理。然后，再次讀用最初的字線、最初的位線選擇的單元電流，如果電流大于或等于規(guī)定值，則向下一條位線推進(jìn)，驗(yàn)證下一個(gè)單元電流是否大于或等于規(guī)定值。如果在該階段電流小于或等于規(guī)定值，則必須再次返回給全部的字線都施加擦除電壓的處理。如果大于或等于規(guī)定值，則再向下一條位線推進(jìn)，繼續(xù)同樣的驗(yàn)證。如果用同一條字線選擇全部的位線來檢測單元電流，并且這些全部的單元電流都大于或等于規(guī)定值，則在此，向下一條字線推進(jìn)。以下，反復(fù)進(jìn)行同樣的步驟，如果可以確認(rèn)全部單元電流都大于或等于規(guī)定值，則使全部的字線、全部的位線、共用源極線的電位都落到0V，結(jié)束使閾值下降的擦除處理。在此進(jìn)行的擦除處理，雖然為向全部的字線整體提供擦除電壓，但是，也可以把字線歸納成幾個(gè)組，把該組逐個(gè)地作為同時(shí)進(jìn)行擦除處理的擦除單位進(jìn)行處理。
由于擦除已結(jié)束，故接下來寫入必要的信息。先選擇最初的寫入字線，其次給共用源極線施加寫入電壓，再選擇寫入位線。寫入位線選擇相當(dāng)于給單元的漏極施加0V，據(jù)此，寫入所必須的隧道電流在該單元的源極漏極間流動。接著，使字線和共用位線為0V以切斷隧道電流。接下來，進(jìn)行是否已正確地向該單元寫入了信息的驗(yàn)證。給共用源極線施加比寫入時(shí)更低的電壓。給在寫入時(shí)選擇的字線施加讀出電壓。然后，給該單元所連接的位線施加0V以進(jìn)行選擇，并檢測單元電流。在檢測出該電流是大于或等于規(guī)定值的電流時(shí)，由于閾值沒有充分地變高，故再次進(jìn)行寫入的處理。如果小于或等于規(guī)定值，則判斷為閾值已充分地變高，即，已正常地寫入，選擇與作為下一個(gè)寫入對象的單元連接的位線，進(jìn)行下一個(gè)單元的寫入。反復(fù)進(jìn)行該步驟，在同一字線內(nèi)進(jìn)行的寫入結(jié)束后，選擇下一條字線，逐個(gè)地選擇作為寫入對象的位線并進(jìn)行寫入處理。在全部的字線內(nèi)，對作為對象的單元進(jìn)行的寫入結(jié)束后，就使全部的字線、全部的位線、共用源極線的電位都返回到0V，改寫處理結(jié)束。
本發(fā)明的改寫方法中，在擦除前對全部的存儲單元進(jìn)行寫入的處理，是與擦除偏壓的施加一體的處理，為在擦除指令執(zhí)行時(shí)必須進(jìn)行的處理。通過該一連串的動作，就可以消除成為過擦除狀態(tài)的存儲單元，可以提高半導(dǎo)體非易失性存儲器件的可靠性。另外，在此公開的流程只是一個(gè)例子，只要不違背在暫時(shí)寫入之后對改寫對象位的全部都施加擦除電壓的本發(fā)明的主旨，也可以使用別的步驟。例如，在擦除結(jié)束后的信息寫入時(shí)進(jìn)行的驗(yàn)證處理，也可以不是每次對一個(gè)單元進(jìn)行寫入而是逐條字線地進(jìn)行，即，對作為在一條字線內(nèi)的寫入對象的單元進(jìn)行的寫入電壓施加結(jié)束后，集中地進(jìn)行。
(實(shí)施方式2)圖8示出了作為把圖6的存儲器陣列搭載在同一襯底上的半導(dǎo)體邏輯集成電路的實(shí)施方式的微控制器。包括中央運(yùn)算處理器CPU，含有非易失性存儲器陣列、具有信息的非易失存儲功能的閃速存儲器模塊，對之進(jìn)行控制的閃速存儲器模塊控制電路，易失性存儲器模塊RAM，總線狀態(tài)控制電路部分，輸入輸出電路部分I/O，具有其它的功能的外圍電路部分。這些電路塊，被連接到內(nèi)部總線。該內(nèi)部總線具有傳送地址信號、數(shù)據(jù)信號和控制信號的信號線。CPU執(zhí)行指令解讀、按照其進(jìn)行的運(yùn)算處理。閃速存儲器模塊被用做CPU的動作程序或者數(shù)據(jù)的存儲。CPU根據(jù)設(shè)定在閃速存儲器模塊控制電路的控制數(shù)據(jù)來進(jìn)行閃速存儲器模塊的動作。RAM被用做CPU的工作區(qū)或數(shù)據(jù)的暫時(shí)存放?？偩€狀態(tài)控制電路進(jìn)行通過內(nèi)部總線進(jìn)行的存取、對外部總線的存取周期數(shù)、總線寬度等的控制。如果在閃速存儲器模塊的信息改寫時(shí)使用本發(fā)明的改寫方法，則可以抑制電荷保持特性的劣化。即，可以提供可靠性高的、搭載了非易失性存儲器的微控制器。
如果采用使用本發(fā)明的技術(shù)的半導(dǎo)體集成電路器件，則可以實(shí)現(xiàn)可靠性高的半導(dǎo)體非易失性存儲器件。能把該器件作為單個(gè)芯片來提供。此外，如果把使用本發(fā)明的技術(shù)的半導(dǎo)體集成電路器件與半導(dǎo)體邏輯運(yùn)算器件混載在同一襯底上，則可以用來存儲數(shù)據(jù)或程序，可以作為可靠性高的組合型微處理器或卡型微處理器來提供。此外，還可以提供同時(shí)具有專門用來進(jìn)行程序存儲和數(shù)據(jù)存儲的半導(dǎo)體非易失性存儲器件的高功能的微處理器。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于具有存儲單元，每個(gè)存儲單元包括在半導(dǎo)體襯底的一主平面?zhèn)雀粢灶A(yù)定的間隔形成的源極擴(kuò)散層和漏極擴(kuò)散層，以及在夾在上述源極擴(kuò)散層和漏極擴(kuò)散層間的上述半導(dǎo)體襯底的區(qū)域上中間隔著絕緣膜地使電荷存儲膜和柵極電極疊層而形成的柵極部分，在進(jìn)行上述存儲單元的改寫前，對作為上述改寫的對象的存儲單元進(jìn)行寫入，然后進(jìn)行上述存儲單元的擦除。
2.一種半導(dǎo)體器件，具有配置了存儲單元的子塊，所述存儲單元包括在半導(dǎo)體襯底的一主平面?zhèn)雀粢灶A(yù)定的間隔形成的源極擴(kuò)散層和漏極擴(kuò)散層，以及在夾在上述源極擴(kuò)散層和漏極擴(kuò)散層間的上述半導(dǎo)體襯底的區(qū)域上中間隔著絕緣膜地使電荷存儲膜和柵極電極疊層而形成的柵極部分，其特征在于在進(jìn)行上述存儲單元的改寫前，通過對作為上述改寫的對象的上述子塊內(nèi)的所有的存儲單元注入電子來進(jìn)行寫入，然后，通過給上述柵極電極施加偏壓而抽出注入到上述存儲單元的電子來進(jìn)行擦除。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述存儲單元是具有MONOS型或MNOS型構(gòu)造的電荷俘獲型存儲單元，通過從上述半導(dǎo)體襯底側(cè)經(jīng)由上述絕緣膜，對上述電荷俘獲型存儲單元注入電子來進(jìn)行寫入；通過向上述柵極電極抽出電子的動作來進(jìn)行擦除。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于上述存儲單元是具有MONOS型或MNOS型構(gòu)造的電荷俘獲型存儲單元，通過從上述半導(dǎo)體襯底側(cè)經(jīng)由上述絕緣膜，向上述電荷俘獲型存儲單元注入電子來進(jìn)行寫入；通過向上述柵極電極抽出電子的動作來進(jìn)行擦除。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于對上述存儲單元進(jìn)行的寫入，通過使用了熱電子的電子注入進(jìn)行。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于對上述存儲單元進(jìn)行的寫入，通過使用了熱電子的電子注入進(jìn)行。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于在上述存儲單元的擦除時(shí)，對上述存儲單元的存儲單元讀出電流進(jìn)行檢測，在檢測到預(yù)定的存儲單元讀出電流的時(shí)刻停止上述擦除。
8.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于在上述存儲單元的擦除時(shí)，對上述存儲單元的存儲單元讀出電流進(jìn)行檢測，在檢測到預(yù)定的存儲單元讀出電流的時(shí)刻停止上述擦除。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述存儲單元的擦除，通過降低上述存儲單元的閾值進(jìn)行。
10.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于上述存儲單元的擦除，通過降低上述存儲單元的閾值進(jìn)行。
11.一種半導(dǎo)體器件，其特征在于具有存儲單元，每個(gè)存儲單元包括在半導(dǎo)體襯底的一主平面?zhèn)雀粢灶A(yù)定的間隔形成的第1雜質(zhì)導(dǎo)入層和第2雜質(zhì)導(dǎo)入層，以及在夾在上述第1雜質(zhì)導(dǎo)入層和上述第2雜質(zhì)導(dǎo)入層間的上述半導(dǎo)體襯底的區(qū)域上中間隔著絕緣膜地使電荷存儲膜和電極疊層而形成的柵極部分，上述存儲單元的擦除指令的執(zhí)行，在對作為上述擦除的對象的存儲單元進(jìn)行了寫入處理之后進(jìn)行。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件。在由進(jìn)行從襯底注入電子，向柵極電極側(cè)抽出電子的改寫動作的存儲單元構(gòu)成的半導(dǎo)體非易失性存儲器件，即，柵極抽出型的半導(dǎo)體非易失性存儲器件中，存在著這樣的問題當(dāng)作為改寫時(shí)的最初的處理施加擦除偏壓時(shí)，出現(xiàn)成為過擦除狀態(tài)的存儲單元，該存儲單元的電荷保持特性劣化。為此，本發(fā)明提供一種半導(dǎo)體非易失性存儲器件，使用在施加擦除偏壓前，對處于擦除單位中的全部存儲單元進(jìn)行寫入，然后施加擦除偏壓的方法。
文檔編號G11C16/34GK1574062SQ20041004550
公開日2005年2月2日 申請日期2004年5月28日 優(yōu)先權(quán)日2003年5月28日
發(fā)明者松崎望, 石丸哲也, 水野真, 橋本孝司 申請人:株式會社瑞薩科技