專利名稱：在動(dòng)態(tài)隨機(jī)存取內(nèi)存的更新時(shí)脈中檢測(cè)與修正錯(cuò)誤的方法與裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在動(dòng)態(tài)隨機(jī)存取內(nèi)存(Dynamic Random AccessMemory；DRAM)中檢測(cè)與修正錯(cuò)誤(Error Checking And Correcting；ECC)的方法與裝置，且特別涉及一種將錯(cuò)誤檢測(cè)與修正機(jī)制隱藏在動(dòng)態(tài)隨機(jī)存取內(nèi)存的更新(Refresh)時(shí)脈的方法與裝置。
背景技術(shù)：
在動(dòng)態(tài)隨機(jī)存取內(nèi)存中，使用錯(cuò)誤修正碼電路來動(dòng)態(tài)檢測(cè)并修正儲(chǔ)存在內(nèi)存中的資料。此種錯(cuò)誤修正碼電路不僅可以更正一般的缺陷位所導(dǎo)致的錯(cuò)誤資料，也可以有效地修正由α粒子所引起的資料變異。此外，此種錯(cuò)誤修正碼電路可通過確保極少量弱記憶位(Retention-weak Bit)的資料的正確而大幅提升整體記憶時(shí)間(Retention Time)。然而，將錯(cuò)誤修正碼電路應(yīng)用在動(dòng)態(tài)隨機(jī)存取內(nèi)存，除了必須增加不小的面積外，也會(huì)影響到資料存取的效率。通常，錯(cuò)誤修正碼僅容許有限的錯(cuò)誤位，例如每38位容錯(cuò)1位。超過容錯(cuò)位數(shù)，此筆資料將無法修正。因此，在內(nèi)存中錯(cuò)誤若不斷的累積將可能導(dǎo)致某些資料無法被修正。若錯(cuò)誤的檢測(cè)與修正僅針對(duì)自內(nèi)存輸出的資料或部分內(nèi)存區(qū)域來進(jìn)行，則錯(cuò)誤累積在長(zhǎng)時(shí)間未被檢測(cè)的記憶區(qū)域?qū)o法避免。
請(qǐng)參考圖1所示的現(xiàn)有無錯(cuò)誤檢測(cè)與修正功能的動(dòng)態(tài)隨機(jī)存取內(nèi)存的波形時(shí)序圖。圖1中顯示四個(gè)完全相同的讀取時(shí)脈60的波形。每一個(gè)讀取時(shí)脈60的波形包括字符線(Word Line；WL)波形10、位線(Bit Line；BL)波形20、反位線波形30、以及行選擇線(Column Select Line；CSL)波形40等。其中，字符線用來開啟列址(Row Addresses)所對(duì)應(yīng)的記憶胞(Memory Cells)；位線與反位線為成對(duì)互補(bǔ)的位線，其中之一將連結(jié)到字符線所選擇的記憶胞；而行選擇線則開啟行址(Column Addresses)所對(duì)應(yīng)的位線對(duì)(Bit LinePair)以供資料讀取或?qū)懭搿?br> 如上所述，在現(xiàn)有動(dòng)態(tài)隨機(jī)存取內(nèi)存中，一般會(huì)使用錯(cuò)誤修正碼電路來動(dòng)態(tài)檢測(cè)并修正儲(chǔ)存在內(nèi)存中的資料。當(dāng)錯(cuò)誤修正碼電路在動(dòng)態(tài)隨機(jī)存取內(nèi)存的讀取時(shí)脈中偵測(cè)出錯(cuò)誤時(shí)，實(shí)際上有兩處資料必須予以修正一為輸出資料；另一則為儲(chǔ)存在內(nèi)存中的原始錯(cuò)誤資料。通常為了修正儲(chǔ)存在內(nèi)存中的原始資料(在本說明書中簡(jiǎn)稱記憶資料以別于輸出資料)，必須透過一額外的寫入時(shí)脈將正確資料寫回內(nèi)存中。圖2A所繪示為現(xiàn)有一種具有修正記憶資料功能的動(dòng)態(tài)隨機(jī)存取內(nèi)存的波形時(shí)序圖。圖2A中繪示三個(gè)讀取時(shí)脈的波形，包括兩個(gè)相同的讀取時(shí)脈62與一個(gè)相異的讀取時(shí)脈70。讀取時(shí)脈62與讀取時(shí)脈70的波形皆包括字符線波形12、位線波形22、反位線波形32、以及行選擇線波形40等，其中位線與反位線為成對(duì)互補(bǔ)的位線。此外，讀取循環(huán)70中更包括額外的行選擇線波形50。圖2A中的波形將圖1中的字符線開啟時(shí)間(即讀取時(shí)脈60)延長(zhǎng)以包括一額外行選擇訊號(hào)。當(dāng)錯(cuò)誤在行選擇線波形40所開啟的資料讀取中被檢測(cè)出時(shí)，相同行址的行選擇線將再次開啟如額外的行選擇線波形50，以將正確資料寫入內(nèi)存中。因此，圖2A中的每一讀取時(shí)脈62(或讀取時(shí)脈70)所花費(fèi)的時(shí)間將明顯大于圖1中的每一讀取時(shí)脈60所花費(fèi)的時(shí)間，進(jìn)而造成操作速度的減慢。
現(xiàn)有另一種具有錯(cuò)誤檢測(cè)與修正功能的動(dòng)態(tài)隨機(jī)存取內(nèi)存的波形時(shí)序圖如圖2B中所繪示。圖2B中繪示三個(gè)相同的讀取時(shí)脈60與一個(gè)修正記憶資料的閑置時(shí)脈80的波形。當(dāng)錯(cuò)誤在第一個(gè)讀取時(shí)脈60被檢測(cè)出時(shí)，此筆資料的地址(Address)將被記錄下來，直到出現(xiàn)閑置時(shí)脈80時(shí)，則將再次激活此地址的寫入操作，以將正確資料寫回內(nèi)存中。很明顯地，若在同一個(gè)記憶庫(Bank)中進(jìn)行持續(xù)不斷的存取，則在前一筆錯(cuò)誤的資料被修正之前，即可能又偵測(cè)出下一個(gè)錯(cuò)誤資料，則上述圖2B中的做法勢(shì)必?zé)o法完全更正所檢測(cè)出的錯(cuò)誤。
在現(xiàn)有技術(shù)中，若某些內(nèi)存區(qū)域長(zhǎng)時(shí)間未被存取，則發(fā)生在這些內(nèi)存區(qū)域的錯(cuò)誤將沒有機(jī)會(huì)被檢測(cè)，更無法被修正，因此錯(cuò)誤可能會(huì)累積在這些內(nèi)存區(qū)域中。所以，在上述圖2A與圖2B中的方法并沒有能力來避免內(nèi)存中錯(cuò)誤累積的情況。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種在動(dòng)態(tài)隨機(jī)存取內(nèi)存的更新時(shí)脈中檢測(cè)與修正錯(cuò)誤的方法與裝置，可通過將動(dòng)態(tài)隨機(jī)存取內(nèi)存中的錯(cuò)誤修正動(dòng)作隱藏在更新時(shí)脈中，而不會(huì)降低正常存取操作的效率。
本發(fā)明的另一目的在于提供一種在動(dòng)態(tài)隨機(jī)存取內(nèi)存的更新時(shí)脈中檢測(cè)與修正錯(cuò)誤的方法與裝置，可通過消除錯(cuò)誤累積在內(nèi)存的情況，因而時(shí)時(shí)確保內(nèi)存中的資料正確無誤。
根據(jù)本發(fā)明的上述目的，提出一種檢測(cè)與修正錯(cuò)誤的方法。此檢測(cè)與修正錯(cuò)誤的方法至少包括下列步驟。首先，于一第一內(nèi)存更新時(shí)脈中決定儲(chǔ)存于欲更新的一內(nèi)存組件中的一信息內(nèi)是否存在一錯(cuò)誤。然后，若此信息內(nèi)包括此錯(cuò)誤，則于一第二內(nèi)存更新時(shí)脈中，將已修正的上述信息寫入至上述內(nèi)存組件中。
本發(fā)明還提出另一種在動(dòng)態(tài)隨機(jī)存取內(nèi)存的更新時(shí)脈中檢測(cè)與修正錯(cuò)誤的方法。此在動(dòng)態(tài)隨機(jī)存取內(nèi)存的更新時(shí)脈中檢測(cè)與修正錯(cuò)誤的方法至少包括下列步驟。首先，提供一更新控制器，通過產(chǎn)生一更新地址并根據(jù)一更新周期來發(fā)出一更新命令以啟始一更新動(dòng)作。接著，將更新地址暫存至一地址緩存器(Register)，而地址多任務(wù)器(Multiplexer)是用于選擇傳送外部地址或更新地址至地址譯碼器。接著，更新命令將由多任務(wù)器選擇更新地址傳送至地址譯碼器以讀取內(nèi)存數(shù)組中地址所對(duì)應(yīng)資料至資料讀取/寫入緩沖區(qū)。然后，利用一錯(cuò)誤修正碼電路檢測(cè)并修正資料。接著，若檢測(cè)出資料中具有錯(cuò)誤，則修正錯(cuò)誤位并將正確資料儲(chǔ)存于資料緩存器中，且自錯(cuò)誤修正碼電路送出一錯(cuò)誤檢出訊號(hào)至更新控制器中以停止產(chǎn)生下一組更新地址，并于下一次的更新循環(huán)中將正確資料寫入至原地址的內(nèi)存數(shù)組中。反之，若未檢測(cè)出資料中具有錯(cuò)誤，則更新控制器將自動(dòng)產(chǎn)生下一組更新地址并根據(jù)更新周期發(fā)出另一更新命令來啟始另一更新循環(huán)。
根據(jù)本發(fā)明的上述目的，提出一種在動(dòng)態(tài)隨機(jī)存取內(nèi)存的更新時(shí)脈中檢測(cè)與修正錯(cuò)誤的裝置，至少包括更新控制器，通過產(chǎn)生一更新地址并根據(jù)一更新周期來發(fā)出一更新命令以啟始一更新動(dòng)作；地址緩存器與多任務(wù)器；資料緩存器與多任務(wù)器；地址譯碼器；以及錯(cuò)誤修正碼電路。其中，更新地址暫存至地址緩存器，而地址多任務(wù)器是用來選擇傳送外部地址或更新地址至地址譯碼器；而更新命令將由多任務(wù)器選擇更新地址傳送至地址譯碼器以讀取內(nèi)存數(shù)組中地址所對(duì)應(yīng)資料至資料讀取/寫入緩沖區(qū)；且錯(cuò)誤修正碼電路用來檢測(cè)并修正資料。此外，若檢測(cè)出資料中具有錯(cuò)誤，則本發(fā)明的裝置更至少包括修正錯(cuò)誤位后所產(chǎn)生的正確資料，先儲(chǔ)存于資料緩存器中；以及錯(cuò)誤檢出訊號(hào)，自錯(cuò)誤修正碼電路送出至更新控制器中，而停止產(chǎn)生下一組更新地址，并于下一次的更新循環(huán)中將正確資料寫入至原地址的內(nèi)存數(shù)組中。再者，若未檢測(cè)出資料中具有錯(cuò)誤，則本發(fā)明的裝置更至少包括下一組更新地址與另一更新命令，由更新控制器所發(fā)出，以根據(jù)更新周期來啟始另一更新循環(huán)。
因此，應(yīng)用本發(fā)明可將動(dòng)態(tài)隨機(jī)存取內(nèi)存中的錯(cuò)誤檢測(cè)與修正動(dòng)作隱藏在更新循環(huán)中，而不會(huì)降低正常存取操作的效率。
此外，應(yīng)用本發(fā)明可消除錯(cuò)誤在內(nèi)存中累積的情況，而時(shí)時(shí)確保內(nèi)存中的資料正確無誤。


圖1是現(xiàn)有的無錯(cuò)誤檢測(cè)與修正功能的動(dòng)態(tài)隨機(jī)存取內(nèi)存的波形時(shí)序圖。
圖2A是現(xiàn)有的一種具有修正記憶資料功能的動(dòng)態(tài)隨機(jī)存取內(nèi)存的波形時(shí)序2B是現(xiàn)有的另一種具有錯(cuò)誤檢測(cè)與修正功能的動(dòng)態(tài)隨機(jī)存取內(nèi)存的波形時(shí)序圖。
圖3是依照本發(fā)明一較佳實(shí)施例的一種在動(dòng)態(tài)隨機(jī)存取內(nèi)存的更新時(shí)脈中檢測(cè)與修正錯(cuò)誤的裝置方塊圖。
圖4是依照本發(fā)明一較佳實(shí)施例的一種在更新時(shí)脈中檢測(cè)與修正錯(cuò)誤的動(dòng)態(tài)隨機(jī)存取內(nèi)存裝置的波形時(shí)序圖。
具體實(shí)施例方式
本發(fā)明是關(guān)于一種在動(dòng)態(tài)隨機(jī)存取內(nèi)存的更新時(shí)脈中檢測(cè)與修正錯(cuò)誤的方法與裝置。由于應(yīng)用本發(fā)明可使動(dòng)態(tài)隨機(jī)存取內(nèi)存具有較高的執(zhí)行效率，因此本發(fā)明尤其適用于與邏輯制程的內(nèi)嵌式動(dòng)態(tài)隨機(jī)存取內(nèi)存。請(qǐng)參考圖3所繪示的依照本發(fā)明一較佳實(shí)施例的一種在動(dòng)態(tài)隨機(jī)存取內(nèi)存的更新時(shí)脈中檢測(cè)與修正錯(cuò)誤的裝置方塊圖。根據(jù)圖3，儲(chǔ)存在內(nèi)存中的信息會(huì)被讀出并且在每一個(gè)更新動(dòng)作中執(zhí)行錯(cuò)誤檢測(cè)。假如檢測(cè)出任何錯(cuò)誤(例如由α粒子或噪聲等其它原因所導(dǎo)致的軟錯(cuò)誤)，則會(huì)記下更新地址，并將正確信息存入資料緩存器中，以便在下一次更新循環(huán)中寫回。在下一個(gè)更新循環(huán)中，正確資料會(huì)寫回原地址的內(nèi)存中。然而，假如在下一次更新之前，針對(duì)此標(biāo)示地址的內(nèi)存已進(jìn)行任何寫入動(dòng)作，則此種標(biāo)示會(huì)被取消，且不再執(zhí)行寫回資料的更新動(dòng)作。由于整個(gè)記憶庫中的內(nèi)容會(huì)以記憶時(shí)間所定義的適當(dāng)周期來依序更新，因此不論閑置時(shí)間多長(zhǎng)，使用本發(fā)明來更新內(nèi)存可確保內(nèi)存中的資料皆為正確。有關(guān)圖3中的各方塊的操作與功能如下所述。
更新控制器110用來產(chǎn)生更新地址并根據(jù)更新周期來發(fā)出更新命令以啟始更新循環(huán)。更新控制器110所產(chǎn)生的更新地址傳送至地址緩存器與多任務(wù)器120；而更新控制器110所發(fā)出的更新命令則發(fā)送至地址緩存器與多任務(wù)器120與資料緩存器與多任務(wù)器130。當(dāng)更新循環(huán)一開始，便可利用地址緩存器與多任務(wù)器120中的多任務(wù)器來選擇儲(chǔ)存在地址緩存器與多任務(wù)器120中的地址緩存器的更新地址。然后，更新地址將被傳送至地址譯碼器140中以存取內(nèi)存數(shù)組100中這些更新地址所對(duì)應(yīng)的信息。接著，更新地址所對(duì)應(yīng)的內(nèi)存數(shù)組100中的資料可被讀出至數(shù)據(jù)讀取/寫入緩沖區(qū)150，接著以錯(cuò)誤修正碼電路160來檢查。若檢出任何錯(cuò)誤位，則修正錯(cuò)誤并將正確資料儲(chǔ)存在資料緩存器與多任務(wù)器130中的資料緩存器內(nèi)。此外，錯(cuò)誤修正碼電路160會(huì)送出一錯(cuò)誤檢出訊號(hào)至更新控制器中以停止產(chǎn)生下一組更新地址，并通過讀取/寫入切換器170將讀取動(dòng)作切換為寫入動(dòng)作以用于下一個(gè)更新循環(huán)。在下一個(gè)更新循環(huán)進(jìn)行之前，進(jìn)行寫入動(dòng)作的地址會(huì)與儲(chǔ)存在地址緩存器與多任務(wù)器120中的地址緩存器的更新地址相互比較。假如這兩組地址相同，則將錯(cuò)誤檢出訊號(hào)取消，然后更新控制器110會(huì)產(chǎn)生下一組更新地址，并且讀取/寫入切換器170會(huì)切換至讀取模式。假如在下一個(gè)更新循環(huán)激活時(shí)錯(cuò)誤檢出訊號(hào)仍然存在，則儲(chǔ)存在資料緩存器與多任務(wù)器130中的資料緩存器內(nèi)的正確資料會(huì)寫回至已標(biāo)示的更新地址所對(duì)應(yīng)的內(nèi)存中以完成錯(cuò)誤修正。
請(qǐng)參考圖4所繪示的依照本發(fā)明一較佳實(shí)施例的一種在更新時(shí)脈中檢測(cè)與修正錯(cuò)誤的動(dòng)態(tài)隨機(jī)存取內(nèi)存裝置的波形時(shí)序圖。圖4中顯示二個(gè)完全相同的讀取時(shí)脈260、更新時(shí)脈200、與更新時(shí)脈202的波形。每一個(gè)讀取時(shí)脈260、更新時(shí)脈200、與更新時(shí)脈202的波形包括字符線波形210、位線波形220、反位線波形230、以及行選擇線波形240等。其中，位線波形220與反位線波形230為成對(duì)互補(bǔ)的位線波形；而更新時(shí)脈202則為更新時(shí)脈200的下一個(gè)更新時(shí)脈。如前所述，應(yīng)用本發(fā)明可于更新時(shí)脈200中進(jìn)行錯(cuò)誤檢測(cè)。然后，若確實(shí)在更新時(shí)脈200中檢出錯(cuò)誤，則修正錯(cuò)誤的動(dòng)作會(huì)在下一個(gè)更新時(shí)脈202中進(jìn)行。
綜上所述，本發(fā)明中可提供一種檢測(cè)與修正錯(cuò)誤的方法，至少包括以下步驟。首先，于一第一內(nèi)存更新時(shí)脈中決定儲(chǔ)存于欲更新的一內(nèi)存組件中的一信息內(nèi)是否存在一錯(cuò)誤。然后，若上述內(nèi)存組件中的信息內(nèi)包括上述錯(cuò)誤，則于一第二內(nèi)存更新時(shí)脈中，將已修正的上述信息寫入至上述內(nèi)存組件中。其中，上述錯(cuò)誤例如可為單位元錯(cuò)誤或多位錯(cuò)誤。此外，上述第二內(nèi)存更新時(shí)脈緊接在第一內(nèi)存更新時(shí)脈之后。然而，上述第一內(nèi)存更新時(shí)脈與第二內(nèi)存更新時(shí)脈間更可包括至少一內(nèi)存存取時(shí)脈。
再者，上述決定步驟中更可包括以下步驟。首先，檢測(cè)儲(chǔ)存于上述內(nèi)存組件中的上述信息。然后，使用此信息來決定該錯(cuò)誤的存在。
另外，上述第一內(nèi)存更新時(shí)脈中更可包括以下步驟。首先，若在上述信息中檢測(cè)出上述錯(cuò)誤，則修正此錯(cuò)誤。然后，若檢測(cè)出此錯(cuò)誤，則將一控制值設(shè)定成一指定值，其中此控制值例如可為一旗標(biāo)(Flag)。至于，若上述控制值等于指定值，則將已修正的上述信息寫入至內(nèi)存組件中?；蛘撸羯鲜隹刂浦挡坏扔谥付ㄖ?，則在第二內(nèi)存更新時(shí)脈中更可包括更新一第二內(nèi)存組件中的一第二信息。此外，上述寫入步驟中更可包括將上述控制值設(shè)定成一第二指定值。
因此，由上述本發(fā)明較佳實(shí)施例可知，應(yīng)用本發(fā)明可將動(dòng)態(tài)隨機(jī)存取內(nèi)存中的錯(cuò)誤修正動(dòng)作隱藏在更新時(shí)脈中，而不會(huì)降低正常存取操作的效率。
此外，由上述本發(fā)明較佳實(shí)施例可知，應(yīng)用本發(fā)明可消除錯(cuò)誤在內(nèi)存中累積的情況，而時(shí)時(shí)保持內(nèi)存中的資料正確無誤。
權(quán)利要求
1.一種檢測(cè)與修正錯(cuò)誤的方法，其特征在于該方法至少包括以下步驟于一第一內(nèi)存更新時(shí)脈中決定儲(chǔ)存于欲更新的一內(nèi)存組件中的一信息內(nèi)是否存在一錯(cuò)誤；以及若該信息內(nèi)包括該錯(cuò)誤，則于一第二內(nèi)存更新時(shí)脈中，將已修正的該信息寫入至該內(nèi)存組件中。
2.根據(jù)權(quán)利要求1所述的檢測(cè)與修正錯(cuò)誤的方法，其特征在于該第二內(nèi)存更新時(shí)脈緊接在該第一內(nèi)存更新時(shí)脈之后。
3.根據(jù)權(quán)利要求1所述的檢測(cè)與修正錯(cuò)誤的方法，其特征在于該決定步驟更至少包括檢測(cè)儲(chǔ)存于該內(nèi)存組件中的該信息；以及使用該信息以決定該錯(cuò)誤的存在。
4.根據(jù)權(quán)利要求1所述的檢測(cè)與修正錯(cuò)誤的方法，其特征在于在該第一內(nèi)存更新時(shí)脈中更至少包括若在該信息中檢測(cè)出該錯(cuò)誤，則修正該錯(cuò)誤；以及若檢測(cè)出該錯(cuò)誤，則將一控制值設(shè)定成一指定值。
5.根據(jù)權(quán)利要求4所述的檢測(cè)與修正錯(cuò)誤的方法，其特征在于若該控制值等于該指定值，則將已修正的該信息寫入至該內(nèi)存組件中。
6.根據(jù)權(quán)利要求5所述的檢測(cè)與修正錯(cuò)誤的方法，其特征在于該寫入步驟更包括將該控制值設(shè)定成一第二指定值。
7.根據(jù)權(quán)利要求5所述的檢測(cè)與修正錯(cuò)誤的方法，其特征在于若該控制值與該指定值相異，則在該第二內(nèi)存更新時(shí)脈中更包括更新一第二內(nèi)存組件中的一第二信息。
8.一種在動(dòng)態(tài)隨機(jī)存取內(nèi)存更新時(shí)脈中檢測(cè)與修正錯(cuò)誤的裝置，其特征在于其至少包括一更新控制器，其產(chǎn)生一更新地址并根據(jù)一更新周期來發(fā)出一更新命令以啟始一更新循環(huán)；一地址緩存器與多任務(wù)器；一資料緩存器與多任務(wù)器，其中該更新地址傳送至該地址緩存器與多任務(wù)器，且該更新命令傳送至該地址緩存器與多任務(wù)器以及該資料緩存器與多任務(wù)器；一地址譯碼器，其讀取該更新地址所對(duì)應(yīng)的一內(nèi)存數(shù)組中的一資料至一資料讀取/寫入緩沖區(qū)；以及一檢查并修正該數(shù)據(jù)的錯(cuò)誤修正碼電路。
9.根據(jù)權(quán)利要求8所述的在動(dòng)態(tài)隨機(jī)存取內(nèi)存的更新時(shí)脈中檢測(cè)與修正錯(cuò)誤的裝置，其特征在于若檢測(cè)出該資料中具有一錯(cuò)誤，則該裝置更至少包括一修正資料，其先儲(chǔ)存于該資料緩存器與多任務(wù)器中的一資料緩存器中；以及一錯(cuò)誤檢出訊號(hào)，其自該錯(cuò)誤修正碼電路送出至該更新控制器中，以停止產(chǎn)生另一更新地址，并于另一更新循環(huán)中將該修正資料寫入至該內(nèi)存數(shù)組中。
10.根據(jù)權(quán)利要求9所述的在動(dòng)態(tài)隨機(jī)存取內(nèi)存的更新時(shí)脈中檢測(cè)與修正錯(cuò)誤的裝置，其特征在于若未檢測(cè)出該資料中具有該錯(cuò)誤，則該裝置至少包括又一更新地址與另一更新命令，其由該更新控制器所發(fā)出，以根據(jù)該更新周期來啟始另一更新循環(huán)。
全文摘要
一種在動(dòng)態(tài)隨機(jī)存取內(nèi)存(Dynamic RandomAccess Memory；DRAM)的更新(Refresh)時(shí)脈中檢測(cè)與修正錯(cuò)誤(Error Checking And Correcting；ECC)的方法與裝置。本發(fā)明的特征在于，將動(dòng)態(tài)隨機(jī)存取內(nèi)存中的錯(cuò)誤修正動(dòng)作隱藏在更新時(shí)脈中，使資料存取的效率不受影響。此外，本發(fā)明更可避免錯(cuò)誤在內(nèi)存中累積的情況，因而時(shí)時(shí)保持內(nèi)存中的資料正確無誤。
文檔編號(hào)G11C11/406GK1549121SQ20031011639
公開日2004年11月24日 申請(qǐng)日期2003年11月14日 優(yōu)先權(quán)日2003年5月9日
發(fā)明者黃建華 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司