專利名稱：存儲裝置的制作方法
技術領域：
本發(fā)明涉及存儲裝置，特別是涉及具有多個存儲器組的存儲裝置。
背景技術：
閃存存儲器具有非揮發(fā)性存儲單元，并以具有多個存儲單元的區(qū)段為單位進行數(shù)據(jù)刪除及數(shù)據(jù)寫入。閃存存儲器的操作模式包括讀取模式，讀取所選擇的一個或多個存儲單元的數(shù)據(jù)；刪除模式，向所選擇的區(qū)段內(nèi)的所有存儲單元寫入數(shù)據(jù)“1”；編程(寫入)模式，向所選擇的一個或多個存儲單元寫入數(shù)據(jù)“0”。
此外，在上述的編程模式及刪除模式中，有向具有浮柵的存儲單元施加恒定高電位的應力施加步驟，和此后檢查存儲單元的閾值電壓的變化的檢驗步驟，并重復進行到所希望的數(shù)據(jù)被寫入為止。即，在編程模式中，向控制柵施加正的高電壓，從而向浮柵注入電子，直到達到某值以上的閾值電壓為止，在刪除模式中，向基板側(cè)施加作為反饋偏壓的正的高電壓，從而從浮柵引出電子，直到達到某值以下的閾值電壓為止。因此，在閃存存儲器中，在某一存儲器組內(nèi)的區(qū)段處于編程或刪除操作中時，即使是該存儲器組內(nèi)的其他區(qū)段的存儲單元也禁止讀取操作。
此外，由于編程及刪除操作與讀取操作相比需要長時間，所以在對某一存儲器組開始編程或者刪除操作時，可讀取的存儲區(qū)域變少，由此發(fā)生讀取操作的限制。
為了減少這些限制，需要多存儲器組結構的閃存存儲器。即，通過增加存儲器組的數(shù)量，可減少由于正進行編程或刪除而無法訪問的存儲器的容量。
而且，作為另一個特點，閃存存儲器是即使在關斷電源的狀態(tài)下也能夠保持存儲數(shù)據(jù)的非揮發(fā)性存儲器，所以被用作用于記錄在啟動電源時最先訪問的引導程序的半導體存儲器的情況較多。隨之，閃存存儲器常常由具有在啟動電源時被訪問的引導區(qū)段的存儲器組和具有除此之外的通常的區(qū)段的存儲器組構成。
此時，根據(jù)引導程序的大小等，需要與用戶的用途相應的存儲器組結構，例如具有引導區(qū)段的存儲器組的容量與其他存儲器組的容量相比小的閃存存儲器、或者相等容量的閃存存儲器等。
作為同時滿足這兩種需求的方法，提出有通過按閃存存儲器的種類改變多個實存儲器組的組合來構成多個虛擬存儲器組的組合，從而滿足多種需要的方法。
這樣，在閃存存儲器中為了減少由于正在進行編程或者刪除而無法訪問的存儲器的容量，一般多為基于多存儲器組的結構，并且，為了對應于多種用途，搭載了可按種類改變組合的功能，以使能夠自由設計具有引導區(qū)段的存儲器組的容量和其他存儲器組的容量之比。
這里，可進行自由設計是指例如在四個實存儲器組(容量比1∶3∶3∶1)的情況下，實現(xiàn)兩組的虛擬存儲器組(容量比1∶7、2∶6、4∶4)或者四組的虛擬存儲器組(容量比1∶3∶3∶1)的多種虛擬存儲器組的組合。然而，就虛擬存儲器組的結構例來說，各個存儲器組的形狀不同，并且位線長度常發(fā)生偏差。
在一般的閃存存儲器中，將存儲單元晶體管中的小電流轉(zhuǎn)換成電位，并通過與基準電位進行比較來進行讀取，然而位線長時，針對被選擇的位線的寄生電容也較大，從而電位轉(zhuǎn)換變慢，因此就獲得足以與基準電位進行比較的差電位來說，要花費時間。即，這意味著位線長度最長的虛擬存儲器組組合中的數(shù)據(jù)讀取成為最差的訪問。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種能夠不拘于虛擬存儲器組的結構來實現(xiàn)最佳讀取速度的存儲裝置。
根據(jù)本發(fā)明的一個構思，可提供一種具有多個存儲器組的存儲裝置。各存儲器組具有用于存儲數(shù)據(jù)的多個存儲單元，和用于從多個存儲單元讀取數(shù)據(jù)的多個位線。多個存儲器組的所有存儲器組的位線等長。
由于所有存儲器組的位線等長，所以可加快存儲裝置整體的訪問速度。此外，由于能夠不拘于作為實存儲器組的組合的虛擬存儲器組的形式來使所有虛擬存儲器組的位線等長，所以總能夠進行高速的讀取。


圖1是示出根據(jù)本發(fā)明實施方式的閃存存儲器的實存儲器組的結構例的圖；圖2是示出根據(jù)本實施方式的實存儲器組內(nèi)的分層區(qū)塊結構例的圖；圖3A～圖3D是示出四種閃存存儲器的結構例的圖；圖4A和圖4B是示出實存儲器組結構例的圖；圖5A～圖5D是示出本實施方式中的四種閃存存儲器的結構例的圖；圖6A和圖6B是示出本實施方式中的實存儲器組結構例的圖。
具體實施例方式
下面，參照附圖來說明本發(fā)明實施方式的例子。本發(fā)明的保護范圍不限于下面的實施方式，覆蓋權利要求書記載的發(fā)明和其等同發(fā)明。
圖1是示出根據(jù)本發(fā)明實施方式的閃存存儲裝置的實存儲器組的結構例的圖。實存儲器組包括具有浮柵的多個存儲單元m00、m01、m10、m11。存儲單元m00～m11分別被配置在各個字線WL0、WL1和位線BL0、BL1的交叉位置，并存儲數(shù)據(jù)。
存儲單元晶體管m00，其控制柵連接在字線WL0上，漏極連接在位線BL0上，源極連接在接地電位上。存儲單元晶體管m01，其控制柵連接在字線WL0上，漏極連接在位線BL1上，源極連接在接地電位上。存儲單元晶體管m10，其控制柵連接在字線WL1上，漏極連接在位線BL0上，源極連接在接地電位上。存儲單元晶體管m11，其控制柵連接在字線WL1上，漏極連接在位線BL1上，源極連接在接地電位上。
由字驅(qū)動器101根據(jù)地址來驅(qū)動字線WL0、WL1。位線BL0、BL1經(jīng)由列選通器103與數(shù)據(jù)總線DB連接。列選通器103根據(jù)地址，將從多個位線等中選擇的一個或多個位線連接到一個或多個數(shù)據(jù)總線DB上。通過字線WL0、WL1以及位線BL0、BL1的選擇來選擇存儲單元m00～m11中的一個。從所選擇的存儲單元m00等中讀取的數(shù)據(jù)經(jīng)由位線BL0或者BL1被輸出到數(shù)據(jù)總線DB上。一個或者多個讀出放大器102對讀取到一個或多個數(shù)據(jù)總線DB上的數(shù)據(jù)進行放大。
在刪除狀態(tài)下，存儲單元晶體管m00等處于閾值低的狀態(tài)(數(shù)據(jù)“1”)。在編程狀態(tài)下，通過將字線WL0或WL1和位線BL0或BL1控制在正的高電位上，向浮柵內(nèi)注入負電荷，從而將閾值電壓設定得高。此狀態(tài)即為數(shù)據(jù)“0”。此外，在進行刪除時，通過將位線BL0或BL1開放(OPEN)，將字線WL0或WL1控制在接地電位上，以及將反饋偏壓控制在正的高電位上，引出浮柵內(nèi)的負電荷，從而將閾值電壓設定得低。此狀態(tài)即為數(shù)據(jù)“1”。在進行讀取時，向字線WL0或WL1上施加兩種閾值電壓的中間電壓，從而通過對應于閾值狀態(tài)而在位線BL0或BL1上流動的電流的大小來讀取存儲數(shù)據(jù)。
圖2是示出根據(jù)本實施方式的實存儲器組內(nèi)的分層區(qū)塊結構例的圖。主字驅(qū)動器201根據(jù)地址來控制主字線MWL(第三金屬層)的電壓，該主字線MWL與多個垂直區(qū)塊BLK連接。讀出放大器區(qū)塊202對讀取到數(shù)據(jù)總線DB上的數(shù)據(jù)進行放大。區(qū)域203中，多個垂直區(qū)塊BLK沿水平方向排列。各垂直區(qū)塊BLK在區(qū)域204中沿垂直方向排列了多個區(qū)段SEC。在區(qū)段SEC的中間部分配置了垂直字驅(qū)動器221和子驅(qū)動器222。在區(qū)段的右側(cè)及左側(cè)，配置了1/2選擇電路211、213以及單元陣列212。
接著說明讀取方法。就1/4選擇電路231進行說明。四根柵極線g3與四個n溝道MOS晶體管m3的柵極連接。根據(jù)地址，四根柵極線g3中的一根變?yōu)楦唠娖?，從而只有與此對應的一個晶體管m3導通。由此公共數(shù)據(jù)總線DB被連接到位線(第二金屬層)BL2上。即，選擇四根柵極線g3中的一根。位線BL2可與存儲單元mc1、mc2、mc3、mc4連接。通過該選擇，選擇多個存儲單元中的四個存儲單元mc1、mc2、mc3、mc4。
主字驅(qū)動器201根據(jù)地址選擇一根主字線MWL，并將其設為高電平。n溝道MOS晶體管m5，其漏極與主字線MWL連接，源極與n溝道MOS晶體管m6的柵極連接，柵極與第二垂直字線v2連接。N溝道MOS晶體管m6，其漏極與第一垂直字線v1連接，源極與子字線(第二多晶硅層)SWL連接。使第二垂直字線v2為高電平，之后使第一垂直字線v1為高電平。由于主字線MWL為高電平，所以晶體管m5及m6導通，子字線SWL變?yōu)楦唠娖?。子字線SWL被連接到存儲單元mc3及mc4的控制柵上。由此，從四個存儲單元mc1、mc2、mc3、mc4之中選擇存儲單元mc3及mc4。此外，垂直字驅(qū)動器221及垂直區(qū)塊選擇電路232控制垂直字線v1及v2的電壓。
1/2選擇電路211具有n溝道MOS晶體管m1。晶體管m1，其柵極與柵極線g1連接，漏極與位線BL2連接，源極與存儲單元晶體管mc2及mc4的漏極連接。存儲單元晶體管mc1～mc4的源極連接在接地電位上。1/2選擇電路213具有n溝道MOS晶體管m2。晶體管m2，其柵極與柵極線g2連接，漏極與位線BL2連接，源極與存儲單元晶體管mc1及mc3的漏極連接。
根據(jù)地址，上述柵極線g1及g2中的某一根變?yōu)楦唠娖?。例如柵極線g1變?yōu)楦唠娖?，從而晶體管m1導通，晶體管m2截止。由此，位線BL2被連接到存儲單元晶體管mc2及mc4上。由此進行1/2選擇。與上述的1/4選擇結合可進行1/8選擇。
此外，如上所述，由于選擇了子字線SWL，所以作為結果存儲單元mc4被選擇。在位線BL2及公共數(shù)據(jù)總線DB上有與存儲單元mc4的閾值電壓相應的電流流動。讀出放大器區(qū)塊202將該數(shù)據(jù)總線DB的電流轉(zhuǎn)換成電壓來放大，并將其作為讀取數(shù)據(jù)向外部輸出。
即，在如上述選擇的配置于子字線SWL和位線BL2的交叉位置上的存儲單元晶體管mc4上，如果閾值電壓變?yōu)榈蜖顟B(tài)(數(shù)據(jù)“1”)，則會有較大的電流流過位線BL2，如果閾值電壓變?yōu)楦郀顟B(tài)(數(shù)據(jù)“0”)，則在位線BL2上幾乎沒有電流流過。位線BL2經(jīng)由列選通器(1/2選擇電路211、213以及1/4選擇電路231的總稱)與數(shù)據(jù)總線DB連接，進而與讀出放大器區(qū)塊202連接。流過位線BL2的電流在該讀出放大器區(qū)塊202被放大，從而進行存儲數(shù)據(jù)的讀取。
主字線MWL被多個垂直區(qū)塊BLK共有，并在各垂直區(qū)塊BLK中經(jīng)由子驅(qū)動器222之后，在垂直區(qū)塊BLK內(nèi)驅(qū)動子字線SWL。因此，主字線MWL中的寄生電容包括與垂直區(qū)塊BLK的級數(shù)對應的各子驅(qū)動器222中的結電容以及與布線長度對應的布線電容。此外，只要不改變在垂直區(qū)塊BLK內(nèi)被柵極連接的存儲單元mc3等的個數(shù)，子字線SWL中的寄生電容就恒定。
同樣地，位線BL2被多個區(qū)段SEC共有，并在各區(qū)段SEC中經(jīng)由1/2選擇電路211、213之后，被區(qū)段SEC內(nèi)的存儲單元mc1等共有。因此，位線BL2中的寄生電容包括與區(qū)段SEC的級數(shù)對應的各1/2選擇電路211、213中的結電容以及與布線長度對應的布線電容。此外，只要不改變在區(qū)段SEC內(nèi)被結連接的存儲單元mc1等的個數(shù)，經(jīng)由1/2選擇電路211、213后的位線中的寄生電容就恒定。
一般來說，與主字線(第三金屬布線)MWL相比，位線BL2(第二金屬布線)的布線電容大。在進行讀取時，由于存儲單元mc1等的微小電流必須要流過位線BL2，所以若該位線BL2具有過剩的寄生電容，則很難發(fā)現(xiàn)電荷的移動，從這一點來說并不理想。因此，決定位線BL2的長度的區(qū)段SEC的級數(shù)不應取很多。
圖3A～圖3D是示出四種閃存存儲器的結構例的圖。四種閃存存儲器均由四個實存儲器組BNKA、BNKB、BNKC、BNKD構成。實存儲器組BNKA及BNKD是整個存儲器區(qū)域的1/8的存儲容量。實存儲器組BNKB及BNKC是整個存儲器區(qū)域的3/8的存儲容量。即，實存儲器組BNKB及BNKC具有3倍于實存儲器組BNKA及BNKD的存儲容量。四個實存儲器組BNKA～BNKD的存儲容量比是1∶4∶4∶1。
圖3A的閃存存儲器具有兩個虛擬存儲器組VBNK1及VBNK2。虛擬存儲器組VBNK1由一個實存儲器組BNKA構成。虛擬存儲器組VBNK2由三個實存儲器組BNKB、BNKC、BNKD構成。虛擬存儲器組VBNK1和虛擬存儲器組VBNK2的存儲容量比是1∶7。
圖3B的閃存存儲器具有兩個虛擬存儲器組VBNK1及VBNK2。虛擬存儲器組VBNK1由兩個實存儲器組BNKA、BNKD構成。虛擬存儲器組VBNK2由兩個實存儲器組BNKB、BNKC構成。虛擬存儲器組VBNK1和虛擬存儲器組VBNK2的存儲容量比是2∶6。
圖3C的閃存存儲器具有兩個虛擬存儲器組VBNK1及VBNK2。虛擬存儲器組VBNK1由兩個實存儲器組BNKA、BNKB構成。虛擬存儲器組VBNK2由兩個實存儲器組BNKC、BNKD構成。虛擬存儲器組VBNK1和虛擬存儲器組VBNK2的存儲容量比是4∶4。
圖3D的閃存存儲器具有四個虛擬存儲器組BNKA～BNKD。即，實存儲器組和虛擬存儲器組相同。
圖3A～圖3C的閃存存儲器是由兩個虛擬存儲器組構成的兩組的存儲器。圖3D的閃存存儲器是由四個虛擬存儲器組構成的四組的存儲器。
這里，實存儲器組是指實際形成在存儲器區(qū)域上的多個存儲單元的集合，其至少包括字驅(qū)動器101、行選通器103以及存儲單元陣列m00～m11，并由實存儲器組的選擇信號來選擇，該選擇信號是通過對存儲器組選擇地址進行譯碼而得的。即，多個實存儲器組只能夠從選擇的一個實存儲器組讀取數(shù)據(jù)。
此外，虛擬存儲器組是由一個或多個實存儲器組形成的存儲器組。是從安裝存儲器的系統(tǒng)一側(cè)來看的虛擬的存儲器組。一般來說，以該虛擬存儲器組為單位進行編程或刪除操作中的讀取禁止的控制。即，在同一時期，可以一邊在一個虛擬存儲器組上進行編程操作，一邊在其他虛擬存儲器組上進行讀取操作。
圖4A是示出圖3A～圖3D中的實存儲器組BNKA及BNKD的結構例的圖。實存儲器組BNKA及BNKD在將讀出放大器區(qū)塊401設置于下面的情況下，在其上面具有區(qū)段陣列402。區(qū)段陣列402沿位線延伸的方向(垂直方向)排列了兩個區(qū)段SEC，沿字線延伸的方向(水平方向)排列了四個區(qū)段SEC，從而共有8個區(qū)段SEC0～SEC7。
圖4B是示出圖3A～圖3D中的實存儲器組BNKB及BNKC的結構例的圖。實存儲器組BNKB及BNKC在將讀出放大器區(qū)塊411設置于下面的情況下，在其上面具有區(qū)段陣列412。區(qū)段陣列412沿位線延伸的方向排列了六個區(qū)段SEC，沿字線延伸的方向排列了四個區(qū)段SEC，從而共有24個區(qū)段SEC0～SEC23。
這些區(qū)段SEC是編程以及刪除操作的最小單位，可對每一個區(qū)段SEC或者同時對多個區(qū)段進行編程或者刪除。圖4A的區(qū)段陣列402的位線長度403為兩個區(qū)段長度。圖4B的區(qū)段陣列412的位線長度413為六個區(qū)段長度。即，區(qū)段陣列402及區(qū)段陣列412的位線中的寄生電容之比具有1∶3的差。在此情況下，作為閃存存儲器的訪問速度來說，位線長度最長的圖4B的存儲器組結構中的數(shù)據(jù)讀取速度成為最差訪問，由此整體的訪問速度變慢。
圖5A～圖5D是示出本實施方式中的四種閃存存儲器的結構例的圖。圖5A～圖5D的閃存存儲器分別是使圖3A～圖3D的閃存存儲器的位線長度等長的存儲器，就實存儲器組和虛擬存儲器組的關系來說，兩者相同。即，在圖3A～圖3D中，位線延伸方向(垂直方向)上的實存儲器組BNKA、BNKD的長度和實存儲器組BNKB、BNKC的長度不同。在圖5A～圖5D中，位線延伸方向(垂直方向)上的實存儲器組的長度，就所有的實存儲器組BNKA～BNKD來說均相同。
圖5A中，兩個虛擬存儲器組VBNK1及VBNK2的存儲容量之比是1∶7。圖5B中，兩個虛擬存儲器組VBNK1及VBNK2的存儲容量之比是2∶6。圖5C中，兩個虛擬存儲器組VBNK1及VBNK2的存儲容量之比是4∶4。圖5D中，四個虛擬存儲器組BNKA～BNKD的存儲容量之比是1∶4∶4∶1。
圖6A是示出圖5A～圖5D的實存儲器組BNKA及BNKD的結構例的圖。實存儲器組BNKA及BNKD在將讀出放大器區(qū)塊601設置在下面的情況下，在其上面具有區(qū)段陣列602。區(qū)段陣列602沿位線延伸的方向(垂直方向)排列了四個區(qū)段SEC，沿字線延伸的方向(水平方向)排列了兩個區(qū)段SEC，從而共有8個區(qū)段SEC0～SEC7。
圖6B是示出圖5A～圖5D的實存儲器組BNKB及BNKC的結構例的圖。實存儲器組BNKB及BNKC在將讀出放大器區(qū)塊611設置在下面的情況下，在其上面具有區(qū)段陣列612。區(qū)段陣列612沿位線延伸的方向排列了四個區(qū)段SEC，沿字線延伸的方向排列了六個區(qū)段SEC，從而共有24個區(qū)段SEC0～SEC23。
圖6A的區(qū)段陣列602的位線長度603為四個區(qū)段長度。圖6B的區(qū)段陣列612的位線長度613為四個區(qū)段長度。即，區(qū)段陣列602及區(qū)段陣列612的位線中的寄生電容之比相同。因此，圖6A的實存儲器組的訪問速度和圖6B的實存儲器組的訪問速度相同。由此，閃存存儲器整體的訪問速度變快。
在具有圖4A及圖4B的實存儲器組的閃存存儲器中，最差訪問速度是與圖4B的六個區(qū)段長度的位線長度413相當?shù)脑L問速度。與此相對，在具有圖6A及圖6B的實存儲器組的閃存存儲器中，最差訪問速度是與圖6A及圖6B的四個區(qū)段長度的位線長度603、613相當?shù)脑L問速度，從而變快了。
此外，圖6A的實存儲器組的字線長度為兩個區(qū)段長度，圖6B的實存儲器組的字線長度為六個區(qū)段長度，因此各字線中的寄生電容之比為1∶3。
如上所述，根據(jù)本實施例，存儲裝置具有多個存儲器組，并且多個存儲器組的所有存儲器組的位線等長。這里，在所有實存儲器組的位線等長的同時，所有虛擬存儲器組的位線也等長。在多個存儲器組的所有存儲器組中，在位線上連接了相同數(shù)目的存儲單元，并沿位線延伸的方向排列了相同數(shù)目的區(qū)段。區(qū)段具有多個存儲單元，是數(shù)據(jù)刪除單位。例如，如圖6A的實存儲器組BNKA及BNKD和圖6B的實存儲器組BNKB及BNKC那樣，閃存存儲器至少具有兩種以上不同存儲容量的實存儲器組。
根據(jù)本實施方式，由于所有存儲器組的位線等長，所以可加快存儲裝置整體的訪問速度。此外，如圖5A～圖5D所示，由于能夠不拘于作為實存儲器組的組合的虛擬存儲器組的形式來使所有虛擬存儲器組的位線等長，所以總能夠進行高速的讀取。
此外，在上面以閃存存儲器作為例子進行了說明，但不限于此，也可以是其他的存儲器。存儲單元既可以是非揮發(fā)性存儲單元，也可以是揮發(fā)性存儲單元，但優(yōu)選非揮發(fā)性存儲單元。
上述實施方式僅僅示出了適于實施本發(fā)明的具體例子，不能根據(jù)這些來限定地解釋本發(fā)明的技術范圍。即，本發(fā)明在不脫離其技術構思、或者其主要特征的范圍內(nèi)能夠以各種形式實施。
工業(yè)實用性由于所有存儲器組的位線等長，所以可加快存儲裝置整體的訪問速度。此外，由于能夠不拘于作為實存儲器組的組合的虛擬存儲器組的形式來使所有虛擬存儲器組的位線等長，所以總能夠進行高速的讀取。
權利要求
1.一種存儲裝置，具有多個存儲器組，其中所述各存儲器組具有用于存儲數(shù)據(jù)的多個存儲單元和用于從所述多個存儲單元讀取數(shù)據(jù)的多個位線，所述多個存儲器組的所有存儲器組的位線等長。
2.如權利要求1所述的存儲裝置，其中所述多個存儲器組只能夠從被選擇的一個存儲器組中讀取數(shù)據(jù)。
3.如權利要求1所述的存儲裝置，其中所述存儲器組是實存儲器組。
4.如權利要求1所述的存儲裝置，其中所述存儲器組是虛擬存儲器組。
5.如權利要求3所述的存儲裝置，其中所述各實存儲器組還具有用于選擇所述各存儲單元的字線。
6.如權利要求5所述的存儲裝置，其中所述各實存儲器組還具有用于向所述字線施加電壓的字驅(qū)動器。
7.如權利要求6所述的存儲裝置，其中所述各實存儲器組還具有選擇電路，該選擇電路用于將從所述多個位線中選擇的一個或多個位線連接到一個或多個數(shù)據(jù)總線上。
8.如權利要求7所述的存儲裝置，其中所述各實存儲器組還具有一個或多個讀出放大器，所述一個或多個讀出放大器用于放大讀取到所述一個或多個數(shù)據(jù)總線上的數(shù)據(jù)。
9.如權利要求1所述的存儲裝置，其中在所述多個存儲器組的所有存儲器組中，在所述位線上連接了相同數(shù)目的存儲單元。
10.如權利要求9所述的存儲裝置，其中在所述多個存儲器組的所有存儲器組中，沿所述位線延伸的方向排列了相同數(shù)目的區(qū)段。
11.如權利要求10所述的存儲裝置，其中所述區(qū)段具有多個存儲單元，并且是數(shù)據(jù)刪除單位。
12.如權利要求11所述的存儲裝置，其中所述多個存儲器組只能夠從被選擇的一個存儲器組中讀取數(shù)據(jù)。
13.如權利要求12所述的存儲裝置，其中所述存儲器組是實存儲器組。
14.如權利要求13所述的存儲裝置，其中所述各實存儲器組還具有用于選擇所述各存儲單元的字線。
15.如權利要求14所述的存儲裝置，其中所述各實存儲器組還具有用于向所述字線施加電壓的字驅(qū)動器。
16.如權利要求15所述的存儲裝置，其中所述各實存儲器組還具有選擇電路，該選擇電路用于將從所述多個位線中選擇的一個或多個位線連接到一個或多個數(shù)據(jù)總線上。
17.如權利要求16所述的存儲裝置，其中所述各實存儲器組還具有一個或多個讀出放大器，所述一個或多個讀出放大器用于放大讀取到所述一個或多個數(shù)據(jù)總線上的數(shù)據(jù)。
18.如權利要求1所述的存儲裝置，其中所述存儲單元是非揮發(fā)性存儲單元。
19.如權利要求3所述的存儲裝置，其中所述多個存儲器組至少是兩種以上具有不同存儲容量的存儲器組。
20.如權利要求19所述的存儲裝置，其中所述實存儲器組是四個實存儲器組。
21.如權利要求20所述的存儲裝置，其中所述四個實存儲器組的存儲容量比是1∶3∶3∶1。
22.一種存儲裝置，具有多個存儲器組，其中所述各存儲器組具有用于存儲數(shù)據(jù)的多個存儲單元和用于從所述多個存儲單元讀取數(shù)據(jù)的多個位線，在所述多個存儲器組的所有存儲器組中，沿所述位線延伸方向連接了相同數(shù)目的存儲單元。
23.如權利要求22所述的存儲裝置，其中在所述多個存儲器組的所有存儲器組中，沿所述位線延伸方向排列了相同數(shù)目的區(qū)段，所述各區(qū)段具有多個存儲單元，并且是數(shù)據(jù)刪除單位。
24.如權利要求22所述的存儲裝置，其中所述多個存儲器組的所有存儲器組的位線等長。
全文摘要
存儲裝置具有多個存儲器組(BNKA、BNKB、BNKC、BNKD)，各存儲器組具有用于存儲數(shù)據(jù)的多個存儲單元和用于從所述多個存儲單元讀取數(shù)據(jù)的多個位線。多個存儲器組的所有存儲器組的位線等長。
文檔編號G11C16/24GK1689117SQ0382418
公開日2005年10月26日 申請日期2003年3月11日 優(yōu)先權日2003年3月11日
發(fā)明者谷口暢孝, 畠山淳, 池田稔美, 菊竹陽, 川畑邦范, 竹內(nèi)淳 申請人:富士通株式會社