專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體裝置，詳細(xì)地說，涉及使用兩種不同電位的電源的半導(dǎo)體裝置。
背景技術(shù)：
半導(dǎo)體裝置有時(shí)使用兩種不同的電源電位。例如，在半導(dǎo)體存儲(chǔ)裝置中為了高速且可靠地向存儲(chǔ)單元存儲(chǔ)HIGH，需要向字線上供應(yīng)比HIGH電位高的升壓電位。為實(shí)現(xiàn)這個(gè)問題，利用升壓電路將電源電壓升壓，從而生成更高電位的電源。
圖1是表示與分級(jí)字線結(jié)構(gòu)對(duì)應(yīng)的字線選擇電路的結(jié)構(gòu)的一個(gè)例子的電路圖。
在圖1中，示出了字驅(qū)動(dòng)電路10、主字譯碼器11、以及多個(gè)子字譯碼器12。
將地址信號(hào)提供給主字譯碼器11，通過對(duì)該地址信號(hào)進(jìn)行譯碼，從而來選擇與所選的字地址對(duì)應(yīng)的主字線MWL。在圖1的主字譯碼器11中只示出了驅(qū)動(dòng)所選的主字線MWL的電路部分，而省略了實(shí)現(xiàn)譯碼功能的電路部分。在該驅(qū)動(dòng)電路中，若選擇了該主字線MWL，則Pch晶體管25成非導(dǎo)通，Nch晶體管26導(dǎo)通。由此，選擇主字線MWL變?yōu)長(zhǎng)OW。
選擇主字線MWL上連接有多個(gè)子字譯碼器12。字驅(qū)動(dòng)電路10基于地址信號(hào)選擇這些多個(gè)子字譯碼器12中的一個(gè)，并驅(qū)動(dòng)所選的子字譯碼器12。在圖1的字驅(qū)動(dòng)電路10中只示出了驅(qū)動(dòng)所選的子字譯碼器12的電路部分。對(duì)于選擇子字譯碼器12，字驅(qū)動(dòng)電路10的Pch晶體管21和Nch晶體管23分別成非導(dǎo)通(OFF)和導(dǎo)通(ON)，從而字線非選擇時(shí)鉗位信號(hào)WDRVB變?yōu)長(zhǎng)OW。此外，Pch晶體管22和Nch晶體管24分別成導(dǎo)通(ON)和非導(dǎo)通(OFF)，從而字線HIGH電源WDRV變?yōu)镠IGH。
在選擇子字譯碼器12中，由于選擇主字線MWL的LOW，Pch晶體管27和Nch晶體管28分別成導(dǎo)通(ON)和非導(dǎo)通(OFF)。從而在字線HIGH電源WDRV變?yōu)镠IGH時(shí)，該HIGH電位作為選擇字線信號(hào)被傳送到子字線SWL上。并且，由于此時(shí)字線非選擇時(shí)鉗位信號(hào)WDRVB為L(zhǎng)OW，所以Nch晶體管29成非導(dǎo)通。
在沒選擇的子字譯碼器12中，為了防止子字線SWL成浮動(dòng)狀態(tài)，從字驅(qū)動(dòng)電路10提供來的字線非選擇時(shí)鉗位信號(hào)WDRVB為HIGH。由此，Nch晶體管29導(dǎo)通，從而在非選擇時(shí)將子字線SWL固定到基板電位Vss上。
圖2是表示主字譯碼器11的結(jié)構(gòu)的一個(gè)例子的電路圖。
圖2的主字譯碼器11包括Pch晶體管31至37、以及Nch晶體管38至46。Nch晶體管38至40是地址譯碼器部分，在地址信號(hào)Add1至Add3全部為HIGH時(shí)所述主字線MWL被選擇。一旦被選擇，包括由Pch晶體管32和Nch晶體管41構(gòu)成的反相器以及由Pch晶體管36和Nch晶體管44構(gòu)成的反相器的鎖存器被設(shè)定成輸入LOW和輸出HIGH的狀態(tài)。在此狀態(tài)下，復(fù)位信號(hào)RST變?yōu)長(zhǎng)OW并維持到復(fù)位為止。
若鎖存器被設(shè)置，HIGH被提供到Pch晶體管35的柵極和Nch晶體管46的柵極上。由此主字線MWL變成選擇狀態(tài)(LOW)。
如圖1和圖2所示，升壓電位Vpp被提供到字驅(qū)動(dòng)電路10的各Pch晶體管以及主字譯碼器11的各Pch晶體管的源極上。該升壓電位Vpp是由內(nèi)部的升壓電路對(duì)半導(dǎo)體存儲(chǔ)裝置的電源電位Vdd進(jìn)行升壓而得的電位。
近年來，在移動(dòng)電話或移動(dòng)信息設(shè)備等利用電池驅(qū)動(dòng)的設(shè)備中，為了提供各種先進(jìn)功能，需要具有大規(guī)模且復(fù)雜的電路的半導(dǎo)體裝置。但是，若電路規(guī)模變大，則存在半導(dǎo)體裝置的功率消耗變大的問題。此外，不僅是移動(dòng)設(shè)備，而且在計(jì)算機(jī)等的領(lǐng)域中也對(duì)低功耗化的要求很強(qiáng)烈，因此半導(dǎo)體裝置的低功率化是必需的技術(shù)。
尤其在半導(dǎo)體存儲(chǔ)裝置中，由于如上所述在字線選擇系統(tǒng)的電路中使用由升壓電路升壓后的升壓電源，所以與使用通常的電源電位的情況相比，使用升壓電位的情況的功率消耗更大。從而，為了削減功率消耗，最好是將使用升壓電源的電路部分限制到所需最小限度上。此外，對(duì)于不限于半導(dǎo)體存儲(chǔ)裝置的一般的半導(dǎo)體裝置來說，在使用不限于升壓電源的兩種電源的情況下，從減小功耗的方面出發(fā)，也最好將使用高壓側(cè)的電源的電路部分限制到所需最小限度上。

發(fā)明內(nèi)容
鑒于以上的問題，本發(fā)明的目的在于解決上述相關(guān)技術(shù)的一個(gè)或多個(gè)問題。
此外，本發(fā)明的目的是在使用兩種電位不同的電源的半導(dǎo)體裝置中削減功耗。
為了達(dá)到以上目的，本發(fā)明的半導(dǎo)體裝置是一種由第一電位、低于該第一電位的第二電位、以及低于該第二電位的第三電位驅(qū)動(dòng)的半導(dǎo)體裝置，其特征在于，包括第一Pch晶體管和第一Nch晶體管，被串聯(lián)連接在所述第一電位和所述第三電位之間；第二Pch晶體管，漏極端與所述第一Nch晶體管的柵極端連接；第二Nch晶體管，源極端與所述第二Pch晶體管的源極端連接；其中，所述第二Nch晶體管的漏極端和柵極端分別被固定在所述第二電位和所述第一電位上。
上述半導(dǎo)體裝置具有如下結(jié)構(gòu)即，在特別高電位(第一電位)和鉗位電位(第三電位)之間設(shè)置了Pch晶體管和Nch晶體管的串聯(lián)連接的情況下，向連接在鉗位一側(cè)的Nch晶體管的柵極端子提供通常的電源電位而不是特別高電位，而且在提供所述通常的電源電位的Pcb晶體管的源極端和通常的電源電位之間，插入柵極上施加有特別高電位的Nch晶體管。由此，可通過減少使用特別高電位的電路部分來削減功耗，并且避免貫通電流，從而能夠在削減功耗的同時(shí)實(shí)現(xiàn)穩(wěn)定的工作。


圖1是表示與分級(jí)字線結(jié)構(gòu)對(duì)應(yīng)的字線選擇電路的結(jié)構(gòu)的一個(gè)例子的電路圖；圖2是表示主字譯碼器的構(gòu)成的一個(gè)例子的電路圖；圖3是表示本發(fā)明實(shí)施例的一個(gè)例子的電路圖；圖4是表示本發(fā)明實(shí)施例的另一例子的電路圖。
具體實(shí)施例方式
下面，使用附圖來詳細(xì)說明本發(fā)明的實(shí)施例。
在使用升壓電位等特別高的電位的電路(圖1或圖2的電路等)中，當(dāng)在該特別高電位和鉗位電位之間設(shè)置了Pch晶體管和Nch晶體管的串聯(lián)連接的情況下，也可以向連接在鉗位一側(cè)的Nch晶體管的柵極端子提供通常的電源電位而不是特別高電位，這是由于為使Nch晶體管導(dǎo)通(ON)，只要是比Nch晶體管的閾值電位Vth高的電位即可的緣故。例如圖2的Nch晶體管46就是這種Nch晶體管。
但是，在僅將提供到這種Nch晶體管的柵極上的HIGH側(cè)的電位(例如，圖2的Pch晶體管37的源極一側(cè)的電位)改成電源電壓Vii的簡(jiǎn)單的變更中，當(dāng)特別高電位因某些原因而下降，從而變成比電源電壓Vii低的電位時(shí)將出現(xiàn)問題。這是由于在提供上述HIGH一側(cè)的電位的Pch晶體管(圖2的Pch晶體管37)中，柵極上施加有特別高電位(在圖2中為升壓電位Vpp)的緣故。若施加到柵極上的特別高電位低于供應(yīng)給源極的電源電壓Vii，則在本應(yīng)使該P(yáng)ch晶體管非導(dǎo)通時(shí)卻無(wú)法使其充分截止(OFF)。此時(shí)，例如在圖2的結(jié)構(gòu)中，從Pch晶體管37向Nch晶體管45有電流流過，從而增大了消耗電流。而且還由于有貫通電流流過，因而電位下降更加嚴(yán)重。
例如，當(dāng)在字線選擇電路中使用在升壓電路生成的升壓電位的情況下，如字線多路選擇實(shí)驗(yàn)的那樣，若執(zhí)行比通常更大量使用升壓電位的操作的話，則存在變?yōu)樯龎弘娐返哪芰s不上功率消耗的狀態(tài)的可能性。在這種情況下存在如上所述的那樣升壓電位暫時(shí)會(huì)下降得比電源電位Vii更低，從而有貫通電流流過的可能性。此外，由于存在貫通電流，所以難以將升壓電路的輸出恢復(fù)到高電位上，從而存在貫通電流繼續(xù)流過的危險(xiǎn)性。
為了解決所述問題，在本發(fā)明中采用了不僅如上述說明的那樣將提供到Nch晶體管的柵極上的HIGH電位設(shè)定為通常的電源電位，而且還在提供所述HIGH電位的Pch晶體管的源極端和電源電位之間插入在柵極上施加有特別高電位的Nch晶體管的結(jié)構(gòu)。當(dāng)采用這種結(jié)構(gòu)時(shí)，即使特別高電位Vpp下降到電源電壓以下，所述Pch晶體管的源極一側(cè)的電位也仍是Vpp-ΔVth，因此Pch晶體管不會(huì)導(dǎo)通(0N)。從而可防止貫通電流流過。
圖3是表示本發(fā)明實(shí)施例的一個(gè)例子的電路圖。圖3與圖1相對(duì)應(yīng)，是表示與分級(jí)字線結(jié)構(gòu)對(duì)應(yīng)的字線選擇電路的結(jié)構(gòu)的一個(gè)例子的電路圖。在圖3中，對(duì)與圖1相同的電路元件標(biāo)注相同的標(biāo)號(hào)，并省略其說明。
在圖3中，代替圖1的字驅(qū)動(dòng)電路10而設(shè)置了字驅(qū)動(dòng)電路50。字驅(qū)動(dòng)電路50包括Pch晶體管51至54，以及Nch晶體管55至59。在圖1的現(xiàn)有例子的字驅(qū)動(dòng)電路10中，作為字線非選擇鉗位信號(hào)WDRVB而輸出了字線HIGH電源WDRV的一級(jí)前的信號(hào)。與此相對(duì)，在圖3的字驅(qū)動(dòng)電路50中，從將HIGH電位用作內(nèi)部電源Vii的另一系統(tǒng)的輸出級(jí)(Pch晶體管52及Nch晶體管56)輸出字線非選擇鉗位信號(hào)WDRVB。
這里，子字譯碼器12的Pch晶體管27及Nch晶體管29構(gòu)成在特別高電位和鉗位電位之間設(shè)置Pch晶體管和Nch晶體管的串聯(lián)連接的結(jié)構(gòu)，從而不用向連接在鉗位一側(cè)的Nch晶體管29的柵極端子提供特別高電位，而是提供通常的電源電位就可以。因此，在字線非選擇鉗位信號(hào)WDRVB的輸出級(jí)(Pch晶體管52及Nch晶體管56)，將Pch晶體管一側(cè)的HIGH電源作為內(nèi)部電源Vii。并且Nch晶體管一側(cè)的LOW電源既可以設(shè)為基板電位Vss，或者也可以設(shè)為比基板電位Vss低的字線電位Vrst。此外，就向晶體管的柵極輸入的信號(hào)的電位來說，LOW一側(cè)同樣既可以設(shè)為基板電位Vss，或者也可以設(shè)為比基板電位Vss低的字線電位Vrst。
在該輸出級(jí)的Pch晶體管52的源極端和電源Vii之間插入有Nch晶體管59，并在其柵極施加有升壓電位Vpp。因此，即使升壓電位Vpp下降到電源電壓Vii以下，Pch晶體管52的源極一側(cè)的電位也仍為Vpp-ΔVth，因此Pch晶體管52不會(huì)導(dǎo)通(ON)。由此可防止貫通電流流過。
這樣，在本發(fā)明中，在特別高電位和鉗位電位之間設(shè)置了Pch晶體管和Nch晶體管的串聯(lián)連接的情況下，向連接在鉗位一側(cè)的Nch晶體管的柵極端子提供通常的電源電位而不是特別高電位，而且在提供所述通常的電源電壓的Pch晶體管的源極端和通常的電源電位之間插入向其柵極施加了特別高電位的Nch晶體管。由此，可通過減少使用特別高電位的電路部分來削減功耗，并且避免貫通電流，從而能夠在削減功耗的同時(shí)實(shí)現(xiàn)穩(wěn)定的工作。
圖4是表示本發(fā)明實(shí)施例的另一例子的電路圖。圖4與圖2相對(duì)應(yīng)，是表示主字譯碼器的結(jié)構(gòu)的一個(gè)例子的電路圖。在圖4中，對(duì)與圖2相同的電路元件標(biāo)注相同的標(biāo)號(hào)，并省略其說明。
在圖2的主字譯碼器11中，構(gòu)成輸出級(jí)的Pch晶體管35及Nch晶體管46構(gòu)成在特別高電位和鉗位電位之間設(shè)置Pch晶體管和Nch晶體管的串聯(lián)連接的結(jié)構(gòu)，從而不用向連接在鉗位一側(cè)的Nch晶體管46的柵極端子提供特別高電位，而提供通常的電源電位就可以。因此，在圖4所示的本發(fā)明實(shí)施例的結(jié)構(gòu)中，在向Nch晶體管46的柵極的輸出級(jí)(Pch晶體管37及Nch晶體管45)，將Pch晶體管一側(cè)的HIGH電源設(shè)為內(nèi)部電源Vii。并且Nch晶體管一側(cè)的LOW電源既可以設(shè)為基板電位Vss，或者也可以設(shè)為比基板電位Vss低的字線電位Vrst。此外，就向晶體管的柵極輸入的信號(hào)的電位來說，LOW一側(cè)同樣既可以設(shè)為基板電位Vss，或者也可以設(shè)為比基板電位Vss低的字線電位Vrst。
此外，在該P(yáng)ch晶體管37的源極端和電源Vii之間插入有Nch晶體管61，并在其柵極施加有升壓電位Vpp。因此，即使升壓電位Vpp下降到電源電壓Vii以下，Pch晶體管37的源極一側(cè)的電位也仍為Vpp-ΔVth，因此Pch晶體管37不會(huì)導(dǎo)通(ON)。由此可防止貫通電流流過。
這樣，在本發(fā)明中，當(dāng)在特別高電位和鉗位電位之間設(shè)置了Pch晶體管和Nch晶體管的串聯(lián)連接的情況下，向連接在鉗位一側(cè)的Nch晶體管的柵極端子提供通常的電源電位而不是特別高電位，而且在提供所述通常的電源電壓的Pch晶體管的源極端和通常的電源電位之間插入向其柵極施加了特別高電位的Nch晶體管。由此，可通過減少使用特別高電位的電路部分來削減功耗，并且避免貫通電流，從而能夠在削減功耗的同時(shí)實(shí)現(xiàn)穩(wěn)定的工作。
以上基于實(shí)施例對(duì)本發(fā)明進(jìn)行了說明，但本發(fā)明不限于上述實(shí)施例，可在權(quán)利要求書所記載的范圍內(nèi)進(jìn)行各種變更。
例如，雖然在上述實(shí)施例中說明了將由升壓電路生成的升壓電位用在字線選擇電路中的情況，但本發(fā)明可應(yīng)用于使用高低兩種電位的電源的一般的半導(dǎo)體裝置中。在使用高低兩種電位的電源的一般的半導(dǎo)體裝置中，諸如由于配線阻抗等而電源供應(yīng)能力不足時(shí)，可能會(huì)產(chǎn)生與升壓電位的情況相同的問題，因此，通過應(yīng)用本發(fā)明，可獲得削減功耗以及實(shí)現(xiàn)穩(wěn)定的工作的效果。
權(quán)利要求
1.一種半導(dǎo)體裝置，由第一電位、低于該第一電位的第二電位、以及低于該第二電位的第三電位驅(qū)動(dòng)，其特征在于，包括第一Pch晶體管和第一Nch晶體管，被串聯(lián)連接在所述第一電位和所述第三電位之間；第二Pch晶體管，漏極端與所述第一Nch晶體管的柵極端連接；第二Nch晶體管，源極端與所述第二Pch晶體管的源極端連接；其中，所述第二Nch晶體管的漏極端和柵極端分別被固定在所述第二電位和所述第一電位上。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述第一電位、所述第二電位及所述第三電位是從所述半導(dǎo)體裝置的外部提供的電源電位。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述第一電位是將所述第二電位在所述半導(dǎo)體裝置內(nèi)部進(jìn)行升壓而得的升壓電位。
4.如權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，所述第一及第二Pch晶體管和第一及第二Nch晶體管被設(shè)置在半導(dǎo)體存儲(chǔ)裝置的字線選擇電路內(nèi)。
5.一種半導(dǎo)體裝置，由第一電位、低于該第一電位的第二電位、以及低于該第二電位的第三電位驅(qū)動(dòng)，其特征在于，包括將第一Pch晶體管和第一Nch晶體管經(jīng)由連接點(diǎn)進(jìn)行串聯(lián)連接，按照所述第一Pch晶體管和所述第一Nch晶體管的導(dǎo)通/非導(dǎo)通狀態(tài)，在所述連接點(diǎn)上生成所述第一電位和所述第三電位中的某一電位的電路；第二Pch晶體管，漏極端與所述第一Nch晶體管的柵極端連接；第二Nch晶體管，源極端與所述第二Pch晶體管的源極端連接；其中，所述第二Nch晶體管的漏極端和柵極端分別被固定在所述第二電位和所述第一電位上。
6.如權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于，還包括漏極端被連接在所述第二Pch晶體管的所述漏極端上的第三Nch晶體管，并且，所述第三Nch晶體管的源極端被固定在所述第三電位上。
全文摘要
一種半導(dǎo)體裝置，由第一電位、低于該第一電位的第二電位、以及低于該第二電位的第三電位驅(qū)動(dòng)，其特征在于，包括被串聯(lián)連接在所述第一電位和所述第三電位之間的第一Pch晶體管和第一Nch晶體管；漏極端與所述第一Nch晶體管的柵極端連接的第二Pch晶體管；源極端與所述第二Pch晶體管的源極端連接的第二Nch晶體管；其中，所述第二Nch晶體管的漏極端和柵極端分別被固定在所述第二電位和所述第一電位上。
文檔編號(hào)G11C11/408GK1689114SQ0382377
公開日2005年10月26日 申請(qǐng)日期2003年4月23日 優(yōu)先權(quán)日2003年4月23日
發(fā)明者池田稔美, 川田邦范, 大塚修三 申請(qǐng)人:富士通株式會(huì)社