專利名稱：雙端口靜態(tài)存儲(chǔ)器單元和包括該單元的半導(dǎo)體存儲(chǔ)器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)，具體地說(shuō)，涉及一種雙端口靜態(tài)存儲(chǔ)器單元和包括該單元的半導(dǎo)體存儲(chǔ)器裝置。
背景技術(shù)：
通常，現(xiàn)有雙端口靜態(tài)存儲(chǔ)器單元包括一字線、一對(duì)位線和六個(gè)晶體管，這六個(gè)晶體管連接在掃描控制線和掃描位線間，以便于讀操作和掃描(讀)操作可同步進(jìn)行。
圖1圖示了現(xiàn)有的雙端口靜態(tài)存儲(chǔ)器單元，其包括NMOS晶體管N1、N2、N3和N4以及PMOS晶體管P1和P2。
參照?qǐng)D1，NMOS晶體管N1的柵極連接到字線WL，源極(漏極)連接到結(jié)點(diǎn)n1，且漏極(源極)連接到位線BL。PMOS晶體管P1和NMOS晶體管N3組成了反相器I1，且反相器I1連接在結(jié)點(diǎn)n1和結(jié)點(diǎn)n2間。PMOS晶體管P2和NMOS晶體管N4組成了反相器I2，且反相器I2連接在結(jié)點(diǎn)n2和結(jié)點(diǎn)n1間。NMOS晶體管N2的柵極連接到掃描控制線SS，且源極(漏極)和漏極(源極)分別連接到結(jié)點(diǎn)n2和掃描位線SL。
圖1所示的現(xiàn)有雙端口靜態(tài)存儲(chǔ)器單元的電路圖被公開(kāi)在授權(quán)給Hawkins等人的美國(guó)專利No.6,005,795中，其標(biāo)題為“Single Ended Dual PortMemory Cell”。
在圖1所示的雙端口靜態(tài)存儲(chǔ)器單元中，如果讀操作和掃描操作同步執(zhí)行，邏輯“高”電平信號(hào)被施加在字線WL和掃描控制線SS上。從而，NMOS晶體管N1和N2被接通，存儲(chǔ)在結(jié)點(diǎn)n1和n2中的數(shù)據(jù)被分別傳輸?shù)轿痪€BL和掃描位線SL。
然而，由于現(xiàn)有雙端口靜態(tài)存儲(chǔ)器單元在該單元中不使用一對(duì)位線而僅僅有一條位線，在讀操作中差分放大器不能被應(yīng)用。因此，就會(huì)存在在數(shù)據(jù)讀操作階段中讀操作時(shí)間長(zhǎng)的問(wèn)題。
而且，現(xiàn)有雙端口靜態(tài)存儲(chǔ)器單元的不足之處在于在寫(xiě)操作過(guò)程中，只要高于電源電壓VCC的輔增電壓(boosted voltage)被施加在字線WL上，可將數(shù)據(jù)準(zhǔn)確地寫(xiě)入由反相器I1和I2組成的鎖存器中。
圖2圖示了依據(jù)另一例子的現(xiàn)有雙端口靜態(tài)存儲(chǔ)器單元。圖2中的現(xiàn)有雙端口靜態(tài)存儲(chǔ)器單元的電路配置與圖1的單元基本相同，除了圖2中的單元用PMOS晶體管P3替代了圖1中的NMOS晶體管N2。
圖2所示的電路被公開(kāi)在授權(quán)給Hobson，Richard F.的美國(guó)專利No.5,754,468中，其標(biāo)題為“Compact Multiport Static Random Access MemoryCell”。
圖2所示的雙端口靜態(tài)存儲(chǔ)器單元同樣在該單元中不具有一對(duì)位線。因此，差分放大器不能被應(yīng)用于讀操作，因此讀數(shù)據(jù)的時(shí)間長(zhǎng)。而且，為了正確的數(shù)據(jù)寫(xiě)操作，輔增電壓仍需被施加在字線WL上。
圖3圖示了依據(jù)現(xiàn)有技術(shù)另一例子的雙端口靜態(tài)存儲(chǔ)器單元，其包括NMOS晶體管N5、N6、N7、N8和N9以及PMOS晶體管P4和P5。
NMOS晶體管N5的柵極連接到字線WL，源極(漏極)和漏極(源極)分別連接到結(jié)點(diǎn)n3和位線BL。PMOS晶體管P4和NMOS晶體管N7組成了反相器I3，且反相器I3連接在結(jié)點(diǎn)n3和結(jié)點(diǎn)n4間。NMOS晶體管N6的柵極連接到字線WL，且源極(漏極)和漏極(源極)分別連接到結(jié)點(diǎn)n4和補(bǔ)充位線BLB。NMOS晶體管N9的柵極連接到掃描控制線SS，且源極(漏極)和漏極(源極)分別連接到結(jié)點(diǎn)n4和掃描位線SL。
在圖3中的雙端口靜態(tài)存儲(chǔ)器單元中，結(jié)點(diǎn)n3和n4在寫(xiě)操作過(guò)程中分別存儲(chǔ)邏輯“高”和邏輯“低”數(shù)據(jù)。然后，位線對(duì)BL/BLB和掃描位線SL在預(yù)充電操作過(guò)程中被充電到邏輯“高”電平。此時(shí)，讀操作和掃描(讀)操作命令被同時(shí)施加。假定以上的情況，雙端口靜態(tài)存儲(chǔ)器單元的工作原理將在下文被詳細(xì)描述。
邏輯“高”電平信號(hào)被施加在字線WL和掃描控制線SS上，并且NMOS晶體管N5、N6和N9被接通。然后，補(bǔ)充位線BLB和掃描位線SL上的所有正(+)電荷被一起引入到結(jié)點(diǎn)n4，并且噪聲信號(hào)與正電荷一起被施加到結(jié)點(diǎn)n4。結(jié)果，造成了噪聲容限下降的問(wèn)題。
因此，為了減少流入到結(jié)點(diǎn)n3和n4的噪聲，NMOS晶體管N7和N8必須被形成為具有寬的溝道寬度，以便于引進(jìn)到結(jié)點(diǎn)n3和結(jié)點(diǎn)n4的電荷可被迅速釋放。即，圖3中電路的結(jié)點(diǎn)n4中的噪聲幾乎是圖1和圖2所示的具有六個(gè)晶體管的電路的結(jié)點(diǎn)n2中的噪聲的兩倍，使得有必要增加NMOS晶體管N7和N8的尺寸以減小噪聲。但是，問(wèn)題在于由于晶體管的尺寸增加，晶體管的版圖面積也增加了。

發(fā)明內(nèi)容
為了克服上述問(wèn)題，本發(fā)明的特征是提供一種在最小化版圖面積的同時(shí)能在高速狀態(tài)工作的雙端口靜態(tài)存儲(chǔ)器單元。
本發(fā)明的另一特征是提供一種半導(dǎo)體存儲(chǔ)器裝置，其包括一種在最小化版圖面積的同時(shí)能在高速狀態(tài)工作的雙端口靜態(tài)存儲(chǔ)器單元。
依照本發(fā)明，通過(guò)提供一種雙端口靜態(tài)存儲(chǔ)器單元，能實(shí)現(xiàn)以上和其它的特征，該雙端口靜態(tài)存儲(chǔ)器單元包括連接在位線和第一結(jié)點(diǎn)間且具有連接至字線的柵極的第一傳輸門(mén)(transmission gate)、連接在補(bǔ)充位線和第二結(jié)點(diǎn)間且具有連接至字線的柵極的第二傳輸門(mén)、連接在該第一結(jié)點(diǎn)和該第二結(jié)點(diǎn)間的鎖存器、以及連接在該第二結(jié)點(diǎn)和掃描位線間且具有連接至掃描控制線的柵極的PMOS晶體管。
優(yōu)選地，第一和第二傳輸門(mén)由NMOS晶體管實(shí)現(xiàn)。
優(yōu)選地，鎖存器包含第一CMOS反相器和第二CMOS反相器，第一CMOS反相器用于將來(lái)自第一結(jié)點(diǎn)的信號(hào)反相，并且把反相后的第一結(jié)點(diǎn)信號(hào)輸出到第二結(jié)點(diǎn)；第二CMOS反相器用于將來(lái)自第二結(jié)點(diǎn)的信號(hào)反相，并且把反相后的第二結(jié)點(diǎn)信號(hào)傳輸?shù)降谝唤Y(jié)點(diǎn)。
為了實(shí)現(xiàn)上述的本發(fā)明的特征，提供了一種半導(dǎo)體存儲(chǔ)器裝置，其包括連接于相應(yīng)位線對(duì)和相應(yīng)字線間且被排列成矩陣的多個(gè)存儲(chǔ)器單元、連接到相應(yīng)掃描位線和相應(yīng)存儲(chǔ)器單元和相應(yīng)掃描控制線且被排列成矩陣的多個(gè)掃描晶體管、用于為多個(gè)位線對(duì)預(yù)充電的預(yù)充電裝置、以及用于為掃描位線預(yù)放電的預(yù)放電裝置，其中每個(gè)掃描晶體管包括連接在該存儲(chǔ)器單元中的相應(yīng)存儲(chǔ)器單元和該掃描控制線中的相應(yīng)掃描控制線之間的PMOS晶體管，該P(yáng)MOS晶體管的柵極連接到該掃描控制線中的相應(yīng)掃描控制線。
優(yōu)選地，每個(gè)存儲(chǔ)器單元包括第一NMOS晶體管、第二NMOS晶體管以及鎖存器，第一NMOS晶體管連接在至少一個(gè)位線對(duì)中的位線和第一結(jié)點(diǎn)間，且具有連接到字線的柵極；第二NMOS晶體管連接在該位線對(duì)中的補(bǔ)充位線和第二結(jié)點(diǎn)間，且具有連接到字線的柵極；鎖存器連接在該第一結(jié)點(diǎn)和該第二結(jié)點(diǎn)間。
優(yōu)選地，該鎖存器包括第一CMOS反相器和第二CMOS反相器，第一CMOS反相器用于將來(lái)自第一結(jié)點(diǎn)的信號(hào)反相，并且把反相后的信號(hào)傳輸?shù)降诙Y(jié)點(diǎn)；第二CMOS反相器用于將來(lái)自第二結(jié)點(diǎn)的信號(hào)反相，并且把反相后的信號(hào)傳輸?shù)降谝唤Y(jié)點(diǎn)。


結(jié)合附圖參考其后的詳細(xì)描述，本領(lǐng)域內(nèi)的普通技術(shù)人員將容易理解本發(fā)明的這些和其它特征和優(yōu)點(diǎn)，在附圖中，相同的參考數(shù)字表示相同的部件。
圖1圖示了依照現(xiàn)有技術(shù)的一個(gè)例子的雙端口靜態(tài)存儲(chǔ)器單元的電路圖；圖2圖示了依照現(xiàn)有技術(shù)的另一例子的雙端口靜態(tài)存儲(chǔ)器單元的電路圖；圖3圖示了依照現(xiàn)有技術(shù)的又一例子的雙端口靜態(tài)存儲(chǔ)器單元的電路圖；圖4圖示了依照本發(fā)明的雙端口靜態(tài)存儲(chǔ)器單元的電路圖；圖5圖示了依照本發(fā)明的半導(dǎo)體存儲(chǔ)器裝置的方塊圖，該裝置包括圖4所示的雙端口靜態(tài)存儲(chǔ)器單元；圖6A圖示了依照現(xiàn)有技術(shù)的雙端口靜態(tài)存儲(chǔ)器單元的版圖；圖6B圖示了依照本發(fā)明的雙端口靜態(tài)存儲(chǔ)器單元的版圖。
具體實(shí)施例方式
圖4圖示了依照本發(fā)明的雙端口靜態(tài)存儲(chǔ)器單元的電路圖。參考圖4，本發(fā)明的雙端口靜態(tài)存儲(chǔ)器單元包括NMOS晶體管N5、N6、N7和N8以及PMOS晶體管P4、P5和P6。
圖4中電路的工作原理將在下面描述。
為了用圖示的例子描述本發(fā)明，假定在寫(xiě)操作過(guò)程中，邏輯“低”電平數(shù)據(jù)和邏輯“高”電平數(shù)據(jù)被分別輸入到結(jié)點(diǎn)n3和結(jié)點(diǎn)n4。
然后，在預(yù)充電過(guò)程中，位線對(duì)BL/BLB被充電到邏輯“高”電平，并且掃描位線SL被預(yù)放電到邏輯“低”電平。
在這種情況下，如果讀操作和掃描(讀)操作同步執(zhí)行，邏輯“高”電平被確定在字線WL上并且邏輯“低”電平被確定在掃描控制線SS上，使NMOS晶體管N5、N6和PMOS晶體管P6被接通。然后，位線對(duì)BL/BLB的位線BL上的正(+)電荷被吸引到結(jié)點(diǎn)n3，并且掃描位線SL上的負(fù)(-)電荷被吸引到結(jié)點(diǎn)n4。對(duì)比圖3中電路的噪聲，對(duì)圖4中結(jié)點(diǎn)n4產(chǎn)生消極影響的噪聲減小到一半。即，噪聲被集中在圖3電路中的結(jié)點(diǎn)n4，但是被分散在圖4電路中的結(jié)點(diǎn)n3和結(jié)點(diǎn)n4。因而，噪聲容限被提高了。
也就是說(shuō)，既然噪聲產(chǎn)生元素被分散到單元鎖存器的結(jié)點(diǎn)n3和結(jié)點(diǎn)n4，相比圖3中的NMOS晶體管N7和N8的尺寸，圖4中的NMOS晶體管N7和N8的尺寸可相對(duì)較小。因此，可減小雙端口靜態(tài)存儲(chǔ)器單元的版圖尺寸。
圖5圖示了依照本發(fā)明的半導(dǎo)體存儲(chǔ)器裝置的方塊圖，該裝置包括圖4所示的雙端口靜態(tài)存儲(chǔ)器單元。參照?qǐng)D5，該半導(dǎo)體存儲(chǔ)器裝置包括存儲(chǔ)器單元陣列10、讀/寫(xiě)行譯碼器12、掃描行譯碼器14、掃描鎖存器電路16、預(yù)充電電路18、預(yù)放電電路28、數(shù)據(jù)輸/輸出門(mén)22、讀出放大器20、數(shù)據(jù)輸入/輸出電路26和列譯碼器24。
讀/寫(xiě)行譯碼器12在讀/寫(xiě)操作階段解碼讀/寫(xiě)行地址RWRA，并且從字線WL1-WLi中選擇字線WL。掃描行譯碼器14解碼掃描地址SA，并且從掃描控制線SS1-SSi中選擇掃描控制線SS。掃描鎖存器電路16依照掃描使能信號(hào)SE鎖存從掃描位線SL1-SLj輸出的數(shù)據(jù)，并且產(chǎn)生掃描輸出信號(hào)Sout。預(yù)充電電路18給多個(gè)位線對(duì)BL1/BL1B…….，BLj/BLjB預(yù)充電，且預(yù)放電電路28給掃描位線SL1-SLj預(yù)放電。數(shù)據(jù)輸入/輸出門(mén)22依照列選擇信號(hào)Y1-Yj輸入和輸出來(lái)自位線對(duì)BL1/BL1B，……，BLj/BLjB的數(shù)據(jù)。讀出放大器20放大各位線對(duì)BL1/BL1B，……，BLj/BLiB間的差分電壓。列譯碼器24在讀/寫(xiě)操作階段解碼列地址RWCA，并且產(chǎn)生選自列選擇信號(hào)Y1-Yj中的列選擇信號(hào)Y。數(shù)據(jù)輸入/輸出電路26通過(guò)收到從讀出放大器20輸出的數(shù)據(jù)產(chǎn)生輸出數(shù)據(jù)Dout，并且將從數(shù)據(jù)輸入管腳輸入的輸入數(shù)據(jù)Din傳送到數(shù)據(jù)輸入/輸出門(mén)22。
參考圖4電路的工作原理，圖5所示的本發(fā)明的雙端口靜態(tài)存儲(chǔ)器單元的工作原理能被容易地理解。
假定讀操作和掃描操作同步執(zhí)行，并且邏輯“高”電平和邏輯“低”電平被分別存儲(chǔ)在結(jié)點(diǎn)n3和n4中，下面將描述圖5所示存儲(chǔ)器裝置的工作原理。
在預(yù)充電操作階段，位線對(duì)BL1/BL1B，……，BLj/BLjB被預(yù)充電電路18預(yù)充電到邏輯“高”電平，并且掃描位線SL1-SLj被預(yù)放電電路28預(yù)放電到邏輯“低”電平。
下一步，在預(yù)充電操作后的讀操作階段，字線WL1被讀/寫(xiě)行譯碼器12選擇，掃描控制線SS1被掃描行譯碼器14選擇，使NMOS晶體管N5、N6和PMOS晶體管P6被接通。
在這種情況下，正電荷從位線對(duì)BL1/BL1B，……，BLj/BLjB中的補(bǔ)充位線BL1B-BLjB被引入到結(jié)點(diǎn)n4。然而，沒(méi)有電荷從掃描位線SL1-SLj被引入到結(jié)點(diǎn)n4。
相反地，現(xiàn)在假定邏輯“低”電平和邏輯“高”電平被存儲(chǔ)在結(jié)點(diǎn)n3和n4中。參考上述條件的相反條件，下文描述將圖5中裝置的工作原理。
在預(yù)充電操作階段，位線對(duì)BL1/BL1B，……，BLj/BLjB被預(yù)充電到邏輯“高，，電平，并且掃描位線SL1-SLj被預(yù)放電到邏輯“低”電平。
在預(yù)放電操作后的讀操作階段，字線WL1被行譯碼器12選擇，且掃描控制線SS1被掃描行譯碼器14選擇，使NMOS晶體管N5、N6和PMOS晶體管P6被接通。
此時(shí)，正電荷被從位線對(duì)BL1/BL1B，……，BLj/BLjB中的位線BL1-BLj引入到結(jié)點(diǎn)n3，而沒(méi)有從位線對(duì)BL1/BL1B，……，BLj/BLjB中的補(bǔ)充位線BL1B-BLjB引入。而且，結(jié)點(diǎn)n4上的正電荷被傳送到掃描位線SL1-SLj。因而，噪聲產(chǎn)生元素可被分散到結(jié)點(diǎn)n3和結(jié)點(diǎn)n4。結(jié)果，本發(fā)明的存儲(chǔ)器單元的噪聲容限提高。所以，依據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)器裝置的優(yōu)點(diǎn)是提高了噪聲容限，并且NMOS晶體管N7和N8的尺寸沒(méi)有必要比現(xiàn)有半導(dǎo)體存儲(chǔ)器裝置中的NMOS晶體管N7和N8的尺寸大。
表1顯示了圖3和圖4中電路的噪聲容限的仿真結(jié)果，其中通過(guò)考慮影響噪聲容限的各種因素，如電源電壓，溫度和工藝條件，得到表1中的結(jié)果。
表1

在表1中的工藝條件項(xiàng)目中，F(xiàn)和S分別表示差的條件和好的條件，N表示正常條件。而且，第一字母表示制造NMOS晶體管的工藝條件，第二字母表示制造PMOS晶體管的工藝條件。
如表1所示，在序號(hào)為6的例子中，電源電壓是3V，溫度是125℃，NMOS晶體管在差的條件下形成，且PMOS晶體管在好的條件下形成，圖4電路的噪聲容限比圖3電路的噪聲容限高。即，現(xiàn)有雙端口靜態(tài)存儲(chǔ)器單元不能正確地鎖存數(shù)據(jù)，因?yàn)樾蛱?hào)為6的例子中的工作特性被惡化了。
圖6A圖示了現(xiàn)有雙端口靜態(tài)存儲(chǔ)器單元的版圖，其中顯示了NMOS晶體管N5-N9以及PMOS晶體管P4和P5的有源區(qū)和柵極。
首先，NMOS晶體管N5-N9的有源區(qū)用參考標(biāo)記30標(biāo)識(shí)，PMOS晶體管P4和P5的有源區(qū)用參考標(biāo)記32標(biāo)識(shí)。
各NMOS晶體管N5、N6和N9的柵極34、38、36被設(shè)置在有源區(qū)30上。NMOS晶體管N7和PMOS晶體管P4的公共柵極40以及NMOS晶體管N8和PMOS晶體管P5的公共柵極42被設(shè)置在有源區(qū)30和32上。
圖6B圖示了本發(fā)明的雙端口靜態(tài)存儲(chǔ)器單元的版圖，其中顯示了NMOS晶體管N5-N9和PMOS晶體管P4和P5的有源區(qū)和柵極。
首先，NMOS晶體管N5-N9的有源區(qū)用參考標(biāo)記50標(biāo)識(shí)，PMOS晶體管P4和P5的有源區(qū)用參考標(biāo)記52標(biāo)識(shí)。
NMOS晶體管N5、N6的相應(yīng)柵極54、56被設(shè)置在有源區(qū)50上。NMOS晶體管N7和PMOS晶體管P4的公共柵極60以及NMOS晶體管N8和PMOS晶體管P5的公共柵極62被設(shè)置在有源區(qū)50和52上。PMOS晶體管P6的柵極58被設(shè)置在有源區(qū)52上。
如圖6A所示，現(xiàn)有雙端口靜態(tài)存儲(chǔ)器單元在PMOS晶體管和NMOS晶體管的數(shù)量上是失衡的；具體地說(shuō)，其具有的NMOS晶體管的數(shù)量比PMOS晶體管的數(shù)量多。因而，現(xiàn)有存儲(chǔ)器單元的版圖尺寸大。
然而，如圖6B所示，PMOS晶體管和NMOS晶體管的數(shù)量平衡，使本發(fā)明存儲(chǔ)器單元的版圖尺寸比現(xiàn)有存儲(chǔ)器單元的版圖尺寸相對(duì)小。
在與圖3的電路對(duì)應(yīng)的圖6A中，NMOS晶體管N7和N8被圖示為與圖4中電路的PMOS晶體管P6具有相同的溝道寬度。而且，表1的仿真是在假設(shè)圖3電路中的NMOS晶體管N7和N8具有與圖4電路中的PMOS晶體管P6相同溝道寬度的情況下完成的。
因此，如果圖3電路中的NMOS晶體管N7和N8被設(shè)計(jì)增加溝道寬度，圖3中電路的存儲(chǔ)器單元的總版圖面積也將增加。
雖然已經(jīng)參照本發(fā)明的優(yōu)選實(shí)施例具體顯示和描述了本發(fā)明，但是本領(lǐng)域內(nèi)的技術(shù)人員會(huì)理解在不脫離本發(fā)明的精神和范圍的前提下，可做出前述和其它形式和細(xì)節(jié)的變化。
權(quán)利要求
1.一種雙端口靜態(tài)存儲(chǔ)器單元，包括一第一傳輸門(mén)，其具有連接至字線的柵極且連接在位線和第一結(jié)點(diǎn)之間；一第二傳輸門(mén)，其具有連接至字線的柵極且連接在補(bǔ)充位線和第二結(jié)點(diǎn)之間；一鎖存器，其連接在該第一結(jié)點(diǎn)和該第二結(jié)點(diǎn)之間；以及一PMOS晶體管，其具有連接至掃描控制線的柵極且連接在該第二結(jié)點(diǎn)和掃描位線之間。
2.依照權(quán)利要求1的雙端口靜態(tài)存儲(chǔ)器單元，其中該第一和第二傳輸門(mén)由NMOS晶體管實(shí)現(xiàn)。
3.依照權(quán)利要求1的雙端口靜態(tài)存儲(chǔ)器單元，其中該鎖存器包含第一CMOS反相器和第二CMOS反相器，該第一CMOS反相器用于將來(lái)自該第一結(jié)點(diǎn)的信號(hào)反相，并且把反相后的該第一結(jié)點(diǎn)的信號(hào)輸出到該第二結(jié)點(diǎn)；該第二CMOS反相器用于將來(lái)自該第二結(jié)點(diǎn)的信號(hào)反相，并且把反相后的該第二結(jié)點(diǎn)的信號(hào)傳輸?shù)皆摰谝唤Y(jié)點(diǎn)。
4.一種半導(dǎo)體存儲(chǔ)器裝置，包括多個(gè)存儲(chǔ)器單元，其連接于相應(yīng)的位線對(duì)和相應(yīng)的字線之間且被排列成矩陣；多個(gè)掃描晶體管，其連接到相應(yīng)的掃描位線、相應(yīng)的存儲(chǔ)器單元和相應(yīng)的掃描控制線且被排列成矩陣；一預(yù)充電裝置，用于為該多個(gè)位線對(duì)預(yù)充電；以及一預(yù)放電裝置，用于為該掃描位線預(yù)放電，其中每個(gè)掃描晶體管包括連接在該些存儲(chǔ)器單元的相應(yīng)存儲(chǔ)器單元和該些掃描控制線的相應(yīng)掃描控制線間的PMOS晶體管，該P(yáng)MOS晶體管的柵極連接到該些掃描控制線的相應(yīng)掃描控制線。
5.依照權(quán)利要求4的半導(dǎo)體存儲(chǔ)器裝置，其中每個(gè)存儲(chǔ)器單元包括一第一NMOS晶體管，其連接在至少一個(gè)位線對(duì)的位線和該第一結(jié)點(diǎn)之間且具有連接到該字線的柵極；一第二NMOS晶體管，其連接在該位線對(duì)的補(bǔ)充位線和該第二結(jié)點(diǎn)之間且具有連接到該字線的柵極；以及一鎖存器，其連接于該第一結(jié)點(diǎn)和該第二結(jié)點(diǎn)之間。
6.依照權(quán)利要求5的半導(dǎo)體存儲(chǔ)器裝置，其中該鎖存器包括一第一CMOS反相器，用于將來(lái)自該第一結(jié)點(diǎn)的信號(hào)反相，并且把反相后的信號(hào)傳輸?shù)皆摰诙Y(jié)點(diǎn)；和一第二CMOS反相器，用于將來(lái)自該第二結(jié)點(diǎn)的信號(hào)反相，并且把反相后的信號(hào)傳輸?shù)皆摰谝唤Y(jié)點(diǎn)。
全文摘要
本發(fā)明涉及一種雙端口靜態(tài)存儲(chǔ)器單元和包括該單元的半導(dǎo)體存儲(chǔ)器裝置，雙端口靜態(tài)存儲(chǔ)器單元包括連接在位線和第一結(jié)點(diǎn)間的第一傳輸門(mén)、連接在補(bǔ)充位線和第二結(jié)點(diǎn)間的第二傳輸門(mén)、連接在第一結(jié)點(diǎn)和第二結(jié)點(diǎn)間的鎖存器以及連接在第二結(jié)點(diǎn)和掃描位線間的PMOS晶體管，其中第一傳輸門(mén)的柵極連接至字線，第二傳輸門(mén)的柵極連接至字線，PMOS晶體管的柵極連接至掃描控制線。
文檔編號(hào)G11C8/16GK1472746SQ03147180
公開(kāi)日2004年2月4日 申請(qǐng)日期2003年7月8日 優(yōu)先權(quán)日2002年7月8日
發(fā)明者金泰亨, 宋泰中 申請(qǐng)人:三星電子株式會(huì)社