專利名稱：高壓輸入墊的靜電放電保護裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜電放電(Electro-Static Discharge；ESD)保護裝置，特別是一種高壓輸入墊的靜電放電保護裝置。
背景技術(shù)：
在存儲器產(chǎn)品中，特別是可擦寫可程序化只讀存儲器(EPROM)及快閃(flash)存儲器，需要使用高壓來施行程序化及擦除，然而，在ESD事件下，使用高壓可能發(fā)生超壓(overshoot)，因此，為了保護存儲器電路，需要高壓輸入墊的ESD保護裝置，以避免超壓的發(fā)生。
已知被使用的ESD保護構(gòu)造大致是利用保護電路的晶體管開啟機制及晶體管驟回(snapback)機制兩種，前者是以導(dǎo)通通道臨限電壓為其特征，后者則以晶體管崩潰電壓為其特征。圖1是習(xí)知被用來當(dāng)作高壓輸入墊的ESD保護裝置的NMOS晶體管10，其漏極連接至高壓輸入墊與存儲器電路之間的接點，而其源極及柵極連接在一起并連接到一參考電位，例如接地(ground)。在驟回元件10中與ESD事件有關(guān)的兩個因素是觸發(fā)電壓(triggering voltage)及維持電壓(holding voltage)。一般而言，觸發(fā)電壓及維持電壓愈低，則ESD的性能表現(xiàn)愈好。圖2是NMOS晶體管10的電流-電壓(I-V)特性曲線圖，如圖所示，輸入該晶體管10的高壓A約為12.5V，超壓臨界點B約為16V，觸發(fā)電壓C約為14V，而維持電壓D約為8V。當(dāng)高壓A輸入時，NMOS晶體管10開始充電直至到達(dá)觸發(fā)電壓C后驟回(snapback)到維持電壓D。但是，在正常高壓操作下，假如NMOS晶體管10被偶然地觸發(fā)，由于其維持電壓D低于正常的輸入電壓A，將因此造成NMOS晶體管10被損毀。
因此，希望有一種能在正常高壓下具有較高的觸發(fā)電壓及維持電壓，而在ESD事件下具有較低的觸發(fā)電壓及維持電壓的ESD保護裝置。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是，針對現(xiàn)有技術(shù)的上述不足，而提供一種在正常高壓操作下具有較高的觸發(fā)電壓及維持電壓，而在ESD事件下具有較低的觸發(fā)電壓及維持電壓的高壓輸入墊的靜電放電保護裝置及方法。
本發(fā)明的上述技術(shù)問題是由如下技術(shù)方案來實現(xiàn)的。
一種高壓輸入墊的靜電放電保護裝置，其特征是包括一調(diào)節(jié)器，連接該輸入墊，用以調(diào)節(jié)該保護裝置的觸發(fā)電壓及維持電壓，并產(chǎn)生多個第一電性載子；一第一護環(huán)，是第一導(dǎo)電型，其圍繞該調(diào)節(jié)器；一第二護環(huán)，是相反于該第一導(dǎo)電型的第二導(dǎo)電型，其圍繞該第一護環(huán)一驟回元件，連接該調(diào)節(jié)器，并產(chǎn)生多個第二電性載子；一第三護環(huán)，是該第一導(dǎo)電型，其圍繞該驟回元件的周圍；一第一護環(huán)控制電路，連接該第一及第三護環(huán)，以控制該第一及第三護環(huán)在正常高壓操作下連接至一低壓，在靜電事件下浮接；以及一第二護環(huán)控制電路，連接該第二護環(huán)，控制該第二護環(huán)在該正常高壓操作下連接至一高壓，在該靜電放電事件下浮接。
該裝置除上述必要技術(shù)特征外，在具體實施過程中，還可補充如下技術(shù)內(nèi)容其中該第一及第三護環(huán)與第二護環(huán)在該正常高壓操作下分別收集該多個第一電性載子與第二電性載子，以升高該觸發(fā)電壓及維持電壓，在該靜電放電事件下不收集該多個第一電性載子與第二電性載子，以降低該觸發(fā)電壓及維持電壓。
其中該調(diào)節(jié)器包括一二極管串。
其中該二極管串包括一二極管數(shù)目與該觸發(fā)電壓及維持電壓具有一線性關(guān)系。
其中該驟回元件包括一NMOS晶體管。
其中該第一電性載子是空穴。
其中該第二電性載子是電子。
其中該第一導(dǎo)電型是P型。
其中該第一護環(huán)控制電路包括一NMOS晶體管。
其中該第二護環(huán)控制電路包括一NMOS晶體管。
其中在該靜電放電事件下包括一寄生的硅控整流器形成在該調(diào)節(jié)器及驟回元件之間。
其中該硅控整流器包括一寄生的PNP晶體管及NPN晶體管。
本發(fā)明還提供一種用于權(quán)利要求1所述裝置的高壓輸入墊的靜電放電保護方法，其特征是包括下列步驟；連接一調(diào)節(jié)器至該高壓輸入墊，以調(diào)節(jié)觸發(fā)電壓及維持電壓，并產(chǎn)生多個第一電性載子；在該調(diào)節(jié)器的周圍形成一第一導(dǎo)電型的第一護環(huán)；在該第一護環(huán)的周圍形成一第二導(dǎo)電型的第二護環(huán)，該第二導(dǎo)電型相反于該第一導(dǎo)電型；連接一驟回元件至該調(diào)節(jié)器，產(chǎn)生多個第二電性載子；在該調(diào)節(jié)器的周圍形成一該第一導(dǎo)電型的第三護環(huán)；以及控制該第一及第二護環(huán)與第三護環(huán)，在靜電放電事件下浮接，以降低觸發(fā)電壓及維持電壓。
該方法除上述必要技術(shù)特征外，在具體實施過程中，還可補充如下技術(shù)內(nèi)容更包括下列步驟在正常高壓操作下連接該第一及第三護環(huán)到一低壓，使該第一及第三護環(huán)收集該多個第一電性載子；以及在正常高壓操作下連接該第二護環(huán)到一高壓，使該第二護環(huán)收集該多個第二電性載子，以升高該觸發(fā)電壓及維持電壓。
其中該降低該觸發(fā)電壓及維持電壓的步驟包括下列步驟；使該第一及第三護環(huán)浮接；使該第二護環(huán)浮接；該多個第一電性載子加速該驟回元件的觸發(fā)；在該調(diào)節(jié)器及驟回元件之間產(chǎn)生一寄生的硅控整流器以及該多個第二電性載子加速該硅控整流器的觸發(fā)，以降低該觸發(fā)電壓及維持電壓。
其中該調(diào)節(jié)觸發(fā)電壓及維持電壓的步驟包括于該輸入墊及驟回元件之間導(dǎo)通一二極管串。
根據(jù)本發(fā)明，一種高壓輸入墊的靜電放電保護裝置包括一調(diào)節(jié)器連接該輸入墊、一第一護環(huán)圍繞在調(diào)節(jié)器的周圍、一第二護環(huán)圍繞在第一護環(huán)之外、一驟回元件連接該調(diào)節(jié)器、一第三護環(huán)圍繞在驟回元件的周圍、一第一護環(huán)控制電路連接該第一及第三護環(huán)、以及一第二護環(huán)控制電路連接該第二護環(huán)，其中該調(diào)節(jié)器用來調(diào)整該ESD保護裝置的觸發(fā)電壓及維持電壓的大小。當(dāng)連接輸入電壓時，調(diào)節(jié)器A驟回元件分別釋出過多的第一及第二電性載子，而在正常高壓操作下，第一及第二護環(huán)控制電路控制該三個護環(huán)分別有效地連接到一高壓及一低壓，使該三個護環(huán)能分別收集過多的第一及第二電性載子，因而使該ESD保護裝置具有較高的觸發(fā)電壓及維持電壓；反之，在ESD事件下，該第一及第二護環(huán)控制電路控制該三個護環(huán)浮接，因此，使得該三個護環(huán)無法收集過多載子，進(jìn)而加速驟回元件的觸發(fā)，同時，在調(diào)節(jié)器及驟回之間形成一寄生的硅控整流器(Silicon Controlled Rectifier SCR)，而無法被收集的過多載子亦加速該寄生SCR的觸發(fā)，因而使得該ESD保護裝置具有較低的觸發(fā)電壓及維持電壓。
本發(fā)明的優(yōu)點在于在正常高壓操作下具有較高的觸發(fā)電壓及維持電壓，而在靜電放電事件下具有較低的觸發(fā)電壓及維持電壓。
由以下對具體實施例并結(jié)合附圖所作的詳細(xì)敘述，將能夠更清楚地了解本發(fā)明，其上述及其他目的及優(yōu)點將會變得更明顯。


圖1是傳統(tǒng)的高壓輸入墊的ESD保護裝置。
圖2是圖1裝置的電流-電壓曲線圖。
圖3是本發(fā)明的高壓輸入墊的ESD保護裝置的示意圖。
圖4是圖3的一實施例。
圖5是圖4的剖面圖。
圖6是圖5在正常高壓操作下的示意圖。
圖7是圖5在ESD事件下的示意圖。
圖8是圖6及圖7的電流-電壓曲線圖。
圖9A是圖4中P型環(huán)控制電路的實施例。以及圖9B是圖4中N型環(huán)控制電路的實施例。
具體實施例方式
圖3是根據(jù)本發(fā)明的ESD保護裝置20的示意圖。其中輸入墊202是供連接輸入電壓至一存儲器電路，調(diào)節(jié)器204連接該輸入電壓，驟回元件206連接在調(diào)節(jié)器204及一參考電位之間，護環(huán)208及209分別圍繞在調(diào)節(jié)器204及驟回元件206的周圍，護環(huán)210圍繞在護環(huán)208之外，護環(huán)控制電路212分別連接護環(huán)208及209，以及護環(huán)控制電路214連接護環(huán)210。調(diào)節(jié)器204用來調(diào)整ESD保護裝置20的觸發(fā)電壓及維持電壓的大小。當(dāng)輸入電壓連接至輸入墊202時，調(diào)節(jié)器204及驟回元件206分別釋放出過多的第一及第二電性載子，而該ESD保護裝置20在正常高壓操作下，護環(huán)控制電路212及214分別控制該三個護環(huán)208、209及210使護環(huán)206，208及210分別收集該過多的第一及第二電性載子，因而使該ESD保護裝置20具有較高的觸發(fā)電壓及維持電壓，如圖8的曲線40；反之，在ESD事件下，護環(huán)控制電路212及214分別控制該三個護環(huán)206、208及209呈浮接，因而使得護環(huán)208、209及210無法收集過多載子，進(jìn)而加速驟回元件206的觸發(fā)，同時，調(diào)節(jié)器204及驟回元件206之間形成一寄生的SCR(圖3中未示)，而無法被收集的過多載子亦加速該寄生SCR的觸發(fā)，因而使得該ESD保護裝置20具有較低的觸發(fā)電壓及維持電壓，如圖8的曲線50。
圖4及圖5是圖3的一實施例的電路圖及側(cè)面圖，如圖所示，ESD保護裝置30包括一二極管串304連接輸入墊302、一P型環(huán)308圍繞在二極管串304的周圍、一N型環(huán)310圍繞在P型環(huán)308之外、一NMOS晶體管306。其漏極連接二極管串304的輸出，而柵極及源極連接在一起并連接到一參考電位、一P型環(huán)309圍繞在NMOS晶體管306的周圍、一P型環(huán)控制電路312連接P型環(huán)308及309、以及一N型環(huán)控制電路314連接N型環(huán)310。其中二極管串304的二極管數(shù)目會影響保護裝置30的觸發(fā)電壓及維持電壓。其關(guān)系式如下VtcVtn+n×Vd；VhcVhn+n×Vd。
其中，Vtc是保護電路30的觸發(fā)電壓，Vtn是NMOS晶體管306的觸發(fā)電壓，n是二極管串304的二極管數(shù)目，Vd是單一二極管的導(dǎo)通壓降。Vhc是保護電路30的維持電壓，Vhn是NMOS晶體管306的維持電壓。由上述可如，二極管串304中二極管的數(shù)目n愈多，則保護電珞30的觸發(fā)電壓Vtc及維持電壓Vhc愈高，反之則愈小。NMOS晶體管306接收經(jīng)過二極管串304降壓的輸入電壓，該降壓后的輸入電壓會對NMOS晶體管306充電，當(dāng)?shù)竭_(dá)NMOS晶體管306的觸發(fā)電壓Vtn時，會迅速驟回至維持電壓Vhn。再者，當(dāng)連接輸入電壓時，二極管串304產(chǎn)生過多的空穴316，而NMOS晶體管306產(chǎn)生過多的電子318。如圖5所示。
圖6是裝置30在正常高壓操作下的示意圖，如圖所示，P型環(huán)控制電路312使P型環(huán)308及309有效的連接到一參考電位，而N型環(huán)控制電路314使N型環(huán)310有效的連接到電源電壓Vcc，因此，二極管串304所產(chǎn)生的過多空穴316會被P型環(huán)308及309所收集，而NMOS晶體管306所產(chǎn)生的過多電子318會被N型環(huán)310所收集，因而不會形成寄生的SCR，所以該ESD保護裝置30的觸發(fā)電壓Vtc及維持電壓Vhc的大小僅受二極管串304及NMOS晶體管306的控制，裝置30在正常高壓操作下具有較高的觸發(fā)電壓及維持電壓，如圖8中的曲線40。
圖7是裝置30的ESD事件下的示意圖，如圖所示，P型環(huán)控制電路312使得P型環(huán)308及309呈浮接，同樣地，N型環(huán)控制電路314亦使N型環(huán)310呈浮接，由于護環(huán)308、309及310均浮接，故無法收集過多的空穴及電子，其中無法被收集的空穴將增加基底電流使得NMOS晶體管306更容易被觸發(fā)，而且無法被收集的過多空穴及電子在二極管串304與NMOS晶體管306之間產(chǎn)生一寄生的SCR320，其包括一寄生的PNP晶體管322及一寄生的NPN晶體管324，被觸發(fā)的NMOS晶體管306將會提供更多的電子來加速SCR320的觸發(fā)，故可得到較低的觸發(fā)電壓Vtc及維持電壓Vhc，其I-V曲線如圖8中的曲線50。
圖8是圖4的ESD保護裝置30的I-V曲線圖，其中曲線40表示在正常高壓操作下的I-V曲線，而曲線50表示在ESD事件下的I-V曲線，如圖所示，曲線40的觸發(fā)電壓42及維持電壓44均高于所輸入的高壓60，故在正常操作下即使NMOS晶體管306被觸發(fā)亦不致?lián)p毀，而曲線50的觸發(fā)電壓52及維持電壓54均低于圖2中的觸發(fā)電壓16及維持電壓18，故可得到更好的ESD特性。
圖9A是圖4中P型環(huán)控制電路312的一實施例，其使用一NMOS晶體管70當(dāng)作P型環(huán)控制電路312，NMOS晶體管70的漏極連接至P型環(huán)308及309，其源極連接至參考電位，在正常高壓下其柵極連接到電源電壓Vcc以導(dǎo)通漏極與源極使P型環(huán)308及309連接參考電位，使P型環(huán)308及309能收集空穴；而在ESD事件下，其柵極將浮接以切斷漏極與源極之間的導(dǎo)通，使P型環(huán)308及309浮接，故P型環(huán)208及309無法收集空穴。圖9B是圖4中N型環(huán)控制電路314的一實施例，其使用一NMOS晶體管80當(dāng)作N型環(huán)控制電路314，NMOS晶體管80的漏極連接至N型環(huán)310，其源極連接至電源電壓Vcc，而其柵極在正常高壓下連接至電源電壓Vcc使N型環(huán)310連接至電壓Vcc，使N型環(huán)310收集過多的電子，在ESD事件下，該柵極浮接以切斷漏極與源極的導(dǎo)通使N型環(huán)310浮接，故N型環(huán)310將無法收集過多的電子。
以上對于本發(fā)明的較佳實施例所作的敘述是為闡明的目的，而無意限定本發(fā)明精確地為所揭露的形式，基于以上的教導(dǎo)或從本發(fā)明的實施例學(xué)習(xí)而作修改或變化是可能的。實施例是為解說本發(fā)明的原理以及讓熟習(xí)該項技術(shù)者以各種實施例利用本發(fā)明在實際應(yīng)用上而選擇及敘述，本發(fā)明的技術(shù)思想企圖由權(quán)利要求書的范圍及其均等來決定。
權(quán)利要求
1.一種高壓輸入墊的靜電放電保護裝置，其特征是包括一調(diào)節(jié)器，連接該輸入墊，用以調(diào)節(jié)該保護裝置的觸發(fā)電壓及維持電壓，并產(chǎn)生多個第一電性載子；一第一護環(huán)，是第一導(dǎo)電型，其圍繞該調(diào)節(jié)器；一第二護環(huán)，是相反于該第一導(dǎo)電型的第二導(dǎo)電型，其圍繞該第一護環(huán)一驟回元件，連接該調(diào)節(jié)器，并產(chǎn)生多個第二電性載子；一第三護環(huán)，是該第一導(dǎo)電型，其圍繞該驟回元件的周圍；一第一護環(huán)控制電路，連接該第一及第三護環(huán)，以控制該第一及第三護環(huán)在正常高壓操作下連接至一低壓，在靜電事件下浮接；以及一第二護環(huán)控制電路，連接該第二護環(huán)，控制該第二護環(huán)在該正常高壓操作下連接至一高壓，在該靜電放電事件下浮接。
2.根據(jù)權(quán)利要求1所述的高壓輸入墊的靜電放電保護裝置，其特征是其中該第一及第三護環(huán)與第二護環(huán)在該正常高壓操作下分別收集該多個第一電性載子與第二電性載子，以升高該觸發(fā)電壓及維持電壓，在該靜電放電事件下不收集該多個第一電性載子與第二電性載子，以降低該觸發(fā)電壓及維持電壓。
3.根據(jù)權(quán)利要求1所述的高壓輸入墊的靜電放電保護裝置，其特征是其中該調(diào)節(jié)器包括一二極管串。
4.根據(jù)權(quán)利要求3所述的高壓輸入墊的靜電放電保護裝置，其特征是其中該二極管串所包括的二極管數(shù)目與該觸發(fā)電壓及維持電壓具有一線性關(guān)系。
5.根據(jù)權(quán)利要求1所述的高壓輸入墊的靜電放電保護裝置，其特征是其中該驟回元件包括一NMOS晶體管。
6.根據(jù)權(quán)利要求1所述的高壓輸入墊的靜電放電保護裝置，其特征是其中該第一電性載子是空穴。
7.根據(jù)權(quán)利要求1所述的高壓輸入墊的靜電放電保護裝置，其特征是其中該第二電性載子是電子。
8.根據(jù)權(quán)利要求1所述的高壓輸入墊的靜電放電保護裝置，其特征是其中該第一導(dǎo)電型是P型。
9.根據(jù)權(quán)利要求1所述的高壓輸入墊的靜電放電保護裝置，其特征是其中該第二導(dǎo)電型是N型。
10.根據(jù)權(quán)利要求1所述的高壓輸入墊的靜電放電保護裝置，其特征是其中該第一護環(huán)控制電路包括一NMOS晶體管。
11.根據(jù)權(quán)利要求1所述的高壓輸入墊的靜電放電保護裝置，其特征是其中該第二護環(huán)控制電路包括一NMOS晶體管。
12.根據(jù)權(quán)利要求2所述的高壓輸入墊的靜電放電保護裝置，其特征是其中在該靜電放電事件下包括一寄生的硅控整流器形成在該調(diào)節(jié)器及驟回元件之間。
13.根據(jù)權(quán)利要求12所述的高壓輸入墊的靜電放電保護裝置，其特征是其中該硅控整流器包括一寄生的PNP晶體管及NPN晶體管。
14.一種用于權(quán)利要求1所述裝置的高壓輸入墊的靜電放電保護方法，其特征是包括下列步驟；連接一調(diào)節(jié)器至該高壓輸入墊，以調(diào)節(jié)觸發(fā)電壓及維持電壓，并產(chǎn)生多個第一電性載子；在該調(diào)節(jié)器的周圍形成一第一導(dǎo)電型的第一護環(huán)；在該第一護環(huán)的周圍形成一第二導(dǎo)電型的第二護環(huán)，該第二導(dǎo)電型相反于該第一導(dǎo)電型；連接一驟回元件至該調(diào)節(jié)器，產(chǎn)生多個第二電性載子；在該調(diào)節(jié)器的周圍形成一該第一導(dǎo)電型的第三護環(huán)；以及控制該第一及第二護環(huán)與第三護環(huán)，在靜電放電事件下浮接，以降低觸發(fā)電壓及維持電壓。
15.根據(jù)權(quán)利要求14所述的高壓輸入墊的靜電放電保護方法，其特征是更包括下列步驟在正常高壓操作下連接該第一及第三護環(huán)到一低壓，使該第一及第三護環(huán)收集該多個第一電性載子；以及在正常高壓操作下連接該第二護環(huán)到一高壓，使該第二護環(huán)收集該多個第二電性載子，以升高該觸發(fā)電壓及維持電壓。
16.根據(jù)權(quán)利要求14所述的高壓輸入墊的靜電放電保護方法，其特征是其中該降低該觸發(fā)電壓及維持電壓的步驟包括下列步驟；使該第一及第三護環(huán)浮接；使該第二護環(huán)浮接；該多個第一電性載子加速該驟回元件的觸發(fā)；在該調(diào)節(jié)器及驟回元件之間產(chǎn)生一寄生的硅控整流器以及該多個第二電性載子加速該硅控整流器的觸發(fā)，以降低該觸發(fā)電壓及維持電壓。
17.根據(jù)權(quán)利要求14所述的高壓輸入墊的靜電放電保護方法，其特征是其中該調(diào)節(jié)觸發(fā)電壓及維持電壓的步驟包括于該輸入墊及驟回元件之間導(dǎo)通一二極管串。
全文摘要
一種高壓輸入墊的靜電放電保護裝置，包括一調(diào)節(jié)器連接在該輸入墊與一驟回元件之間，在調(diào)節(jié)器的周圍形成第一護環(huán)及第二護環(huán)，在該驟回元件的周圍形成第三護環(huán)，第一護環(huán)控制電路及第二護環(huán)控制電路控制三個護環(huán)，使該保護裝置在正常高壓操作下具有較高的觸發(fā)電壓及維持電壓，而在靜電放電事件下具有較低的觸發(fā)電壓及維持電壓。
文檔編號G11C16/10GK1525489SQ0310536
公開日2004年9月1日 申請日期2003年2月26日 優(yōu)先權(quán)日2003年2月26日
發(fā)明者劉孟煌, 賴純祥, 蘇醒, 盧道政 申請人:旺宏電子股份有限公司