集成電路高壓兼容靜電放電的電源鉗制電路的制作方法
【專利摘要】本發(fā)明公開了集成電路高壓兼容靜電放電的電源鉗制電路，采用PMOS晶體管、NMOS晶體管、電阻與二極管相結(jié)合的設(shè)計(jì)電路，在能夠有效的釋放靜電放電（ESD）電流的同時(shí)，避免了使用比較大的電阻和電容而帶來的浪費(fèi)芯片面積的問題。本發(fā)明通過使用薄柵低壓NMOS晶體管作為電容器，代替了傳統(tǒng)的電容器，大大減小了設(shè)計(jì)版面，節(jié)約了芯片面積，在電路中應(yīng)用二極管，使電路適應(yīng)2.5V的電源電壓，保證薄柵低壓NMOS晶體管作為電容器使用時(shí)充、放電通路順暢，確保能夠有效的泄放靜電放電（ESD）電流。
【專利說明】集成電路高壓兼容靜電放電的電源鉗制電路

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種電源鉗制電路，尤其是一種用于集成電路高壓兼容靜電放電的電 源鉗制電路。

【背景技術(shù)】
[0002] 目前，一般的RC觸發(fā)的電源鉗制電路，為了能夠有效的泄放靜電放電（ESD)電流， RC時(shí)間常數(shù)需要設(shè)計(jì)為0. 5US-1US，如此大的RC時(shí)間常數(shù)需要比較大的電容和電阻，所以 在集成電路版圖設(shè)計(jì)時(shí)，電阻和電容需要比較大版圖面積，造成了芯片面積的浪費(fèi)。


【發(fā)明內(nèi)容】

[0003] 為了解決上述技術(shù)問題，本發(fā)明提供了用于集成電路高壓兼容靜電放電的電源鉗 制電路，通過在電路中設(shè)置由NOMS晶體管和PMOS晶體管組成的反相器、BigFET晶體管、 NMOS晶體管、二極管以及電阻，解決了現(xiàn)有技術(shù)中存在的浪費(fèi)芯片面積的技術(shù)問題。
[0004] 為了實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案是：用于集成電路高壓兼容靜電放電 的電源鉗制電路，包括有二極管、電阻、PMOS晶體管、NMOS晶體管以及由PMOS晶體管與NMOS 晶體管組成的反相器，其特征在于： 電阻I的一端連接在電源上，另一端連接在二極管II的陽極，二極管II的陰極連接在 二極管ΠΙ的陽極，二極管III的陰極連接在二極管I的陽極，二極管I的陰極連接在二極 管II的陽極，NMOS晶體管I的柵極連接在二極管III陰極上，NMOS晶體管I的漏極與源極接 地； PMOS晶體管I與NMOS晶體管11組成反相器I，PMOS晶體管II與NMOS晶體管III組成 反相器II，PMOS晶體管Iπ與NMOS晶體管IV組成反相器III,PMOS晶體管I、PMOS晶體管 II與PMOS晶體管III的漏極連接電源，NMOS晶體管II、NM0S晶體管III與NMOS晶體管IV 的源極接地，反相器I輸入端接二極管II的陽極，反相器I輸出端連接反相器II的輸入端， 反相器II的輸出端連接反相器III的輸入端； NMOS晶體管Y的柵極連接反相器III的輸出端，漏極連接電源，源極接地； 電阻II的一端連接NMOS晶體管V的柵極，另一端接地。
[0005]NMOS晶體管V為BigFET晶體管。
[0006] 本發(fā)明的有益效果在于：本發(fā)明采用上述結(jié)構(gòu)，通過使用NMOS晶體管作為電容 器，代替了傳統(tǒng)的電容器，大大減小了設(shè)計(jì)版面，節(jié)約了芯片面積，在電路中應(yīng)用二極管，使 電路適應(yīng)2. 5V的電源電壓，保證NMOS晶體管作為電容器使用時(shí)充、放電通路順暢，確保能 夠有效的泄放靜電放電（ESD)電流。

【專利附圖】

【附圖說明】
[0007] 圖1:為本發(fā)明的結(jié)構(gòu)示意圖。
[0008] 圖2 :為本發(fā)明的使用效果仿真圖。

【具體實(shí)施方式】
[0009] 下面結(jié)合附圖對本發(fā)明作詳細(xì)描述。
[0010] 如圖1所示的用于集成電路高壓兼容靜電放電的電源鉗制電路，包括有二極管、 電阻、PMOS晶體管、NMOS晶體管以及由PMOS晶體管與NMOS晶體管組成的反相器，其特征在 于： 電阻I4的一端連接在電源上，另一端連接在二極管2的陽極，二極管II2的陰極連接 在二極管III3的陽極，二極管III3的陰極連接在二極管I1的陽極，二極管I1的陰極連 接在二極管Π2的陽極，NMOS晶體管I16的柵極連接在二極管m3陰極上，NMOS晶體管 I 16的漏極與源極接地； PMOS晶體管I10與NMOS晶體管II5組成反相器I13,PMOS晶體管Π11與NMOS晶 體管III6組成反相器II14,PMOS晶體管III12與NMOS晶體管IV7組成反相器III15， PMOS晶體管I10、PMOS晶體管π11與PMOS晶體管III12的漏極連接電源，NMOS晶體管 II5、NMOS晶體管III6與NMOS晶體管IY7的源極接地，反相器I13輸入端接二極管II2的陽極，反相器13輸出端連接反相器Π14的輸入端，反相器Π14的輸出端連接反相器 III 15的輸入端； NMOS晶體管V8為BigFET晶體管，其柵極連接反相器III15的輸出端，漏極連接電源， 源極接地； 電阻II9的一端連接NMOS晶體管V8的柵極，另一端接地。
[0011] 靜電放電（ESD)脈沖施加在VDD和GND之間，反相器I13輸入端為低電壓，反相器 I13的輸出端為高電壓，反相器II14的輸出端為低電壓，NMOS晶體管V8柵節(jié)點(diǎn)為高電 壓，NMOS晶體管V8開啟導(dǎo)通ESD電流。
[0012] 本發(fā)明的RC觸發(fā)電路采用1.2V柵氧的NMOS晶體管I16作為電容器使用，其氧 化層比較薄，單位面積電容比較大，電路中的其他MOS管采用2. 5V柵氧化層MOS管，以適應(yīng) 2. 5V的電源電壓。RC觸發(fā)電路串聯(lián)的二極管Π2和二極管III3用于提高RC觸發(fā)電路的 耐受電壓，使電路可以做到2. 5V高壓兼容，以適應(yīng)2. 5V的電源電壓，同時(shí)可以保持NMOS晶 體管I16作為電容器使用時(shí)充電通路順暢。二極管I1用于保持NMOS晶體管I16作為電 容器使用時(shí)放電通路順暢。采用此設(shè)計(jì)，RC時(shí)間常數(shù)仍然需要0.5US-1US，但是電容面積 可以大大減小，從而大大減小芯片面積。
[0013] 如圖2所示，采用Cadencespectre仿真所得的HBML3A脈沖下各個(gè)節(jié)點(diǎn)的電壓 和電流情況。在HBM脈沖下，從仿真結(jié)果可以發(fā)現(xiàn)，NMOS晶體管V8柵節(jié)點(diǎn)泄放的靜電放電 (ESD)電流從I. 25A開始隨著平穩(wěn)下降，到達(dá)750us之后電流為趨于平緩，近乎為0,可以看 出，NMOS晶體管V8泄放了全部靜電放電（ESD)電流。
【權(quán)利要求】
1. 集成電路高壓兼容靜電放電的電源鉗制電路，包括有二極管、電阻、PMOS晶體管、 NMOS晶體管以及由PMOS晶體管與NMOS晶體管組成的反相器，其特征在于： 電阻《 (4)的一端連接在電源上，另一端連接在二極管H (2)的陽極，二極管M (2)的陰極 連接在二極管W (3)的陽極，二極管IB (3)的陰極連接在二極管1(1)的陽極，二極管1(1)的 陰極連接在二極管H (2)的陽極，NMOS晶體管i (16)的柵極連接在二極管III (3)陰極上，NMOS 晶體管I (16)的漏極與源極接地； PMOS晶體管I (10)與NMOS晶體管Ii (5)組成反相器i(13)，PM0S晶體管Il (11)與NMOS晶 體管W (6)組成反相器H (14)，PMOS晶體管Hi (12)與NMOS晶體管IV (7)組成反相器Hl (15)， PMOS晶體管I (10)、PM0S晶體管i? (11)與PMOS晶體管_ (12)的漏極連接電源，NMOS晶體管 1? (5)、NM0S晶體管IH (6)與NMOS晶體管IV+ (7)的源極接地，反相器I U3)輸入端接二極管Il (2)的陽極，反相器I (13)輸出端連接反相器〖1(14)的輸入端，反相器i!( 14)的輸出端連接 反相器_ (15)的輸入端； NMOS晶體管V (8)的柵極連接反相器Hl (15)的輸出端，漏極連接電源，源極接地； 電阻1? (9)的一端連接NMOS晶體管V (8)的柵極，另一端接地。
2. 根據(jù)權(quán)利要求1所述的集成電路高壓兼容靜電放電的電源鉗制電路，其特征在于：所述的NMOS晶體管V (8)為BigFET晶體管。
【文檔編號】H02H9/04GK104332976SQ201410663954
【公開日】2015年2月4日 申請日期:2014年11月20日 優(yōu)先權(quán)日:2014年11月20日
【發(fā)明者】蔡小五, 高哲, 呂川, 魏俊秀, 閆明, 梁超, 劉興輝 申請人:遼寧大學(xué)