專利名稱：加速信號線對之間的信號均衡的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及一種用于改進半導(dǎo)體存儲器中的位線均衡(equalization)的系統(tǒng)和方法。
DRAM行訪問周期的位線均衡和預(yù)充電部分表示增加存儲器操作的平均等待時間和降低可以執(zhí)行的行訪問速率的操作的總開銷。降低這一等待時間的難題的部分原因在于典型的DRAM結(jié)構(gòu)，它通過協(xié)助擴大DRAM單元陣列來最大化每單元區(qū)域的存儲量。較大的DRAM單元陣列需要高電容的長位線。因此，位線需要相對大量的電流，以快速改變位線上的電壓，這些如美國專利號為5,623,446的Hisada等人的美國專利中所述。
Hisada等人描述了一種用于給半導(dǎo)體存儲器提供升壓電路的系統(tǒng)。升壓電路在試圖減少預(yù)充電時間的時間的所選部分期間升高預(yù)充電和均衡裝置的門電路電壓。
然而，這種方法需要較大的功率，這是許多裝置所不需要的。
同時，大型DRAM陣列的寬度要求同時預(yù)充電和均衡上千條位線。激活的位線的太多數(shù)量限制了用于各個位線對的預(yù)充電和均衡裝置的驅(qū)動強度。這是為了避免與較大峰值聚集電流相關(guān)的問題。
與常用的DRAM結(jié)構(gòu)相比較，用于嵌入應(yīng)用程序的新DRAM結(jié)構(gòu)通常關(guān)注性能而不是密度。通過增加將全部存儲器細分為更多子陣列的次數(shù)來獲得新DRAM。小型激活的子陣列允許使用比常用存儲器裝置高的驅(qū)動、快速的預(yù)充電和均衡電路。在Lee的美國專利號為6,023,437的專利中對這種結(jié)構(gòu)進行了描述。
Lee描述一種半導(dǎo)體裝置，其中在分段為部件中的存儲器與鄰近存儲器共用感測放大器。該半導(dǎo)體包括阻止與未使用的存儲器部件相關(guān)的位線的阻止電路。該半導(dǎo)體通過改進阻止電路的操作可以降低位線預(yù)充電的時間。然而，由于位線材料的分布式電阻和容量的寄生特性，這種方法遇到關(guān)于可以使位線的均衡周期縮短多少的基本限制。
通常，通過創(chuàng)建兩個存儲器操作的不同類來最小化較慢的位線均衡和預(yù)充電的等待時間的影響。第一類包括塊訪問。塊訪問需要整行或整列訪問，以便訪問存儲器的位置。第二類包括頁訪問。頁訪問典型地比塊訪問快得多，且僅需要列訪問到先前塊操作留下的開路的行。由于在眾多計算與通信應(yīng)用程序的存儲器訪問模式中統(tǒng)計的空間位置，頁訪問的效率在于降低平均等待時間。即，連續(xù)的存儲器訪問有相當(dāng)大的概率是訪問同一行。
然而，這種結(jié)構(gòu)是許多應(yīng)用程序不需要的，例如計算確定性的實時控制和數(shù)字信號處理，或至少是最小化存儲性能確定的級別，而不考慮存儲器地址訪問模式。一種解決方法是為每個存儲操作執(zhí)行完整的行和列訪問，并在結(jié)束操作時自動地結(jié)束行訪問。不幸地是，即使使用高度細分的、小型子陣列DRAM結(jié)構(gòu)，由于當(dāng)前DRAM設(shè)計與布局實施，位線材料的分布式電阻-電容(RC)的寄生特性會限制這種DRAM結(jié)構(gòu)的性能。
因此，本發(fā)明的目的是提供一種均衡電路，避免或消除一個或多個上述弊端。

發(fā)明內(nèi)容
根據(jù)本發(fā)明實施例，提供一種用于均衡位線對之間的信號的電路。該電路包括耦合在一對位線之間、用于均衡信號的第一均衡元件，該第一均衡元件鄰近這對位線的第一端。該電路還包括預(yù)充電元件，該單元耦合在一對位線之間，以便將這對位線預(yù)充電到預(yù)定的電壓，該預(yù)充電元件的位置與第一均衡元件鄰近。該電路也包括耦合在一對位線之間、用于均衡信號的第二均衡元件，該第二均衡元件位于沿著位線對上的預(yù)定位置。具有位于位線對上的多個均衡元件的結(jié)果是預(yù)充電和均衡功能要比常規(guī)方法執(zhí)行的快。
正如

圖1a所示，設(shè)置在電路100中的感測放大器104和預(yù)充電電路106一起位于存儲單元陣列的同一邊，以供各個位線對使用?？蛇x地，如圖1b所示，感測放大器104和預(yù)充電均衡電路106可以一起位于存儲單元陣列的相對端，以用于鄰近的位線對。此外，感測放大器104和預(yù)充電均衡電路106可以分別位于存儲單元陣列的相對端，以用于各個位線對(未示出)。
眾所周知，由預(yù)充電電路106執(zhí)行位線預(yù)充電和均衡。預(yù)充電和均衡電路106包括三個n溝道晶體管N1、N2和N3。晶體管N1的漏極和源極耦合在位線對102的真位線102a和輔助位線102b之間。均衡晶體管N1的柵極耦合到均衡啟動線110上。
晶體管N2的漏極與位線對的真位線102a連接。N2的源極與N3的漏極和位線預(yù)充電電壓Vblp112兩者連接。N3的源極耦合在位線對102的輔助位線102b上。N2和N3兩者的柵極耦合在均衡線110上。
晶體管N1均衡在相關(guān)的真位線102a和輔助位線上的電壓，而晶體管N2和N3分別驅(qū)動真位線102a和102b，使之達到預(yù)充電電壓電平。
在DRAM讀期間，位線感測放大器104感測真位線102a與輔助位線102b之間的、由存取的存儲單元內(nèi)的相關(guān)充電時讀操作引起的電壓差。感測放大器104放大電壓差，直到具有較高電壓的位線升高到大約正電源電壓Vdd，而具有較低電壓的位線降低到大約接地電源電壓Vss。典型地，位線預(yù)充電電壓Vblp112被設(shè)置為接近Vdd和Vss之間的中間值。
理論上，預(yù)充電電壓僅需要晶體管N1，因為當(dāng)真位線102a和輔助位線102b一起通過N1短路時，通過在這兩條位線之間共用充電可以獲得預(yù)充電的電壓。實際上，然而，漏電、電容性的耦合、位線電容的非對稱性和其它影響需要提供一些通過晶體管N2和N3的電流，以將存儲位線對102恢復(fù)到位線預(yù)充電電壓Vblp112。
參考圖2a，一概由數(shù)字200表示位線對102的電路圖。電路200包括預(yù)充電電路106和存儲單元存取晶體管105。如前所述，該預(yù)充電和均衡電路是位于位線對102一端的晶體管N1、N2和N3。由于位線102的較小的寬度，所以位線具有很大的分布式RC寄生特性。盡可能地將位線緊密地置在一起，以便高存儲密度，由此位線的寬度處于最小化，或接近最小化值。
此外，附在位線上的存儲單元存取晶體管105具有增加到分布式RC寄生特性上的相關(guān)的漏極電容。RC寄生特性引起了均衡位線對102所需的時間的增加。因此，均衡和預(yù)充電位線對的所需時間近似與存儲陣列中位線長度的平方成比例。
參考圖2b，由數(shù)字250表示圖2a所示的電路的等效模型。等效模型250描述了存儲單元陣列中的電阻和電容單元用做與實際電路表示的電阻和電容等效的電阻器與電容器。
參考圖3a，由數(shù)字300表示降低根據(jù)本發(fā)明實施例、用于預(yù)充電位線對所需的時間的電路。該電路包括多個位線對102、字線108、存儲單元存取晶體管105和位于各個位線對102的一端的感測放大器104和預(yù)充電電路106。電路300還包括位于相對于感測放大器104與預(yù)充電和均衡電路106的位線對一端的附加晶體管N4 302。
晶體管N4的漏極耦合到真位線102a上，而N4的源極耦合到輔助位線102b上。N4的柵極耦合到均衡允許線110。針對RC延遲，附加晶體管N4有效地將位線的長度減半，并降低執(zhí)行位線均衡需要的時間和預(yù)充電時間。典型地，與在先技術(shù)相比較，均衡和預(yù)充電時間降低了75％。晶體管N4的位置比它提供的額外驅(qū)動更重要。
因此，沿著位線對的至少一個附加的均衡晶體管確保了位線對的分布式電容，以及相關(guān)存儲單元晶體管更容易克服由附加均衡晶體管提供的附加驅(qū)動。特別地對于嵌入存儲器應(yīng)用程序來說，很容易由預(yù)充電和均衡時間的結(jié)果的降低來補償實現(xiàn)附加均衡晶體管所需要的每位線對的附加區(qū)域。這種時間的降低，結(jié)果是，極大地降低了存儲器存取的全部遲延，由此提供的嵌入存儲器的實施的主要優(yōu)點多于分離的常用存儲器的實施。
參考圖3b，由數(shù)字350表示上述電路的可選實施例。與圖1b相似，用于各位線對的感測放大器104與預(yù)充電和均衡電路106一起位于存儲單元陣列的相對位置，以改變位線對。因此，附加的晶體管N4也在存儲單元陣列的相對端，以用于鄰近的位線對。
參考圖4a，由數(shù)字400表示包括存儲單元存取晶體管105的位線對。接著參考圖4b，由數(shù)字450表示與物理電路等效的電路。等效電路450提供模型，描述存儲單元陣列中的電阻和電容單元，以及各個晶體管N1和N4僅負責(zé)均衡和預(yù)充電一半長度的位線對。結(jié)果是，與預(yù)充電和均衡操作相關(guān)的延遲變得與平方的位線長度的四分之一(1/4)成比例，即，延遲∝(位線長度)2。
參考圖5a和5b分別由數(shù)字500和550表示位線對電路的另一個可選的實施例。在圖5a和5b中，附加的位線均衡晶體管N4被置于存儲單元陣列的中間。在這些情況中，可能要較多地減少晶體管N1的尺寸，因為僅需要補償感測放大器和列存儲裝置的電容。晶體管N4的中心位置足以將位線對102的分布式RC延遲的有效長度減半，由此允許減少晶體管N1的尺寸。實質(zhì)上，由于晶體管的中心位置，它的均衡效果在位線對的兩端體現(xiàn)出來。結(jié)果是，與晶體管N4置于位線對的相對端的情況相比，降低了晶體管N1的均衡效果。即，可以減少N1的尺寸。
除了圖5a和5b所示的配置之外，由于在該陣列中部內(nèi)的緊密空間(未示出)，附加位線均衡晶體管N4的布置也可以是在各個鄰近位線對上交錯排列。通過交錯排列，它意味著均衡晶體管N4置于中點的左邊和右邊，以用于鄰近的位線對。感測放大器與預(yù)充電和均衡晶體管N1、N2和N3最好是布置在與N4裝置的位置相同的一端，但不是布置在陣列的末端?？梢允褂眠@種交錯排列的配置，以便不需要增加位線對之間的空間。如果附加的位線均衡晶體管N4直接置于各個晶體管N4的下方，就需要增加位線對之間的空間。
通常，本發(fā)明可以適用于其它情形，其中長對的數(shù)據(jù)線用于差動地或雙線地傳輸數(shù)據(jù)，以及在數(shù)據(jù)項傳輸之間均衡信號對。這種系統(tǒng)包括高性能SRAM、以陣列形式設(shè)置的其它類型的電子存儲器，和在數(shù)字信號處理器與微處理器的數(shù)據(jù)路徑內(nèi)的長的、高輸出端數(shù)數(shù)據(jù)總線。
雖然在上述說明中使用了n溝道晶體管，但是本領(lǐng)域的普通技術(shù)人員也很清楚怎樣使用p溝道晶體管。此外，雖然參考特定實施例描述了本發(fā)明，本領(lǐng)域的普通技術(shù)人員應(yīng)該明白本發(fā)明會有各種修改，而不偏離所附的本發(fā)明的權(quán)利要求的精神和范圍。
權(quán)利要求
1.一種均衡位線對之間信號的電路，所述電路包括(a)第一均衡元件，耦合在所述位線對之間、用于均衡所述信號，所述第一均衡元件鄰近所述位線對的第一端；(b)預(yù)充電元件，耦合在所述位線對與預(yù)充電電壓之間，以便將所述位線對預(yù)充電到所述預(yù)定電壓，所述預(yù)充電元件置于所述第一均衡元件的鄰近處；以及(c)第二均衡元件，耦合在所述位線對之間、用于均衡所述信號，以及所述第二均衡元件位于沿著所述位線上的預(yù)定位置。
2.如權(quán)利要求1所述的電路，其特征在于所述電路還包括(a)存儲單元，包括電容器和將所述電容器耦合到所述位線對上的存取晶體管；和(b)感測放大器，耦合到所述位線對上，用于感測和放大存儲在所述存儲單元中的數(shù)據(jù)。
3.如權(quán)利要求2所述的電路，其特征在于所述均衡元件包括耦合在所述位線對之間的晶體管和該晶體管響應(yīng)均衡信號。
4.如權(quán)利要求3所述的電路，其特征在于所述預(yù)充電元件包括用于將所述預(yù)充電電壓耦合到所述位線對其中之一的串聯(lián)耦合晶體管對，所述串聯(lián)耦合的晶體管響應(yīng)所述的均衡信號。
5.如權(quán)利要求4所述的電路，其特征在于所述晶體管是n溝道晶體管。
6.如權(quán)利要求5所述的電路，其特征在于所述串聯(lián)耦合晶體管是n溝道晶體管。
7.如權(quán)利要求4所述的電路，其特征在于所述晶體管是p溝道晶體管。
8.如權(quán)利要求5所述的電路，其特征在于所述串聯(lián)耦合晶體管是p溝道晶體管。
9.如權(quán)利要求4所述的電路，其特征在于所述第二均衡元件的預(yù)定位置接近于所述數(shù)據(jù)線的第二端。
10.如權(quán)利要求4所述的電路，其特征在于所述第二均衡元件的預(yù)定位置鄰近所述數(shù)據(jù)線的所述第一端和第二端的中點處。
11.如權(quán)利要求4所述的電路，其特征在于所述電路還包括多條位線對。
12.如權(quán)利要求1所述的電路，其特征在于所述第二均衡元件的預(yù)定位置決定了所述信號的均衡率。
13.一種均衡信號線對之間的信號的電路，所述電路包括(a)第一均衡元件，耦合在所述信號線對之間、用于均衡所述信號，所述第一均衡元件鄰近所述信號線對的第一端；(b)預(yù)充電元件，耦合在所述信號線對與預(yù)充電電壓之間，以便將所述信號線對預(yù)充電到所述預(yù)定電壓，所述預(yù)充電元件置于所述第一均衡元件的鄰近處；以及(c)第二均衡元件，耦合在所述信號線對之間、用于均衡所述信號，以及所述第二均衡元件位于沿著所述位線上的預(yù)定位置。
全文摘要
一種用于均衡位線對之間的信號的電路。該電路包括耦合在一對位線之間、用于均衡信號的第一均衡元件，該第一均衡元件鄰近這對位線的第一端。該電路還包括預(yù)充電元件，該單元耦合在一對位線之間，以便將這對位線預(yù)充電到預(yù)定的電壓，該預(yù)充電元件位于第一均衡元件的鄰近。該電路也包括耦合在一對位線之間、用于均衡信號的第二均衡元件，該第二均衡元件位于位線上的預(yù)定位置。具有位于位線對上的多個均衡元件的結(jié)果是，預(yù)充電和均衡功能要比常規(guī)方法的快。
文檔編號G11C7/12GK1454385SQ00819733
公開日2003年11月5日 申請日期2000年8月31日 優(yōu)先權(quán)日2000年7月7日
發(fā)明者保羅·德莫內(nèi) 申請人:睦塞德技術(shù)公司