技術(shù)編號：6755607
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明通常涉及一種用于改進半導(dǎo)體存儲器中的位線均衡(equalization)的系統(tǒng)和方法。DRAM行訪問周期的位線均衡和預(yù)充電部分表示增加存儲器操作的平均等待時間和降低可以執(zhí)行的行訪問速率的操作的總開銷。降低這一等待時間的難題的部分原因在于典型的DRAM結(jié)構(gòu)，它通過協(xié)助擴大DRAM單元陣列來最大化每單元區(qū)域的存儲量。較大的DRAM單元陣列需要高電容的長位線。因此，位線需要相對大量的電流，以快速改變位線上的電壓，這些如美國專利號為5,623,446的His...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學(xué)習(xí)原理，如您想要源代碼請勿下載。