專利名稱：一種安全存儲卡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及便攜式個人計算機(jī)領(lǐng)域，更具體地說，涉及一種在可移動的數(shù)字信息環(huán)境中保持?jǐn)?shù)據(jù)安全性的系統(tǒng)。
個人信息的安全性一直受到不斷地關(guān)注。已經(jīng)通過鎖、代碼和保密包(pockets)保證安全性。隨著信息采取了新的形式，要求有新的方法來滿足這一變化的情況。
從歷史上看，信息的安全性一直通過使用簽名、憑證和相片來保證。電子設(shè)備例如自動取款機(jī)在保密方法中增加了編碼卡和個人識別碼(PINs)。計算機(jī)系統(tǒng)繼續(xù)使用口令。
最近，一種“智能卡”被用作保密工具。這種“智能卡”是一種小的微型計算機(jī)，具有可寫的非易失存儲器和簡單的輸入/輸出接口，它被制成單片形式并包在塑料的“信用卡”內(nèi)。它有一些外焊點(diǎn)(pads)，使其可以連接到專門設(shè)計的設(shè)備上。包含在卡的微機(jī)中的程序和這一設(shè)備相互配合，使卡中非易失存儲器的數(shù)據(jù)可被讀取或按照所需的算法進(jìn)行修改，包括改變口令。已實(shí)現(xiàn)了專門的技術(shù)用來保護(hù)存儲信息并根據(jù)情況作出各種許可。例如，在名稱為“SingleChip Microprocessor with On—Chip ModifiableMemory”的美國專利4,382,279中，披露了一種允許非易失存儲器自動編程的結(jié)構(gòu)，它被包括在同一芯片上作為處理和控制單元，如同其它系統(tǒng)一樣，微處理器只保護(hù)同一芯片上的存儲器。
“智能卡”已被用于簡化識別處理并作為有價值信息的實(shí)際存放地。在這種情況下，與過去大部分情況一樣，“鍵”的實(shí)際存在以及某些專門知識被用作證實(shí)或辨認(rèn)處理的一部分。在上述情況下，識別是希望進(jìn)入的人和固定的裝置例如安全保護(hù)裝置或自動出納機(jī)之間的對話。
獨(dú)立式的計算設(shè)備的可攜帶性的當(dāng)前狀況使得實(shí)際的鍵和辨認(rèn)裝置變得更小、更易攜帶，因而更易丟失或被竊。而且，計算設(shè)備能夠進(jìn)行重復(fù)的試探來猜試或推論與識別處理有關(guān)的專門知識或口令。如果辨認(rèn)裝置或設(shè)備也在盜竊者的控制之下，情況特別如此。更槽糕的是，現(xiàn)在技術(shù)允許并鼓勵隨身攜帶大量的易于被竊的機(jī)密信息。
現(xiàn)在，筆記本或亞筆記本(subnotebook)大小的計算機(jī)提供了一種功能強(qiáng)的獨(dú)立環(huán)境，它允許進(jìn)行大量的計算，因而需要附加的數(shù)據(jù)存儲容量。這最初是通過裝有程序和數(shù)據(jù)的小型化硬盤設(shè)備來滿足。雖然在這些系統(tǒng)中經(jīng)常使用口令保護(hù)，但這不能完全地保護(hù)住機(jī)密的數(shù)據(jù)。這是因?yàn)槭紫?，辨認(rèn)裝置本身是易受損害的。不過，更重要的是，含有這些數(shù)據(jù)的盤驅(qū)動器可被移走從而在一個更易進(jìn)行數(shù)據(jù)分析的設(shè)置中被存取。在這種情況下，只有某種形式的加密能夠保護(hù)數(shù)據(jù)。盤存取的性質(zhì)使得這是可能的，而沒有性能和成本障礙。這種系統(tǒng)的一個例子披露于名稱為“Integrated Circuit Card”的美國專利4,985,920中。
最近出現(xiàn)的快速存儲器(flash memory)和可移動的“存儲卡”使得便攜計算機(jī)的體積和功率消耗大為減小。快速存儲器把隨機(jī)存取存儲器(RAM)的靈活性和盤的性能結(jié)合起來?，F(xiàn)在，這些技術(shù)的結(jié)合允許包含高達(dá)20兆字節(jié)的數(shù)據(jù)而不需要電源，并采用信用卡大小的可攜帶封裝。這些數(shù)據(jù)可以出現(xiàn)在主機(jī)系統(tǒng)中，或者好象是被含在常規(guī)的盤驅(qū)動器中，或者好象是主存儲器的擴(kuò)展。這些技術(shù)的發(fā)展可使系統(tǒng)體積減少到這樣的程度，即可把其放在口袋里而不放在手袋或手提箱中。
因而，數(shù)據(jù)及其主機(jī)系統(tǒng)就更容易丟失或被竊，同時利用加密來保護(hù)存儲數(shù)據(jù)就更加困難，因?yàn)檫@成為性能和成本的主要障礙。
因而，本發(fā)明的主要目的在于提供一種具有安全存儲器子系統(tǒng)的便攜式數(shù)字系統(tǒng)。
本發(fā)明的另一個目的在于提供一種存儲卡，如果把其從便攜數(shù)字系統(tǒng)中移出，它仍可以受到保護(hù)。
本發(fā)明的另一個目的在于提供一種存儲卡，其中如果把卡的芯片從這種卡中移出，卡的芯片仍可以受到保護(hù)。
上述目的由本發(fā)明的最佳實(shí)施例中的安全卡來實(shí)現(xiàn)。這種安全存儲卡包括裝在一單個半導(dǎo)體芯片上的微處理器，以及一個或多個非易失的可尋址的存儲器芯件。微處理器芯片和非易失存儲器芯片共同連接到用來向這種非易失的存儲芯片傳送地址、數(shù)據(jù)和控制信息的內(nèi)部卡總線上。微處理器包括可尋址的非易失存儲器，用來存儲包括若干鍵值的信息、配置信息以及用來在內(nèi)部總線上控制地址、數(shù)據(jù)和控制信息傳送的程序指令信息。芯片存儲器由若干塊或組(banks)構(gòu)成，每塊具有多個可尋址的位置。
按照本發(fā)明，每個存儲芯片包括安全控制邏輯電路。在最佳實(shí)施例中，這些電路包括非易失鎖存儲器，非易失鎖存啟動元件和易失的存取控制存儲器，它們各自都可在微處理器的控制下被加載。更具體地說，微處理器首先在非易失鎖存儲器中裝入鎖值，并重置鎖存儲啟動元件禁止存取。此后，微處理器按照配置信息的規(guī)定對存取控制存儲器進(jìn)行加載。這種信息只有在微處理器已確定用戶已成功地完成了與主計算機(jī)預(yù)定的辨認(rèn)處理之后才被加載。每個存儲器的安全邏輯電路根據(jù)裝載在存儲芯片的存取控制存儲器中的配置信息來允許對存儲在快速存儲器的選定地址塊中的信息的讀取。周期性地要求用戶成功地執(zhí)行與主計算機(jī)的辨認(rèn)處理，并根據(jù)存取控制存儲器的允許，使用戶繼續(xù)讀取信息。在最佳實(shí)施例中，通過標(biāo)準(zhǔn)接口，例如符合個人計算機(jī)存儲卡國際協(xié)會(PCMCIA)標(biāo)準(zhǔn)的接口，將主計算機(jī)與存儲卡相聯(lián)。
本發(fā)明結(jié)合了“智能卡”和“存儲卡”技術(shù)，它對于在已經(jīng)實(shí)現(xiàn)了電子小型化的“嚴(yán)格安全”的環(huán)境中利用快速存儲技術(shù)來保護(hù)大量數(shù)據(jù)來說，是關(guān)鍵的。此外，本發(fā)明能夠利用這兩種技術(shù)的改善和提高。
此外，本發(fā)明的安全邏輯電路通過減少對快速存儲器的基本邏輯電路的改變量的方式，被結(jié)合在快速存儲器中并與其一起操作。更具體地說，快速存儲器可以以安全的方式進(jìn)行操作，也可以以非安全的方式被操作，此時安全邏輯電路被旁路，從而使快速存儲器在好象不存在這種電路的情況下被操作。當(dāng)快速存儲器的非易失鎖存儲器的內(nèi)容被消除時，就進(jìn)入非安全方式。這一般表示一個未編程的或完全抹掉的快速存儲器，它通常抹成預(yù)定狀態(tài)(即全部為“1”狀態(tài))。
由于對快速存儲器和“存取控制處理器”(ACP)增加了少量的邏輯，快速存儲器的內(nèi)容就成為安全的而無需數(shù)據(jù)加密。因此，本發(fā)明去掉了對大塊數(shù)據(jù)來說相當(dāng)費(fèi)時的加密數(shù)據(jù)和解密數(shù)據(jù)的操作。
在操作中，ACP定期地促使用戶進(jìn)入某些辨認(rèn)形式。這可以是口令、PIN、在書寫面上的特定點(diǎn)所進(jìn)行的特定筆計算機(jī)的“手勢”、語音指令或“用戶的聲音打印”。方法隨系統(tǒng)而變化。可編程的ACP使用戶可以改變辨認(rèn)的具體內(nèi)容和提醒的頻率。用于辨認(rèn)的代碼以及鎖和存取控制存儲器所需的數(shù)據(jù)被存儲在ACP的非易失存儲器內(nèi)，該存儲器和ACP在同一芯片上，因而受到保護(hù)。
如上所述，成功的辨認(rèn)使ACP啟動或連續(xù)地啟動用于存取的快速存儲器的全部的或選定的塊。失敗則使得無法進(jìn)行對快速存儲器的存取。這樣，和“死人窒息”相似，沒有成功地完成辨認(rèn)的任何失敗將使得快速存儲器的數(shù)據(jù)受到保護(hù)。此外，由用戶發(fā)出的指令也可以使存取被禁止。而且，當(dāng)?shù)谝淮螐臄嚯娗闆r下加上電源時，存取被封鎖，從而保護(hù)存儲器的內(nèi)容直到第一次辨認(rèn)被成功地完成為止。
這樣，如果存儲卡或它的主處理器丟失、被竊、斷電或無人管理，存儲器的數(shù)據(jù)就被立即或是在當(dāng)前周期的辨認(rèn)結(jié)束之后馬上被保護(hù)以不能存取。在被竊情況下，即使存儲卡被打開并進(jìn)行電子試探，或是存儲器芯片被移走并放在另一裝置中，存儲器數(shù)據(jù)也可以受到保護(hù)以防止存取。
本發(fā)明的上述目的和優(yōu)點(diǎn)從下面結(jié)合附圖的說明中將被更好地理解。其中

圖1是本發(fā)明的含有存儲卡的系統(tǒng)的總體方塊圖。
圖2是圖1中的包括非易失存儲器的存取控制處理器(ACP)的詳圖。
圖3是本發(fā)明圖1的標(biāo)準(zhǔn)快速存儲器的改型的詳細(xì)方塊圖。
圖4和圖5是本發(fā)明的存儲卡進(jìn)行各種辨認(rèn)處理的流程圖。
圖1是安全便攜式手持計算系統(tǒng)1的框圖，它能用作個人計算機(jī)或作為事務(wù)處理器。系統(tǒng)1包括按照本發(fā)明構(gòu)成的存儲卡3，它通過總線102和主處理器5相連。主處理器5可以是掌上個人機(jī)的形式，例如由Hewlett—Packard制造的HP95LX。主處理器5包括液晶顯示器(LCD)5—2、鍵盤5—4、微處理器5—6、存儲器5—8以及串行接口5—10，它們?nèi)窟B結(jié)于總線106。存儲器5—8包括一個1兆字節(jié)只讀存儲器(ROM)和一個512K字節(jié)的隨機(jī)存儲器(RAM)。
存儲卡3和主處理器5之間的連接通過標(biāo)準(zhǔn)總線接口建立。在最佳實(shí)施例中，總線102符合個人計算機(jī)存儲卡國際協(xié)會(PCM-CIA)的標(biāo)準(zhǔn)。接口102提供通過標(biāo)準(zhǔn)接口芯片104和存儲卡總線105在主處理器5和存儲卡系統(tǒng)3之間傳送地址、控制和數(shù)據(jù)信息的通路?？偩€102、105和106各自都包括數(shù)據(jù)總線、控制總線和地址總線并通過所有此類總線提供連續(xù)的信號通路。例如，總線105包括地址總線105a、數(shù)據(jù)總線105b和控制總線105c。
PCMCIA總線標(biāo)準(zhǔn)已從在存儲卡上支持盤模擬的標(biāo)準(zhǔn)發(fā)展到允許隨機(jī)存取存儲數(shù)據(jù)的另一完全不同和標(biāo)準(zhǔn)。本發(fā)明的存儲卡借助于對隨機(jī)存儲位置的快速存取提供支持這一新標(biāo)準(zhǔn)的保護(hù)技術(shù)，而不用加密技術(shù)。通過控制把數(shù)據(jù)從存儲陣列送到主機(jī)的數(shù)據(jù)通路，本發(fā)明的存儲卡不用附加任何費(fèi)時的緩沖、解密或其它的在這一通路中的串行處理，就可以保護(hù)數(shù)據(jù)。
典型地說，用戶從鍵盤5—4操作系統(tǒng)1來進(jìn)行典型的操作，例如執(zhí)行在顯示器5—2上顯示信息并更新在存儲卡3中的文件中存儲的信息的列表(spreadsheet)和數(shù)據(jù)庫功能。主處理機(jī)5就通過總線102發(fā)出地址信息，以便檢索信息，且如果需要就將其更新，并將它與必要的地址和控制信息一道將這一信息發(fā)回存儲卡3。
如圖1所示，本發(fā)明的存儲卡3包括和總線105相連的存取控制處理器(ACP)10，以及若干(n)個CMOS快速存儲器芯片103a到103n，其每個都與總線105相連。ACP10一般和“智能卡”中使用的處理元件的類型相同。CMOS快速存儲器103a到103n可采用In-tel公司制造的快速存儲芯片的形式。例如，可以采用指定為Intel28F001BX 1M的Intel快速存儲芯片的形式，它包括8個128K字節(jié)×8CMOS快速存儲器。這樣，一個4M的快速存儲卡可以包括32個CMOS快速存儲器。即“n”＝32。
圖2是本發(fā)明最佳實(shí)施例的存取控制處理器(ACP)的方塊圖。如圖所示，ACP10包括被保護(hù)的非易失存儲器10—2、隨機(jī)存儲器(RAM)10—4、微處理器10—6、間隔計數(shù)器10—8以及與總線105相連的接口方塊10—10。非易失存儲器具有若干地址位置，其中存儲著辨認(rèn)信息和程序。更具體地說，存儲位置10—2a存儲一個或多個個人辨認(rèn)數(shù)(PINs)、協(xié)議順序或其它辨認(rèn)信息，用來證實(shí)用戶對系統(tǒng)的存取，并用來識別用戶在除去用于再辨認(rèn)所用的時間間隔值之外可以存取的在快速存儲器103a到103n中的塊。
存儲位置10—2b存儲用來保護(hù)每個快速存儲器103a到103n的鍵值或用來保護(hù)每個快速存儲器103a到103n的每個塊的代碼。
存儲位置10—2c存儲程序指令序列，用來進(jìn)行所需的辨認(rèn)操作，并用來清除系統(tǒng)，如果預(yù)置的失敗條件滿足的話。某些程序指令使用戶控制間隔計數(shù)器10—8的設(shè)定，它在當(dāng)發(fā)生用戶再辨認(rèn)時建立。再辨認(rèn)間隔限定中斷之間的時間，并用來對主機(jī)5發(fā)出需要使用戶再輸入PIN或其它口令來進(jìn)行用戶身份識別的中斷。間隔計數(shù)10—8通過總線102接收來自主機(jī)5的時鐘脈沖，并由用戶根據(jù)其工作環(huán)境設(shè)置。例如，在家里，用戶可以斷開計時器(即把其置為最大值)，或設(shè)定時間間隔為1小時。在飛機(jī)上，用戶可以設(shè)定它為10分鐘以加強(qiáng)保護(hù)。如此處所述，用戶在每次電源接通時被提醒再檢查這一間隔的設(shè)定，從而強(qiáng)制進(jìn)行定期的再辨認(rèn)，以確保安全。
圖3是快速存儲器103a到103n的詳細(xì)的方塊圖。只示出了存儲器103a的詳細(xì)的邏輯電路，因?yàn)?03b到103n的結(jié)構(gòu)和103a相同。
快速存儲器103a基本上包括兩部分，一部分含有本發(fā)明的安全存取控制電路，另一部分含有快速存儲器的基本的或標(biāo)準(zhǔn)的邏輯電路。
由圖3可見，本發(fā)明的安全控制電路包括32位鍵寄存器、32位易失鎖寄存器33、12位延遲計數(shù)器32、比較器電路39、全部為1(ONES)的檢查信號電路38、非易失鎖存儲器35、一位非易失鎖存儲啟動元件36、易失的存取控制存儲器43、存取修正允許與門34以及輸出或門45，其布置如圖所示。將會注意到，這部分接收來自包括在基本邏輯部分中的指令寄存器50的由不同16進(jìn)制值(例如31H到38H)表示的指令控制信號。這些信號表明通過數(shù)據(jù)總線105b由指令寄存器50從ACP10接收的指令組的不同數(shù)據(jù)值。這些指令對由快速存儲器通常使用的指令組是一種重要的擴(kuò)充。標(biāo)準(zhǔn)的快速存儲器指令采用由28F001BX快速存儲器利用的指令形式。這些指令在已經(jīng)公開的由Intel公司出版的“存儲器產(chǎn)品”中描述過，在此用作參考。本發(fā)明用的指令如表1所示。
參看表1，所示的第一指令是裝載鎖存儲器指令，它用來使隨機(jī)數(shù)產(chǎn)生的鎖值裝進(jìn)每個存儲器103a到103n中的非易失鎖存儲器(LM)35中。每個存儲器103a到103n可以具有不同的鎖值或相同的鎖值，由用戶的安全需要而定。鎖值通過鍵(K)寄存器31在1位的非易失存儲元件36控制下裝進(jìn)LM35。表1的重置鎖存儲啟動指令用于重置存儲元件36。這防止了存儲在LM35中的鎖值被改變，因?yàn)榇鎯υ?6一旦被重置鎖存儲啟動指令重置，就不能再被設(shè)置。LM35的非易失內(nèi)容在接通電源時被傳送到L寄存器33。將會注意到鎖存儲器35的位置和地點(diǎn)是由設(shè)計決定的。例如，存儲器35可以作為對于存儲陣列54的擴(kuò)充來實(shí)現(xiàn)。
表1的裝載鍵寄存器指令被用于裝載鍵寄存器31并設(shè)置延遲計數(shù)器32。減少延遲計數(shù)器指令用來通過ACP對延遲計數(shù)器32的內(nèi)容減1。允許讀存儲塊和禁止讀存儲塊指令由ACP10使用，以便在存取控制存儲器43的裝載期間允許或禁止對存儲器陣列54的不同的存儲塊的存取。
表2
裝載鎖存儲器(31H)這一指令當(dāng)并且只當(dāng)鎖存儲啟動36輸出信號為TRUE時，才把鍵寄存器31的內(nèi)容復(fù)制到非易失鎖存儲器35中。
重置鎖存儲啟動(33H)這一指令重置鎖存儲啟動邏輯元件36，從而禁止裝載或改變鎖存儲器35。
裝載鍵寄存器(32H)這一指令使鍵寄存器31的原有內(nèi)容移動一個字節(jié)(從LSB向MSB)并把“鍵值”從ACP10裝入鍵存儲的LSB。
此外，它把延遲計數(shù)器32設(shè)定為其最大值，即全部為1。
減小延遲計數(shù)器(35H)這一指令使延遲計數(shù)器32的內(nèi)容減1。延遲計數(shù)器必須等于零以允許對存儲器陣列54的隨后的讀取。
允許讀存儲塊(34H)這一指令當(dāng)并且僅當(dāng)?shù)刂沸拚试S信號37為TRUE時才設(shè)置地地址控制存儲器43中的相應(yīng)于存儲器塊地址(MBA)的位。這允許對選定塊的讀存取。
禁止讀存儲塊(38H)這一指令重置在地址控制存儲器43中的相應(yīng)于存儲器塊地址的位。
詳細(xì)地研究表1之后可以看出，表1也表示用于每個附加指令的總線周期操作。對于需要兩個總線周期的每個指令在每個第一總線周期期間，指令寄存器50接收由ACP10產(chǎn)生的通過總線105的數(shù)據(jù)總線105a和輸入緩沖器51發(fā)出的8位指令。指令寄存器50調(diào)整所選的邏輯元件，從而從數(shù)據(jù)總線105b接收在第二總線周期期間執(zhí)行指令所需的信息。如圖所示，第二總線周期被規(guī)定為無法用(N/A)，因?yàn)橹刂面i存儲啟動和減少延遲計數(shù)器指令僅需一個周期。
在正常操作期間，K寄存器31用裝載鍵寄存器指令用從存儲位置10—2b收到的鍵值裝載，并且延遲計數(shù)器被置為其最大值。延遲計數(shù)器32響應(yīng)于由ACP10接收到的連續(xù)的減小延遲計數(shù)器指令，被全部減小到零，并產(chǎn)生零計數(shù)輸出信號41，將它加到與門34的輸入端。
每個延遲計數(shù)器32限制當(dāng)竊賊把芯片移出并將其放在“非法卡”上并給處理器或設(shè)備編程以重復(fù)試探猜測每個存儲芯片的鍵入值時對快速存儲器103a到103n進(jìn)行存取試探的次數(shù)。換句話說，計數(shù)器32確保必須進(jìn)行足夠多的嘗試才能非法進(jìn)入快速存儲器。選擇鍵和延遲計數(shù)器的參數(shù)使得這種測試占用不合理的時間。
更具體地說，鍵寄存器31存儲大約4千兆(232)個不同的組合。在最佳實(shí)施例中，延遲計數(shù)器32是一個12位計數(shù)器。假定延遲計數(shù)器32每微秒減少1，在猜測鍵值時的每次試探將需要212次或4毫秒。ACP10知道正確的鍵值后，在首次建立時只發(fā)生4毫秒延遲。猜測鍵值的隨機(jī)試探對于50％的成功概率將需要231次償試。這將需要231×212毫秒或102天來猜測鍵值。這時間足能阻止大多數(shù)竊賊。當(dāng)然，通過改變鍵和延遲計數(shù)器32的參數(shù)可以提供更長或較短的時間。
在本發(fā)明的存儲卡被盜，并被放入“非法主機(jī)”中時，ACP10利用已知技術(shù)限制竊賊為猜測PIN而償試的次數(shù)。這種技術(shù)可以包括鎖住存取或者如果不正確的猜測次數(shù)的閾值被超過時就破壞數(shù)據(jù)。
在快速存儲器103a首次辨認(rèn)操作期間，響應(yīng)4個連續(xù)的裝載鍵寄存器指令(即數(shù)據(jù)總線105b是一個字節(jié)寬的總線)，鍵值被裝進(jìn)32位K寄存器31中。延遲計數(shù)器32被強(qiáng)制為其最大值(全部為1)，并由ACP10在連續(xù)的第一總線周期發(fā)出減小延遲計數(shù)器指令來減少。當(dāng)延遲計數(shù)器被減為零時，則發(fā)出零計數(shù)信號41，它被加在與門34的一個輸入端。
如果存儲在K寄存器31中的鍵值等于存儲在相應(yīng)的L寄存器33中的鎖值，則表示用戶對主機(jī)5提供了正確的身份，然后比較邏輯39將比較相等信號42加到與門34的另一輸入端。這便使與門34在其輸出端產(chǎn)生存取改變允許信號37，它在ACP10的控制下啟動對存取控制存儲器43的寫入。這又相應(yīng)地允許對存儲陣列54的讀取。
存取控制存儲器43的存儲陣列54的每一塊/組包括1位的易失存儲。這些位作為快速存儲器通電順序的一部分被清為零。為了使數(shù)據(jù)從存儲器103a中讀出，相應(yīng)于被尋址存儲塊的位必須為邏輯1。當(dāng)并且僅當(dāng)存取改變允許信號37是TRUE真時，這些位才由ACP10發(fā)出允許讀存儲塊指令而被設(shè)置。
如表1所示，在允許讀存儲塊指令的第二個總線周期期間，存儲陣列54的被選定的存儲塊的三個高階地址位通過地址總線105c被發(fā)出，并由數(shù)據(jù)總線105a向指令寄存器50重復(fù)發(fā)出十六進(jìn)制的指令識別碼。這導(dǎo)致在存取控制存儲器43中的尋址位的位置被寫為1。在最佳實(shí)施例中，允許讀存儲塊指令序列被重復(fù)8次，因?yàn)榇鎯﹃嚵?4由每塊16K字節(jié)的8塊構(gòu)成。ACP10可以采用類似方式通過發(fā)出禁止讀存儲塊指令序列來限制存取所選的塊。
當(dāng)存儲陣列54的任一塊的位置的內(nèi)容被讀出時，在每一快速存儲讀周期期間，本發(fā)明的存取控制存儲器43的輸出作為允許輸入被送到輸出緩沖器52。這就是說，可以發(fā)生讀周期，然而，在沒有合適的塊存取控制存儲門信號時，禁止通過輸出緩沖器52讀出數(shù)據(jù)。更具體地說，在最佳實(shí)施例的情況中，存取控制存儲器43包括8個可單獨(dú)尋址的位存儲元件連接于每個存儲元件的輸入的3至8位地址譯碼器以及連接于每個存儲元件的輸出的1至8輸出多路轉(zhuǎn)換器電路。每個地址的三個高階地址位被譯碼，并被用于為其內(nèi)容要被改變的塊選擇存儲元件。類似地，相同的三位被用來為含有被讀出的快速存儲器位置的塊選擇存儲元件的輸出。
如果鎖存儲器35被完全抹掉，即全部為1，如L寄存器33的內(nèi)容全部為1所表示的那樣，則輸出緩沖器52總是被允許的。這就是說，當(dāng)鎖寄存器33含有“全為1”時，便從全為1檢測元件38向或門15發(fā)出信號用來啟動輸出緩沖器52。這將快速存儲器103a置于非安全模式。這便使本發(fā)明所有的安全邏輯電路被旁路。因而，同樣的快速存儲芯片可用于安全的和非安全的應(yīng)用，這導(dǎo)致降低成本。
如圖3所示，快速存儲基本邏輯電路包括存儲陣列54、指令寄存器50、輸入/輸出邏輯電路60、地址鎖存器56、寫狀態(tài)機(jī)61、清除電壓系統(tǒng)62、輸出多路轉(zhuǎn)換器53、數(shù)據(jù)寄存器55、輸入緩沖器51、輸出緩沖器52和狀態(tài)寄存器58，如圖所示。如上所述的快速存儲器103a的基本邏輯電路采取包括在由Intel公司制造的28F001BX的快速存儲器中的電路形式。因?yàn)檫@種電路是常規(guī)的，它們將根據(jù)需要的程度進(jìn)行說明。關(guān)于這種電路的其它信息，可以參考由Intel公司在1992年出版的名稱為“存儲器產(chǎn)品”、序列號為210830的出版物中3—109頁到3—134頁。如圖3所示，快速存儲器基本電路接收若干個輸入信號(A0—A16)、地址、數(shù)據(jù)信號(D00—D07)以及控制信號(CE、WE、DE、PWD和VPP)。這些信號在表2中說明。
表2.信號說明符號 名稱和功能A0—A16 存儲器地址的地址輸入。
在寫周期內(nèi)，地址在內(nèi)部鎖存D00—D07 數(shù)據(jù)輸入/輸出在存儲器寫周期內(nèi)輸入數(shù)據(jù)和指令；在存儲和狀態(tài)讀周期內(nèi)輸出數(shù)據(jù)。當(dāng)芯片未被選擇或輸出被禁止時，數(shù)據(jù)指針為高時有作用并浮向三態(tài)斷。在寫周期內(nèi)，數(shù)據(jù)在內(nèi)部被鎖存。CE芯片允許啟動裝置的控制邏輯、輸入緩沖區(qū)、譯碼器和傳感放大器。CE為低時有作用，CE為高時不選擇存儲器裝置并減少功率消耗到備用水平。PWD 功率下降將裝置置為深功率下降模式。PWD為低時有作用；PWD為高時控制正常操作。PWD＝VHH允許存儲塊編程。PWD是低而起作用時，也鎖住清除或?qū)懖僮?，以在電源轉(zhuǎn)換期間提供數(shù)據(jù)保護(hù)。OE輸出允許在讀周期期間通過數(shù)據(jù)緩沖器控制裝置的輸出。OE為低時起作用。WE寫允許。控制對指令寄存器和陣列塊的寫。WE為低時起作用。地址和數(shù)據(jù)在WE脈沖的上升沿被鎖住。Vpp清除/程序電源。用于清除陣列的塊或每個塊的編程字節(jié)。注意當(dāng)Vpp＜VppMax時，存儲器內(nèi)容不能改變。
如表2所示，芯片允許(CE)，寫允許處理器(WE)以及輸出允許(OE)信號從主機(jī)5通過總線102和控制總線105b被加到指令寄存器50和I/O邏輯60，并被分開以控制專門的邏輯塊。功率下降(PWD)信號也被加于指令寄存器50，以便使快速存儲器完成表2規(guī)定的操作。這一信號可用于根據(jù)需要清除快速存儲安全控制部分的易失存儲元件，從而當(dāng)正常操作再重新開始時迫使用戶再辨認(rèn)。
一般地，快速存儲器的基本邏輯元件以下述方式操作。信息通過數(shù)據(jù)總線105a、輸入緩沖器51和數(shù)據(jù)寄存器55存儲在存儲陣列54中，其地址位置是由地址邏輯56收到的來自地址總線105c的地址所規(guī)定的存儲塊之一的位置。信息從存儲陣列54的塊的特定地址位置讀出，并通過輸出多路傳輸器53、輸出緩沖器52、數(shù)據(jù)總線105a和總線102送到主處理機(jī)5。狀態(tài)寄存器58被用于存儲寫狀態(tài)機(jī)的狀態(tài)、錯誤掛起狀態(tài)、清除狀態(tài)、程序狀態(tài)和Vpp狀態(tài)。
寫狀態(tài)機(jī)61控制塊清除并控制程序算法。程序/清除電壓系統(tǒng)62隨著Vpp值的變化用于清除存儲陣列54的塊或每個塊的編程字節(jié)(即Vpp為高時，可以進(jìn)行編程；如果Vpp為低時，存儲器54作為只讀存儲器)。
本發(fā)明的安全存儲卡的操作參照圖4和圖5的流程圖描述如下。在詳細(xì)說明這種操作之前，首先說明與存儲卡的制造、規(guī)格化和操作有關(guān)的步驟。
作為第一步，在制造卡時，ACP10為在存儲卡上的每個存儲芯片設(shè)定鎖值。通過把鍵值裝進(jìn)圖3的鎖存儲器做到這一點(diǎn)。這些值被存放在ACP的受保護(hù)的非易失存儲器10—2(即圖2中的鍵1—n)中。然后把鎖存儲允許元件36設(shè)定為零，以禁止再改變或讀取鎖存儲器的內(nèi)容。因?yàn)檫@些元件是非易失的，除非整個快速存儲芯片被清除，它們不能被改變。
作為第二步，在應(yīng)用規(guī)格化時，因?yàn)閷懖皇鼙Ｗo(hù)功能的影響，存儲卡就可用其數(shù)據(jù)或應(yīng)用軟件裝載。然后，ACP10利用與存儲器的塊結(jié)構(gòu)以及對每一存儲器的塊所施加的保護(hù)程度有關(guān)的信息裝載。
作為第三步，在用戶規(guī)格化時，用戶建立關(guān)于辨認(rèn)方式和頻率的參數(shù)以及所需的特定數(shù)據(jù)(例如個人識別碼(PINS))。這些信息被存儲在ACP的存儲器中。
作為第四步，在接通電源時，“鍵寄存器”、“存取改變允許”信號以及“存取控制存儲器”被初始化，從而禁止存取數(shù)據(jù)或?qū)Υ嫒】刂拼鎯ζ?3寫入。第一辨認(rèn)對話被起動。
在第一辨認(rèn)對話時，ACP10使用其主機(jī)5的服務(wù)提醒用戶并接收辨認(rèn)信息。如果辨認(rèn)沒有成功，就不再進(jìn)行操作；如果成功，每個存儲芯片的鍵寄存器就用在ACP存儲器中存儲的值來裝載。在這一操作期間，延遲計數(shù)器32在裝載之后的一段時間周期內(nèi)禁止芯片操作，從而使隨機(jī)試探成為無效過程。鍵寄存器的裝載使在每一芯片中的“存取改變允許”信號為TRUE。然后ACP10按照存儲的信息配置來裝載存取控制存儲器，從而實(shí)現(xiàn)存取。
作為第六步，在以后按照用戶的配置定期地執(zhí)行辨認(rèn)對話時，ACP10進(jìn)行附加的用戶辨認(rèn)(再辨認(rèn))。在失敗情況下，ACP10迫使全部存儲芯片為通電狀態(tài)，從而借助于清除存取控制存儲43并清除鍵寄存器31的內(nèi)容禁止對存儲器中數(shù)據(jù)的任何存取?，F(xiàn)在參照圖4和圖5，說明圖1的系統(tǒng)的操作。
圖4以方塊圖的形式表明各種操作模式。塊402和401表示兩個起動條件。在塊402中，用戶在預(yù)先加有電源的主機(jī)5中插入存儲卡3。在塊401，用戶對已安有存儲卡3的主機(jī)5通電。
在上述每個啟動操作中，在塊402期間，ACP10及其接口以常規(guī)方式被初始化，塊403清除全部“n”個K寄存器31和“n”個存取控制存儲器43，作為快速存儲器103a到103n內(nèi)部初始化序列的一部分。這便阻止了任何數(shù)據(jù)從存儲器103a到103n中被讀出，因?yàn)樵诿總€存儲器中的輸出緩沖器52是禁止的。作為通電的結(jié)果，鎖值從各個LMs35被裝進(jìn)“n”個L寄存器33。
此時，在塊404，ACP10向主機(jī)5發(fā)出中斷信號，主機(jī)5通過請求來自用戶的PIN或其它辨認(rèn)信息作出響應(yīng)。在塊405，ACP10由存儲在存儲位置10—2a中的程序檢查PIN或其它識別信息和存儲在存儲位置10—2a中的信息是否一致。如果不一致，決定塊406就計數(shù)一次錯誤，并且ACP10轉(zhuǎn)向塊404以重復(fù)試驗(yàn)。如果試驗(yàn)失敗達(dá)到了預(yù)置的次數(shù)，決定塊406就轉(zhuǎn)向塊407，使ACP10鎖住或破壞存儲器103a到103n的內(nèi)容。
如果在決定塊106中存在表明辨認(rèn)成功的匹配，則隨后在塊408中，ACP10通過裝載鍵寄存器指令用合適的鍵值從存儲位置10—2b裝載每個K寄存器31。塊409也重復(fù)地減少延遲計數(shù)器32的內(nèi)容，發(fā)出連續(xù)的減小延遲計數(shù)器指令，使其減少為二進(jìn)制的零，從而產(chǎn)生圖3中的零計數(shù)信號41。
在塊410中，用允許讀存儲器組指令的信息裝載每個存取控制存儲器43的位置，從而允許存取所選的相應(yīng)的快速存儲器103a到103n中的塊。
在塊411，ACP10在請求用戶再辨認(rèn)之前，等待由間隔計數(shù)器10—8發(fā)出的并存儲在存儲器位置10—2a中的信息所建立的預(yù)置時間間隔的結(jié)束。然后，在塊412，ACP10中斷主機(jī)5，以便請求用戶重新輸入PIN或其它要求的識別。
決定塊413核查PIN或從主機(jī)5收到的其它信息是否與存儲在存儲位置10—2a中的信息一致，并記錄間隔計時器10—8的輸出。用戶一般有30秒的預(yù)置時間間隔，在這間隔內(nèi)使辨認(rèn)信息進(jìn)入主機(jī)5。雖然時鐘在運(yùn)行，但如果決定塊413測試失敗，則塊414將其作為一次錯誤記錄下來。與此同時，它檢查是否收到錯誤的最大次數(shù)，并轉(zhuǎn)向重復(fù)塊412和413。如果錯誤數(shù)等于最大次數(shù)，那么在塊415中，APC10借助于連續(xù)加載鍵寄存器指令來清除快速存儲器K寄存器31，并用連續(xù)禁止讀存儲器指令清除存取控制存儲器43。然后，塊415轉(zhuǎn)向塊404，從而允許進(jìn)行新的“第一辨認(rèn)”操作。
如果在塊413中的試驗(yàn)成功，則K寄存器31保持不變(即保持以前由ACP加載的鍵值)，并允許用戶繼續(xù)操作系統(tǒng)1。在30秒已過去而決定塊413沒有收到PIN或其它信息的情況下，ACP10則如前一樣清除K寄存器31和存取控制存儲器43。
圖5是說明主機(jī)5如何響應(yīng)來自APC10的中斷請求以便響應(yīng)圖4的塊404和412而進(jìn)行辨認(rèn)。如圖所示，決定塊501等待來自ACP10的請求用戶再輸入PIN或其它信息的中斷。決定塊501當(dāng)收到來自塊404或412的中斷時，就轉(zhuǎn)向塊502。塊502在主機(jī)顯示器5—2上顯示對于PIN或其它信息的請求。塊503接收來自鍵盤的信息以及塊504中斷ACP10。塊5則把PIN送至ACP10。
本領(lǐng)域的技術(shù)人員可以理解，對本發(fā)明的實(shí)施例可以作出各種改型而不脫離其構(gòu)思。例如，本發(fā)明可以使用不同類型的非易失存儲器和不同的接口等。
雖然按照結(jié)構(gòu)和狀態(tài)說明了本發(fā)明的最好的形式，但是可以作出某些變化而不脫離本發(fā)明權(quán)利要求中所提出的本發(fā)明的構(gòu)思，并且在某些情況下，本發(fā)明的某些特點(diǎn)可被有利地使用。
權(quán)利要求
1.一種用于便攜式主計算機(jī)的安全存儲卡，所述存儲卡包括用來向所述主機(jī)傳送并自所述主機(jī)接收地址、數(shù)據(jù)和控制信息的被連接的微處理器，且所述微處理器包括可尋址的非易失存儲器，用來存儲包括多個鍵值和配置信息的信息；與所述微處理器相連的內(nèi)部總線，用于傳送地址、數(shù)據(jù)和控制信息，這些信息限定所述卡要進(jìn)行的操作；以及至少一個非易失的可尋址存儲器，和所述微處理器一起與所述部總線相連，用來接收所述地址、數(shù)據(jù)和控制信息，所述存儲器包括非易失存儲部分和安全控制部分，所述存儲部分含有由若干塊組成的存儲陣列，每個塊具有多個可尋址單元，以及控制邏輯裝置，用來進(jìn)行所述存儲操作，并且所述安全控制部分被連接到所述內(nèi)部總線、所述控制邏輯裝置以及所述存儲陣列，所述安全控制部分包括多個非易失和易失存儲裝置，用來存儲至少一個所述鍵值和與所述塊相關(guān)的配置信息；以及，存取控制邏輯裝置，它與所述控制邏輯裝置、所述存儲裝置相連，所述存取控制邏輯裝置只有在所述微處理器已經(jīng)確定預(yù)定的辨認(rèn)處理已與所述主計算機(jī)完成，并已經(jīng)啟動所述存取控制邏輯裝置從而允許從所述存儲陣列中按照所述配置信息讀出所述信息之后，才允許按所述配置信息讀取存儲在所述存儲陣列中所述塊中被尋址的一個所存儲的信息。
2.如權(quán)利要求1的存儲卡，其中所述微處理器和所述非易失存儲器被包括在半導(dǎo)體芯片上。
3.如權(quán)利要求1的存儲卡，其中所述卡還包括接口電路裝置，它把所述卡連接于所述主計算機(jī)，其中所述接口電路裝置和所述微處理器被包括在同一半導(dǎo)體芯片上。
4.如權(quán)利要求1的存儲卡，其中所述非易失存儲器和所述非易失存儲裝置是快速存儲器。
5.如權(quán)利要求1的存儲卡，其中一個所述非易失存儲裝置是一種鎖存儲器，用來存儲和所述一個鍵值相應(yīng)的鎖值，所述非易失裝置的第二個是一個鎖存儲允許元件，它與所述鎖存儲器相連，所述鎖存儲器最初用所述鎖值裝載，并且所述鎖存儲允許元件在所述微處理器的控制下轉(zhuǎn)換成禁止修改所述鎖值的狀態(tài)。
6.如權(quán)利要求2的存儲卡，其中所述鎖值的存儲和所述鎖存儲允許元件的轉(zhuǎn)換發(fā)生在所述存儲卡的最初制造期間。
7.如權(quán)利要求5的存儲卡，其中所述易失存儲裝置之一是可尋址的存取控制存儲器，它具有多個在數(shù)量上相當(dāng)于所述存儲陣列中所述塊數(shù)的位置，用來存儲所述配置信息，所述存取控制存儲器連接于所述內(nèi)部總線和所述存取控制邏輯裝置，所述存取控制存儲器只有在所述微處理器已確定所述預(yù)定辨認(rèn)處理已由所述主計算機(jī)首次成功地完成從而使得所述存取控制邏輯裝置允許所述存取控制存儲之后，才在所述微處理器的控制下被裝載。
8.如權(quán)利要求7的存儲卡，其中所述裝進(jìn)所述鎖存儲器中的鎖值全部為1，并且其中所述安全控制部分還包括全1檢測器電路，它和所述鎖存儲器相連，所述檢測器電路響應(yīng)所述全為1的鎖值產(chǎn)生一個信號，該信號有效地旁路所述安全控制部分，使所述非易失存儲器好象在所述安全控制控制部分已不存在時一樣地操作。
9.如權(quán)利要求7的存儲卡，其中當(dāng)所述存儲卡被第一次連接以與所述主計算機(jī)通信時，首先進(jìn)行所述預(yù)定的辨認(rèn)處理。
10.如權(quán)利要求9的存儲卡，其中所述存取控制裝置包括相連的用來接收來自所述鎖存儲器的所述鎖值的鎖寄存器、比較器電路、用來存儲由所述微處理器傳送給所述鍵寄存器的鍵值的鍵寄存器、用來存儲確定預(yù)定時間間隔的計數(shù)的延遲計數(shù)器以及與所述存取控制存儲器、所述比較器和所述延遲計數(shù)器相連的門裝置，所述比較器電路被連接于所述鎖和鍵寄存器以及所述門裝置，且所述門裝置和所述延遲計數(shù)器相連，用來響應(yīng)所述比較器電路產(chǎn)生存取修改允許信號，所述比較器電路當(dāng)所述延遲計數(shù)器已經(jīng)發(fā)出所述預(yù)定時間間隔結(jié)束的信號時，發(fā)出裝進(jìn)所述鎖寄存器的所述鎖代碼值之間的同一性比較信號，所述存取修改允許信號調(diào)整所述存取控制存儲器，以便裝載所述配置信息。
11.如權(quán)利要求10的存儲卡，其中所述控制邏輯裝置包括用來響應(yīng)由所述微處理器在控制每個存儲器芯片的所述安全控制部分的操作時所用的預(yù)定的指令組，來產(chǎn)生指令信號的電路。
12.如權(quán)利要求11的存儲卡，其中所述控制邏輯裝置響應(yīng)由微處理器產(chǎn)生的第一組所述預(yù)定指令，產(chǎn)生用來把所述鎖代碼值裝進(jìn)所述鎖存儲器的第一信號，所述第一個預(yù)定指令組在所述卡的最初制造期間產(chǎn)生。
13.如權(quán)利要求12的存儲卡，其中所述控制邏輯裝置響應(yīng)由所述微處理器產(chǎn)生的第二組所述預(yù)定指令，產(chǎn)生第二信號，用來使所述鎖存儲允許元件轉(zhuǎn)換為對所述存儲在所述鎖存儲器中的鎖值禁止所述讀出或所述修改的預(yù)定狀態(tài)。
14.如權(quán)利要求12的存儲卡，其中所述控制邏輯裝置響應(yīng)由所述微處理器產(chǎn)生的第三組所述預(yù)定指令，產(chǎn)生第三信號，用來用預(yù)定的一個所述鍵值對鍵存儲器加載，所述第三組預(yù)定指令只有當(dāng)所述微處理器已經(jīng)確定所述預(yù)定的辨認(rèn)處理已成功地完成之后才被所述微處理器產(chǎn)生。
15.如權(quán)利要求14的存儲卡，其中由所述控制邏輯裝置產(chǎn)生的所述第三信號同時迫使所述延遲計數(shù)器為一預(yù)定的計數(shù)值，用來建立所述預(yù)定時間間隔的開始，并且其中所述控制邏輯裝置響應(yīng)由所述微處理器產(chǎn)生的每個第四組所述預(yù)定指令使所述預(yù)定計數(shù)值減1，在所述預(yù)定指令組的第四組被執(zhí)行一預(yù)定數(shù)量后，所述延遲計數(shù)器發(fā)出所述時間間隔結(jié)束的信號。
16.如權(quán)利要求11的存儲卡，其中所述控制邏輯裝置響應(yīng)由所述微處理器發(fā)出的若干個第五和第六所述預(yù)定指令組，產(chǎn)生第五、第六信號，用來按照所述配置信息，設(shè)置和重置在所述存取控制存儲器中的位置，從而確定所述塊中的哪些塊允許讀出信息。
17.一種可安裝于便攜式主計算機(jī)中，從而和所述主計算機(jī)實(shí)現(xiàn)通信的安全存儲卡，所述存儲卡包括含在一單個半導(dǎo)體芯片上的微處理器，用于向所述主機(jī)傳送并自所述主機(jī)接收地址、數(shù)據(jù)和控制信息的被連接的微處理器，所述微處理器包括可尋址的非易失存儲器，用于存儲包括用來限定用戶對存儲區(qū)進(jìn)行存取的多個鍵值，以及限定對一所述存儲區(qū)可以讀出的存儲器配置信息；內(nèi)部總線，用來傳送限定由所述卡完成的存儲器操作的地址、數(shù)據(jù)和控制信息；以及至少一個非易失可尋址存儲器和所述微處理器一起與所述內(nèi)部總線相連，用來接收所述地址、數(shù)據(jù)和控制信息，所述存儲芯片包括存儲部分和安全部分，所述存儲部分含有非易失存儲陣列，它具有數(shù)據(jù)輸出端，并由若干塊組成，每個塊具有多個可尋址的位置，以及控制邏輯裝置，用來進(jìn)行所述存儲操作，所述安全部分和所述內(nèi)部總線、所述控制邏輯裝置以及所述數(shù)據(jù)輸出相連，所述安全部分包括與所述內(nèi)部總線相聯(lián)系的非易失鎖存儲器，用來初次接收并永久地存儲和所述若干鍵值之一相符合的預(yù)定的鎖值；存取控制邏輯裝置，它和所述控制邏輯裝置以及所述鎖存儲器相連，用來當(dāng)檢測到由所述微處理器送到所述內(nèi)部總線的所述鍵值中的選定的一個和所述預(yù)定鎖代碼值相符時產(chǎn)生允許信號；以及，可尋址的易失存取控制存儲器，它具有在數(shù)量上和所述存儲陣列的所述塊數(shù)相應(yīng)的多個位置，用來存儲限定所述讀出可存取性的存儲器配置信息，所述存取控制存儲器和所述控制邏輯裝置、所述存儲陣列數(shù)據(jù)輸出、所述內(nèi)部總線以及所述存取控制邏輯裝置相連，所述存取控制邏輯裝置只有在所述微處理器已經(jīng)確定所述主計算機(jī)已經(jīng)成功地完成預(yù)定的辨認(rèn)處理并已經(jīng)傳送了所述預(yù)定的一個所述存儲鍵代碼從而使所述存取控制邏輯裝置產(chǎn)生加于所述數(shù)據(jù)輸出的所述允許信號，從而對由所述存取控制存儲器配置信息所限定的數(shù)據(jù)輸出允許讀出之后，才允許讀取存儲在由所述存儲器配置信息限定的所述存儲陣列的所述塊中的被尋址塊中的信息。
18.一種包括若干個非易失存儲芯片的安全存儲卡，每個存儲芯片包括由可尋址位置的塊組成的存儲陣列，具有按若干模式操作的能力，所述卡包括用來存儲鎖值的鎖存儲器；用來產(chǎn)生第一和第二指令和預(yù)定鍵值的控制裝置；和所述控制裝置相連的并可響應(yīng)所述第一指令的鍵寄存器，用來存儲所述的預(yù)定鍵值；和所述鎖存儲器以及所述鍵存儲器相連的比較器，當(dāng)所述鎖值和所述預(yù)定的鍵值相等時，所述比較器產(chǎn)生一比較信號；和所述產(chǎn)生裝置相連的并對所述第一指令進(jìn)行響應(yīng)用來設(shè)定其計數(shù)值為最大值的延遲計數(shù)器，并且當(dāng)所述延遲計數(shù)器已減少到零時。它響應(yīng)連續(xù)的第二指令序列產(chǎn)生零計數(shù)值信號；和所述比較器及所述延遲計數(shù)器相連的邏輯電路裝置，所述邏輯電路裝置響應(yīng)所述比較信號和所述零計數(shù)信號，產(chǎn)生存取修改允許信號；所述控制裝置用來產(chǎn)生第三指令、第一地址信號和相繼的地址信號用于分別識別第一個所述的塊以及相繼的塊；以及，存取控制存儲裝置，與所述邏輯裝置和所述控制裝置相連，所述存取控制存儲裝置響應(yīng)所述存取存儲允許信號、所述地址信號和所述第三指令用來存儲表明所述的一個塊和所述的相繼的塊被允許讀的指示。
19.如權(quán)利要求18的系統(tǒng)，其中所述預(yù)定值和最大值被選擇足夠大，使得當(dāng)所述存儲卡被放在未授權(quán)的主計算機(jī)內(nèi)時防止輕易地存取在所述非易失存儲器中存儲的所述信息。
20.如權(quán)利要求18的卡，其中所述的控制裝置包括微處理器，它與所述存儲器相連，當(dāng)成功地完成第一用戶辨認(rèn)操作時，它產(chǎn)生所述第一、第二和第三指令。
21.如權(quán)利要求20的卡，其中所述第一指令是裝載鍵指令，所述第二指令是減少指令，所述第三指令是讀允許塊指令。
22.如權(quán)利要求18所述的卡，其中所述存儲器還包括指令控制裝置，用來對預(yù)定的指令組譯碼，使所述卡進(jìn)行正常存儲操作，所述指令控制裝置包括對附加的指令組進(jìn)行譯碼的裝置，所述附加的指令組包括所述第一，第二和第三指令，從而為存儲在所述存儲器中的信息提供安全性。
23.一種用于構(gòu)成可裝在主計算機(jī)內(nèi)的安全存儲卡的方法，所述安全存儲卡包括若干非易失存儲芯片，每個存儲芯片包括由可尋址位置的塊構(gòu)成的存儲陣列和用于產(chǎn)生進(jìn)行存儲操作的指令信號的控制邏輯電路，所述方法包括下列步驟(a)將一微處理器加入所述卡內(nèi)，當(dāng)把卡裝于主計算機(jī)內(nèi)時，它和主計算機(jī)相連而進(jìn)行通信，所述微處理器包括可尋址的非易失存儲器，用來存儲包括用于限定用戶對存儲區(qū)的可存取性的多個鍵值的信息以及限定對所述存儲區(qū)的可存取性的存儲配置信息；(b)在每個非易失存儲芯片中裝入安全邏輯電路，所述安全邏輯電路包括用來存儲預(yù)定的鎖值的非易失鎖存儲器、與所述鎖存儲器相連的存取控制邏輯裝置以及可尋址的易失存取控制存儲器，它具有在數(shù)量上和所述塊數(shù)相應(yīng)的多個位置，用來按照所述配置信息存儲可存取位信息；(c)把所述微處理器和每個存儲芯片互連，以便向每個存儲芯片傳送地址、數(shù)據(jù)和控制信息；(d)修改所述控制邏輯電路，使其響應(yīng)用于操作所述安全邏輯電路的多個指令；(e)用所述主計算機(jī)通過所述微處理器進(jìn)行開始預(yù)先建立的用戶辨認(rèn)操作；以及(f)只有當(dāng)在步驟(c)中的辨認(rèn)操作已被成功地完成時，才借助于所述微處理器傳送給所述每一芯片一些所述指令中的專用指令，從而允許存儲在不同塊中的所述信息按照在所述存取控制存儲器中存儲的所述可存取位信息被讀出。
24.如權(quán)利要求23的方法，其中所述微處理器非易失存儲器具有若干個部分，并且其中步(a)中還包括對所述鍵值產(chǎn)生隨機(jī)值的步驟，并把所述鍵值裝進(jìn)所述若干部分的第一個部分。
25.如權(quán)利要求24的方法，其中所述微處理器還包括與所述微處理器非易失存儲器相連的間隔計數(shù)器，并且其中步驟(a)還包括產(chǎn)生用戶選擇時間間隔并把相應(yīng)于所述用戶選擇的時間間隔值裝進(jìn)所述間隔計數(shù)器的步驟，并且其中所述方法還包括下列步驟(g)在所述用戶選擇的時間間隔內(nèi)，定期地啟動所述步驟(e)中的用戶辨認(rèn)操作；以及，(h)只要在步(b)中的所述辨認(rèn)操作被成功地完成，就按照所述可存取位信息繼續(xù)允許存儲在所述塊中的所述信息被讀出。
26.一種制造安全存儲卡的方法，所述安全存儲卡包括若干非易失存儲芯片，用來存儲大量的信息，每個存儲芯片包括由可尋址的位置的塊組成的存儲陣列和用于產(chǎn)生指令信號以便進(jìn)行存儲操作的控制邏輯電路，所述方法包括下列步驟(a)在所述卡中裝入微處理器，所述微處理器包括可尋址的非易失存儲器，用來存儲包括限定用戶對存儲區(qū)進(jìn)行存取的若干個鍵值的信息以及限定對所述存儲區(qū)進(jìn)行存取的存儲配置信息；(b)在每個非易失存儲芯片內(nèi)裝入安全邏輯電路，所述安全邏輯電路包括用來存儲預(yù)定的鎖值的非易失鎖存儲器、與所述鎖存儲器相連的存取控制邏輯裝置以及可尋址的易失存取控制存儲器，它具有在數(shù)量上和所述塊數(shù)相應(yīng)的多個位置，用來按照所述配置信息存儲用戶可存取位信息；(c)把所述微處理器和每個存儲芯片互連，從而向所述每個存儲芯片傳送地址、數(shù)據(jù)和控制信息；以及(d)變更所述控制邏輯電路，裝入多個指令，用于操作所述安全邏輯電路，作為由所述控制邏輯電路提供的一組一般指令的擴(kuò)充，由此使所述安全邏輯電路在所述芯片從所述存儲卡取走時保護(hù)在所述若干芯片中包含的所述信息無法以未授權(quán)的方式被讀出。
全文摘要
一種安全存儲卡，包括在一片半導(dǎo)體芯片上的微處理器和一個或多個非易失可尋址存儲器芯片。微處理器芯片和非易失存儲器芯片共同與卡內(nèi)部的總線相連。微處理器包括可尋址的非易失存儲器。每個芯片的存儲器由若干塊或組構(gòu)成，并且每個存儲器芯片包括安全控制邏輯電路。這些電路包括若干非易失的和易失的存儲裝置，只有在微處理器已經(jīng)確定用戶已與主計算機(jī)成功地完成了預(yù)定的辨認(rèn)處理后，所述存儲裝置才在微處理器控制下裝入鍵和配置信息。
文檔編號G07F7/10GK1122634SQ94192020
公開日1996年5月15日 申請日期1994年3月7日 優(yōu)先權(quán)日1994年3月7日
發(fā)明者托馬斯·O·霍爾特利, 彼特·J·威爾遜 申請人:Cp8川薩克公司