專利名稱：一種ic存儲(chǔ)卡的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種半導(dǎo)體集成電路，尤其是涉及一種IC存儲(chǔ)卡。
背景技術(shù)：
存儲(chǔ)卡是一種具有微處理器及數(shù)據(jù)信息處理能力的新型存儲(chǔ)工具，存儲(chǔ)卡的核心是其中一個(gè)具有中央處理器集成電路芯片，及由隨機(jī)存儲(chǔ)器(以下簡稱RAM)、只讀存儲(chǔ)器(以下簡稱ROM)、電可擦除電可編程存儲(chǔ)器(以下簡稱EEPROM)和幾十個(gè)字節(jié)的可編程ROM(以下簡稱PROM)構(gòu)成的內(nèi)存。通過其片內(nèi)操作系統(tǒng)(以下簡稱COS)組成的監(jiān)控程序，將所有的數(shù)據(jù)有機(jī)結(jié)合，形成文件系統(tǒng)，可以完成各特定功能。
從七十年代以來，儲(chǔ)存卡內(nèi)部的基本結(jié)構(gòu)多年來始終是由CPU，ROM，RAM，EEPROM等部件組成的一個(gè)完整的計(jì)算系統(tǒng)，其中ROM用作COS程序代碼的載體。數(shù)據(jù)主存儲(chǔ)器則采用EEPROM，這種傳統(tǒng)結(jié)構(gòu)存在著許多不利之處COS使用ROM方式存儲(chǔ)，一旦作完掩膜后，就不能再更改。因?yàn)镽OM存儲(chǔ)是依靠芯片物理特性存儲(chǔ)數(shù)據(jù)，如果開發(fā)商或用戶想修改COS，就必須要重新制作掩膜，不僅使費(fèi)用大大增加，更延長了開發(fā)周期，并且由于ROM是依靠硅片物理特性存儲(chǔ)數(shù)據(jù)的，現(xiàn)在使用普通的半導(dǎo)體逆向分析工程，可以獲取原來存儲(chǔ)的代碼。此外，因?yàn)镽OM存儲(chǔ)是不可修改的，而在某些特殊應(yīng)用場合，用戶希望卡片售出后仍然可以對加密算法或其他程序?qū)嵤┥墸丛诰€升級或在線可編程，使用ROM則是不可能實(shí)現(xiàn)的。
數(shù)據(jù)主存儲(chǔ)器傳統(tǒng)上采用EEPROM。它具有制作工藝相對簡單，存儲(chǔ)數(shù)據(jù)穩(wěn)定可靠，可字節(jié)擦寫，但是EEPROM體積偏大，在用于大于128K字節(jié)的存儲(chǔ)要求來說，其體積過大而難于制作。
一般的存儲(chǔ)卡執(zhí)行指令的方式是順序執(zhí)行，也就是說，按照輸入指令先后的順序，一條接一條的執(zhí)行，后一條指令必須等到前一條指令執(zhí)行結(jié)束才可以開始執(zhí)行，指令執(zhí)行的效率不是很高。
傳統(tǒng)的閃速IC存儲(chǔ)卡是通過多根地址線和并行輸入輸出接口對存儲(chǔ)器的數(shù)據(jù)進(jìn)行隨機(jī)訪問，但是隨著存儲(chǔ)容量的擴(kuò)大，數(shù)據(jù)總線位數(shù)的增加，所需要的地址輸入和數(shù)據(jù)輸入輸出引腳數(shù)目也不斷增加。假如主存儲(chǔ)器容量為4M比特，數(shù)據(jù)總線寬度8位的話，那么需要19位的地址引腳，16位的輸入輸出引腳。

發(fā)明內(nèi)容
本實(shí)用新型提供一種IC存儲(chǔ)卡，旨在克服存儲(chǔ)數(shù)據(jù)不能修改；存儲(chǔ)體積過大；指令執(zhí)行的效率不高以及數(shù)據(jù)輸入輸出引腳數(shù)目增加的技術(shù)問題。
為實(shí)現(xiàn)本實(shí)用新型，本實(shí)用新型的技術(shù)方案包括主存儲(chǔ)單元，比較單元，第一控制單元和包括其內(nèi)的第一指令寄存單元，第二控制單元和包括其內(nèi)的第二指令寄存單元，選通單元，第一緩沖單元，第二緩沖單元，輸入輸出接口單元；所述輸入輸出接口單元一端通過所述第一指令寄存單元與所述第一控制單元雙向相連，第一控制單元的輸出一端通過所述第二指令寄存單元與第二控制單元相連，另一端與所述選通單元相連；第二控制單元的輸出一端與所述比較單元相連，另一端與所述選通單元相連；選通單元的輸出一端與輸入輸出接口單元相連，另一端與比較單元雙向相連，第三端與所述主存儲(chǔ)單元雙向相連，第四端與所述第一緩沖單元雙向相連，第五端與所述第二緩沖單元雙向相連；所述輸入輸出接口單元的第二端與第一緩沖單元雙向相連，第三端與第二緩沖單元雙向相連，第四端與主存儲(chǔ)單元雙向相連；第一緩沖單元的輸出一端與比較單元雙向相連，另一端與主存儲(chǔ)單元雙向相連；第二緩沖單元的輸出一端與比較單元雙向相連，另一端與主存儲(chǔ)單元雙向相連。
所述主存儲(chǔ)單元是包括其內(nèi)的編程單元的閃速存儲(chǔ)單元，所述第一緩沖單元和第二緩沖單元是靜態(tài)隨機(jī)存儲(chǔ)單元，所述輸入輸出接口單元是支持串行通訊協(xié)議的接口單元，所述第一控制單元和第二控制單元是基于兩個(gè)不同時(shí)鐘環(huán)境的控制單元。
本實(shí)用新型的有益效果為與ROM相比較，閃速存儲(chǔ)單元在系統(tǒng)中電可擦除和可重復(fù)編程；與EEPROM相比較，閃速存儲(chǔ)單元具有成本低、密度大的特點(diǎn)；由于使用了雙緩沖單元的結(jié)構(gòu)，通過合理設(shè)計(jì)指令系統(tǒng)，控制單元及數(shù)據(jù)通路，可以實(shí)現(xiàn)指令的并行執(zhí)行，從而提高指令的執(zhí)行效率，加快數(shù)據(jù)訪問的速度；相比傳統(tǒng)的并行接口閃速IC存儲(chǔ)卡，用于數(shù)據(jù)總線輸入輸出接口只有兩個(gè)，輸入和輸出，專用的地址引腳可以全部省略，所有的指令，地址以及數(shù)據(jù)均由輸入引腳輸入，也就是說只需要兩個(gè)引腳就可以滿足地址數(shù)據(jù)輸入輸出的需要。


圖1是電路模塊功能邏緝框圖；圖2是IC存儲(chǔ)卡的數(shù)據(jù)通路圖；圖3是指令的偽流水線執(zhí)行模式；圖4是指令執(zhí)行流程圖；圖5是IC存儲(chǔ)卡的指令列表；具體實(shí)施方式
以下結(jié)合附圖對本實(shí)用新型作詳細(xì)描述如圖1所示本實(shí)用新型的技術(shù)方案包括主存儲(chǔ)單元1，比較單元2，第一控制單元3和包括其內(nèi)的第一指令寄存單元31，第二控制單元4和包括其內(nèi)的第二指令寄存單元41，選通單元5，第一緩沖單元6，第二緩沖單元7， 輸入輸出接口單元8；所述輸入輸出接口單元8一端通過所述第一指令寄存單元31與所述第一控制單元3雙向相連，第一控制單元3的輸出一端通過所述第二指令寄存單元41與第二控制單元4相連，另一端與所述選通單元5相連；第二控制單元4的輸出一端與所述比較單元2相連，另一端與所述選通單元5相連；選通單元5的輸出一端與輸入輸出接口單元8相連，另一端與比較單元2雙向相連，第三端與所述主存儲(chǔ)單元1雙向相連，第四端與所述第一緩沖單元6雙向相連，第五端與所述第二緩沖單元7雙向相連；所述輸入輸出接口單元8的第二端與第一緩沖單元6雙向相連，第三端與第二緩沖單元7雙向相連，第四端與主存儲(chǔ)單元1雙向相連；第一緩沖單元6的輸出一端與比較單元2雙向相連，另一端與主存儲(chǔ)單元1雙向相連；第二緩沖單元7的輸出一端與比較單元2雙向相連，另一端與主存儲(chǔ)單元1雙向相連。
指令輸入后，設(shè)備可以將指令暫時(shí)存于第一指令寄存單元31或者第二指令寄存單元41，通過比較單元2，A類的指令被送往第二控制單元4執(zhí)行，B類指令被送往第一控制單元3執(zhí)行，第一控制單元產(chǎn)生的控制信號通過選通單元5送往第一緩沖單元6，第一緩沖單元6再跟主存儲(chǔ)單元1進(jìn)行數(shù)據(jù)通訊，第二控制單元產(chǎn)生的控制信號通過選通單元5送往第二緩沖單元7，第二緩沖單元7再跟主存儲(chǔ)單元1進(jìn)行數(shù)據(jù)通訊；指令輸入后，設(shè)備還可以通過比較單元2直接與主存儲(chǔ)單元1進(jìn)行數(shù)據(jù)通訊；同時(shí)，用戶也可以通過輸入輸出接口8分別的訪問第一緩沖單元6，第二緩沖單元7中存儲(chǔ)的數(shù)據(jù)。
所述主存儲(chǔ)單元1是包括其內(nèi)的編程單元11的閃速存儲(chǔ)單元，所述第一緩沖單元6和第二緩沖單元7是靜態(tài)隨機(jī)存儲(chǔ)單元，所述輸入輸出接口單元8是支持串行通訊協(xié)議的接口單元，所述第一控制單元3和第二控制單元4是基于兩個(gè)不同時(shí)鐘環(huán)境的控制單元。
控制單元產(chǎn)生的控制信號通過選通單元控制系統(tǒng)總線的數(shù)據(jù)流向，確保在兩個(gè)指令同時(shí)運(yùn)行時(shí)系統(tǒng)資源之間的數(shù)據(jù)通訊不發(fā)生錯(cuò)誤?？刂茊卧O(shè)計(jì)的主要思想是采用兩個(gè)時(shí)鐘系統(tǒng)，一個(gè)為用戶輸入的外部時(shí)鐘系統(tǒng)，另一個(gè)是芯片內(nèi)部的時(shí)鐘發(fā)生器產(chǎn)生的時(shí)鐘系統(tǒng)，以這兩個(gè)時(shí)鐘系統(tǒng)，設(shè)計(jì)兩個(gè)基于異步時(shí)鐘的控制單元，從而保證兩個(gè)控制單元在執(zhí)行指令期間不互相影響。其中第一控制單元3用于執(zhí)行B類指令，第二控制單元4用于執(zhí)行A類指令。當(dāng)不執(zhí)行A類指令時(shí)，將內(nèi)部時(shí)鐘發(fā)生器關(guān)閉，以降低功耗，在有A類指令需要執(zhí)行時(shí)，系統(tǒng)自動(dòng)開啟內(nèi)部時(shí)鐘發(fā)生器，使A類指令正常執(zhí)行，執(zhí)行結(jié)束時(shí)時(shí)鐘發(fā)生器又自動(dòng)關(guān)閉。
所述編程單元11是支持以頁和塊為操作對象的指令格式為8位指令編碼的24位存儲(chǔ)地址的若干位數(shù)據(jù)的且使指令的每位依次通過單獨(dú)一根引腳串行輸入的可用軟件進(jìn)行修改的操作系統(tǒng)的編程單元。
所述主存儲(chǔ)單元1是容量4M比特的儲(chǔ)存單元分為4塊的每塊128頁的每頁1024字節(jié)的起始64頁有寫保護(hù)功能以及編程單元11為64K的閃速存儲(chǔ)器，第一緩沖單元6和第二緩沖單元7各為容量1024k字節(jié)的靜態(tài)隨機(jī)存儲(chǔ)器。
如圖2所示用戶訪問主存儲(chǔ)單元1主要有三種途徑。第一是直接通過輸入輸出接口單元8與主存儲(chǔ)單元進(jìn)行數(shù)據(jù)通訊，第二是間接通過第一緩沖單元6與主存儲(chǔ)單元1進(jìn)行數(shù)據(jù)通訊，第三是間接通過第二緩沖單元7與主存儲(chǔ)單元1進(jìn)行數(shù)據(jù)通訊。同時(shí)，用戶也可以通過輸入輸出接口單元8分別的訪問兩個(gè)緩沖單元中存儲(chǔ)的數(shù)據(jù)。具體數(shù)據(jù)通路的選擇由用戶輸入的指令確定。
如圖3所示用戶輸入的指令根據(jù)操作的對象，可以分為兩類，稱之為A類和B類。這兩類的指令可以單獨(dú)執(zhí)行，也可以在A類指令執(zhí)行期間，系統(tǒng)仍然可以接受并執(zhí)行的無沖突的B類指令，對該期間輸入的有沖突的指令則實(shí)現(xiàn)自動(dòng)屏蔽。通過使用這種偽流水線，提高了指令執(zhí)行的效率，縮短了存儲(chǔ)卡讀寫數(shù)據(jù)的時(shí)間。為了實(shí)現(xiàn)這樣的流水線，硬件電路方面采用了雙緩沖單元的結(jié)構(gòu)。在其中某一個(gè)緩沖單元與主存儲(chǔ)單元交換數(shù)據(jù)的時(shí)候，外部設(shè)備仍然可以與另一個(gè)緩沖單元進(jìn)行數(shù)據(jù)通訊。一種典型的應(yīng)用就是，外部設(shè)備發(fā)送數(shù)據(jù)到第一緩沖單元6，然后第一緩沖單元6往主存儲(chǔ)單元寫入數(shù)據(jù)，在此同時(shí)，外部設(shè)備發(fā)送數(shù)據(jù)到第二緩沖單元7，在第一緩沖單元6寫主存儲(chǔ)單元結(jié)束后，緊接著第二緩沖單元7往主存儲(chǔ)器寫入數(shù)據(jù)，同時(shí)，外部設(shè)備發(fā)送數(shù)據(jù)到第一緩沖單元6，這樣循環(huán)操作，可以將數(shù)據(jù)在更短的時(shí)間內(nèi)寫入主存儲(chǔ)單元。
如圖4所示每條指令的都是由引腳低有效的片選輸入(以下簡稱CS)的下降沿開始，指令首先通過輸入輸出串行接口輸入設(shè)備，每條指令的操作碼為8位，輸入計(jì)數(shù)至8時(shí)，設(shè)備對輸入的操作碼進(jìn)行譯碼，同時(shí)作出判斷，如果當(dāng)前沒有A類指令運(yùn)行，那么設(shè)備開始運(yùn)行該指令。如果當(dāng)前有A類指令正在運(yùn)行，那么判斷輸入的指令是否會(huì)與正在運(yùn)行中的指令發(fā)生沖突，沒有沖突的指令將被執(zhí)行，有沖突的指令將被丟棄，同時(shí)設(shè)備跳到指令運(yùn)行結(jié)束的狀態(tài)。這里的沖突主要是系統(tǒng)資源沖突。系統(tǒng)資源沖突就是當(dāng)這兩條指令要同時(shí)訪問同一個(gè)系統(tǒng)資源時(shí)，(所謂的資源就比如靜態(tài)隨機(jī)存儲(chǔ)單元，閃速存儲(chǔ)單元等硬件設(shè)備)，就產(chǎn)生了資源沖突。判斷沖突的主要設(shè)計(jì)思想是在有A類指令運(yùn)行時(shí)，系統(tǒng)為每一個(gè)資源作上標(biāo)記，表明該資源是否處于工作狀態(tài)，當(dāng)系統(tǒng)接受到B類指令時(shí)，通過譯碼可以判斷該B類指令是否需要訪問正在工作的資源，是的話，則認(rèn)為該指令為有沖突指令，設(shè)備將丟棄該指令，不于執(zhí)行；否則認(rèn)為該指令合法，繼續(xù)執(zhí)行該條指令。指令執(zhí)行開始首先輸入24位起始地址，緊接著是輸入數(shù)據(jù)，數(shù)據(jù)輸入以高位作為起始位，每輸入8位，設(shè)備內(nèi)部的地址寄存器自增一，這樣周而復(fù)始，直至所有的數(shù)據(jù)輸入并存貯完成。用戶要結(jié)束輸入數(shù)據(jù)，需要停止引腳串行時(shí)鐘上的時(shí)鐘信號，在引腳CS的上升沿來臨時(shí)，設(shè)備認(rèn)為一條B類指令執(zhí)行結(jié)束。同時(shí)開始啟動(dòng)內(nèi)部時(shí)鐘，運(yùn)行A類指令，通常A類指令的運(yùn)行時(shí)間比較長。在此期間，設(shè)備可以繼續(xù)接受指令，重復(fù)上述過程。
如圖5所示主儲(chǔ)存單元容量4M比特，儲(chǔ)存單元分為4塊，每塊128頁，每頁1024字節(jié)，起始64頁有寫保護(hù)功能。指令操作的對象可以是單個(gè)字節(jié)，也可以是頁，甚至是塊。該存儲(chǔ)卡提供了豐富的指令系統(tǒng)，可以滿足用戶對儲(chǔ)存卡的各種操作要求，同時(shí)專門設(shè)計(jì)的指令系統(tǒng)更是方便了用戶操作。指令具體格式為8位指令編碼，24位存儲(chǔ)地址，若干位數(shù)據(jù)；指令由通用輸入端SI串行輸入。在讀指令方面，除了提供一般存儲(chǔ)卡支持的頁讀，讀第一緩沖單元6或第二緩沖單元7，讀狀態(tài)寄存器之外，該發(fā)明還提供了一個(gè)功能強(qiáng)大的讀連續(xù)陣列指令。在保證外部時(shí)鐘不停止的情況下，該指令可以從隨機(jī)指定的任意起始地址開始，按照地址遞增依次從主存儲(chǔ)單元1中讀出數(shù)據(jù)，直到外部時(shí)鐘停止。該指令不受頁或塊邊界的限制，讀到存儲(chǔ)單元最后一個(gè)地址時(shí)，自動(dòng)跳回首地址。通過這條指令，用戶只需僅僅一個(gè)指令，就可以讀出整個(gè)存儲(chǔ)單元的內(nèi)容。在擦寫指令方面，該儲(chǔ)存卡提供的都是針對頁或塊的指令，合理使用這些指令的組合可以加快存儲(chǔ)卡的擦寫速度。此外，為了保證存儲(chǔ)卡擦寫的正確性，該存儲(chǔ)卡還提供了數(shù)據(jù)比較和自動(dòng)重寫兩條指令。
權(quán)利要求1.一種IC存儲(chǔ)卡，包括比較單元(2)，第一控制單元(3)和包括其內(nèi)的第一指令寄存單元(31)，第二控制單元(4)和包括其內(nèi)的第二指令寄存單元(41)，選通單元(5)，其特征在于還包括主存儲(chǔ)單元(1)，第一緩沖單元(6)，第二緩沖單元(7)，輸入輸出接口單元(8)；所述輸入輸出接口單元(8)一端通過所述第一指令寄存單元(31)與所述第一控制單元(3)雙向相連，第一控制單元(3)的輸出一端通過所述第二指令寄存單元(410與第二控制單元(4)相連，另一端與所述選通單元(5)相連；第二控制單元(4)的輸出一端與所述比較單元(2)相連，另一端與所述選通單元(5)相連；選通單元(5)的輸出一端與輸入輸出接口單元(8)相連，另一端與比較單元(2)雙向相連，第三端與所述主存儲(chǔ)單元(1)雙向相連，第四端與所述第一緩沖單元(6)雙向相連，第五端與所述第二緩沖單元(7)雙向相連；所述輸入輸出接口單元(8)的第二端與第一緩沖單元(6)雙向相連，第三端與第二緩沖單元(7)雙向相連，第四端與主存儲(chǔ)單元(1)雙向相連；第一緩沖單元(6)的輸出一端與比較單元(2)雙向相連，另一端與主存儲(chǔ)單元(1)雙向相連；第二緩沖單元(7)的輸出一端與比較單元(2)雙向相連，另一端與主存儲(chǔ)單元(1)雙向相連。
2.根據(jù)權(quán)利要求1所述的一種IC存儲(chǔ)卡，其特征在于所述主存儲(chǔ)單元(1)是包括其內(nèi)的編程單元(11)的閃速存儲(chǔ)單元；所述第一緩沖單元(6)和第二緩沖單元(7)是靜態(tài)隨機(jī)存儲(chǔ)單元，所述輸入輸出接口單元(8)是支持串行通訊協(xié)議的接口單元，所述第一控制單元(3)和第二控制單元(4)是基于兩個(gè)不同時(shí)鐘環(huán)境的控制單元。
3.根據(jù)權(quán)利要求2所述的一種IC存儲(chǔ)卡，其特征在于所述編程單元(11)是支持以頁和塊為操作對象的指令格式為8位指令編碼的24位存儲(chǔ)地址的若干位數(shù)據(jù)的且使指令的每位依次通過單獨(dú)一根引腳串行輸入的可用軟件進(jìn)行修改的操作系統(tǒng)的編程單元。
4.根據(jù)權(quán)利要求2所述的一種IC存儲(chǔ)卡，其特征在于所述主存儲(chǔ)單元(1)是容量4M比特的儲(chǔ)存單元分為4塊的每塊128頁的每頁1024字節(jié)的起始64頁有寫保護(hù)功能以及編程單元(11)為64K的閃速存儲(chǔ)器，第一緩沖單元(6)和第二緩沖單元(7)各為容量1024k字節(jié)的靜態(tài)隨機(jī)存儲(chǔ)器。
專利摘要一種IC存儲(chǔ)卡，其主存儲(chǔ)單元及編程單元均采用閃速存儲(chǔ)單元，兩個(gè)靜態(tài)隨機(jī)存儲(chǔ)單元，串行輸入輸出接口，指令輸入后，設(shè)備將指令暫時(shí)存于指令寄存單元，A類的指令被送往控制單元二執(zhí)行，B類指令被送往控制單元一執(zhí)行，執(zhí)行期間，控制單元產(chǎn)生的控制信號通過選通器控制系統(tǒng)總線的數(shù)據(jù)分別流向兩個(gè)靜態(tài)隨機(jī)存儲(chǔ)單元，確保在兩個(gè)指令同時(shí)運(yùn)行時(shí)系統(tǒng)資源之間的數(shù)據(jù)通訊不發(fā)生錯(cuò)誤。該卡可以降低芯片成本，提高擴(kuò)容升級方便性，加快指令執(zhí)行效率，以及方便用戶修改數(shù)據(jù)，可應(yīng)用在數(shù)據(jù)采集卡、報(bào)稅機(jī)、出租車計(jì)價(jià)器、讀卡機(jī)、稅控加油機(jī)、MP3等方面。
文檔編號G06K19/067GK2601433SQ0322872
公開日2004年1月28日 申請日期2003年2月9日 優(yōu)先權(quán)日2003年2月9日
發(fā)明者尚為兵, 王丞, 印義言 申請人:上海華園微電子技術(shù)有限公司