接口擴(kuò)展裝置和主板的制作方法
【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型涉及計(jì)算機(jī)領(lǐng)域，具體而言，涉及一種接口擴(kuò)展裝置和主板。
【背景技術(shù)】
[0002] 目前，由于PCIe的通用性，越來越多的裝置采用PCIe接口，為了連接更多的PCIe設(shè) 備，中央處理器需要更多的PCIe接口，由于中央處理器PCIe接口數(shù)量不足，不能夠連接更多 用戶需要的裝置，導(dǎo)致計(jì)算機(jī)無法實(shí)現(xiàn)更多的功能，故需要對(duì)中央處理器現(xiàn)有的PCIe接口 進(jìn)行擴(kuò)展。在現(xiàn)有技術(shù)中，為了使中央處理器接入更多的PCIe設(shè)備，多數(shù)采用減少PCIe擴(kuò)展 網(wǎng)口的數(shù)量或者刪除額外的PCIe插座的方法實(shí)現(xiàn)，然而減少PCIe擴(kuò)展網(wǎng)口的數(shù)量會(huì)對(duì)產(chǎn)品 造成一定的局限性，刪除額外的PCIe插座使得中央處理器完全失去擴(kuò)充性，所以這兩種方 法都具有一定的局限性。
[0003] 針對(duì)由于現(xiàn)今越來越多的裝置采用PCIe接口造成的中央處理器的PCIe接口數(shù)量 不足的問題，目前尚未提出有效的解決方案。 【實(shí)用新型內(nèi)容】
[0004] 本實(shí)用新型實(shí)施例提供了一種接口擴(kuò)展裝置和主板，以至少解決由于現(xiàn)今越來越 多的裝置采用PCIe接口造成的中央處理器的PCIe接口數(shù)量不足的技術(shù)問題。
[0005] 根據(jù)本實(shí)用新型實(shí)施例的一個(gè)方面，提供了一種接口擴(kuò)展裝置，包括：中央處理 器，包含PCIe控制器;PCIe總線，與PCIe控制器的物理層輸出端相連，用于控制中央處理器 與PCIe外接設(shè)備相互傳輸數(shù)據(jù)；以及至少一個(gè)交換芯片，與PCIe總線連接，用于擴(kuò)展PCIe總 線上的PCIe接口。
[0006] 根據(jù)本實(shí)用新型實(shí)施例的另一方面，還提供了一種主板，包括:接口擴(kuò)展裝置，該 接口擴(kuò)展裝置為權(quán)利要求1至9中任一項(xiàng)上述的接口擴(kuò)展裝置
[0007] 在本實(shí)用新型實(shí)施例中，通過在中央處理器的PCIe接口接入交換芯片的方式，達(dá) 到了擴(kuò)展中央處理器的PCIe接口目的，從而實(shí)現(xiàn)了在不減少中央處理器的網(wǎng)口數(shù)量和PCIe 插槽的情況下使中央處理器的PCIe接口數(shù)量滿足用戶需求的技術(shù)效果，進(jìn)而解決了由于現(xiàn) 今越來越多的裝置采用PCIe接口造成的中央處理器的PCIe接口數(shù)量不足的技術(shù)問題。
【附圖說明】
[0008] 此處所說明的附圖用來提供對(duì)本實(shí)用新型的進(jìn)一步理解，構(gòu)成本申請(qǐng)的一部分， 本實(shí)用新型的示意性實(shí)施例及其說明用于解釋本實(shí)用新型，并不構(gòu)成對(duì)本實(shí)用新型的不當(dāng) 限定。在附圖中：
[0009] 圖1是根據(jù)本實(shí)用新型實(shí)施例的接口擴(kuò)展裝置的結(jié)構(gòu)示意圖；
[0010] 圖2是根據(jù)本實(shí)用新型實(shí)施例的一種交換芯片的結(jié)構(gòu)示意圖；
[0011] 圖3是根據(jù)本實(shí)用新型實(shí)施例的一種主板的結(jié)構(gòu)示意圖；
[0012]圖4a是根據(jù)本實(shí)用新型實(shí)施例的一種交換芯片ASMedia ASM1182的電路結(jié)構(gòu)示意 圖；
[0013]圖4b是根據(jù)本實(shí)用新型實(shí)施例的一種中央處理器龍芯2H的電路結(jié)構(gòu)示意圖；
[0014]圖4c是根據(jù)本實(shí)用新型實(shí)施例的一種PCIe外接設(shè)備i210網(wǎng)口的電路結(jié)構(gòu)示意圖； 以及
[0015]圖4d是根據(jù)本實(shí)用新型實(shí)施例的另一種PCIe外接設(shè)備PCIe擴(kuò)展插槽的電路結(jié)構(gòu) 示意圖。
【具體實(shí)施方式】
[0016] 為了使本技術(shù)領(lǐng)域的人員更好地理解本實(shí)用新型方案，下面將結(jié)合本實(shí)用新型實(shí) 施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的 實(shí)施例僅僅是本實(shí)用新型一部分的實(shí)施例，而不是全部的實(shí)施例。基于本實(shí)用新型中的實(shí) 施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都應(yīng) 當(dāng)屬于本實(shí)用新型保護(hù)的范圍。
[0017] 需要說明的是，本實(shí)用新型的說明書和權(quán)利要求書及上述附圖中的術(shù)語"第一"、 "第二"等是用于區(qū)別類似的對(duì)象，而不必用于描述特定的順序或先后次序。應(yīng)該理解這樣 使用的數(shù)據(jù)在適當(dāng)情況下可以互換，以便這里描述的本實(shí)用新型的實(shí)施例能夠以除了在這 里圖示或描述的那些以外的順序?qū)嵤４送?，術(shù)語"包括"和"具有"以及他們的任何變形，意 圖在于覆蓋不排他的包含，例如，包含了一系列步驟或單元的過程、方法、系統(tǒng)、產(chǎn)品或設(shè)備 不必限于清楚地列出的那些步驟或單元，而是可包括沒有清楚地列出的或?qū)τ谶@些過程、 方法、產(chǎn)品或設(shè)備固有的其它步驟或單元。
[0018] 實(shí)施例一
[0019] 根據(jù)本實(shí)用新型實(shí)施例，提供了一種接口擴(kuò)展裝置的實(shí)施例，需要說明的是，在附 圖的流程圖示出的步驟可以在諸如一組計(jì)算機(jī)可執(zhí)行指令的計(jì)算機(jī)系統(tǒng)中執(zhí)行，并且，雖 然在流程圖中示出了邏輯順序，但是在某些情況下，可以以不同于此處的順序執(zhí)行所示出 或描述的步驟。
[0020] 圖1是根據(jù)本實(shí)用新型實(shí)施例的接口擴(kuò)展裝置的結(jié)構(gòu)示意圖，如圖1所示，該裝置 包括：中央處理器12、PCIe總線14和至少一個(gè)交換芯片16,其中，
[0021] 中央處理器12,包含PCIe控制器。
[0022]具體的，上述中央處理器包含PCIe控制器，可以連接與PCIe總線并與其他PCIe外 接設(shè)備進(jìn)行信息交互。
[0023]本申請(qǐng)實(shí)施例提供的龍芯2H處理器的PCIe控制器的PCIe接口既可以作為一個(gè)X4 的PCIe接口使用，也可以作為4個(gè)獨(dú)立的XI的PCIe接口使用，X4和XI為PCIe接口不同的工作 模式，本申請(qǐng)實(shí)施例在龍芯2H作為4個(gè)獨(dú)立的XI的PCIe接口使用的情況下，對(duì)龍芯2H的PCIe 接口進(jìn)行擴(kuò)展，其中，龍芯2H通過PCIe控制器的物理層輸出端口與PCIe總線連接。
[0024] PCIe總線14,與PCIe控制器的物理層輸出端相連，用于控制中央處理器與PCIe外 接設(shè)備相互傳輸數(shù)據(jù)。
[0025]至少一個(gè)交換芯片16,與所述PCIe總線連接，用于擴(kuò)展PCIe總線上的PCIe接口。 [0026]具體的，上述交換芯片與PCIe總線連接，用于擴(kuò)展PCIe總線上的PCIe接口，其中， 上述交換芯片至少可以將一個(gè)PCIe接口擴(kuò)展為兩個(gè)PCIe接口。本申請(qǐng)?zhí)峁┑闹醒胩幚砥鼾?芯2H具有4個(gè)PCIe接口，在使用交換芯片擴(kuò)展龍芯2H的PCIe接口時(shí)，可以任意接入1至4個(gè)交 換芯片。
[0027]由上可知，上述裝置采用將中央處理器接入PCIe總線，其中，PCIe與PCIe控制器的 物理層輸出端相連，用于控制中央處理器與PCIe外接設(shè)備相互傳輸數(shù)據(jù)再將交換芯片接入 PCIe總線的方式，增加中央處理器的PCIe接口數(shù)量，達(dá)到了中央處理器可以接入更多PCIe 設(shè)備的技術(shù)目的，解決了由于現(xiàn)今越來越多的裝置采用PCIe接口造成的中央處理器的PCIe 接口數(shù)量不足的技術(shù)問題。
[0028]可選的，在交換芯片為多個(gè)的情況下，任意一個(gè)或多個(gè)交換芯片與PCIe總線上對(duì) 應(yīng)的PCIe接口連接。
[0029]由上可知，當(dāng)中央處理器需要擴(kuò)展多個(gè)PCIe接口時(shí)，可以采用在PCIe總線接入多 個(gè)交換芯片的方式實(shí)現(xiàn)。
[0030] 可選的，交換芯片至少包括：一個(gè)上游端口和兩個(gè)下游端口，其中，上游端口與 PCIe總線相連，兩個(gè)下游端口與外部的PCIe設(shè)備相連。
[0031] 具體的，交換芯片通過一個(gè)上游端口與中央處理器交互信息，并通過兩個(gè)下游端 口與PCIe外接設(shè)備交互信息。
[0032] 可選的，上述接口擴(kuò)展裝置還包括:第一控制器、仲裁器和至少兩個(gè)第二控制器， 其中，
[0033] 第一控制器，通過PCIe總線與PCIe控制器連接，用于與中央處理器交互下發(fā)的信 息或上傳的信息。
[0034]具體的，如圖2所示，第一控制器接收中央處理器下發(fā)的信息，傳輸至仲裁器，并向 中央處理器傳輸外部的PCIe設(shè)備上傳的信息。
[0035] 仲裁器，與第一控制器連接，用于將下發(fā)的信息轉(zhuǎn)換為至少兩個(gè)向外部的PCIe設(shè) 備傳輸?shù)男畔⒉R總多個(gè)外部的PCIe設(shè)備上傳的信息。
[0036] 具體的，仲裁器與第一控制器連接，接收第一控制器下發(fā)的信息，將信息轉(zhuǎn)換為至 少兩個(gè)向外部的PCIe設(shè)備傳輸?shù)男畔?，并判斷與上述信息對(duì)應(yīng)的下游端口，將上述信息傳 輸至與上述信息對(duì)應(yīng)的下游端口；當(dāng)仲裁器接收到至少兩個(gè)第二控制器上傳的外部的PCIe 信息時(shí)，對(duì)接收到的信息進(jìn)行匯總，上傳至上述第一控制器。
[0037] 至少兩個(gè)第二控制器，每個(gè)第二控制器與仲裁器連接，用于將接收到的下發(fā)的信 息傳輸給對(duì)應(yīng)的外部的PCIe設(shè)備，并向仲裁器傳輸外部的PCIe設(shè)備上傳的信息。
[0038]由上可知，上述裝置通過第一控制器接收中央處理器下發(fā)的信息，并傳輸于仲裁 器，仲裁器對(duì)接收到的信息轉(zhuǎn)換為至少兩路向?qū)?yīng)的第二控制器傳輸?shù)男畔ⅲ诙刂破?再將上述信息分別傳輸至與之相連的外部的PCIe設(shè)備；當(dāng)外部的設(shè)備上傳信息時(shí)，通過第 二控制器將信息上傳至仲裁器，仲裁器對(duì)上傳的信息進(jìn)行匯總，再將信息上傳至第一控制 器，由第一控制器將上述信息通過PCIe總線上傳至中央處理器。
[0039] 可選的，上述裝置還可以包括:時(shí)鐘緩存器，其中，
[0040] 時(shí)鐘緩存器，用于將PCIe總線的時(shí)鐘分為至少兩路同等頻率的時(shí)鐘。