一種基于分布式在線監(jiān)測(cè)裝置的雙ram結(jié)構(gòu)的制作方法
【專利摘要】本實(shí)用新型提供的基于分布式在線監(jiān)測(cè)裝置的雙RAM結(jié)構(gòu)，包括現(xiàn)場(chǎng)可編程門陣列FPGA、第一緩存SRAM、第二緩存SRAM、暫態(tài)信號(hào)觸發(fā)采集電路、數(shù)字信號(hào)存儲(chǔ)器以及存儲(chǔ)SRAM，暫態(tài)信號(hào)觸發(fā)采集電路的輸出端與第一緩存SRAM和第二緩存SRAM的輸入端電連接，第一緩存SRAM和第二緩存SRAM的輸出端與數(shù)字信號(hào)存儲(chǔ)器的輸入端電連接，數(shù)字信號(hào)存儲(chǔ)器的輸出端與存儲(chǔ)SRAM電連接，現(xiàn)場(chǎng)可編程門陣列FPGA的控制引腳分別與暫態(tài)信號(hào)觸發(fā)采集電路、第一緩存SRAM以及第二緩存SRAM電連接，本實(shí)用新型能夠徹底解決被檢線路雷電災(zāi)害信號(hào)記錄死區(qū)，保證設(shè)備線監(jiān)測(cè)雷電故障信號(hào)的完整性、連續(xù)性和正確性，具有很高的實(shí)用性。
【專利說明】
一種基于分布式在線監(jiān)測(cè)裝置的雙RAM結(jié)構(gòu)
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及電力在線監(jiān)測(cè)領(lǐng)域，尤其涉及一種基于分布式在線監(jiān)測(cè)裝置的雙RAM結(jié)構(gòu)。
【背景技術(shù)】
[0002]目前，隨著電力系統(tǒng)規(guī)模的日益壯大，輸電線路故障定位在線監(jiān)測(cè)裝置開始廣泛的應(yīng)用于電網(wǎng)之中，保障電力系統(tǒng)的穩(wěn)定運(yùn)行對(duì)于國家經(jīng)濟(jì)和人民生活有著重要的意義。從20世紀(jì)80年代開始，暫態(tài)信號(hào)的利用的研究取得突破性進(jìn)展，在輸電線路保護(hù)方面，利用暫態(tài)電流行波實(shí)現(xiàn)電力系統(tǒng)檢測(cè)與控制的裝置投入實(shí)際運(yùn)行，解決了傳統(tǒng)的基于穩(wěn)態(tài)量檢測(cè)技術(shù)不能解決的問題，實(shí)際運(yùn)行的效果非常好。但是，由于雷電災(zāi)害發(fā)生時(shí)間極短，一般表現(xiàn)在電力系統(tǒng)暫態(tài)的過程中僅是幾個(gè)微秒，最多也就幾十毫秒，市面上現(xiàn)有的能用于線路故障檢測(cè)的高速采集電路還是存在一些問題。正如市面上現(xiàn)有幾款在線監(jiān)測(cè)裝置在實(shí)現(xiàn)其基本功能的前提下存在在或多或少的缺陷，其中雷電信號(hào)檢測(cè)死區(qū)是同類型幾款產(chǎn)品的最嚴(yán)重缺陷點(diǎn)，這就是由暫態(tài)信號(hào)記錄死區(qū)引起的。
[0003]設(shè)備在檢測(cè)運(yùn)行期間，若正好有兩次故障雷電信號(hào)連續(xù)發(fā)生，當(dāng)前一次采集點(diǎn)路瞬態(tài)信號(hào)觸發(fā)完成之后，CPU需要一定的時(shí)間把采集到的緩存區(qū)數(shù)據(jù)讀出來，這時(shí)候設(shè)備是不能記錄新的瞬態(tài)數(shù)據(jù)的。這樣就無法連續(xù)采集到后一次瞬態(tài)信號(hào)數(shù)據(jù)，從而可能對(duì)后期的雷電災(zāi)害判斷出現(xiàn)嚴(yán)重錯(cuò)誤。或者得到的信號(hào)混亂，根本就不是實(shí)際的雷電故障信號(hào)。對(duì)線路的檢測(cè)保護(hù)并沒有起到很好的作用，不利于線路維護(hù)工作，設(shè)備失去了真正的意義。
[0004]有鑒于此，有必要設(shè)計(jì)一種新的超高速電力系統(tǒng)暫態(tài)信號(hào)采集電路，或?qū)ΜF(xiàn)有在線監(jiān)測(cè)裝置的信號(hào)采集存儲(chǔ)結(jié)構(gòu)做進(jìn)一步改善，以解決上述中的問題。
【實(shí)用新型內(nèi)容】
[0005]本實(shí)用新型針對(duì)現(xiàn)有的在線監(jiān)測(cè)裝置信號(hào)檢測(cè)存儲(chǔ)結(jié)構(gòu)，提供了一種能夠徹底解決被檢線路雷電災(zāi)害信號(hào)記錄死區(qū)，保證設(shè)備線監(jiān)測(cè)雷電故障信號(hào)的完整性、連續(xù)性、正確性的基于分布式在線檢測(cè)裝置的雙RAM結(jié)構(gòu)。
[0006]為解決上述技術(shù)問題，本實(shí)用新型所采取的技術(shù)方案是:提供一種基于分布式在線監(jiān)測(cè)裝置的雙RAM結(jié)構(gòu)，包括現(xiàn)場(chǎng)可編程門陣列FPGA、第一緩存SRAM、第二緩存SRAM、暫態(tài)信號(hào)觸發(fā)采集電路、數(shù)字信號(hào)存儲(chǔ)器以及存儲(chǔ)SRAM，所述暫態(tài)信號(hào)觸發(fā)采集電路的輸出端與所述第一緩存SRAM和第二緩存SRAM的輸入端電連接，所述第一緩存SRAM和第二緩存SRAM的輸出端與數(shù)字信號(hào)存儲(chǔ)器的輸入端電連接，所述數(shù)字信號(hào)存儲(chǔ)器的輸出端與所述存儲(chǔ)SRAM電連接，所述現(xiàn)場(chǎng)可編程門陣列FPGA的控制引腳分別與所述暫態(tài)信號(hào)觸發(fā)采集電路、所述第一緩存SRAM以及所述第二緩存SRAM電連接。
[0007]本實(shí)用新型由于采用以上技術(shù)方案，其達(dá)到的技術(shù)效果為:本實(shí)用新型提供的基于分布式在線監(jiān)測(cè)裝置的雙RAM結(jié)構(gòu)，由現(xiàn)場(chǎng)可編程門陣列FPGA、第一緩存SRAM、第二緩存SRAM、暫態(tài)信號(hào)觸發(fā)采集電路、數(shù)字信號(hào)存儲(chǔ)器以及存儲(chǔ)SRAM組成，采用了雙信號(hào)緩存RAM，使用現(xiàn)場(chǎng)可編程門陣列FPGA的DMA方式，若第一個(gè)RAM存滿，則現(xiàn)場(chǎng)可編程門陣列FPGA控制自動(dòng)切換存數(shù)數(shù)據(jù)到第二個(gè)RAM中，很好的解決連續(xù)故障信號(hào)的采集與讀取，實(shí)現(xiàn)無死區(qū)記錄，確保不會(huì)漏記有用的暫態(tài)信號(hào)，具有很高的實(shí)用性。
[0008]較優(yōu)地，在上述技術(shù)方案中，所述暫態(tài)信號(hào)觸發(fā)采集電路包括通道切換電路和數(shù)模轉(zhuǎn)換電路，所述通道切換電路的輸出端與所述數(shù)模轉(zhuǎn)換電路的輸入端電連接，所述數(shù)模轉(zhuǎn)換電路的輸出端與所述第一緩存SRAM和所述第二緩存SRAM的輸入端電連接。
[0009]采用上述進(jìn)一步方案的有益效果是:由通道切換電路和數(shù)模轉(zhuǎn)換電路組成的暫態(tài)信號(hào)觸發(fā)采集電路，能夠更好的對(duì)故障信號(hào)進(jìn)行檢測(cè)，同時(shí)，通道切換電路用于控制故障信息寫入哪個(gè)緩存中，數(shù)模轉(zhuǎn)換電路用于對(duì)電信號(hào)進(jìn)行轉(zhuǎn)換，方便了對(duì)故障信息的存儲(chǔ)和讀取。
[0010]較優(yōu)地，在上述技術(shù)方案中，還包括增益調(diào)節(jié)電路，所述增益調(diào)節(jié)電路的輸入端用于采集故障信號(hào)，所述增益調(diào)節(jié)電路的輸出端與所述通道切換電路的輸入端電連接。
[0011]采用上述進(jìn)一步方案的有益效果是:增益調(diào)節(jié)電路的設(shè)置，方便了對(duì)故障信號(hào)的調(diào)節(jié)，使得調(diào)節(jié)后的信號(hào)強(qiáng)度更大，更加容易獲取，精確度也更高。
[0012]較優(yōu)地，在上述技術(shù)方案中，還包括瞬態(tài)觸發(fā)模塊電路，所述瞬態(tài)觸發(fā)模塊電路的輸入端與所述增益調(diào)節(jié)電路的輸出端電連接，所述瞬態(tài)觸發(fā)模塊電路的輸出端與所述通道切換電路的輸入端電連接，所述現(xiàn)場(chǎng)可編程門陣列FPGA的控制引腳與所述瞬態(tài)觸發(fā)模塊電路電連接。
[0013]采用上述進(jìn)一步方案的有益效果是:瞬態(tài)觸發(fā)模塊電路連通增益調(diào)節(jié)電路和通道切換電路，瞬態(tài)觸發(fā)模塊電路直接與現(xiàn)場(chǎng)可編程門陣列FPGA進(jìn)行通信，并在現(xiàn)場(chǎng)可編程門陣列FPGA的控制下實(shí)現(xiàn)通道切換電路的切換。
[0014]較優(yōu)地，在上述技術(shù)方案中，所述暫態(tài)信號(hào)觸發(fā)采集電路對(duì)故障信號(hào)進(jìn)行檢測(cè)，當(dāng)2次故障信號(hào)連續(xù)發(fā)生時(shí)，所述暫態(tài)信號(hào)觸發(fā)采集電路便可完成連續(xù)兩次故障信號(hào)采集與存儲(chǔ)。
[0015]采用上述進(jìn)一步方案的有益效果是:當(dāng)2次故障信號(hào)連續(xù)發(fā)生時(shí)，暫態(tài)信號(hào)觸發(fā)采集電路連續(xù)采集故障信號(hào)，使得故障信號(hào)的采集更有針對(duì)性也更加的準(zhǔn)確。
[0016]較優(yōu)地，在上述技術(shù)方案中，所述第一緩存SRAM與所述第二緩存SRAM的緩存容量相同。
[0017]采用上述進(jìn)一步方案的有益效果是:第一緩存SRAM與第二緩存SRAM的緩存容量相同，使得現(xiàn)場(chǎng)可編程門陣列FPGA在對(duì)第一緩存SRAM與第二緩存SRAM判斷時(shí)，更加的方便簡單。
[0018]較優(yōu)地，在上述技術(shù)方案中，所述存儲(chǔ)SRAM的存儲(chǔ)容量大于等于所述第一緩存SRAM與所述第二緩存SRAM的存儲(chǔ)容量和。
[0019]采用上述進(jìn)一步方案的有益效果是:存儲(chǔ)SRAM是用來存儲(chǔ)第一緩存SRAM與第二緩存SRAM中信息的，由于第一緩存SRAM與第二緩存SRAM中的信息都要存儲(chǔ)到存儲(chǔ)SRAM中，并且這個(gè)過程是多次的，因此需要存儲(chǔ)SRAM的存儲(chǔ)容量至少要大于等于第一緩存SRAM與第二緩存SRAM的存儲(chǔ)容量和，在一定程度上確保了信息的完整性。
[0020]較優(yōu)地，在上述技術(shù)方案中，所述現(xiàn)場(chǎng)可編程門陣列FPGA對(duì)所述第一緩存SRAM和所述第二緩存SRAM的已存儲(chǔ)的數(shù)據(jù)進(jìn)行檢測(cè)，當(dāng)所述第一緩存SRAM存滿數(shù)據(jù)時(shí)，所述現(xiàn)場(chǎng)可編程門陣列FPGA控制所述通道轉(zhuǎn)換電路切換，向所述第二緩存SRAM中寫入數(shù)據(jù)。
[0021]采用上述進(jìn)一步方案的有益效果是:現(xiàn)場(chǎng)可編程門陣列FPGA用于對(duì)第一緩存SRAM和第二緩存SRAM的已存儲(chǔ)的數(shù)據(jù)進(jìn)行檢測(cè)，當(dāng)?shù)谝痪彺鍿RAM存滿數(shù)據(jù)時(shí)，現(xiàn)場(chǎng)可編程門陣列FPGA控制通道轉(zhuǎn)換電路切換，向第二緩存SRAM中寫入數(shù)據(jù)，方便了后續(xù)過程中現(xiàn)場(chǎng)可編程門陣列FPGA對(duì)數(shù)據(jù)轉(zhuǎn)移過程中的判斷，在一定程度上提高了運(yùn)行的效率。
[0022]較優(yōu)地，在上述技術(shù)方案中，當(dāng)所述第一緩存SRAM和所述第二緩存SRAM均已存滿，并且所述暫態(tài)信號(hào)觸發(fā)采集電路停止啟動(dòng)時(shí)，依據(jù)先后順序?qū)⑺龅谝痪彺鍿RAM和所述第二緩存SRAM中的數(shù)據(jù)全部導(dǎo)入所述存儲(chǔ)SRAM中。
[0023]采用上述進(jìn)一步方案的有益效果是:現(xiàn)場(chǎng)可編程門陣列FPGA對(duì)第一緩存SRAM和第二緩存SRAM存儲(chǔ)情況進(jìn)行檢測(cè)，當(dāng)?shù)谝痪彺鍿RAM和第二緩存SRAM均已存滿，并且所述暫態(tài)信號(hào)觸發(fā)采集電路停止啟動(dòng)，直至第一緩存SRAM和第二緩存SRAM中的數(shù)據(jù)全部導(dǎo)入存儲(chǔ)SRAM中，在一定程度上確保了運(yùn)行的穩(wěn)定性。
[0024]較優(yōu)地，在上述技術(shù)方案中，當(dāng)所述第一緩存SRAM和所述第二緩存SRAM中任一緩存存滿另一個(gè)未存滿，并且所述暫態(tài)信號(hào)觸發(fā)采集電路停止啟動(dòng)時(shí)，將已存滿緩存中的數(shù)據(jù)全部導(dǎo)入所述存儲(chǔ)SRAM中。
[0025]采用上述進(jìn)一步方案的有益效果是:現(xiàn)場(chǎng)可編程門陣列FPGA對(duì)第一緩存SRAM和第二緩存SRAM存儲(chǔ)情況進(jìn)行檢測(cè)，當(dāng)?shù)谝痪彺鍿RAM和第二緩存SRAM中任何一個(gè)緩存存滿另一個(gè)未存滿，并且所述暫態(tài)信號(hào)觸發(fā)采集電路停止啟動(dòng)，直至第一緩存SRAM或第二緩存SRAM中的數(shù)據(jù)全部導(dǎo)入存儲(chǔ)SRAM中，在一定程度上確保了運(yùn)行的穩(wěn)定性。
【附圖說明】
[0026]下面結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步說明:
[0027]圖1是本實(shí)用新型的整體結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0028]如圖1所示，本實(shí)用新型提供的基于分布式在線監(jiān)測(cè)裝置的雙RAM結(jié)構(gòu)，包括現(xiàn)場(chǎng)可編程門陣列FPGA、第一緩存SRAM、第二緩存SRAM、暫態(tài)信號(hào)觸發(fā)采集電路、數(shù)字信號(hào)存儲(chǔ)器以及存儲(chǔ)SRAM，暫態(tài)信號(hào)觸發(fā)采集電路的輸出端與第一緩存SRAM和第二緩存SRAM的輸入端電連接，第一緩存SRAM和第二緩存SRAM的輸出端與數(shù)字信號(hào)存儲(chǔ)器的輸入端電連接，數(shù)字信號(hào)存儲(chǔ)器的輸出端與存儲(chǔ)SRAM電連接，現(xiàn)場(chǎng)可編程門陣列FPGA的制引腳分別與暫態(tài)信號(hào)觸發(fā)采集電路、第一緩存SRAM以及第二緩存SRAM電連接。其中，圖中的箭頭只表示信號(hào)傳輸方向，并不能代表FPGA具體的引腳，同一個(gè)傳輸方向用到的引腳都是很多個(gè)。
[0029]作為一種可實(shí)施方式，暫態(tài)信號(hào)觸發(fā)采集電路包括通道切換電路和數(shù)模轉(zhuǎn)換電路，通道切換電路的輸出端與數(shù)模轉(zhuǎn)換電路的輸入端電連接，數(shù)模轉(zhuǎn)換電路的輸出端與第一緩存SRAM和第二緩存SRAM的輸入端電連接。由通道切換電路和數(shù)模轉(zhuǎn)換電路組成的暫態(tài)信號(hào)觸發(fā)采集電路，能夠更好的對(duì)故障信號(hào)進(jìn)行檢測(cè)，同時(shí)，通道切換電路用于控制故障信息寫入哪個(gè)緩存中，數(shù)模轉(zhuǎn)換電路用于對(duì)電信號(hào)進(jìn)行轉(zhuǎn)換，方便了對(duì)故障信息的存儲(chǔ)和讀取。
[0030]作為一種可實(shí)施方式，還包括增益調(diào)節(jié)電路，增益調(diào)節(jié)電路的輸入端用于采集故障信號(hào)，增益調(diào)節(jié)電路的輸出端與通道切換電路的輸入端電連接。增益調(diào)節(jié)電路的設(shè)置，方便了對(duì)故障信號(hào)的調(diào)節(jié)，使得調(diào)節(jié)后的信號(hào)強(qiáng)度更大，更加容易獲取，精確度也更高。
[0031]作為一種可實(shí)施方式，還包括瞬態(tài)觸發(fā)模塊電路，瞬態(tài)觸發(fā)模塊電路的輸入端與增益調(diào)節(jié)電路的輸出端電連接，瞬態(tài)觸發(fā)模塊電路的輸出端與通道切換電路的輸入端電連接，現(xiàn)場(chǎng)可編程門陣列FPGA的控制引腳與瞬態(tài)觸發(fā)模塊電路電連接。瞬態(tài)觸發(fā)模塊電路連通增益調(diào)節(jié)電路和通道切換電路，瞬態(tài)觸發(fā)模塊電路直接與現(xiàn)場(chǎng)可編程門陣列FPGA進(jìn)行通信，并在現(xiàn)場(chǎng)可編程門陣列FPGA的控制下實(shí)現(xiàn)通道切換電路的切換。
[0032]作為一種可實(shí)施方式，暫態(tài)信號(hào)觸發(fā)采集電路對(duì)故障信號(hào)進(jìn)行檢測(cè)，當(dāng)2次故障信號(hào)連續(xù)發(fā)生時(shí)，暫態(tài)信號(hào)觸發(fā)采集電路完成一次連續(xù)故障信號(hào)讀取。當(dāng)2次故障信號(hào)連續(xù)發(fā)生時(shí)，暫態(tài)信號(hào)觸發(fā)采集電路采集一次故障信號(hào)，使得故障信號(hào)的采集更有針對(duì)性也更加的準(zhǔn)確。
[0033]作為一種可實(shí)施方式，第一緩存SRAM與第二緩存SRAM的緩存容量相同。第一緩存SRAM與第二緩存SRAM的緩存容量相同，使得現(xiàn)場(chǎng)可編程門陣列FPGA在對(duì)第一緩存SRAM與第二緩存SRAM判斷時(shí)，更加的方便簡單。
[0034]作為一種可實(shí)施方式，存儲(chǔ)SRAM的存儲(chǔ)容量大于等于第一緩存SRAM與第二緩存SRAM的存儲(chǔ)容量和。存儲(chǔ)SRAM是用來存儲(chǔ)第一緩存SRAM與第二緩存SRAM中信息的，由于第一緩存SRAM與第二緩存SRAM中的信息都要存儲(chǔ)到存儲(chǔ)SRAM中，并且這個(gè)過程是多次的，因此需要存儲(chǔ)SRAM的存儲(chǔ)容量至少要大于等于第一緩存SRAM與第二緩存SRAM的存儲(chǔ)容量和，在一定程度上確保了運(yùn)行的穩(wěn)定性。
[0035]作為一種可實(shí)施方式，現(xiàn)場(chǎng)可編程門陣列FPGA用于對(duì)第一緩存SRAM和第二緩存SRAM的已存儲(chǔ)的數(shù)據(jù)進(jìn)行檢測(cè)，當(dāng)?shù)谝痪彺鍿RAM存滿數(shù)據(jù)時(shí)，現(xiàn)場(chǎng)可編程門陣列FPGA控制通道轉(zhuǎn)換電路切換，向第二緩存SRAM中寫入數(shù)據(jù)。現(xiàn)場(chǎng)可編程門陣列FPGA對(duì)第一緩存SRAM和第二緩存SRAM的已存儲(chǔ)的數(shù)據(jù)進(jìn)行檢測(cè)，當(dāng)?shù)谝痪彺鍿RAM存滿數(shù)據(jù)時(shí)，現(xiàn)場(chǎng)可編程門陣列FPGA控制通道轉(zhuǎn)換電路切換，向第二緩存SRAM中寫入數(shù)據(jù)，方便了后續(xù)過程中現(xiàn)場(chǎng)可編程門陣列FPGA對(duì)數(shù)據(jù)轉(zhuǎn)移過程中的判斷，在一定程度上提高了運(yùn)行的效率。
[0036]作為一種可實(shí)施方式，當(dāng)?shù)谝痪彺鍿RAM和第二緩存SRAM均已存滿，并且暫態(tài)信號(hào)觸發(fā)采集電路停止啟動(dòng)時(shí)，依據(jù)先后順序?qū)⒌谝痪彺鍿RAM和第二緩存SRAM中的數(shù)據(jù)全部導(dǎo)入存儲(chǔ)SRAM中?，F(xiàn)場(chǎng)可編程門陣列FPGA對(duì)第一緩存SRAM和第二緩存SRAM存儲(chǔ)情況進(jìn)行檢測(cè)，當(dāng)?shù)谝痪彺鍿RAM和第二緩存SRAM均已存滿，并且暫態(tài)信號(hào)觸發(fā)采集電路停止啟動(dòng)，直至第一緩存SRAM和第二緩存SRAM中的數(shù)據(jù)全部導(dǎo)入存儲(chǔ)SRAM中，在一定程度上確保了運(yùn)行的穩(wěn)定性。其中，暫態(tài)信號(hào)觸發(fā)采集電路停止啟動(dòng)，為無故障信號(hào)發(fā)生，并且暫態(tài)信號(hào)觸發(fā)采集電路未采集到故障信號(hào)。系統(tǒng)設(shè)置一般發(fā)生一次觸發(fā)時(shí)會(huì)正好采集一個(gè)緩存的數(shù)據(jù)，所以只有連續(xù)兩次觸發(fā)才會(huì)使兩個(gè)緩存存滿。
[0037]作為一種可實(shí)施方式，當(dāng)?shù)谝痪彺鍿RAM和第二緩存SRAM中任一緩存存滿另一個(gè)未存滿，并且暫態(tài)信號(hào)觸發(fā)采集電路停止啟動(dòng)時(shí)，將已存滿緩存中的數(shù)據(jù)全部導(dǎo)入存儲(chǔ)SRAM中。現(xiàn)場(chǎng)可編程門陣列FPGA對(duì)第一緩存SRAM和第二緩存SRAM存儲(chǔ)情況進(jìn)行檢測(cè)，當(dāng)?shù)谝痪彺鍿RAM和第二緩存SRAM中任何一個(gè)緩存存滿另一個(gè)未存滿，并且暫態(tài)信號(hào)觸發(fā)采集電路停止啟動(dòng)，直至第一緩存SRAM或第二緩存SRAM中的數(shù)據(jù)全部導(dǎo)入存儲(chǔ)SRAM中，在一定程度上確保了運(yùn)行的穩(wěn)定性。其中，暫態(tài)信號(hào)觸發(fā)采集電路停止啟動(dòng)，為無故障信號(hào)發(fā)生，并且暫態(tài)信號(hào)觸發(fā)采集電路未采集到故障信號(hào)。
[0038]本實(shí)用新型由于采用以上技術(shù)方案，其達(dá)到的技術(shù)效果為:本實(shí)用新型提供的基于分布式在線監(jiān)測(cè)裝置的雙RAM結(jié)構(gòu)，由現(xiàn)場(chǎng)可編程門陣列FPGA、第一緩存SRAM、第二緩存SRAM、暫態(tài)信號(hào)觸發(fā)采集電路、數(shù)字信號(hào)存儲(chǔ)器以及存儲(chǔ)SRAM組成，采用了雙信號(hào)緩存RAM，使用現(xiàn)場(chǎng)可編程門陣列FPGA的DMA方式，若第一個(gè)RAM存滿，則現(xiàn)場(chǎng)可編程門陣列FPGA控制自動(dòng)切換存數(shù)數(shù)據(jù)到第二個(gè)RAM中，很好的解決連續(xù)故障信號(hào)的采集與讀取，實(shí)現(xiàn)無死區(qū)記錄，確保不會(huì)漏記有用的暫態(tài)信號(hào)，具有很高的實(shí)用性。
[0039]上述實(shí)施方式旨在舉例說明本實(shí)用新型可為本領(lǐng)域?qū)I(yè)技術(shù)人員實(shí)現(xiàn)或使用，對(duì)上述實(shí)施方式進(jìn)行修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，故本實(shí)用新型包括但不限于上述實(shí)施方式，任何符合本權(quán)利要求書或說明書描述，符合與本文所公開的原理和新穎性、創(chuàng)造性特點(diǎn)的方法、工藝、產(chǎn)品，均落入本實(shí)用新型的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種基于分布式在線監(jiān)測(cè)裝置的雙RAM結(jié)構(gòu)，其特征在于:包括現(xiàn)場(chǎng)可編程門陣列FPGA、第一緩存SRAM、第二緩存SRAM、暫態(tài)信號(hào)觸發(fā)采集電路、數(shù)字信號(hào)存儲(chǔ)器以及存儲(chǔ)SRAM，所述暫態(tài)信號(hào)觸發(fā)采集電路的輸出端與所述第一緩存SRAM和第二緩存SRAM的輸入端電連接，所述第一緩存SRAM和第二緩存SRAM的輸出端與數(shù)字信號(hào)存儲(chǔ)器的輸入端電連接，所述數(shù)字信號(hào)存儲(chǔ)器的輸出端與所述存儲(chǔ)SRAM電連接，所述現(xiàn)場(chǎng)可編程門陣列FPGA的控制引腳分別與所述暫態(tài)信號(hào)觸發(fā)采集電路、所述第一緩存SRAM以及所述第二緩存SRAM電連接。2.如權(quán)利要求1所述的基于分布式在線監(jiān)測(cè)裝置的雙RAM結(jié)構(gòu)，其特征在于:所述暫態(tài)信號(hào)觸發(fā)采集電路包括通道切換電路和數(shù)模轉(zhuǎn)換電路，所述通道切換電路的輸出端與所述數(shù)模轉(zhuǎn)換電路的輸入端電連接，所述數(shù)模轉(zhuǎn)換電路的輸出端與所述第一緩存SRAM和所述第二緩存SRAM的輸入端電連接。3.如權(quán)利要求2所述的基于分布式在線監(jiān)測(cè)裝置的雙RAM結(jié)構(gòu)，其特征在于:還包括增益調(diào)節(jié)電路，所述增益調(diào)節(jié)電路的輸入端用于采集故障信號(hào)，所述增益調(diào)節(jié)電路的輸出端與所述通道切換電路的輸入端電連接。4.如權(quán)利要求3所述的基于分布式在線監(jiān)測(cè)裝置的雙RAM結(jié)構(gòu)，其特征在于:還包括瞬態(tài)觸發(fā)模塊電路，所述瞬態(tài)觸發(fā)模塊電路的輸入端與所述增益調(diào)節(jié)電路的輸出端電連接，所述瞬態(tài)觸發(fā)模塊電路的輸出端與所述通道切換電路的輸入端電連接，所述現(xiàn)場(chǎng)可編程門陣列FPGA的控制引腳與所述瞬態(tài)觸發(fā)模塊電路電連接。5.如權(quán)利要求1或2所述的基于分布式在線監(jiān)測(cè)裝置的雙RAM結(jié)構(gòu)，其特征在于:所述暫態(tài)信號(hào)觸發(fā)采集電路用于對(duì)故障信號(hào)進(jìn)行檢測(cè)，當(dāng)2次故障信號(hào)連續(xù)發(fā)生時(shí)，所述暫態(tài)信號(hào)觸發(fā)采集電路完成一次連續(xù)故障信號(hào)讀取。6.如權(quán)利要求1或2所述的基于分布式在線監(jiān)測(cè)裝置的雙RAM結(jié)構(gòu)，其特征在于:所述第一緩存SRAM與所述第二緩存SRAM的緩存容量相同。7.如權(quán)利要求6所述的基于分布式在線監(jiān)測(cè)裝置的雙RAM結(jié)構(gòu)，其特征在于:所述存儲(chǔ)SRAM的存儲(chǔ)容量大于等于所述第一緩存SRAM與所述第二緩存SRAM的存儲(chǔ)容量和。8.如權(quán)利要求5所述的基于分布式在線監(jiān)測(cè)裝置的雙RAM結(jié)構(gòu)，其特征在于:所述現(xiàn)場(chǎng)可編程門陣列FPGA用于對(duì)所述第一緩存SRAM和所述第二緩存SRAM的已存儲(chǔ)的數(shù)據(jù)進(jìn)行檢測(cè)，當(dāng)所述第一緩存SRAM存滿數(shù)據(jù)時(shí)，所述現(xiàn)場(chǎng)可編程門陣列FPGA控制所述通道轉(zhuǎn)換電路切換，向所述第二緩存SRAM中寫入數(shù)據(jù)。9.如權(quán)利要求7所述的基于分布式在線監(jiān)測(cè)裝置的雙RAM結(jié)構(gòu)，其特征在于:當(dāng)所述第一緩存SRAM和所述第二緩存SRAM均已存滿，并且所述暫態(tài)信號(hào)觸發(fā)采集電路停止啟動(dòng)時(shí)，依據(jù)先后順序?qū)⑺龅谝痪彺鍿RAM和所述第二緩存SRAM中的數(shù)據(jù)全部導(dǎo)入所述存儲(chǔ)SRAM中。10.如權(quán)利要求7所述的基于分布式在線監(jiān)測(cè)裝置的雙RAM結(jié)構(gòu)，其特征在于:當(dāng)所述第一緩存SRAM和所述第二緩存SRAM中任一緩存存滿另一個(gè)未存滿，并且所述暫態(tài)信號(hào)觸發(fā)采集電路停止啟動(dòng)時(shí)，將已存滿緩存中的數(shù)據(jù)全部導(dǎo)入所述存儲(chǔ)SRAM中。
【文檔編號(hào)】G06F3/06GK205486068SQ201620013368
【公開日】2016年8月17日
【申請(qǐng)日】2016年1月8日
【發(fā)明人】朱曉嶺, 劉亞新, 楊靜, 王輝, 王書淵, 李寧, 盧毅, 李鑫, 劉健, 張吉飛, 龔延興, 張旭, 周磊, 黃曉胤
【申請(qǐng)人】國網(wǎng)冀北電力有限公司, 北京鼎通遠(yuǎn)科技發(fā)展有限公司, 北京鼎一通遠(yuǎn)科技發(fā)展有限公司