r>[0054] 其中geo_bias_fac即失配模型公式的平方根，即geo_bias_fac = σ p (本式中w、 1單位m)，w、1分別為MOS管寬、長（上式中單位um)，vgs是柵源電壓，vds是漏源電壓， vbs 是襯底電壓，函數(shù) pwr (vgs, mis_alpha)、pwr (vds, mis_beta)、pwr (vbs, mis_r)是求冪， 即分別為 vgsmis-alpha、vdsmis-beta、vbs mis-f，mis_alpha、mis_beta、mis_r 為柵源電壓 vgs 失配 系數(shù)、漏源電壓vds失配系數(shù)、襯底電壓vbs失配系數(shù)，經(jīng)驗值分別為0. 2、0. 15、0. 1。
[0055] 第四步，設置失配變化量并進行仿真，選擇閾值vth作失配變化量，其初值為
[0056] vthO = 0· 4+vth_mis。
[0057] 第五步，代入失配模型進行仿真計算，本實施例為失配模型為nrvt nmos。
[0058] 可見，與現(xiàn)有技術相比，本發(fā)明中幾何因子ge〇_biaS_fac的計算公式與現(xiàn)有技術 的不同，其在原有只與器件尺寸相關的失配模型中加入與器件在不同狀態(tài)下偏置電壓分別 相關的函數(shù)公式，就可以非常靈活地根據(jù)實際測量的特性曲線，從而很好地擬合不同電壓 下的特性曲線，建立更為精準且實用性更廣的器件失配模型。
[0059] 圖3為本發(fā)明一種偏置電壓顯性相關的失配模型的提取方法的步驟流程圖。如圖 3所示，本發(fā)明一種偏置電壓顯性相關的失配模型的提取方法，包括如下步驟：
[0060] 步驟301，設計失配模型的器件結構。
[0061] 步驟302,測量與器件尺寸、工作電壓相關的失配模型數(shù)據(jù)如表征器件性能的閾值 電壓、飽和電流等。
[0062] 步驟303,在給定電壓下建立及修改尺寸相關的器件失配模型。該失配模型為
[0063] 步驟304,對尺寸相關的失配模型進行曲線擬合，通過對測量曲線添加趨勢線，使 模型仿真出來的點形成的趨勢線的斜率去匹配測量趨勢線斜率，達到擬合的效果。
[0064] 步驟305,判斷仿真結果與數(shù)據(jù)擬合是否OK ?如否，則返回步驟303,如是，則進入 步驟306。
[0065] 步驟306,在給定尺寸下建立及修改偏置電壓相關的器件失配模型。艮口，
[0066] vth_mis = misaX geo_bias_fac X sigma_mis Xmismod
[0067] 其中geo_bias_fac即失配模型公式的平方根，即geo_bias_fac = σ p (本式中w、 1單位m)，w、1分別為MOS管寬、長（上式中單位um)，vgs是柵源電壓，vds是漏源電壓， vbs 是襯底電壓，函數(shù) pwr (vgs, mis_alpha)、pwr (vds, mis_beta)、pwr (vbs, mis_r)是求冪， 即分別為 vgsmis-alpha、vdsmis-beta、vbs mis-f，mis_alpha、mis_beta、mis_r 為柵源電壓 vgs 失配 系數(shù)、漏源電壓vds失配系數(shù)、襯底電壓vbs失配系數(shù)，經(jīng)驗值分別為0. 2、0. 15、0. 1。
[0068] 步驟307,對偏置電壓相關的失配模型進行曲線擬合。
[0069] 步驟308,判斷仿真結果與數(shù)據(jù)擬合是否OK ?如否，則返回步驟306,如是，則進入 步驟309。
[0070] 步驟309,進行失配模型驗證，對模型進行連續(xù)性、穩(wěn)定性驗證，以保證整個模型的 可使用性。
[0071] 在本發(fā)明較佳實施例中，以MOS為例，首先根據(jù)設計的版圖出來的wafer進行測 量，包括不同Vgs，Vds，Vbs。然后對測量數(shù)據(jù)進行分析，首先會對固定電壓條件下測量的數(shù) 據(jù)，調(diào)整與器件尺寸相關的函數(shù)系數(shù)。然后開始調(diào)整與電壓相關的函數(shù)系數(shù)，固定器件的尺 寸，固定Vds，Vbs，測量不同的Vgs，可以得到與gate電壓相關f (gs)的系數(shù)mis_alpha，固 定Vgs, Vbs，測量不同的Vds，可以得到與drain電壓相關f (ds)的系數(shù)mis_beta，接著固定 器件的尺寸，固定Vds, Vgs，測量不同的Vbs，可以得到與gate電壓相關f (bs)的系數(shù)mis_ r，這樣我們就可以得到與電壓相關的失配模型，設計者就可以通過仿真該模型了解器件在 不同電壓情況的失配情況，使失配模型實用性更廣。
[0072] 可見，本發(fā)明一種偏置電壓顯性相關的失配模型及其提取方法在在有只與器件尺 寸相關的失配模型中加入與器件在不同狀態(tài)下偏置電壓分別相關的函數(shù)公式，就可以非常 靈活地根據(jù)實際測量的特性曲線，從而很好地擬合不同電壓下的特性曲線，建立更為精準 且實用性更廣的器件失配模型。
[0073] 上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本 領域技術人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾與改變。因此， 本發(fā)明的權利保護范圍，應如權利要求書所列。
【主權項】
1. 一種偏置電壓顯性相關的失配模型，其特征在于：在原有失配模型中加入與偏置電 壓相關的函數(shù)，通過調(diào)整與偏置電壓顯性相關的失配模型參數(shù)，使得該失配模型可以準確 表征與器件尺寸、實際偏置電壓的關系。2. 如權利要求1所述的一種偏置電壓顯性相關的失配模型，其特征在于：在原有失配 模型中加入如下失配模型公式：其中，w、l分別為MOS管寬、長，vgs是柵源電壓，vds是漏源電壓，vbs是襯底電壓，mis_ alpha、mis_beta、mis_r為柵源電壓vgs失配系數(shù)、漏源電壓vds失配系數(shù)、襯底電壓vbs 失配系數(shù)。3. 如權利要求1所述的一種偏置電壓顯性相關的失配模型，其特征在于：該失配模型 中，幾何因子geo_bias_fac和閾值失配變化量vth_mis分別采用如下公式計算vth_mis = misaXgeo_bias_facXsigma_misXmismod 其中geo_bias_fac為失配模型公式的平方根，即geo_bias_fac =〇p，w、l分別為MOS管寬、長，vgs是柵源電壓，vds是漏源電壓，vbs是襯底電壓，mis_alpha、mis_beta、mis_r 為柵源電壓vgs失配系數(shù)、漏源電壓vds失配系數(shù)、襯底電壓vbs失配系數(shù)。4.如權利要求3所述的一種偏置電壓顯性相關的失配模型，其特征在于：mis_alpha、 mis_beta、mis_r的范圍在（0,1)之間。5. -種偏置電壓顯性相關的失配模型的提取方法，包括如下步驟： 步驟一，設計失配模型的器件結構； 步驟二，測量與器件尺寸、工作電壓相關的失配模型數(shù)據(jù)，得到表征器件性能的參數(shù)； 步驟三，在給定電壓下建立及修改尺寸相關的器件失配模型； 步驟四，對尺寸相關的失配模型進行曲線擬合； 步驟五，判斷仿真結果與數(shù)據(jù)擬合是否0K?如否，則返回步驟三，如是，則進入步驟 、- /N； 步驟六，在給定尺寸下建立及修改偏置電壓相關的器件失配模型； 步驟七，對電壓相關的失配模型進行曲線擬合； 步驟八，判斷仿真結果與數(shù)據(jù)擬合是否0K?如否，則返回步驟六，如是，則進入步驟 九； 步驟九，進行失配模型驗證。6. 如權利要求5所述的一種偏置電壓顯性相關的失配模型的提取方法，其特征在于： 于步驟二中，該參數(shù)包括表征器件性能的閾值電壓、飽和電流。7. 如權利要求5所述的一種偏置電壓顯性相關的失配模型的提取方法，其特征在于： 于步驟四中，通過對測量曲線添加趨勢線，使模型仿真出來的點形成的趨勢線的斜率去匹 配測量趨勢線斜率，達到擬合的效果。8. 如權利要求5所述的一種偏置電壓顯性相關的失配模型的提取方法，其特征在于： 于步驟九中，對模型進行連續(xù)性、穩(wěn)定性驗證，以保證整個模型的可使用性。9. 如權利要求5所述的一種偏置電壓顯性相關的失配模型的提取方法，其特征在于： 于步驟三中，該失配模型為其中，w、1分別為MOS管寬、長。10. 如權利要求5所述的一種偏置電壓顯性相關的失配模型的提取方法，其特征在于： 于步驟六中，該失配模型為其中，w、l分別為MOS管寬、長，vgs是柵源電壓，vds是漏源電壓，vbs是襯底電壓，mis_ alpha、mis_beta、mis_r為柵源電壓vgs失配系數(shù)、漏源電壓vds失配系數(shù)、襯底電壓vbs 失配系數(shù)。
【專利摘要】本發(fā)明公開了一種偏置電壓顯性相關的失配模型及其提取方法，該方法包括如下步驟：步驟一，設計失配模型的器件結構；步驟二，測量與器件尺寸、工作電壓相關的失配模型數(shù)據(jù)；步驟三，建立及修改尺寸相關的器件失配模型；步驟四，對尺寸相關的失配模型進行曲線擬合；步驟五，判斷仿真結果與數(shù)據(jù)擬合是否OK，如否，則返回步驟三，如是，則進入步驟六；步驟六，建立及修改偏置電壓相關的器件失配模型；步驟七，對電壓相關的失配模型進行曲線擬合；步驟八，判斷仿真結果與數(shù)據(jù)擬合是否OK，如否，則返回步驟六，如是，則進入步驟九；步驟九，進行失配模型驗證；本發(fā)明能夠反映器件在不同電壓下的失配模型特性，適用性更廣。
【IPC分類】G06F17/50
【公開號】CN105302943
【申請?zhí)枴緾N201510624152
【發(fā)明人】張瑜, 商干兵, 俞柳江, 吳俊徐
【申請人】上海華力微電子有限公司
【公開日】2016年2月3日
【申請日】2015年9月27日