一種基板及其制作方法、顯示器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別是涉及一種基板及其制作方法、顯示器件。
【背景技術(shù)】
[0002]在顯不基板上，用于傳輸信號的信號線的線寬通常較小，一般為30um、25um、20um，當(dāng)電壓非常大的靜電進(jìn)入到信號線中時，會對信號線造成靜電擊穿，形成斷路，造成信號無法進(jìn)行傳遞。因此，為了避免此種情況的發(fā)生，一般會在顯示基板的邊緣位置設(shè)計接地(GND)走線，目的就是為了能夠快速的釋放靜電。
[0003]通常GND走線的線寬是300um?400um，當(dāng)然GND走線的線寬越大越好，這樣的話電阻就會非常的低，能夠快速的將靜電釋放出去。然而GND走線的線寬設(shè)計的很寬時，會帶來一個較大的風(fēng)險，那就是金屬走線設(shè)置在有機(jī)絕緣材料上時，會產(chǎn)生GND走線附著力不佳，甚至脫落的現(xiàn)象，造成GND走線剝落。這樣信號線上的靜電就無法快速的進(jìn)行排除，就會造成信號線被靜電擊穿，形成斷路等現(xiàn)象。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種基板及其制作方法、顯示器件，用以解決在增加基板上的接地走線的線寬，減小傳輸電阻時，會造成接地走線容易剝落的問題。
[0005]為解決上述技術(shù)問題，本發(fā)明實(shí)施例中提供一種基板，包括信號線和接地走線，所述接地走線用于釋放所述信號線上的靜電，所述接地走線上具有多個鏤空區(qū)域。
[0006]本發(fā)明實(shí)施例中還提供一種顯示器件，包括如上所述的基板。
[0007]本發(fā)明實(shí)施例中還提供一種基板的制作方法，包括形成信號線和接地走線的步驟，所述接地走線用于釋放所述信號線上的靜電，形成接地走線的步驟包括:
[0008]在接地走線上形成多個鏤空區(qū)域。
[0009]本發(fā)明的上述技術(shù)方案的有益效果如下:
[0010]上述技術(shù)方案中，通過在接地走線上制作多個鏤空區(qū)域，能夠增加接地走線的附著力，并保證接地走線具有一定的線寬，減小傳輸電阻，快速釋放信號線上累積的靜電，保證基板的性能，提尚顯不器件的顯不質(zhì)量。
【附圖說明】
[0011]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0012]圖1表示本發(fā)明實(shí)施例中接地走線的結(jié)構(gòu)示意圖一；
[0013]圖2表示本發(fā)明實(shí)施例中接地走線的結(jié)構(gòu)示意圖二 ；
[0014]圖3表示本發(fā)明實(shí)施例中接地走線的結(jié)構(gòu)示意圖三；
[0015]圖4表示本發(fā)明實(shí)施例中接地走線的結(jié)構(gòu)示意圖四；
[0016]圖5表示本發(fā)明實(shí)施例中接地走線的結(jié)構(gòu)示意圖五；
[0017]圖6表示本發(fā)明實(shí)施例中接地走線的結(jié)構(gòu)示意圖六；
[0018]圖7表示本發(fā)明實(shí)施例中接地走線的結(jié)構(gòu)示意圖七；
[0019]圖8為圖4沿A-A方向的剖視圖。
【具體實(shí)施方式】
[0020]在基板的制作過程中，如:陣列基板、彩膜基板，會引入靜電，當(dāng)電壓非常大的靜電進(jìn)入信號線中，會對信號線造成靜電擊穿，形成斷路，造成信號無法傳遞，嚴(yán)重影響基板的性能。為了避免上述情況，會在基板的邊緣設(shè)計接地走線。將所述接地走線與所述信號線連接，或利用尖端放電原理，來釋放信號線上累積的靜電。較低的傳輸電阻，有利于接地走線快速釋放靜電?，F(xiàn)有技術(shù)中通過增加接地走線的線寬來降低其電阻值，但這樣卻會降低接地走線的附著力，容易發(fā)生接地走線剝落的現(xiàn)象。
[0021]本發(fā)明提供一種基板及其制作方法，用以在降低接地走線電阻值的同時，保證接地走線具有較強(qiáng)的附著力，防止發(fā)生接地走線剝落的現(xiàn)象。
[0022]所述基板的制作方法包括在接地走線上形成多個鏤空區(qū)域的步驟，使得形成的基板上具有多個鏤空區(qū)域，所述鏤空區(qū)域能夠減小對應(yīng)其所在區(qū)域的接地走線的線寬，從而增加接地走線的附著力，防止發(fā)生接地走線剝落的現(xiàn)象。
[0023]下面將結(jié)合附圖和實(shí)施例，對本發(fā)明的【具體實(shí)施方式】作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。
[0024]結(jié)合圖1-圖7所示，本發(fā)明實(shí)施例中的基板包括信號線(圖中未示出)和接地走線1，接地走線I可以通過與所述信號線連接的方式，或利用尖端放電原理，來釋放所述信號線上的靜電。接地走線I上具有多個鏤空區(qū)域10，鏤空區(qū)域10的設(shè)置能夠減小其所在區(qū)域?qū)?yīng)的接地走線I的線寬，增加接地走線I的附著力，防止發(fā)生接地走線剝落的現(xiàn)象。還可以適當(dāng)增加接地走線I的線寬，降低接地走線I的電阻，提高靜電釋放的速度。
[0025]其中，接地走線I的材料可以為Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金屬以及這些金屬的合金(如=Mo-Al-Mo)。
[0026]本發(fā)明的技術(shù)方案通過在接地走線I上設(shè)置多個鏤空區(qū)域10，能夠保證接地走線I同時具有較低的傳輸電阻和較高的附著力。
[0027]其中，鏤空區(qū)域10可以從接地走線I的一端延伸至另一端，如圖1和圖2所示。
[0028]本發(fā)明實(shí)施例中設(shè)置在接地走線I的延伸方向上，多個鏤空區(qū)域10間隔分布，相對于鏤空區(qū)域10從接地走線I的一端延伸至另一端，能夠減小接地走線I的電阻，同時，還能夠保證接地走線I具有較高的附著力，兼顧了接地走線I的電阻和附著力。
[0029]設(shè)定接地走線I的延伸方向?yàn)榱蟹较颍瑒t可以設(shè)置接地走線I上具有至少一列鏤空區(qū)域10，且每列的多個鏤空區(qū)域10間隔分布，以降低接地走線I的電阻。在實(shí)際應(yīng)用過程中，至于鏤空區(qū)域10的列數(shù)，可以根據(jù)接地走線I的線寬設(shè)置一至兩列鏤空區(qū)域10即可。當(dāng)然最好設(shè)置兩列鏤空區(qū)域10，使得提高接地走線I附著力的作用更加顯著。
[0030]為了簡化制作工藝，本發(fā)明實(shí)施例中接地走線I上的多個鏤空區(qū)域10的形狀一致，具體可以為但不局限于多邊形、圓形或橢圓形。例如:鏤空區(qū)域10的形狀為多邊形，結(jié)合圖1-圖7所示。
[0031]進(jìn)一步地，設(shè)置接地走線I的邊界線為直線，如圖3和圖4所示，以減小接地走線I的線長，降低電阻。當(dāng)然，接地走線I的邊界線也可以為折線、曲線等其他形狀，例如:圖5中的接地走線I的邊界線為折線。
[0032]顯然，接地走線I上鏤空區(qū)域越多，其附著力越好，但是接地走線I的電阻值越大。為了兼顧接地走線I的電阻和附著力，本發(fā)明實(shí)施例中對多個不同【具體實(shí)施方式】中接地走線I的電阻值進(jìn)行了模擬，且所述多個【具體實(shí)施方式】中，接地走線I的線長和最大線寬一致，每個【具體實(shí)施方式】中鏤空區(qū)域10的形狀一致。
[0033]圖1中，接地走線I的邊界線為直線，其上具有2個鏤空區(qū)域10，鏤空區(qū)域10從接地走線I的一端延伸至另一端；圖2中，接地走線I的邊界線為直線，其上具有8個鏤空區(qū)域10，鏤空區(qū)域10從接地走線I的一端延伸至另一端；圖3中，接地走線I的邊界線為直線，其上具有兩列鏤空區(qū)域10，每列的多個鏤空區(qū)域10間隔分布，鏤空區(qū)域10的形狀為矩形；圖4中，接地走線I的邊界線為直線，其上具有兩列鏤空區(qū)域10，每列的多個鏤空區(qū)域10間隔分布，鏤空區(qū)域10的形狀為平行四邊形；圖5中，接地走線I的邊界線為折線，其上具有兩列鏤空區(qū)域10，每列的多個鏤空區(qū)域10間隔分布，鏤空區(qū)域10的形狀為矩形；圖6中，接地走線I的邊界線為直線，其上具有三列鏤空區(qū)域10，每列的多個鏤空區(qū)域10間隔分布，鏤空區(qū)域10包括一個菱形和兩個三角形；圖7中，接地走線I的邊界線為直線，其上具有三列鏤空區(qū)域10，每列的多個鏤空區(qū)域10間隔分布，鏤空區(qū)域10包括一個大三角形和兩個小三角形。
[0034]以接地走線I的線長為40mm，方塊電阻Rs = 0.3 Ω / □為例，模擬的結(jié)果是圖1到圖7中接地走線I的電阻值分別為:343Ω，590Ω，380Ω，420Ω，482Ω，555Ω，540Ω。當(dāng)接地走線I上不設(shè)置鏤空區(qū)域10時，電阻值為300 Ω。通過電阻值的模擬以及接地走線I的附著力的模擬，圖3和圖4的技術(shù)方案在防止靜電擊穿和防止接地走線I剝落的綜合效果比較好。
[0035]基于上述模擬結(jié)果，作為一個優(yōu)選的實(shí)施方式，設(shè)置接地走線I包括兩列鏤空區(qū)域10，鏤空區(qū)域10的形狀為多邊形，且接地走線I的邊界線為直線，使得接地走線I能夠同時具有較低的傳輸電阻和較高的粘附性，防止靜電擊穿和防止接地走線I剝落的綜合效果更好。
[0036]為了進(jìn)一步降低接地走線I的電阻值，優(yōu)選地，設(shè)置接地走線I包括至少兩個并聯(lián)的子接地走線(例如圖8中的11和12)，使得接地走線I的電阻值小于任何一個子接地走線11電阻值，結(jié)合圖4和圖8所示。所述至少兩個子接地走線11、12為不同層結(jié)構(gòu)，且每個子接地走線11、12上均具有多個鏤空區(qū)域10，鏤空區(qū)域10的設(shè)置能夠增加每個子接地走線11、12的附著力，從而可以適當(dāng)增加子接地走線11、12的線寬，降低子接地走線11、12的電阻，進(jìn)而降低接地走線I的電阻，快速釋放靜電，并能夠防止發(fā)生子接地走線11、12剝落的現(xiàn)象。
[0037]需要說明的是，也可以設(shè)置圖1-圖3以及圖5-圖7中的接地走線I包括至少兩個并聯(lián)的子接地走線。本發(fā)明實(shí)施例中只是以圖4示意的【具體實(shí)施方式】來舉例說明。
[0038]具體的，子接地走線11、12之間設(shè)置有平坦層14，所述至少兩個子接地走線11、12可以通過平坦層14中的過孔15電性連接，實(shí)現(xiàn)并聯(lián)，結(jié)合圖4和圖8所示。平坦層14能夠?yàn)樽咏拥刈呔€提供平坦的表面。
[0039]其中，子接地走線11、12上的鏤空區(qū)域10可以從子接地走線的一端延伸至另一端，參見圖1和圖2所示。
[0040]本發(fā)明實(shí)施例中設(shè)置在子接地走線的延伸方向上，多個鏤空區(qū)域10間隔分布，相對于鏤空區(qū)域10從子接地走線的一端延伸至另一端，能夠降低子接地走線11、12的電阻，同時，還能夠保證子接地走線11、12具有較高的附著力，兼顧了接地走線I的電阻和附著力。
[0041]設(shè)定子接地走線的延伸方向?yàn)榱蟹较颍瑒t可以設(shè)置子接地走線上具有至少一列鏤空區(qū)域10，且每列的多個鏤空區(qū)域10間隔分布，以降低子接地走線的電阻。在實(shí)際應(yīng)用過程中，鏤空區(qū)域10的列數(shù)可以根據(jù)子接地走線11、12的線寬設(shè)置一至兩列鏤空區(qū)域即可。當(dāng)然最好設(shè)置兩列鏤空區(qū)域10，提高子接地走線11、12附著力的作用更加顯著。
[0042]其中，每個子接地走11、12上鏤空區(qū)域10的列數(shù)、個數(shù)和形狀可以一致也可以不一致。
[0043]為了簡化制作工藝，本發(fā)明實(shí)施例中子接地走11、12上的多個鏤空區(qū)域1的形狀一致，具體可以為但不局限于多邊形、圓形或橢圓形。
[0044]進(jìn)一步地，設(shè)置子接地走線11、12的邊界線為直線，以減小子接地走線的線長，降低電阻。當(dāng)然，子接地走線11、12的邊界線也可以為折線、曲線等其他形狀