些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者終端設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括……”或“包含……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者終端設(shè)備中還存在另外的要素。此夕卜，在本文中，“大于”、“小于”、“超過”等理解為不包括本數(shù)；“以上”、“以下”、“以內(nèi)”等理解為包括本數(shù)。
[0065]本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)明白，上述各實(shí)施例可提供為方法、裝置、或計(jì)算機(jī)程序產(chǎn)品。這些實(shí)施例可采用完全硬件實(shí)施例、完全軟件實(shí)施例、或結(jié)合軟件和硬件方面的實(shí)施例的形式。上述各實(shí)施例涉及的方法中的全部或部分步驟可以通過程序來指令相關(guān)的硬件來完成，所述的程序可以存儲(chǔ)于計(jì)算機(jī)設(shè)備可讀取的存儲(chǔ)介質(zhì)中，用于執(zhí)行上述各實(shí)施例方法所述的全部或部分步驟。所述計(jì)算機(jī)設(shè)備，包括但不限于:個(gè)人計(jì)算機(jī)、服務(wù)器、通用計(jì)算機(jī)、專用計(jì)算機(jī)、網(wǎng)絡(luò)設(shè)備、嵌入式設(shè)備、可編程設(shè)備、智能移動(dòng)終端、智能家居設(shè)備、穿戴式智能設(shè)備、車載智能設(shè)備等；所述的存儲(chǔ)介質(zhì)，包括但不限于:RAM、ROM、磁碟、磁帶、光盤、閃存、U盤、移動(dòng)硬盤、存儲(chǔ)卡、記憶棒、網(wǎng)絡(luò)服務(wù)器存儲(chǔ)、網(wǎng)絡(luò)云存儲(chǔ)等。
[0066]上述各實(shí)施例是參照根據(jù)實(shí)施例所述的方法、設(shè)備(系統(tǒng))、和計(jì)算機(jī)程序產(chǎn)品的流程圖和/或方框圖來描述的。應(yīng)理解可由計(jì)算機(jī)程序指令實(shí)現(xiàn)流程圖和/或方框圖中的每一流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結(jié)合?？商峁┻@些計(jì)算機(jī)程序指令到計(jì)算機(jī)設(shè)備的處理器以產(chǎn)生一個(gè)機(jī)器，使得通過計(jì)算機(jī)設(shè)備的處理器執(zhí)行的指令產(chǎn)生用于實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能的裝置。
[0067]這些計(jì)算機(jī)程序指令也可存儲(chǔ)在能引導(dǎo)計(jì)算機(jī)設(shè)備以特定方式工作的計(jì)算機(jī)設(shè)備可讀存儲(chǔ)器中，使得存儲(chǔ)在該計(jì)算機(jī)設(shè)備可讀存儲(chǔ)器中的指令產(chǎn)生包括指令裝置的制造品，該指令裝置實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能。
[0068]這些計(jì)算機(jī)程序指令也可裝載到計(jì)算機(jī)設(shè)備上，使得在計(jì)算機(jī)設(shè)備上執(zhí)行一系列操作步驟以產(chǎn)生計(jì)算機(jī)實(shí)現(xiàn)的處理，從而在計(jì)算機(jī)設(shè)備上執(zhí)行的指令提供用于實(shí)現(xiàn)在流程圖一個(gè)流程或多個(gè)流程和/或方框圖一個(gè)方框或多個(gè)方框中指定的功能的步驟。
[0069]盡管已經(jīng)對上述各實(shí)施例進(jìn)行了描述，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實(shí)施例做出另外的變更和修改，所以以上所述僅為本發(fā)明的實(shí)施例，并非因此限制本發(fā)明的專利保護(hù)范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種DDR變頻裝置，其特征在于，所述裝置包括SDRAM模塊，AXI master模塊，APB slave模塊，指令存儲(chǔ)模塊，指令解析模塊，DMA指令讀取模塊；所述SDRAM模塊與AXImaster模塊連接，所述AXI master模塊與指令解析模塊連接，所述指令解析模塊與指令存儲(chǔ)模塊連接，所述指令存儲(chǔ)模塊與DMA指令讀取模塊連接，所述DMA指令讀取模塊與AXImaster模塊連接，所述DMA指令讀取模塊還與APB slave模塊連接； 所述SDRAM模塊用于存儲(chǔ)CPU指令數(shù)據(jù)； 所述APB slave模塊用于在接收到啟動(dòng)指令后，將啟動(dòng)指令傳輸至DMA指令讀取模塊； 所述DMA指令讀取模塊用于在接收到啟動(dòng)指令后，從SDRAM模塊中獲取指令數(shù)據(jù)，并將所獲取的指令數(shù)據(jù)存儲(chǔ)于指令存儲(chǔ)模塊； 所述指令解析模塊用于解析指令存儲(chǔ)模塊中的指令數(shù)據(jù)，并將解析后的指令數(shù)據(jù)傳輸至 AXI master 模塊。
2.根據(jù)權(quán)利要求1所述的DDR變頻裝置，其特征在于，所述裝置還包括DDR控制模塊，所述DDR控制模塊與AXI master模塊連接；則所述AXI master模塊還用于接收解析后的指令數(shù)據(jù)，并將數(shù)據(jù)發(fā)送至DDR控制模塊；所述DDR控制模塊用于接收AXI master模塊傳輸?shù)闹噶顢?shù)據(jù)，并根據(jù)對應(yīng)的指令數(shù)據(jù)對DDR進(jìn)行變頻。
3.根據(jù)權(quán)利要求2所述的DDR變頻裝置，其特征在于，所述指令數(shù)據(jù)包括關(guān)閉指令和變頻指令，則所述DDR控制模塊用于接收關(guān)閉指令，關(guān)閉相關(guān)設(shè)備對DDR的訪問操作；DDR控制模塊還用于接收變頻指令，對DDR進(jìn)行變頻。
4.根據(jù)權(quán)利要求3所述的DDR變頻裝置，其特征在于，所述指令數(shù)據(jù)還包括恢復(fù)指令，所述DDR控制模塊用于接收恢復(fù)指令，恢復(fù)相關(guān)設(shè)備對DDR的訪問操作。
5.根據(jù)權(quán)利要求1所述的DDR變頻裝置，其特征在于，所述DDR控制模塊還用于在DDR變頻失敗后，產(chǎn)生中斷。
6.一種DDR變頻設(shè)計(jì)方法，其特征在于，所述設(shè)計(jì)方法應(yīng)用于DDR變頻裝置，所述裝置包括所述SDRAM模塊，AXI master模塊，APB slave模塊，指令存儲(chǔ)模塊，指令解析模塊，DMA指令讀取模塊；所述SDRAM模塊與AXI master模塊連接，所述AXI master模塊與指令解析模塊連接，所述指令解析模塊與指令存儲(chǔ)模塊連接，所述指令存儲(chǔ)模塊與DMA指令讀取模塊連接，所述DMA指令讀取模塊與AXI master模塊連接，所述DMA指令讀取模塊還與APBSLAVE模塊連接；所述方法包括以下步驟: SDRAM模塊存儲(chǔ)CPU指令數(shù)據(jù)； APB slave模塊在接收到啟動(dòng)指令后，將啟動(dòng)指令傳輸至DMA指令讀取模塊； DMA指令讀取模塊在接收到啟動(dòng)指令后，從SDRAM模塊中獲取指令數(shù)據(jù)，并將所獲取的指令數(shù)據(jù)存儲(chǔ)于指令存儲(chǔ)模塊； 指令解析模塊解析指令存儲(chǔ)模塊中的指令數(shù)據(jù)，并將解析后的指令數(shù)據(jù)傳輸至AXImaster 模塊。
7.根據(jù)權(quán)利要求6所述的DDR變頻設(shè)計(jì)方法，其特征在于，所述裝置還包括DDR控制模塊，所述DDR控制模塊與AXI master模塊連接；則所述方法還包括: AXI master模塊接收解析后的指令數(shù)據(jù)，并將數(shù)據(jù)發(fā)送至DDR控制模塊； DDR控制模塊接收AXI master模塊傳輸?shù)闹噶顢?shù)據(jù)，并根據(jù)對應(yīng)的指令數(shù)據(jù)對DDR進(jìn)行變頻。
8.根據(jù)權(quán)利要求7所述的DDR變頻設(shè)計(jì)方法，其特征在于，所述指令數(shù)據(jù)包括關(guān)閉指令和變頻指令，則所述方法包括: DDR控制模塊接收關(guān)閉指令，關(guān)閉相關(guān)設(shè)備對DDR的訪問操作； DDR控制模塊接收變頻指令，對DDR進(jìn)行變頻。
9.根據(jù)權(quán)利要求8所述的DDR變頻設(shè)計(jì)方法，其特征在于，所述指令數(shù)據(jù)還包括恢復(fù)指令，則所述方法包括: DDR控制模塊接收恢復(fù)指令，恢復(fù)相關(guān)設(shè)備對DDR的訪問操作。
10.根據(jù)權(quán)利要求6所述的DDR變頻設(shè)計(jì)方法，其特征在于，所述方法還包括: DDR控制模塊在DDR變頻結(jié)束后，產(chǎn)生變頻結(jié)束中斷。
【專利摘要】本發(fā)明公開一種DDR變頻設(shè)計(jì)方法和裝置，所述設(shè)計(jì)方法應(yīng)用于DDR變頻裝置，所述裝置包括所述SDRAM模塊，AXI master模塊，APB slave模塊，指令存儲(chǔ)模塊，指令解析模塊，DMA指令讀取模塊。所述方法包括以下步驟：SDRAM模塊存儲(chǔ)CPU指令數(shù)據(jù)；APB slave模塊在接收到啟動(dòng)指令后，將啟動(dòng)指令傳輸至DMA指令讀取模塊；DMA指令讀取模塊在接收到啟動(dòng)指令后，從SDRAM模塊中獲取指令數(shù)據(jù)，并將所獲取的指令數(shù)據(jù)存儲(chǔ)于指令存儲(chǔ)模塊；指令解析模塊解析指令存儲(chǔ)模塊中的指令數(shù)據(jù)，并將解析后的指令數(shù)據(jù)傳輸至AXI master模塊。采用上述設(shè)計(jì)方法，不僅大大簡化了DDR變頻時(shí)指令讀取、存儲(chǔ)、解析的操作流程，同時(shí)也降低了硬件成本，使得DDR變頻變得快速高效，進(jìn)而降低了系統(tǒng)功耗。
【IPC分類】G06F13-28
【公開號(hào)】CN104850516
【申請?zhí)枴緾N201510270280
【發(fā)明人】陳勇全
【申請人】福州瑞芯微電子有限公司
【公開日】2015年8月19日
【申請日】2015年5月25日