037]102、AXI master 模塊；
[0038]103、APB slave 模塊；
[0039]104、指令存儲模塊；
[0040]105、指令解析模塊；
[0041]106、DMA指令讀取模塊；
[0042]107、DDR 控制模塊。
【具體實施方式】
[0043]為詳細(xì)說明技術(shù)方案的技術(shù)內(nèi)容、構(gòu)造特征、所實現(xiàn)目的及效果，以下結(jié)合具體實施例并配合附圖詳予說明。
[0044]請參閱圖1，為本發(fā)明一實施例涉及的DDR變頻裝置的示意圖。所述裝置包括SDRAM模塊101，AXI master模塊102，APB slave模塊103，指令存儲模塊104，指令解析模塊105，DMA指令讀取模塊106 ;所述SDRAM模塊與AXI masterl02模塊連接，所述AXImasterl02模塊與指令解析模塊105連接，所述指令解析模塊105與指令存儲模塊104連接，所述指令存儲模塊104與DMA指令讀取模塊106連接，所述DMA指令讀取模塊106與AXI master模塊102連接，所述DMA指令讀取模塊106還與APB slave模塊103連接；
[0045]所述SDRAM模塊用于存儲CPU指令數(shù)據(jù)；
[0046]所述APB slave模塊用于在接收到啟動指令后，將啟動指令傳輸至DMA指令讀取豐吳塊；
[0047]所述DMA指令讀取模塊用于在接收到啟動指令后，從SDRAM模塊中獲取指令數(shù)據(jù)，并將所獲取的指令數(shù)據(jù)存儲于指令存儲模塊；
[0048]所述指令解析模塊用于解析指令存儲模塊中的指令數(shù)據(jù)，并將解析后的指令數(shù)據(jù)傳輸至AXI master模塊。
[0049]在使用DDR變頻裝置時，首先SDRAM模塊存儲CPU指令數(shù)據(jù)。所述SDRAM模塊為SDRAM (Synchronous Dynamic Random Access Memory，同步動態(tài)隨機(jī)存儲器)。同步是指存儲器工作需要同步時鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準(zhǔn)；動態(tài)是指存儲陣列需要不斷的刷新來保證數(shù)據(jù)不丟失；隨機(jī)是指數(shù)據(jù)不是線性依次存儲，而是自由指定地址進(jìn)行數(shù)據(jù)讀寫。SDRAM與CPU在同一個時鐘周期里運(yùn)行，CPU通常包含有多個CPU指令數(shù)據(jù)(如DDR變頻指令等)，SDRAM模塊會對CPU指令數(shù)據(jù)進(jìn)行存儲，進(jìn)而等待進(jìn)一步操作。
[0050]而后APB slave 1?塊在接收到啟動指令后，將啟動指令傳輸至DMA指令讀取1?塊。所述啟動指令為啟動讀取指令數(shù)據(jù)的指令，啟動指令可以通過AMBA總線傳輸至APB slave模塊。ARM公司定義了 AMBA(Advanced Microcontroller Bus Architecture)總線規(guī)范，它是一組針對基于ARM核的、片上系統(tǒng)之間通信而設(shè)計的標(biāo)準(zhǔn)協(xié)議。因為ARM處理器的廣泛使用而擁有眾多第三方支持，被ARM公司90%以上的合作伙伴采用。APB總線是AMBA的第二代總線，APB總線包括slave端和master端，slave端是一個從控接口，而master端是一個主控接口。這里的APB slave模塊為APB總線的slave端，用于被動接收AMBA總線傳輸?shù)闹噶顢?shù)據(jù)，當(dāng)APB slave模塊接收到啟動指令數(shù)據(jù)后，會將啟動指令傳輸至DMA指令讀取模塊，從而完成裝置其他模塊的啟動工作并會進(jìn)行一系列預(yù)處理操作，如配置寄存器等。
[0051]而后DMA指令讀取模塊在接收到啟動指令后，從SDRAM模塊中獲取指令數(shù)據(jù)，并將所獲取的指令數(shù)據(jù)存儲于指令存儲模塊。DMA (Direct Memory Access，存儲器直接訪問)，是指一種高速的數(shù)據(jù)傳輸操作，允許在外部設(shè)備和存儲器之間直接讀寫數(shù)據(jù)，既不通過CPU，也不需要CPU干預(yù)。CPU除了在數(shù)據(jù)傳輸開始和結(jié)束時做一點處理外，在傳輸過程中CPU可以進(jìn)行其他的工作。這樣，在大部分時間里，CPU和輸入輸出都處于并行操作。因此，使整個計算機(jī)系統(tǒng)的效率大大提高。所述DMA指令讀取模塊為執(zhí)行DMA操作的硬件?！缐?。DMA指令讀取模塊在接收到啟動指令，則說明DMA指令讀取模塊處于工作狀態(tài)，因而可以從SDRAM模塊中獲取指令數(shù)據(jù)，并將所獲取的指令數(shù)據(jù)存儲于指令存儲模塊。所述指令數(shù)據(jù)為SDRAM模塊存儲的CPU指令數(shù)據(jù)。指令存儲模塊為指令數(shù)據(jù)的存儲單元，用于暫時存儲指令數(shù)據(jù)，并進(jìn)行一些較為簡單的邏輯運(yùn)算操作，如與或非操作等，并等待指令被解析。
[0052]而后指令解析模塊解析指令存儲模塊中的指令數(shù)據(jù)，并將解析后的指令數(shù)據(jù)傳輸至AXI master模塊。指令解析模塊為裝置的執(zhí)行單元，用于解析指令存儲模塊中的指令數(shù)據(jù)。AXI總線是AMBA的第三代總線，AXI總線包括slave端和master端，slave端是一個從控接口，而master端是一個主控接口。這里的AXI master模塊為AXI總線的master端，可以將所接收的解析后的指令數(shù)據(jù)傳輸通過AMBA總線傳輸至其他位置，如DDR變頻相關(guān)設(shè)備等。AXI master模塊可以主動從其他模塊(如SDRAM模塊)獲取CPU指令數(shù)據(jù)，也可以被動接收其他模塊(如指令解析模塊)所傳輸?shù)闹噶顢?shù)據(jù)。
[0053]上述技術(shù)方案所述的DDR變頻裝置，所述裝置包括所述SDRAM模塊，AXI master模塊，APB slave模塊，指令存儲模塊，指令解析模塊，DMA指令讀取模塊；所述SDRAM模塊與AXI master模塊連接，所述AXI master模塊與指令解析模塊連接，所述指令解析模塊與指令存儲模塊連接，所述指令存儲模塊與DMA指令讀取模塊連接，所述DMA指令讀取模塊與AXI master模塊連接，所述DMA指令讀取模塊還與APB SLAVE模塊連接；所述方法包括以下步驟:SDRAM模塊存儲CPU指令數(shù)據(jù)；APB slave模塊在接收到啟動指令后，將啟動指令傳輸至DMA指令讀取模塊；DMA指令讀取模塊在接收到啟動指令后，從SDRAM模塊中獲取指令數(shù)據(jù)，并將所獲取的指令數(shù)據(jù)存儲于指令存儲模塊；指令解析模塊解析指令存儲模塊中的指令數(shù)據(jù)，并將解析后的指令數(shù)據(jù)傳輸至AXI master模塊。相比于M3處理器，本裝置架構(gòu)簡單，大大降低了硬件成本，且可以實現(xiàn)指令數(shù)據(jù)的快速讀取、存儲和解析。當(dāng)需要對DDR進(jìn)行變頻時，指令解析模塊可以解析到DDR變頻指令，將DDR變頻指傳輸至AXI master模塊，AXI master模塊會通過AXI總線將變頻指令傳輸至對應(yīng)的變頻模塊，進(jìn)而完成DDR變頻。采用上述設(shè)計方法，不僅大大簡化了 DDR變頻時指令讀取、存儲、解析的操作流程，同時也降低了硬件成本，使得DDR變頻變得快速高效，有利于降低功耗，因而在數(shù)據(jù)通信技術(shù)領(lǐng)域具有廣闊的市場前景。
[0054]在本實施方式中，所述裝置還包括DDR控制模塊107，所述DDR控制模塊107與AXImaster模塊102連接；則所述AXI master模塊102還用于接收解析后的指令數(shù)據(jù)，并將數(shù)據(jù)發(fā)送至DDR控制模塊；所述DDR控制模塊用于接收AXI master模塊傳輸?shù)闹噶顢?shù)據(jù)，并根據(jù)對應(yīng)的指令數(shù)據(jù)對DDR進(jìn)行變頻。優(yōu)選的，所述指令數(shù)據(jù)包括關(guān)閉指令和變頻指令，則所述DDR控制模塊用于接收關(guān)閉指令，關(guān)閉相關(guān)設(shè)備對DDR的訪問操作；DDR控制模塊還用于接收變頻指令，對DDR進(jìn)行變頻。DDR在進(jìn)行變頻時，需要關(guān)閉相關(guān)設(shè)備對DDR訪問，才可進(jìn)行DDR變頻操作。關(guān)閉相關(guān)設(shè)備對DDR的訪問，包括如果CPU為多個核心，則只保留一個核心進(jìn)行DDR變頻，暫停其他核心。關(guān)閉完成后，則DDR控制模塊可以接收變頻指令，并進(jìn)行DDR變頻。在另一些實施例中，所述指令數(shù)據(jù)還包括恢復(fù)指令，所述DDR控制模塊用于接收恢復(fù)指令，恢復(fù)相關(guān)設(shè)備對DDR的訪問操作。當(dāng)DDR變頻完成后，可以恢復(fù)相關(guān)設(shè)備對DDR的訪問操作，從而有效地降低功耗，而又不影響應(yīng)用程序的正常使用。
[0055]在本實施方式中，DDR控制模塊在DDR變頻結(jié)束后，產(chǎn)生變頻